JP2001341351A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP2001341351A JP2001341351A JP2000167886A JP2000167886A JP2001341351A JP 2001341351 A JP2001341351 A JP 2001341351A JP 2000167886 A JP2000167886 A JP 2000167886A JP 2000167886 A JP2000167886 A JP 2000167886A JP 2001341351 A JP2001341351 A JP 2001341351A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- image
- semiconductor laser
- phase
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 画像書き込みクロックを生成すると同時に半
導体レーザの制御する集積回路が１チップ内で構成され
る画像形成装置を提供することを目的とする。 【解決手段】 Clock は画像データを転送するためのク
ロックであり、画像データに基づいてＬＵＴ１７にて変
調パルス列に対応するデータに変換し、Load信号に応じ
てSift-Register １５にロードされる。他方、Clock を
８倍するＰＬＬはPhase-Detecter１２、Loop-Filter １
２、ＶＣＯ１３および１／８１４で構成され、CLock の
８倍の周波数のＶＣＬＫを生成し、Shift-Register１５
はＶＣＬＫに従い変調データを出力する。画像データを
ＬＵＴにより変換する構成をとることにより、ＬＵＴの
内容を変更するだけでレーザ走査光学系が変化した場合
にも、適用できる構成になっている。
導体レーザの制御する集積回路が１チップ内で構成され
る画像形成装置を提供することを目的とする。 【解決手段】 Clock は画像データを転送するためのク
ロックであり、画像データに基づいてＬＵＴ１７にて変
調パルス列に対応するデータに変換し、Load信号に応じ
てSift-Register １５にロードされる。他方、Clock を
８倍するＰＬＬはPhase-Detecter１２、Loop-Filter １
２、ＶＣＯ１３および１／８１４で構成され、CLock の
８倍の周波数のＶＣＬＫを生成し、Shift-Register１５
はＶＣＬＫに従い変調データを出力する。画像データを
ＬＵＴにより変換する構成をとることにより、ＬＵＴの
内容を変更するだけでレーザ走査光学系が変化した場合
にも、適用できる構成になっている。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザコピー、レ
ーザプリンタ及びデジタル複写機等の半導体レーザを光
書き込み装置として使用する画像形成装置に関する。
ーザプリンタ及びデジタル複写機等の半導体レーザを光
書き込み装置として使用する画像形成装置に関する。
【０００２】
【従来の技術】近年、半導体レーザは、小型で駆動電流
により高速変調を直接行えることから、上述されたよう
な画像形成装置等において光書き込み装置の光源として
広く利用されている。
により高速変調を直接行えることから、上述されたよう
な画像形成装置等において光書き込み装置の光源として
広く利用されている。
【０００３】しかし、半導体レーザの駆動電流と光出力
との関係は、温度により著しく変化するので、半導体レ
ーザの光強度を所望の値に設定しようとする場合に問題
となる。
との関係は、温度により著しく変化するので、半導体レ
ーザの光強度を所望の値に設定しようとする場合に問題
となる。
【０００４】この問題を解決して半導体レーザの利点を
活かすために、ＡＰＣ（Auto PowerContorol ）方式の
１つとして、半導体レーザの光出力を受光素子によりモ
ニタし、受光素子に発生する半導体レーザの光出力に比
例する受光電流に比例する信号と、発光レベル指令信号
とが等しくなるように、常時、半導体レーザの順方向電
流を制御する光・電気負帰還ループにより半導体レーザ
の順方向電流を所望の値に制御する方式が知られてい
る。
活かすために、ＡＰＣ（Auto PowerContorol ）方式の
１つとして、半導体レーザの光出力を受光素子によりモ
ニタし、受光素子に発生する半導体レーザの光出力に比
例する受光電流に比例する信号と、発光レベル指令信号
とが等しくなるように、常時、半導体レーザの順方向電
流を制御する光・電気負帰還ループにより半導体レーザ
の順方向電流を所望の値に制御する方式が知られてい
る。
【０００５】上記された方式に関する技術としては、特
開平０５−０７５１９９号公報、特開平０５−２３５４
４６号公報、特開平０９−３２１３７６号公報、特開平
１１−１６７０８１号公報および特開平０５−２０７２
３４号公報等に示される技術が提案されている。
開平０５−０７５１９９号公報、特開平０５−２３５４
４６号公報、特開平０９−３２１３７６号公報、特開平
１１−１６７０８１号公報および特開平０５−２０７２
３４号公報等に示される技術が提案されている。
【０００６】特開平０５−７５１９９号公報では、半導
体レーザの光出力をモニターする受光素子の受光電流と
発光指令電流とを常時比較することにより半導体レーザ
を制御する光電気負帰還ループを構成し、かつ発光指令
電流に比例した電流を半導体レーザに光電気負帰還ルー
プの出力電流に加算して流すことにより高速に半導体レ
ーザを変調することによって、半導体レーザの温度特
性、ドウループ特性を抑制しつつ、高速に変調する半導
体レーザ制御装置が提案されている。
体レーザの光出力をモニターする受光素子の受光電流と
発光指令電流とを常時比較することにより半導体レーザ
を制御する光電気負帰還ループを構成し、かつ発光指令
電流に比例した電流を半導体レーザに光電気負帰還ルー
プの出力電流に加算して流すことにより高速に半導体レ
ーザを変調することによって、半導体レーザの温度特
性、ドウループ特性を抑制しつつ、高速に変調する半導
体レーザ制御装置が提案されている。
【０００７】特開平０５−２３５４４６号公報では、電
源投入時におけるサージ電流や、回路不安定状態での過
大電流による半導体レーザの劣化を防止するための半導
体レーザ保護回路が従来より簡易な構成で組み込まれる
半導体レーザ制御装置が提案されている。
源投入時におけるサージ電流や、回路不安定状態での過
大電流による半導体レーザの劣化を防止するための半導
体レーザ保護回路が従来より簡易な構成で組み込まれる
半導体レーザ制御装置が提案されている。
【０００８】特開平０９−３２１３７６号公報では、光
・電気負帰還ループによる制御量を少なくする電流加算
方式と、１ドット内でのパルス幅強度混合変調方式とが
適用される画像形成装置において適用される半導体レー
ザ制御装置が、より小型で省電力化され、さらに集積度
が高くなるように実現された技術が提案されている。
・電気負帰還ループによる制御量を少なくする電流加算
方式と、１ドット内でのパルス幅強度混合変調方式とが
適用される画像形成装置において適用される半導体レー
ザ制御装置が、より小型で省電力化され、さらに集積度
が高くなるように実現された技術が提案されている。
【０００９】以下、半導体レーザを光源として使用した
画像形成装置において、静電潜像が形成される際の動作
について図２３に基づいて説明する。図２３において、
半導体レーザユニット５から出力されたレーザ光はポリ
ゴンミラー１が回転することにより、スキャンされ走査
レンズ２を介して感光体３を露光し静電潜像を形成す
る。
画像形成装置において、静電潜像が形成される際の動作
について図２３に基づいて説明する。図２３において、
半導体レーザユニット５から出力されたレーザ光はポリ
ゴンミラー１が回転することにより、スキャンされ走査
レンズ２を介して感光体３を露光し静電潜像を形成す
る。
【００１０】また、画像処理ユニット８により生成され
た画像データと位相同期回路６により位相が設定された
画像クロックとに従い、半導体レーザユニット５は半導
体レーザの発光時間をコントロールする。このようにす
ることにより、感光体３に形成される静電潜像の位置等
をコントロールする。また、位相同期回路６はクロック
生成回路９により生成されたクロックを、フォトディテ
クタ４により検出された半導体レーザの光に同期した位
相に設定する。
た画像データと位相同期回路６により位相が設定された
画像クロックとに従い、半導体レーザユニット５は半導
体レーザの発光時間をコントロールする。このようにす
ることにより、感光体３に形成される静電潜像の位置等
をコントロールする。また、位相同期回路６はクロック
生成回路９により生成されたクロックを、フォトディテ
クタ４により検出された半導体レーザの光に同期した位
相に設定する。
【００１１】
【発明が解決しようとする課題】上記されたようにレー
ザ駆動回路７、位相同期回路６およびクロック生成回路
９は、レーザ走査光学系を用いた画像形成装置では、感
光体３に形成される静電潜像の位置精度、間隔精度を保
つ上で必要不可欠なものである。このため、画像クロッ
クと同一の周波数をもつクロックを画像形成装置内のい
くつもの回路で必要となってしまい、画像形成装置のＥ
ＭＩ（Electro Magnetic Inference）の問題を引き起こ
すという問題点があった。
ザ駆動回路７、位相同期回路６およびクロック生成回路
９は、レーザ走査光学系を用いた画像形成装置では、感
光体３に形成される静電潜像の位置精度、間隔精度を保
つ上で必要不可欠なものである。このため、画像クロッ
クと同一の周波数をもつクロックを画像形成装置内のい
くつもの回路で必要となってしまい、画像形成装置のＥ
ＭＩ（Electro Magnetic Inference）の問題を引き起こ
すという問題点があった。
【００１２】さらに部品点数が多くなるためコスト上昇
にもなり、印字速度の上昇に従い、画像データ転送クロ
ックを画像形成装置の全システムにて完全に同一タイミ
ングで動作させることも非常に困難となり、画像データ
の転送を遅いクロックで並列化して転送しなければなら
なくなるという問題点もあった。
にもなり、印字速度の上昇に従い、画像データ転送クロ
ックを画像形成装置の全システムにて完全に同一タイミ
ングで動作させることも非常に困難となり、画像データ
の転送を遅いクロックで並列化して転送しなければなら
なくなるという問題点もあった。
【００１３】また、複数の光源からの光により記録する
ことにより高速、高密度化を図る方法が採用されつつあ
る。このような場合、光源として複数個の半導体レーザ
を使用する場合と、ＬＤ（LASER Diode ）−Ａｒｒａｙ
を使用する場合がある。しかしながら、ＬＤ−Ａｒｒａ
ｙに対しては、受光素子がすべての半導体レーザに共通
であるため、特開平０９−３２１３７６号公報、特開平
０５−０７５１９９号公報、あるいは特開平０９−３２
１３７６号公報に記載される手法が使用できず結果的に
ＬＤ−Ａｒｒａｙを使用する場合、コストの面で高くな
ってしまうという問題点もあった。
ことにより高速、高密度化を図る方法が採用されつつあ
る。このような場合、光源として複数個の半導体レーザ
を使用する場合と、ＬＤ（LASER Diode ）−Ａｒｒａｙ
を使用する場合がある。しかしながら、ＬＤ−Ａｒｒａ
ｙに対しては、受光素子がすべての半導体レーザに共通
であるため、特開平０９−３２１３７６号公報、特開平
０５−０７５１９９号公報、あるいは特開平０９−３２
１３７６号公報に記載される手法が使用できず結果的に
ＬＤ−Ａｒｒａｙを使用する場合、コストの面で高くな
ってしまうという問題点もあった。
【００１４】また、特開平０５−０７５１９９号公報、
特開平０５−２３５４４６号公報および特開平０９−３
２１３７６号公報等に記載されている発明によると、半
導体レーザの温度特性・ドウループ特性などの影響を除
去するためには、常時制御が必要とされるが、その際の
オフセット光が生じてしまう。オフセット光を防ぐため
には、電流設定回路等が必要とされ回路規模が大きくな
るという問題点もあった。
特開平０５−２３５４４６号公報および特開平０９−３
２１３７６号公報等に記載されている発明によると、半
導体レーザの温度特性・ドウループ特性などの影響を除
去するためには、常時制御が必要とされるが、その際の
オフセット光が生じてしまう。オフセット光を防ぐため
には、電流設定回路等が必要とされ回路規模が大きくな
るという問題点もあった。
【００１５】さらに半導体レーザのビームプロファイル
は通常ガウス分布に近似され、ガウス分布に従い感光体
３において静電潜像が形成される。このため、静電潜像
は２値的ではなく、アナログ的分布をした箇所が解像度
の増大に従い発生する。現像バイアスの変動等の外部変
動要因の影響を受け易くなり、画像濃度変動を引き起こ
し易くなるという問題点もあった。
は通常ガウス分布に近似され、ガウス分布に従い感光体
３において静電潜像が形成される。このため、静電潜像
は２値的ではなく、アナログ的分布をした箇所が解像度
の増大に従い発生する。現像バイアスの変動等の外部変
動要因の影響を受け易くなり、画像濃度変動を引き起こ
し易くなるという問題点もあった。
【００１６】また、特開平１１−１６７０８１号公報に
記載されているような、ダイレクトシンセサイザーを用
いて周波数刻みが保管されたＬＵＴ（Look Up Table ）
のデータを変更することによって、高速に周波数変更す
ることが可能であるが、周波数可変刻みと出力周波数変
更速度とは、次に接続されるＰＬＬ（Phase Locked Loo
p ）の制御速度および低域通過フィルタと密接に関連
し、全体設計上の制約になる。また、周波数刻みはマス
タークロック周波数とＬＵＴのビット数に依存し、細か
な設定を行う為には、回路規模を増大させるか、マスタ
ークロックを高速にする必要が生じ、１チップ化を実現
するためには困難さが伴うという問題点もあった。
記載されているような、ダイレクトシンセサイザーを用
いて周波数刻みが保管されたＬＵＴ（Look Up Table ）
のデータを変更することによって、高速に周波数変更す
ることが可能であるが、周波数可変刻みと出力周波数変
更速度とは、次に接続されるＰＬＬ（Phase Locked Loo
p ）の制御速度および低域通過フィルタと密接に関連
し、全体設計上の制約になる。また、周波数刻みはマス
タークロック周波数とＬＵＴのビット数に依存し、細か
な設定を行う為には、回路規模を増大させるか、マスタ
ークロックを高速にする必要が生じ、１チップ化を実現
するためには困難さが伴うという問題点もあった。
【００１７】さらに特開平０５−２０７２３４号公報に
記載されているようなＰＬＬに位相誤差を付加する方法
では、位相誤差の付加信号を非常に安定にしなければ画
素クロックの周波数誤差が発生してしまう。これは、デ
ジタル回路とアナログ回路を一体化して１チップ化を図
るときに大きな制約となるという問題点もあった。
記載されているようなＰＬＬに位相誤差を付加する方法
では、位相誤差の付加信号を非常に安定にしなければ画
素クロックの周波数誤差が発生してしまう。これは、デ
ジタル回路とアナログ回路を一体化して１チップ化を図
るときに大きな制約となるという問題点もあった。
【００１８】本発明は、上記問題点に鑑みてなされたも
のであり、半導体レーザを光源として使用する画像形成
装置において、画像書き込みクロックの生成と半導体レ
ーザの制御とを行い、１チップに収められる集積回路が
組み込まれる画像形成装置を提供することを目的とす
る。
のであり、半導体レーザを光源として使用する画像形成
装置において、画像書き込みクロックの生成と半導体レ
ーザの制御とを行い、１チップに収められる集積回路が
組み込まれる画像形成装置を提供することを目的とす
る。
【００１９】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明は、半導体レーザと、半導体レ
ーザが出力する光で回転感光体を走査する走査手段と、
半導体レーザが出力する走査光を所定の位置で検出する
走査光検出手段と、走査光検出手段が検出した走査光に
基づいて回転感光体を走査して静電潜像を形成する画像
形成装置であって、高周波クロック生成手段と、高周波
クロック生成手段から出力されたクロックを分周し、走
査光検出手段の出力に同期した画像クロックを出力する
画像クロック出力手段と、画像クロックの位相を変化さ
せる画像クロック位相変化手段と、を有することを特徴
とする。
め、請求項１記載の発明は、半導体レーザと、半導体レ
ーザが出力する光で回転感光体を走査する走査手段と、
半導体レーザが出力する走査光を所定の位置で検出する
走査光検出手段と、走査光検出手段が検出した走査光に
基づいて回転感光体を走査して静電潜像を形成する画像
形成装置であって、高周波クロック生成手段と、高周波
クロック生成手段から出力されたクロックを分周し、走
査光検出手段の出力に同期した画像クロックを出力する
画像クロック出力手段と、画像クロックの位相を変化さ
せる画像クロック位相変化手段と、を有することを特徴
とする。
【００２０】請求項２記載の発明において、請求項１記
載の発明において、高周波クロック生成手段は、入力さ
れる信号に応じて出力するクロックの発振周波数を制御
する電圧制御発振手段と、電圧制御発振手段が発振した
クロックを分周する分周手段と、分周手段が出力したク
ロックの周波数と基準となるクロックの周波数との位相
を比較し、比較の結果に応じた信号を出力する位相比較
手段と、位相比較手段が出力した信号は電圧制御発振手
段に入力される形態で構成されていることを特徴とす
る。
載の発明において、高周波クロック生成手段は、入力さ
れる信号に応じて出力するクロックの発振周波数を制御
する電圧制御発振手段と、電圧制御発振手段が発振した
クロックを分周する分周手段と、分周手段が出力したク
ロックの周波数と基準となるクロックの周波数との位相
を比較し、比較の結果に応じた信号を出力する位相比較
手段と、位相比較手段が出力した信号は電圧制御発振手
段に入力される形態で構成されていることを特徴とす
る。
【００２１】請求項３記載の発明は、請求項１記載の発
明において、画像クロックに基づいて画像データを入力
する画像データ入力手段と、高周波クロック生成手段か
ら出力されたクロックと画像データに基づいて変調パタ
ーンを生成する変調パターン生成手段と、変調パターン
生成手段によって生成された変調パターンに基づいて前
記半導体レーザの出力を制御する半導体レーザ制御手段
と、をさらに有することを特徴とする。
明において、画像クロックに基づいて画像データを入力
する画像データ入力手段と、高周波クロック生成手段か
ら出力されたクロックと画像データに基づいて変調パタ
ーンを生成する変調パターン生成手段と、変調パターン
生成手段によって生成された変調パターンに基づいて前
記半導体レーザの出力を制御する半導体レーザ制御手段
と、をさらに有することを特徴とする。
【００２２】請求項４記載の発明は、請求項１記載の発
明において、画像クロック出力手段と、画像クロック位
相変化手段と、高周波クロック生成手段と、画像データ
入力手段と、変調パターン生成手段と、を１チップの集
積回路によって構成したことを特徴とする。
明において、画像クロック出力手段と、画像クロック位
相変化手段と、高周波クロック生成手段と、画像データ
入力手段と、変調パターン生成手段と、を１チップの集
積回路によって構成したことを特徴とする。
【００２３】請求項５記載の発明は、請求項４記載の発
明において、分周手段による分周比をデータロードする
形で設定する分周比設定手段をさらに有することを特徴
とする。
明において、分周手段による分周比をデータロードする
形で設定する分周比設定手段をさらに有することを特徴
とする。
【００２４】請求項６記載の発明は、請求項４記載の発
明において、電圧制御発振部から発振されるパルスの位
相を反転させたり、正転させたりするパルス反転手段を
さらに有することを特徴とする。
明において、電圧制御発振部から発振されるパルスの位
相を反転させたり、正転させたりするパルス反転手段を
さらに有することを特徴とする。
【００２５】請求項７記載の発明は、請求項４記載の発
明において、分周回路の動作を停止させたり、再開させ
たりする分周動作停止再開手段をさらに有することを特
徴とする。
明において、分周回路の動作を停止させたり、再開させ
たりする分周動作停止再開手段をさらに有することを特
徴とする。
【００２６】請求項８記載の発明は、請求項６記載の発
明において、画素クロックの位相を遅らせるタイミング
で半導体レーザを消灯する半導体レーザ消灯手段をさら
に有することを特徴とする。
明において、画素クロックの位相を遅らせるタイミング
で半導体レーザを消灯する半導体レーザ消灯手段をさら
に有することを特徴とする。
【００２７】請求項９記載の発明は、半導体レーザと、
半導体レーザが出力する光で回転感光体を走査する走査
手段と、半導体レーザが出力する走査光を所定の位置で
検出する走査光検出手段と、走査光検出手段が検出した
走査光に基づいて回転感光体を走査して静電潜像を形成
する画像形成装置であって、高周波クロック生成手段
と、高周波クロック生成手段からクロックを分周し、走
査光検出手段が検出するタイミングに同期した画像クロ
ックを出力する画像クロック出力手段と、画像クロック
に基づいて画像データを入力する画像データ入力手段
と、高周波クロック生成手段から出力されたクロックと
画像データ入力手段が入力する画像データとに基づい
て、半導体レーザの出力を変調する半導体レーザ変調手
段と、画像データ入力手段が画像データを取り込むタイ
ミングと、画像クロックの位相とを、同時に変更する位
相変更手段と、を有することを特徴とする。
半導体レーザが出力する光で回転感光体を走査する走査
手段と、半導体レーザが出力する走査光を所定の位置で
検出する走査光検出手段と、走査光検出手段が検出した
走査光に基づいて回転感光体を走査して静電潜像を形成
する画像形成装置であって、高周波クロック生成手段
と、高周波クロック生成手段からクロックを分周し、走
査光検出手段が検出するタイミングに同期した画像クロ
ックを出力する画像クロック出力手段と、画像クロック
に基づいて画像データを入力する画像データ入力手段
と、高周波クロック生成手段から出力されたクロックと
画像データ入力手段が入力する画像データとに基づい
て、半導体レーザの出力を変調する半導体レーザ変調手
段と、画像データ入力手段が画像データを取り込むタイ
ミングと、画像クロックの位相とを、同時に変更する位
相変更手段と、を有することを特徴とする。
【００２８】請求項１０記載の発明は、請求項９記載の
発明において、電源投入時の最初の同期信号と同期信号
検出データの消灯データタイミングとから検出して、位
相変更手段が変更するように設定されていることを特徴
とする。
発明において、電源投入時の最初の同期信号と同期信号
検出データの消灯データタイミングとから検出して、位
相変更手段が変更するように設定されていることを特徴
とする。
【００２９】請求項１１記載の発明は、請求項９記載の
発明において、各走査タイミング毎に位相変更手段が変
更するように設定されていることを特徴とする。
発明において、各走査タイミング毎に位相変更手段が変
更するように設定されていることを特徴とする。
【００３０】請求項１２記載の発明は、請求項９記載の
発明において、ページの最初のラインでのみ位相変更手
段が変更するように設定されていることを特徴とする。
発明において、ページの最初のラインでのみ位相変更手
段が変更するように設定されていることを特徴とする。
【００３１】請求項１３記載の発明は、請求項９記載の
発明において、画像クロックの出力の際の位相を変更し
て、画像データ入力手段がデータを取り込むタイミング
と変調パターン生成手段が変調パターンを生成するタイ
ミングとを変更しないことを特徴とする。
発明において、画像クロックの出力の際の位相を変更し
て、画像データ入力手段がデータを取り込むタイミング
と変調パターン生成手段が変調パターンを生成するタイ
ミングとを変更しないことを特徴とする。
【００３２】
【発明の実施の形態】以下、添付図面を参照した本発明
に係る画像形成装置の実施例が詳細に説明する。図１か
ら図２２には、本発明に係る画像形成装置の実施例が示
されている。なお、図２３に示される画像形成装置の光
書き込み系における感光体３に対する走査レンズ２やフ
ォトディテクター４は本実施例においてもそのまま使用
されるものとする。
に係る画像形成装置の実施例が詳細に説明する。図１か
ら図２２には、本発明に係る画像形成装置の実施例が示
されている。なお、図２３に示される画像形成装置の光
書き込み系における感光体３に対する走査レンズ２やフ
ォトディテクター４は本実施例においてもそのまま使用
されるものとする。
【００３３】以下には、図１には光変調パルスと露光エ
ネルギーとの関係が示されている。図１においてがこ
れまでの光変調パルスの例である。半導体レーザ光をコ
リメートレンズにて並行光にした後、走査光学系を経て
感光体面上で結像させる光学系においてビームプロファ
イルがガウス分布をしている場合の露光エネルギーが
に示されている。本実施例では、光パルスはのような
パターンで、同一光学系にて露光され、に示される露
光エネルギー分布を示す。
ネルギーとの関係が示されている。図１においてがこ
れまでの光変調パルスの例である。半導体レーザ光をコ
リメートレンズにて並行光にした後、走査光学系を経て
感光体面上で結像させる光学系においてビームプロファ
イルがガウス分布をしている場合の露光エネルギーが
に示されている。本実施例では、光パルスはのような
パターンで、同一光学系にて露光され、に示される露
光エネルギー分布を示す。
【００３４】図２では、図１において従来の変調光パル
スの幅を狭くした場合が示されている。これに対応する
ように本実施例では光の変調パターンを変化させた場合
に対応する露光エネルギー分布である。
スの幅を狭くした場合が示されている。これに対応する
ように本実施例では光の変調パターンを変化させた場合
に対応する露光エネルギー分布である。
【００３５】以上の光の変調パターンを順次変化させた
場合の従来例が図３であり、本実施例の変調パターンに
より変化させた場合の露光エネルギーが分布が図４であ
る。図４の光変調パターンは図４の光パターンに記され
るように図１のと図２ののような左右対称な細い第
１の光パルス列と中心にて光らせる第２のパルスの組み
合わせである。
場合の従来例が図３であり、本実施例の変調パターンに
より変化させた場合の露光エネルギーが分布が図４であ
る。図４の光変調パターンは図４の光パターンに記され
るように図１のと図２ののような左右対称な細い第
１の光パルス列と中心にて光らせる第２のパルスの組み
合わせである。
【００３６】第１のパルスの間隔は露光エネルギー分布
を補足する場合には狭くし、太くする場合には太くしか
つこの場合には第２のパルスにより露光エネルギー分布
の中心での低下を抑制するようにしている。以上の図か
ら分かるように本実施例の光パルスにて露光することに
より、約２０％程度光ビーム径が細くなった場合に近
い、急峻な露光エネルギーを得ることができる。
を補足する場合には狭くし、太くする場合には太くしか
つこの場合には第２のパルスにより露光エネルギー分布
の中心での低下を抑制するようにしている。以上の図か
ら分かるように本実施例の光パルスにて露光することに
より、約２０％程度光ビーム径が細くなった場合に近
い、急峻な露光エネルギーを得ることができる。
【００３７】このようにすることにより、感光体表面電
位分布がビーム径をより細くした場合と同じような表面
電位分布が得られることになるので、粒状性（Ｓ／Ｎ
比）がよい画像が得ることができる。また、本レーザビ
ームの変調に対しては、走査光学系について説明してき
たがレーザ光が照射される対象物が回転しているような
場合、（例えば光ディスク等）においても有効な方法と
なる。
位分布がビーム径をより細くした場合と同じような表面
電位分布が得られることになるので、粒状性（Ｓ／Ｎ
比）がよい画像が得ることができる。また、本レーザビ
ームの変調に対しては、走査光学系について説明してき
たがレーザ光が照射される対象物が回転しているような
場合、（例えば光ディスク等）においても有効な方法と
なる。
【００３８】図５は、上記光パルス列を生成するための
変調データ生成に関する実施例である。以下図５に基づ
いて動作が説明されている。Clock は画像データを転送
するクロックであり、画像データで基づいてＬＵＴ（Lo
ok Up Table ）１７にて変調パルス列に対応するデータ
に変換してLoad信号に応じてShift-Register１５にロー
ドされる。
変調データ生成に関する実施例である。以下図５に基づ
いて動作が説明されている。Clock は画像データを転送
するクロックであり、画像データで基づいてＬＵＴ（Lo
ok Up Table ）１７にて変調パルス列に対応するデータ
に変換してLoad信号に応じてShift-Register１５にロー
ドされる。
【００３９】他方Clock を８倍するPLL-LOOPはPhase-De
tecter１１、Loop-Filter １２，ＶＣＯ１３および１／
８１４で構成され、Clock の８倍の周波数のＶＣＬＫを
生成し、Shift-Register１５はＶＣＬＫに従い変調デー
タ（Modulation Data）を出力する。図２のの光パル
スは、図６に示されるようなデータにより生成され、図
１のの光パルスは図７に示されるようなデータにより
生成される。
tecter１１、Loop-Filter １２，ＶＣＯ１３および１／
８１４で構成され、Clock の８倍の周波数のＶＣＬＫを
生成し、Shift-Register１５はＶＣＬＫに従い変調デー
タ（Modulation Data）を出力する。図２のの光パル
スは、図６に示されるようなデータにより生成され、図
１のの光パルスは図７に示されるようなデータにより
生成される。
【００４０】また、画像データをＬＵＴにより変換する
構成をとることにより、ＬＵＴの内容を変更するだけで
レーザ走査光学系が変化した場合にも同一回路にて図１
および図２に示される光パルスを自由に選択できるよう
にしている。このような構成にすることにより、自由度
の高い光変調パルスが生成することができ、粒状性のよ
い画像を得ることができる。
構成をとることにより、ＬＵＴの内容を変更するだけで
レーザ走査光学系が変化した場合にも同一回路にて図１
および図２に示される光パルスを自由に選択できるよう
にしている。このような構成にすることにより、自由度
の高い光変調パルスが生成することができ、粒状性のよ
い画像を得ることができる。
【００４１】図８には図５に示されたPulse-Mojulation
-Unit １０１からのデータに応じて半導体レーザを制御
・変調するための実施例が示されている。以下では図８
に従って動作が説明されている。制御回路１０２によ
り、光出力Ｐ0 の場合ＬＤ（半導体レーザ）１１０の光
を受光するＰＤ（受光素子）１１１の出力電流により発
生する電圧（ＲＥＸＴ１１３を介して光起電流が電圧に
変換される）が、ＸＰＤ端子１０９にて検出され、ＶＣ
ＯＮＴ電圧と比較・制御され、制御結果がＸＣＨ端子１
０６に接続されているHold-Capaciter１０７によりホー
ルドされる。
-Unit １０１からのデータに応じて半導体レーザを制御
・変調するための実施例が示されている。以下では図８
に従って動作が説明されている。制御回路１０２によ
り、光出力Ｐ0 の場合ＬＤ（半導体レーザ）１１０の光
を受光するＰＤ（受光素子）１１１の出力電流により発
生する電圧（ＲＥＸＴ１１３を介して光起電流が電圧に
変換される）が、ＸＰＤ端子１０９にて検出され、ＶＣ
ＯＮＴ電圧と比較・制御され、制御結果がＸＣＨ端子１
０６に接続されているHold-Capaciter１０７によりホー
ルドされる。
【００４２】また光出力がＰ1 の場合には同様にして制
御され、Hold-Capaciter１０５にホールドされる。光出
力はＰ0 とＰ1 との間の電圧に対して直線であることを
仮定して（実際に、半導体レーザのＩ−Ｌ特性によりこ
の直線性は精度よく成立する）多段階に変調される。Mo
dulation-Data をＤｎとした場合（ＶＣＬＫの速度で変
化するデータ）、半導体レーザ駆動電流ｌｎ、Hold-Cap
aciter１とHold-Capaciter２の電圧を各々Ｖ1 ，Ｖ2 と
し、Ｐ1 ＝Ｐ0 ／２とすると ｌｎ＝｛（Ｖ0 −Ｖ1 ）×Ｄｎ＋Ｖ1 ｝／ＲＥ ここでＤｎ＝−１〜１となるように制御回路１０２と変
調信号発生回路１０３とで設定されている。
御され、Hold-Capaciter１０５にホールドされる。光出
力はＰ0 とＰ1 との間の電圧に対して直線であることを
仮定して（実際に、半導体レーザのＩ−Ｌ特性によりこ
の直線性は精度よく成立する）多段階に変調される。Mo
dulation-Data をＤｎとした場合（ＶＣＬＫの速度で変
化するデータ）、半導体レーザ駆動電流ｌｎ、Hold-Cap
aciter１とHold-Capaciter２の電圧を各々Ｖ1 ，Ｖ2 と
し、Ｐ1 ＝Ｐ0 ／２とすると ｌｎ＝｛（Ｖ0 −Ｖ1 ）×Ｄｎ＋Ｖ1 ｝／ＲＥ ここでＤｎ＝−１〜１となるように制御回路１０２と変
調信号発生回路１０３とで設定されている。
【００４３】このようにして、Pulse-Modulation-Unit
１０１からの出力データに従い、半導体レーザの光パル
スパターンを生成することができ、図１および図２に示
される露光エネルギー分布を生成することが比較的容易
に可能となり、粒状性のよい画像を得ることができる。
１０１からの出力データに従い、半導体レーザの光パル
スパターンを生成することができ、図１および図２に示
される露光エネルギー分布を生成することが比較的容易
に可能となり、粒状性のよい画像を得ることができる。
【００４４】図５は、画素クロックの８倍になる周波数
ＶＣＬＫを画素クロックから生成する構成にて示されて
いるが、通常画素クロックも基準クロックから生成され
る。レーザの発振波長により光学系の色収差による露光
位置ずれが発生しやすくなるため、画素クロックを微調
する画素クロック生成回路が要求される。しかし、この
ような回路を別途有すると、ＰＬＬ回路のジッタが２重
に蓄積され、コスト的にも割高となる。
ＶＣＬＫを画素クロックから生成する構成にて示されて
いるが、通常画素クロックも基準クロックから生成され
る。レーザの発振波長により光学系の色収差による露光
位置ずれが発生しやすくなるため、画素クロックを微調
する画素クロック生成回路が要求される。しかし、この
ような回路を別途有すると、ＰＬＬ回路のジッタが２重
に蓄積され、コスト的にも割高となる。
【００４５】これらの問題点を解決し、ＶＣＬＫの生成
と画素クロックの生成を実現した実施例が図９に示され
ている。以下では、図９に基づいて動作が説明されてい
る。PLL-LOOPは位相周波数比較回路２０１、Loop-Filte
r ２０２およびＶＣＯ２０３によって構成され、位相周
波数比較回路２０１はProgrammable-Counter２０４によ
ってＮ分周された基準クロックとＶＣＬＫとを比較し、
Loop-Filter ２０２は位相周波数比較回路２０１の結果
をフィルターし、ＶＣＯ２０３の発振周波数はLoop-Fil
ter ２０４の出力電圧に基づいて変化する。上記された
PLL-LOOPによってＶＣＬＫが生成される。
と画素クロックの生成を実現した実施例が図９に示され
ている。以下では、図９に基づいて動作が説明されてい
る。PLL-LOOPは位相周波数比較回路２０１、Loop-Filte
r ２０２およびＶＣＯ２０３によって構成され、位相周
波数比較回路２０１はProgrammable-Counter２０４によ
ってＮ分周された基準クロックとＶＣＬＫとを比較し、
Loop-Filter ２０２は位相周波数比較回路２０１の結果
をフィルターし、ＶＣＯ２０３の発振周波数はLoop-Fil
ter ２０４の出力電圧に基づいて変化する。上記された
PLL-LOOPによってＶＣＬＫが生成される。
【００４６】また、Programmable-Counter２０４の分周
比Ｎは外部からの分周比設定により設定される。ＶＣＬ
Ｋと位相同期パルスとに基づいて、１／８分周回路２０
６にデータ０’がロードされることにより位相同期パル
スに同期した画素クロックがＶＣＬＫの１／８の周波数
で生成される。
比Ｎは外部からの分周比設定により設定される。ＶＣＬ
Ｋと位相同期パルスとに基づいて、１／８分周回路２０
６にデータ０’がロードされることにより位相同期パル
スに同期した画素クロックがＶＣＬＫの１／８の周波数
で生成される。
【００４７】また、同様のタイミングで予め設定された
位相データをロードして画素クロックとの位相差を有す
る内部クロックを生成する１／８分周回路２０７を有し
ている。１／８分周回路２０７は画素クロックが遅い場
合、あるいは画像データを転送するまでの時間遅れが問
題とならない場合は必要とはならない。
位相データをロードして画素クロックとの位相差を有す
る内部クロックを生成する１／８分周回路２０７を有し
ている。１／８分周回路２０７は画素クロックが遅い場
合、あるいは画像データを転送するまでの時間遅れが問
題とならない場合は必要とはならない。
【００４８】しかしながら、画素クロックの周波数が高
い場合は、本出力に同期させた外部からの画像データを
取り込む時、本画素クロック出力から画像データ入力ま
での遅延時間が問題となり、正しくデータを取り込むこ
とができなくなる。このような場合には、本実施例のよ
うに予め設定された位相データに基づいて画像データ取
り込みクロックの位相を、出力画素クロックに対し可変
にしておくことで回避できる。
い場合は、本出力に同期させた外部からの画像データを
取り込む時、本画素クロック出力から画像データ入力ま
での遅延時間が問題となり、正しくデータを取り込むこ
とができなくなる。このような場合には、本実施例のよ
うに予め設定された位相データに基づいて画像データ取
り込みクロックの位相を、出力画素クロックに対し可変
にしておくことで回避できる。
【００４９】さらに本実施例では、Phase-Set 信号によ
り１／８分周回路２０６および１／８分周回路２０７の
カウント（分周）をEnable／Disable できるようになっ
ている。これは、Phase-Set 信号に立ち上がりエッジを
ＶＣＬＫで捉えＶＣＬＫの１クロックサイクル分カウン
ト（分周）動作を停止させるようになっている。このよ
うにすることにより、画素クロックおよび内部クロック
の位相を１／８クロック刻みで遅らせることができる。
り１／８分周回路２０６および１／８分周回路２０７の
カウント（分周）をEnable／Disable できるようになっ
ている。これは、Phase-Set 信号に立ち上がりエッジを
ＶＣＬＫで捉えＶＣＬＫの１クロックサイクル分カウン
ト（分周）動作を停止させるようになっている。このよ
うにすることにより、画素クロックおよび内部クロック
の位相を１／８クロック刻みで遅らせることができる。
【００５０】１／８クロックサイクルの位相遅れ量を１
走査期間中に決められた間隔（もしくは決められた間隔
に近い）で実行することにより、１走査期間での画素ク
ロックの周波数を等価的に微調できることになる。これ
はPLL-LOOPにて設定可能な周波数可変ステップをより細
かく設定できることと等価である。
走査期間中に決められた間隔（もしくは決められた間隔
に近い）で実行することにより、１走査期間での画素ク
ロックの周波数を等価的に微調できることになる。これ
はPLL-LOOPにて設定可能な周波数可変ステップをより細
かく設定できることと等価である。
【００５１】実際にPLL-LOOPの周波数可変ステップを細
かく設定しようとすれば、Pragrammble-Counter ２０４
の分周設定範囲を広くとると同時に、基準クロックを低
くするか、ＶＣＬＫを高くすることでも可能であるが、
基準クロックを低くすることはＶＣＬＫの周波数変動が
基準サイクルクロックでしか検出することができなくな
り、ＶＣＯ２０３の発振周波数安定化が大きな技術課題
となってしまう。
かく設定しようとすれば、Pragrammble-Counter ２０４
の分周設定範囲を広くとると同時に、基準クロックを低
くするか、ＶＣＬＫを高くすることでも可能であるが、
基準クロックを低くすることはＶＣＬＫの周波数変動が
基準サイクルクロックでしか検出することができなくな
り、ＶＣＯ２０３の発振周波数安定化が大きな技術課題
となってしまう。
【００５２】ＶＣＬＫを高くすることは、ＶＣＯ２０３
の発振周波数を高くしなければならず、これも技術課題
となってしまう。本発明によれば、ＶＣＯを高くできれ
ばそれを上回るステップで周波数設定が可能となり、Ｖ
ＣＯを安定できればそれを上回るステップで周波数設定
が可能となる。
の発振周波数を高くしなければならず、これも技術課題
となってしまう。本発明によれば、ＶＣＯを高くできれ
ばそれを上回るステップで周波数設定が可能となり、Ｖ
ＣＯを安定できればそれを上回るステップで周波数設定
が可能となる。
【００５３】また、Phase-Set 信号による位相遅れを生
成する１／８クロックサイクルの間、半導体レーザを発
光しないようにしておくことにより、露光エネルギー量
の不連続性は解消される。また、Phase-Set 信号を半導
体レーザが発光しない時に設定してもよい。さらに、走
査ごとに少しずらした位置で設定してもよい。さらにこ
のようなタイミングで位相遅れ量を変化させることによ
り、出力画像に影響なく画素クロック位相を変更でき
る。
成する１／８クロックサイクルの間、半導体レーザを発
光しないようにしておくことにより、露光エネルギー量
の不連続性は解消される。また、Phase-Set 信号を半導
体レーザが発光しない時に設定してもよい。さらに、走
査ごとに少しずらした位置で設定してもよい。さらにこ
のようなタイミングで位相遅れ量を変化させることによ
り、出力画像に影響なく画素クロック位相を変更でき
る。
【００５４】また、Phase-Set 信号を走査の開始タイミ
ングのみ走査毎に一定刻み増加もしくは減少するように
（例えば、１／８→２／８→３／８→４／８→５／８→
６／８→７／８→０のように）変化させることにより、
１／８クロックサイクル毎に各画素の位置を制御するこ
とができる。このように画像出力のスクリーン角を微調
することにより、高画質画像を得ることができる。
ングのみ走査毎に一定刻み増加もしくは減少するように
（例えば、１／８→２／８→３／８→４／８→５／８→
６／８→７／８→０のように）変化させることにより、
１／８クロックサイクル毎に各画素の位置を制御するこ
とができる。このように画像出力のスクリーン角を微調
することにより、高画質画像を得ることができる。
【００５５】図１０においては、Ｎ−Counter ３０９を
内部にもちＮ−カウント毎にPhase-Set 信号を自動的に
生成し、１／８画素クロック位相を遅らせるように構成
した例である。本実施例の場合には１／８クロックの時
間光パルスを出力しないようにしている。
内部にもちＮ−カウント毎にPhase-Set 信号を自動的に
生成し、１／８画素クロック位相を遅らせるように構成
した例である。本実施例の場合には１／８クロックの時
間光パルスを出力しないようにしている。
【００５６】このようにしても図１に示されるように露
光エネルギー分布が不連続になることはない。というの
は、半導体レーザのビーム径に対し充分短い時間のみ光
を消しているためと、画素の区切りのタイミングである
ためである。なお、Ｎ−Counter ３０９のカウント値Ｎ
の値はシリアルデータにより設定可能となっている。
光エネルギー分布が不連続になることはない。というの
は、半導体レーザのビーム径に対し充分短い時間のみ光
を消しているためと、画素の区切りのタイミングである
ためである。なお、Ｎ−Counter ３０９のカウント値Ｎ
の値はシリアルデータにより設定可能となっている。
【００５７】このようにすることにより、PLL-LOOPによ
り設定できない刻みの周波数をシリアルデータにより設
定できるようになるので、等価的に周波数刻みを細かく
設定できるようになる。
り設定できない刻みの周波数をシリアルデータにより設
定できるようになるので、等価的に周波数刻みを細かく
設定できるようになる。
【００５８】図１１には画素クロックに対して内部クロ
ックの位相を位相データに応じて動作するタイミング図
が示されている。上からＶＣＬＫ、同期パルス、Load信
号、画素クロック、画像データ、Ｒｅｓｅｔ２信号とな
っている。また、図１１の動作は位相検出Set 信号がLo
w のときのみ動作するようになっている。このようにす
ることにより、位相検出Set 信号がLow のときには常に
同期パルスが有効となり内部クロックと画像データの位
相関係がコントロールされるようになる。一方、位相検
出Set 信号を電源投入の最初のタイミングのみLow とす
ることにより初期設定された位相差を維持することがで
きる。
ックの位相を位相データに応じて動作するタイミング図
が示されている。上からＶＣＬＫ、同期パルス、Load信
号、画素クロック、画像データ、Ｒｅｓｅｔ２信号とな
っている。また、図１１の動作は位相検出Set 信号がLo
w のときのみ動作するようになっている。このようにす
ることにより、位相検出Set 信号がLow のときには常に
同期パルスが有効となり内部クロックと画像データの位
相関係がコントロールされるようになる。一方、位相検
出Set 信号を電源投入の最初のタイミングのみLow とす
ることにより初期設定された位相差を維持することがで
きる。
【００５９】図１２は図５の場合と対比して、ＬＵＴの
ＢＩＴ数を低減した場合の方法であり、１画素の中心を
基準に左右独立なパルスを選択できるようになってい
る。ＶＣＬＫを８分周するときの８位相のパルス（図１
３に示される）を選択する選択テーブルが設定されるこ
とにより、任意の位置にパルスを生成する生成方法が示
されている。
ＢＩＴ数を低減した場合の方法であり、１画素の中心を
基準に左右独立なパルスを選択できるようになってい
る。ＶＣＬＫを８分周するときの８位相のパルス（図１
３に示される）を選択する選択テーブルが設定されるこ
とにより、任意の位置にパルスを生成する生成方法が示
されている。
【００６０】このようにすることにより、図５の場合よ
りも選択可能なパルス列範囲は狭くなるがＬＵＴの回路
規模が小さくなり低コストにて図２および図４に示され
る光パルスを得る場合には有効な方法として実現でき
る。
りも選択可能なパルス列範囲は狭くなるがＬＵＴの回路
規模が小さくなり低コストにて図２および図４に示され
る光パルスを得る場合には有効な方法として実現でき
る。
【００６１】図１４においては、光出力強度のピーク値
と半導体レーザのバイアス電流を制御した回路構成にお
いてカソードがコモンとなっている半導体レーザに対し
示した例である。Erro-Amp４０１により半導体レーザの
光出力がＰＤ（受光素子）４１０で検出され、検出され
た結果を電圧変換してReffrence Voltage と比較し制御
値をHold-Capaciter４０7 に保持する制御を行ってお
り、本実施例ではＶＣＣ−８０ｍＶの電圧となるように
ＲＥ端子４１１電圧を制御するようにError-Amp４０４
の制御結果をHold-Capaciter４０８にて保持されてい
る。
と半導体レーザのバイアス電流を制御した回路構成にお
いてカソードがコモンとなっている半導体レーザに対し
示した例である。Erro-Amp４０１により半導体レーザの
光出力がＰＤ（受光素子）４１０で検出され、検出され
た結果を電圧変換してReffrence Voltage と比較し制御
値をHold-Capaciter４０7 に保持する制御を行ってお
り、本実施例ではＶＣＣ−８０ｍＶの電圧となるように
ＲＥ端子４１１電圧を制御するようにError-Amp４０４
の制御結果をHold-Capaciter４０８にて保持されてい
る。
【００６２】なおError-Amp ４０１の制御タイミングは
半導体レーザを発光させるアクティブな時一定時間遅れ
て制御させている。また、Error-Amp ４０４は半導体レ
ーザが消灯したときのバイアス電流が一定値となるよう
に、ＬＤＯＮ信号が非アクティブのとき一定時間遅れて
制御するようにしている。
半導体レーザを発光させるアクティブな時一定時間遅れ
て制御させている。また、Error-Amp ４０４は半導体レ
ーザが消灯したときのバイアス電流が一定値となるよう
に、ＬＤＯＮ信号が非アクティブのとき一定時間遅れて
制御するようにしている。
【００６３】このようにＬＤＯＮ信号から一定時間遅れ
て制御を開始するようにすることにより、半導体レーザ
の光出力から受光素子の受光電流、受光電流を電圧に変
換、Error-Amp ４０１に信号の伝送における遅れ時間に
よる誤差が発生しないようにしている。また、バイアス
電流の制御タイミングにおいても同様である。
て制御を開始するようにすることにより、半導体レーザ
の光出力から受光素子の受光電流、受光電流を電圧に変
換、Error-Amp ４０１に信号の伝送における遅れ時間に
よる誤差が発生しないようにしている。また、バイアス
電流の制御タイミングにおいても同様である。
【００６４】さらに、半導体レーザをバイポーラトラン
ジスタのエミッタに接続することにより、バイポーラト
ランジスタのベース電圧にできるだけ遅れが発生しない
ように半導体レーザに伝える構成となっている。したが
って、本実施例では半導体レーザの端子間電圧を所定電
圧にすることにより、所定の光出力を得る構成をとって
いる。このようにすることで、半導体レーザを高速に変
調することができる。
ジスタのエミッタに接続することにより、バイポーラト
ランジスタのベース電圧にできるだけ遅れが発生しない
ように半導体レーザに伝える構成となっている。したが
って、本実施例では半導体レーザの端子間電圧を所定電
圧にすることにより、所定の光出力を得る構成をとって
いる。このようにすることで、半導体レーザを高速に変
調することができる。
【００６５】図１５においてはアノードコモンの半導体
レーザを使用した場合の実施例である。本実施例では、
図１４と比較して、半導体レーザをトランジスタのコレ
クタに接続している。このようにすることによりほぼ、
カソードコモンの半導体レーザと同様な回路で実現でき
る。この結果アノードコモンとカソードコモンの半導体
レーザを同一ＩＣで使用可能にすることができる。
レーザを使用した場合の実施例である。本実施例では、
図１４と比較して、半導体レーザをトランジスタのコレ
クタに接続している。このようにすることによりほぼ、
カソードコモンの半導体レーザと同様な回路で実現でき
る。この結果アノードコモンとカソードコモンの半導体
レーザを同一ＩＣで使用可能にすることができる。
【００６６】図１６においては半導体レーザを制御する
タイミングを生成するために、ＬＤＯＮ信号がHighの時
Ｃ1 を急速充電しＬＤＯＮ信号がLow のときにはコンデ
ンサーの容量を一定電流で放電させることにより、細い
パルス列がきたときには制御しなくなるようにしてい
る。このようにすることにより、単純な遅延回路＋論理
回路構成に比較し、狭いパルス列については制御値をホ
ールドすることにより、制御精度が向上する。
タイミングを生成するために、ＬＤＯＮ信号がHighの時
Ｃ1 を急速充電しＬＤＯＮ信号がLow のときにはコンデ
ンサーの容量を一定電流で放電させることにより、細い
パルス列がきたときには制御しなくなるようにしてい
る。このようにすることにより、単純な遅延回路＋論理
回路構成に比較し、狭いパルス列については制御値をホ
ールドすることにより、制御精度が向上する。
【００６７】図１７は図１４および図１５のような半導
体レーザの接続を実施した場合、受光素子の端子電圧が
ＶＣＣ／２以下の場合にはアノードコモンの半導体レー
ザが接続されており、そうでない場合はカソードコモン
されている例である。半導体レーザの光を検出する受光
素子の端子電圧がアノードコモンの場合にはＧＮＤを基
準に変化し、カソードコモンの場合にはＶＣＣを基準に
変化する性質が使用されている。
体レーザの接続を実施した場合、受光素子の端子電圧が
ＶＣＣ／２以下の場合にはアノードコモンの半導体レー
ザが接続されており、そうでない場合はカソードコモン
されている例である。半導体レーザの光を検出する受光
素子の端子電圧がアノードコモンの場合にはＧＮＤを基
準に変化し、カソードコモンの場合にはＶＣＣを基準に
変化する性質が使用されている。
【００６８】このようにすることにより、アノードコモ
ン半導体レーザが接続されているか、カソードコモン半
導体レーザが接続されているかが自動的に判別され、図
１４および図１５に従った制御方向を変えることがで
き、アノードコモン半導体レーザとカソードコモン半導
体レーザの両方に対し同一回路（ＩＣ）を使用すること
ができる。
ン半導体レーザが接続されているか、カソードコモン半
導体レーザが接続されているかが自動的に判別され、図
１４および図１５に従った制御方向を変えることがで
き、アノードコモン半導体レーザとカソードコモン半導
体レーザの両方に対し同一回路（ＩＣ）を使用すること
ができる。
【００６９】図１８には以上に記載された事柄をまとめ
１チップＩＣとして実現した場合の実施例が示されてい
る。また、本実施例では画素クロック周波数は同一の周
波数で同期信号は２種類により独立に制御でき、半導体
レーザを制御変調する回路部は２チャンネル有してい
る。
１チップＩＣとして実現した場合の実施例が示されてい
る。また、本実施例では画素クロック周波数は同一の周
波数で同期信号は２種類により独立に制御でき、半導体
レーザを制御変調する回路部は２チャンネル有してい
る。
【００７０】Voltage-Refarence ６０１は本ＩＣ全体の
基準電源供給回路であり、そのほかの回路ブロックへ基
準電源を供給する。Phase-Detecter６０２、ＶＣＯ６０
３、Clock-Driver６０４および１２BIT-Programmable-C
ounter６０５によりPLL-Loopを構成し、Counter-Regist
er６０６に設定された１２BIT のデータのうち下位１BI
T がClock-Driver６０４の出力クロックＶＣＬＫの位相
をπ遅らせるように設定され、上位１１BIT が１２BIT-
Programmable-Counter６０５の分周比を設定している。
このようにして、ＣＬＫの周波数はＦ−ＲＥＦ×Ｎ／２
（Ｎ：１２BITデータ）となっている。
基準電源供給回路であり、そのほかの回路ブロックへ基
準電源を供給する。Phase-Detecter６０２、ＶＣＯ６０
３、Clock-Driver６０４および１２BIT-Programmable-C
ounter６０５によりPLL-Loopを構成し、Counter-Regist
er６０６に設定された１２BIT のデータのうち下位１BI
T がClock-Driver６０４の出力クロックＶＣＬＫの位相
をπ遅らせるように設定され、上位１１BIT が１２BIT-
Programmable-Counter６０５の分周比を設定している。
このようにして、ＣＬＫの周波数はＦ−ＲＥＦ×Ｎ／２
（Ｎ：１２BITデータ）となっている。
【００７１】DETP1 およびDETP2 のそれぞれに同期し
て、Xreset、YresetおよびＣＬＫの反転かを選択された
ＸＣＬＫ、ＹＣＬＫを、XResetPulse-Generator ６０８
およびYResetPulse-Generator ６１１は出力する。XDri
ver-Driver６０９およびYDriver-Driver６１１はＸＣＬ
Ｋ、ＹＣＬＫ、XresetおよびYresetに従い４分周され、
XDEPT およびYdept に同期した画素クロックXPCLK およ
びYPCLK を出力する。
て、Xreset、YresetおよびＣＬＫの反転かを選択された
ＸＣＬＫ、ＹＣＬＫを、XResetPulse-Generator ６０８
およびYResetPulse-Generator ６１１は出力する。XDri
ver-Driver６０９およびYDriver-Driver６１１はＸＣＬ
Ｋ、ＹＣＬＫ、XresetおよびYresetに従い４分周され、
XDEPT およびYdept に同期した画素クロックXPCLK およ
びYPCLK を出力する。
【００７２】図２２に示されたようなタイミングチャー
トに従い、XDPhase およびYDPhaseの立ち上がりエッジ
に従い、画素クロックを１／８位相遅延させることがで
きるようになっている。この結果、ライン走査毎に画素
クロック開始位置を１／８クロックサイクル毎に遅延制
御することができる。
トに従い、XDPhase およびYDPhaseの立ち上がりエッジ
に従い、画素クロックを１／８位相遅延させることがで
きるようになっている。この結果、ライン走査毎に画素
クロック開始位置を１／８クロックサイクル毎に遅延制
御することができる。
【００７３】また１ラインの走査期間中、Ｍ回立ち上が
りエッジを与えることにより、画素クロック周波数をＦ
ＣＬＫ×Ｎ／（Ｎ＋Ｍ／８）に等価的に変更することが
できる。さらに図２２のタイミングチャートに示された
ようにALDMASK およびBLKMASK 信号を生成することによ
り、画素クロックを１／８クロックサイクル遅延させ、
タイミングでは半導体レーザを強制的にOFF にするよう
にして、画像濃度が急激に変化しないようにしている。
この場合、自動的に消灯させるようにしているが予め、
画像データから１／８濃度減らしておけば、強制的に消
灯させる必要はない。
りエッジを与えることにより、画素クロック周波数をＦ
ＣＬＫ×Ｎ／（Ｎ＋Ｍ／８）に等価的に変更することが
できる。さらに図２２のタイミングチャートに示された
ようにALDMASK およびBLKMASK 信号を生成することによ
り、画素クロックを１／８クロックサイクル遅延させ、
タイミングでは半導体レーザを強制的にOFF にするよう
にして、画像濃度が急激に変化しないようにしている。
この場合、自動的に消灯させるようにしているが予め、
画像データから１／８濃度減らしておけば、強制的に消
灯させる必要はない。
【００７４】このように画像データから予め１／８減ら
しておく場合には、MaskEN信号をHighにすることにより
LDMASK信号を無効にする。図１９にはあらかじめ決めら
れた規則に従って光変調パルスを生成する構成にした場
合の実施例が示されている。
しておく場合には、MaskEN信号をHighにすることにより
LDMASK信号を無効にする。図１９にはあらかじめ決めら
れた規則に従って光変調パルスを生成する構成にした場
合の実施例が示されている。
【００７５】図２０においては、シリアルＩ／Ｆ８０１
によりCode-Area-Program-Counter８０５にプログラム
コードを書き込むことにより、画像データの有効書き込
み期間、電子写真プロセス制御のための濃度パターン生
成、孤立点ドットの検出およびそれに応じた画像データ
変換処理を実施するユニットを構成して、上記記載事項
を実現した実施例である。
によりCode-Area-Program-Counter８０５にプログラム
コードを書き込むことにより、画像データの有効書き込
み期間、電子写真プロセス制御のための濃度パターン生
成、孤立点ドットの検出およびそれに応じた画像データ
変換処理を実施するユニットを構成して、上記記載事項
を実現した実施例である。
【００７６】なお、ＡＬＵ８０４はClock-Generator ８
０６の出力クロック（画素クロックの８倍）にて動作を
実行している。またプログラムコードは各同期信号毎に
所定のプログラムカウント値になるように制御されてい
る。以上のように、転送されてきた画像データを出力す
る場合の処理を施すＡＬＵ８０４は最終結果をＬＤ−Co
ntroller８０７はこのデータに従い半導体レーザを変調
する。なお、速度変換ＲＡＭ８０２は転送されてくるク
ロックと書き込みクロックとの速度差を吸収するための
バッファメモリーとなっている。
０６の出力クロック（画素クロックの８倍）にて動作を
実行している。またプログラムコードは各同期信号毎に
所定のプログラムカウント値になるように制御されてい
る。以上のように、転送されてきた画像データを出力す
る場合の処理を施すＡＬＵ８０４は最終結果をＬＤ−Co
ntroller８０７はこのデータに従い半導体レーザを変調
する。なお、速度変換ＲＡＭ８０２は転送されてくるク
ロックと書き込みクロックとの速度差を吸収するための
バッファメモリーとなっている。
【００７７】図２１においては、ＡＬＵ９０４は演算結
果をShift-Register９１０に１画素分の光変調パターン
に相当するデータパターンをClock-Generater ９０６の
８クロックサイクルに１回書き込み、Shift-ReGister９
１０はClock-Generator ９０６で生成されるクロックに
従いＬＤ−Controller９０７変調データを受け渡す構成
として実現した例である。
果をShift-Register９１０に１画素分の光変調パターン
に相当するデータパターンをClock-Generater ９０６の
８クロックサイクルに１回書き込み、Shift-ReGister９
１０はClock-Generator ９０６で生成されるクロックに
従いＬＤ−Controller９０７変調データを受け渡す構成
として実現した例である。
【００７８】
【発明の効果】以上の説明から明らかなように、請求項
１記載の発明によれば、画像クロックの位相を変化させ
ることできるので、走査光学系および半導体レーザの波
長等による半導体レーザの走査速度を画像クロックの位
相を微調整することにより調整することができ、高精度
走査位置あわせを簡単な構成により実現することができ
る。
１記載の発明によれば、画像クロックの位相を変化させ
ることできるので、走査光学系および半導体レーザの波
長等による半導体レーザの走査速度を画像クロックの位
相を微調整することにより調整することができ、高精度
走査位置あわせを簡単な構成により実現することができ
る。
【００７９】請求項２記載の発明によれば、請求項１記
載の発明において、高周波クロック生成手段をＰＬＬに
より構成したので、半導体レーザが出力する光の走査速
度の調整をＰＬＬの出力周波数を調整することに粗調整
を行い、位相変化手段により微調整を行うことができる
ので、走査速度の調整範囲を広く取ることができ、高精
度な位置あわせを実現した画像形成装置を提供すること
ができる。
載の発明において、高周波クロック生成手段をＰＬＬに
より構成したので、半導体レーザが出力する光の走査速
度の調整をＰＬＬの出力周波数を調整することに粗調整
を行い、位相変化手段により微調整を行うことができる
ので、走査速度の調整範囲を広く取ることができ、高精
度な位置あわせを実現した画像形成装置を提供すること
ができる。
【００８０】請求項３記載の発明によれば、請求項１記
載の発明において、高周波クロックを、画像クロックの
生成と画像データに基づいた変調パターンの生成とに利
用しているので、効率的に変調パターンが生成でき、ま
た、変調パターンにより静電潜像をより急峻なパターン
にすることができるので粒状性がよい画像形成装置を提
供することができる。
載の発明において、高周波クロックを、画像クロックの
生成と画像データに基づいた変調パターンの生成とに利
用しているので、効率的に変調パターンが生成でき、ま
た、変調パターンにより静電潜像をより急峻なパターン
にすることができるので粒状性がよい画像形成装置を提
供することができる。
【００８１】請求項４記載の発明によれば、請求項１記
載の発明において、画素クロックのＮ倍の周波数から画
素クロックの位相が変化できるようになるので、画素ク
ロックを等価的に微調できるようになり、半導体レーザ
の波長ばらつきが発生しても、画素の位置を正確に保つ
ことができるようになる。
載の発明において、画素クロックのＮ倍の周波数から画
素クロックの位相が変化できるようになるので、画素ク
ロックを等価的に微調できるようになり、半導体レーザ
の波長ばらつきが発生しても、画素の位置を正確に保つ
ことができるようになる。
【００８２】請求項５記載の発明によれば、請求項４記
載の発明において、分周回路のデータロードタイミング
でロードするデータを変更することできるようになるの
で、簡単に画素クロック周波数を微調できるようにな
り、半導体レーザの波長ばらつきが発生しても、画素の
位置を正確に保つことができるようになる。
載の発明において、分周回路のデータロードタイミング
でロードするデータを変更することできるようになるの
で、簡単に画素クロック周波数を微調できるようにな
り、半導体レーザの波長ばらつきが発生しても、画素の
位置を正確に保つことができるようになる。
【００８３】請求項６記載の発明によれば、請求項４記
載の発明において、電圧制御発振回路の出力位相を反
転、正転に切り替えるタイミング毎に画素クロックの位
相を変化させることができるので、簡単な構成で高画質
な画像を形成することができるようになる。
載の発明において、電圧制御発振回路の出力位相を反
転、正転に切り替えるタイミング毎に画素クロックの位
相を変化させることができるので、簡単な構成で高画質
な画像を形成することができるようになる。
【００８４】請求項７記載の発明によれば、請求項４記
載の発明において、分周回路の動作を停止させたり、再
開させたりする機能を設けたことにより、簡単の画素ク
ロック周波数を微調できるようになり、高画質な画像を
形成することができるようになる。
載の発明において、分周回路の動作を停止させたり、再
開させたりする機能を設けたことにより、簡単の画素ク
ロック周波数を微調できるようになり、高画質な画像を
形成することができるようになる。
【００８５】請求項８記載の発明によれば、請求項６記
載の発明において、画素クロックの位相を遅らせるタイ
ミングで半導体レーザを消灯させるので、画素クロック
の位相変化による画像濃度の変化をなくすことができ、
高画質な画像を形成することができるようになる。
載の発明において、画素クロックの位相を遅らせるタイ
ミングで半導体レーザを消灯させるので、画素クロック
の位相変化による画像濃度の変化をなくすことができ、
高画質な画像を形成することができるようになる。
【００８６】請求項９記載の発明によれば、出力画素ク
ロックと内部クロックとの位相差を設定できるようにな
っているため、本集積回路に接続される画像データ転送
回路ブロックとの画像データ転送遅延時間を適正にする
ように設定できるので、１つの集積回路で高速な画素ク
ロックを生成すると同時に半導体レーザを制御すること
ができる。
ロックと内部クロックとの位相差を設定できるようにな
っているため、本集積回路に接続される画像データ転送
回路ブロックとの画像データ転送遅延時間を適正にする
ように設定できるので、１つの集積回路で高速な画素ク
ロックを生成すると同時に半導体レーザを制御すること
ができる。
【００８７】請求項１０記載の発明によれば、請求項９
記載の発明において、集積回路に接続される画像データ
転送回路ブロックとの画像データ転送遅延時間を電源が
投入されたときに再設定する機能を有しているので、１
つの集積回路で高速な画素クロックを生成すると同時に
半導体レーザを制御することができる。
記載の発明において、集積回路に接続される画像データ
転送回路ブロックとの画像データ転送遅延時間を電源が
投入されたときに再設定する機能を有しているので、１
つの集積回路で高速な画素クロックを生成すると同時に
半導体レーザを制御することができる。
【００８８】請求項１１記載の発明によれば、請求項９
記載の発明において、集積回路に接続された画像データ
転送回路ブロックとの画像データ転送遅延時間を、各走
査ライン毎に自動的に適正なものになるように設定する
ことができるので、１つの集積回路で高速な画素クロッ
クを生成すると同時に半導体レーザを制御することがで
きる。
記載の発明において、集積回路に接続された画像データ
転送回路ブロックとの画像データ転送遅延時間を、各走
査ライン毎に自動的に適正なものになるように設定する
ことができるので、１つの集積回路で高速な画素クロッ
クを生成すると同時に半導体レーザを制御することがで
きる。
【００８９】請求項１２記載の発明によれば、請求項９
記載の発明において、集積回路に接続される画像データ
転送回路ブロックとの画像データ転送遅延時間を、１ペ
ージの最初に適正なものになるように設定することがで
きるので、１つの集積回路で、高速な画素クロックを生
成すると同時に半導体レーザを制御することができる。
記載の発明において、集積回路に接続される画像データ
転送回路ブロックとの画像データ転送遅延時間を、１ペ
ージの最初に適正なものになるように設定することがで
きるので、１つの集積回路で、高速な画素クロックを生
成すると同時に半導体レーザを制御することができる。
【００９０】請求項１３記載の発明によれば、請求項９
記載の発明において、集積回路に接続される画像データ
転送回路ブロックとの画像データ転送遅延時間を適正な
ものになるように設定でき、かつ、送り出し画素クロッ
クのみ位相を変更させるようにしているので、１つの集
積回路で、高速な画素クロックを生成すると同時に半導
体レーザを制御することができ、かつ、簡単に作成する
ことができる。
記載の発明において、集積回路に接続される画像データ
転送回路ブロックとの画像データ転送遅延時間を適正な
ものになるように設定でき、かつ、送り出し画素クロッ
クのみ位相を変更させるようにしているので、１つの集
積回路で、高速な画素クロックを生成すると同時に半導
体レーザを制御することができ、かつ、簡単に作成する
ことができる。
【図１】本発明の光変調パルスと露光エネルギーの例が
示されている。
示されている。
【図２】本発明の光変調パルスと露光エネルギーの例が
示されている。
示されている。
【図３】光変調パルスを変化させた場合の露光エネルギ
ーが示されている。
ーが示されている。
【図４】光変調パルスを変化させた場合の露光エネルギ
ーが示されている。
ーが示されている。
【図５】光変調パルスを生成するための変調データを生
成するユニットの構成が示された図である。
成するユニットの構成が示された図である。
【図６】図５に示される回路で生成された変調パルスの
一例である。
一例である。
【図７】図５に示される回路で生成された変調パルスの
一例である。
一例である。
【図８】図５に示されたユニットからのデータに基づい
て半導体レーザを制御、変調するユニットの構成が示さ
れた図である。
て半導体レーザを制御、変調するユニットの構成が示さ
れた図である。
【図９】ＶＣＬＫと画素クロックを同時に実現した例で
ある。
ある。
【図１０】図９においてN-Counter がさらに設けられた
例である。
例である。
【図１１】図１０の動作のタイミング例が示された図で
ある。
ある。
【図１２】ＬＵＴ（look-up-table ）の構成例が示され
ている。
ている。
【図１３】ＶＣＬＫを８分周した際のパルス例が示され
ている。
ている。
【図１４】光強度のピーク値と半導体レーザのバイアス
電流を制御した回路構成においてカソードがコモンとな
っている回路図が示されている。
電流を制御した回路構成においてカソードがコモンとな
っている回路図が示されている。
【図１５】光強度のピーク値と半導体レーザのバイアス
電流を制御した回路構成においてアノードがコモンとな
っている回路図が示されている。
電流を制御した回路構成においてアノードがコモンとな
っている回路図が示されている。
【図１６】半導体レーザを制御するタイミングを生成す
る回路が示された回路図である。
る回路が示された回路図である。
【図１７】半導体レーザを制御するタイミングを生成す
る回路が示された回路図である。
る回路が示された回路図である。
【図１８】図５から図１７において実施された例を１チ
ップの集積回路として実現した例が示されている。
ップの集積回路として実現した例が示されている。
【図１９】図１８に示される回路において予め決められ
た規則に従って光変調パルスを生成する構成にした例で
ある。
た規則に従って光変調パルスを生成する構成にした例で
ある。
【図２０】画像データ変換処理を実施するユニットのブ
ロック図である。
ロック図である。
【図２１】画像データ変換処理を実施するユニットのブ
ロック図である。
ロック図である。
【図２２】画素クロックを１／８位相遅延制御するタイ
ミングチャートが示されている。
ミングチャートが示されている。
【図２３】一般的な画像形成装置の光書き込み系を示す
模式図である。
模式図である。
６０１ 基準電源供給回路 ６０２ 位相比較器 ６０３ 電圧制御発振回路 ６０４ クロックドライバ ６０５ １２ビット−プログランブルカウンタ ６０６ カウンターレジスタ ６０７ ディテクトパルスセレクタ ６０８ Ｘリセットパルスジェネレータ ６０９ Ｘドライバ−ドライバ ６１０ Ｙリセットパルスジェネレータ ６１１ Ｙドライバ−ドライバ ６１２ パルスセレクトレジスタ ６１３ Ｘラッチ ６１４ ＸＰ１−セレクタ ６１５ ＸＰ２−セレクタ ６１６ ＸＬＤ−コントローラ ６１７ スタートアップ ６１８ ＬＤ−エラ ６１９ Ｙラッチ ６２０ ＹＰ１−セレクタ ６２１ ＹＰ２−セレクタ ６２２ ＹＬＤ−コントローラ
Claims (13)
- 【請求項１】 半導体レーザと、 該半導体レーザが出力する光で回転感光体を走査する走
査手段と、 前記半導体レーザが出力する走査光を所定の位置で検出
する走査光検出手段と、 該走査光検出手段が検出した走査光に基づいて前記回転
感光体を走査して静電潜像を形成する画像形成装置であ
って、 高周波クロック生成手段と、 該高周波クロック生成手段から出力されたクロックを分
周し、前記走査光検出手段の出力に同期した画像クロッ
クを出力する画像クロック出力手段と、 該画像クロックの位相を変化させる画像クロック位相変
化手段と、 を有することを特徴とする画像形成装置。 - 【請求項２】 前記高周波クロック生成手段は、 入力される信号に応じて出力するクロックの発振周波数
を制御する電圧制御発振手段と、 該電圧制御発振手段が発振したクロックを分周する分周
手段と、 該分周手段が出力したクロックの周波数と基準となるク
ロックの周波数との位相を比較し、該比較の結果に応じ
た信号を出力する位相比較手段と、 該位相比較手段が出力した信号は前記電圧制御発振手段
に入力される形態で構成されていることを特徴とする請
求項１記載の画像形成装置。 - 【請求項３】 前記画像クロックに基づいて画像データ
を入力する画像データ入力手段と、 前記高周波クロック生成手段から出力されたクロックと
前記画像データに基づいて変調パターンを生成する変調
パターン生成手段と、 該変調パターン生成手段によって生成された変調パター
ンに基づいて前記半導体レーザの出力を制御する半導体
レーザ制御手段と、 をさらに有することを特徴とする請求項１記載の画像形
成装置。 - 【請求項４】 前記画像クロック出力手段と、 前記画像クロック位相変化手段と、 前記高周波クロック生成手段と、 前記画像データ入力手段と、 前記変調パターン生成手段と、 を１チップの集積回路によって構成したことを特徴とす
る請求項１記載の画像形成装置。 - 【請求項５】 前記分周手段による分周比をデータロー
ドする形で設定する分周比設定手段をさらに有すること
を特徴とする請求項４記載の画像形成装置。 - 【請求項６】 前記電圧制御発振部から発振されるパル
スの位相を反転させたり、正転させたりするパルス反転
手段をさらに有することを特徴とする請求項４記載の画
像形成装置。 - 【請求項７】 前記分周回路の動作を停止させたり、再
開させたりする分周動作停止再開手段をさらに有するこ
とを特徴とする請求項４記載の画像形成装置。 - 【請求項８】 前記画素クロックの位相を遅らせるタイ
ミングで前記半導体レーザを消灯する半導体レーザ消灯
手段をさらに有することを特徴とする請求項６記載の画
像形成装置。 - 【請求項９】 半導体レーザと、 該半導体レーザが出力する光で回転感光体を走査する走
査手段と、 前記半導体レーザが出力する走査光を所定の位置で検出
する走査光検出手段と、 該走査光検出手段が検出した走査光に基づいて前記回転
感光体を走査して静電潜像を形成する画像形成装置であ
って、 高周波クロック生成手段と、 前記高周波クロック生成手段からクロックを分周し、前
記走査光検出手段が検出するタイミングに同期した画像
クロックを出力する画像クロック出力手段と、 前記画像クロックに基づいて画像データを入力する画像
データ入力手段と、 前記高周波クロック生成手段から出力されたクロックと
前記画像データ入力手段が入力する画像データとに基づ
いて、前記半導体レーザの出力を変調する半導体レーザ
変調手段と、 前記画像データ入力手段が画像データを取り込むタイミ
ングと、前記画像クロックの位相とを、同時に変更する
位相変更手段と、 を有することを特徴とする画像形成装置。 - 【請求項１０】 電源投入時の最初の同期信号と同期信
号検出データの消灯データタイミングとから検出して、
前記位相変更手段が変更するように設定されていること
を特徴とする請求項９記載の画像形成装置。 - 【請求項１１】 各走査タイミング毎に前記位相変更手
段が変更するように設定されていることを特徴とする請
求項９記載の画像形成装置。 - 【請求項１２】 ページの最初のラインでのみ前記位相
変更手段が変更するように設定されていることを特徴と
する請求項９記載の画像形成装置。 - 【請求項１３】 前記画像クロックの出力の際の位相を
変更して、前記画像データ入力手段がデータを取り込む
タイミングと前記変調パターン生成手段が変調パターン
を生成するタイミングとを変更しないことを特徴とする
請求項９記載の画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167886A JP2001341351A (ja) | 2000-06-05 | 2000-06-05 | 画像形成装置 |
| US09/873,256 US7050080B2 (en) | 2000-06-05 | 2001-06-05 | Image forming apparatus for controlling image writing by adjusting image clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167886A JP2001341351A (ja) | 2000-06-05 | 2000-06-05 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001341351A true JP2001341351A (ja) | 2001-12-11 |
Family
ID=18670980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167886A Pending JP2001341351A (ja) | 2000-06-05 | 2000-06-05 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001341351A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224378B2 (en) | 2003-01-23 | 2007-05-29 | Ricoh Company, Ltd. | Method and apparatus for optical recording and image forming capable of correcting a magnification error in scanning |
| JP2008290447A (ja) * | 2007-04-27 | 2008-12-04 | Canon Inc | 画像形成装置 |
| JP2010076354A (ja) * | 2008-09-29 | 2010-04-08 | Kyocera Mita Corp | 光走査装置，画像形成装置及び画像形成方法 |
| JP2017049366A (ja) * | 2015-08-31 | 2017-03-09 | キヤノン株式会社 | 画像形成装置 |
-
2000
- 2000-06-05 JP JP2000167886A patent/JP2001341351A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224378B2 (en) | 2003-01-23 | 2007-05-29 | Ricoh Company, Ltd. | Method and apparatus for optical recording and image forming capable of correcting a magnification error in scanning |
| JP2008290447A (ja) * | 2007-04-27 | 2008-12-04 | Canon Inc | 画像形成装置 |
| JP2010076354A (ja) * | 2008-09-29 | 2010-04-08 | Kyocera Mita Corp | 光走査装置，画像形成装置及び画像形成方法 |
| JP2017049366A (ja) * | 2015-08-31 | 2017-03-09 | キヤノン株式会社 | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502419A (en) | Pulse width modulation signal generation and triangular wave signal generator for the same | |
| US6154246A (en) | Image processing apparatus and image forming apparatus | |
| US7050080B2 (en) | Image forming apparatus for controlling image writing by adjusting image clock | |
| JP2001186348A (ja) | パルス幅変調回路、光書き込み装置及び画像形成装置 | |
| US6807244B2 (en) | Frequency synthesizer | |
| JP4289781B2 (ja) | 周波数シンセサイザおよびプリンタエンジン | |
| JP4183156B2 (ja) | 画像形成装置 | |
| JP4289771B2 (ja) | 周波数シンセサイザ及び周波数変換方法 | |
| JP2001341351A (ja) | 画像形成装置 | |
| US6798300B2 (en) | Oscillator and PLL circuit using the same | |
| JP3945966B2 (ja) | 画像形成装置 | |
| JP4012661B2 (ja) | 信号生成回路、半導体レーザ駆動制御回路及び画像形成装置 | |
| JP3742513B2 (ja) | 画像形成装置 | |
| JPH06227037A (ja) | 画像形成装置 | |
| JP4787797B2 (ja) | 半導体レーザ駆動制御回路及び画像形成装置 | |
| JP2002273933A (ja) | 画像形成方法及び装置 | |
| JPH11263040A (ja) | 画像形成装置 | |
| JP2002036625A (ja) | 画像形成装置 | |
| JP2737985B2 (ja) | レーザプリンタ | |
| JP2003098456A (ja) | 画像形成装置 | |
| JP2003015067A (ja) | 画像形成装置 | |
| JPH10181092A (ja) | 画像形成装置 | |
| JPH0746094A (ja) | パルス幅変調回路 | |
| JPH05227381A (ja) | 画像形成装置 | |
| JPH10129039A (ja) | 画素変調装置及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080312 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080409 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080516 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080711 |