JP2002273933A - 画像形成方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 レーザ光の分布以上に急峻な露光エネルギー
分布を生成することによって、安定的に高画質画像を
得、更にトナー付着量の誤差を低減させる画像形成方法
及び装置を提供すること。 【解決手段】 入力された画像変調信号に基づいて半導
体レーザを変調し、該変調された半導体レーザの光で感
光体を走査し、感光体に対向し、所定の位置において走
査光を検出し、検出信号に基づいた所定タイミングで感
光体を走査して画像変調信号に応じた静電潜像を形成す
る際に、画像変調信号中の一ラインにおける一画素位置
の半導体レーザを変調する画素データを、ライン列上で
その一ラインの前後の二ラインにおける同じ一画素位置
のデータに変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主にレーザプリン
タ、デジタル複写機、及びレーザファックスなどにおけ
る光源として用いられる半導体レーザの光出力を制御及
び変調する画像形成装置に関し、特に、レーザ光の分布
以上に急峻な露光エネルギー分布を生成することによっ
てトナー付着量の誤差を低減させる画像形成方法及び装
置に関する。

【０００２】

【従来の技術】図２２を用いて、従来の画像形成装置に
ついて説明する。図２２において、ポリゴンミラー２２
０１が回転することによって半導体レーザユニット２２
０２から出力されたレーザ光は、ポリゴンミラー２２０
１によってスキャンされ走査レンズ２２０３を介して感
光体２２０４と露光し、静電潜像を形成する。

【０００３】又、半導体レーザユニット２２０２は、画
像処理ユニット２２０５によって生成された画像データ
と位相同期回路２２０６によって位相が設定された画像
クロックとに従って、半導体レーザの発光時間をコント
ロールすることにより、感光体２２０４上の静電潜像を
コントロールする。

【０００４】又、位相同期回路２２０６は、クロック生
成回路２２０７によって生成された黒億をポリゴンミラ
ー２２０１によってスキャンされた半導体レーザの光を
検出するフォトディテクタ２２０８に同期した位相に設
定する。

【０００５】このように構成された画像形成装置は、ド
ットを生成する画素に応じて半導体レーザのＯＮ／ＯＦ
Ｆ制御を実施し、露光エネルギーによって感光体表面電
位を低下させ、この感光体表面電位の低下量に従ってト
ナー付着量をコントロールすることにより画像を生成す
る。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
の画像形成装置において、上記感光体表面電位分布は、
露光する半導体レーザ光がガウス分布となるように設定
されており、結果として露光エネルギー分布はレーザ光
のガウス分布に応じたガウス分布となる。

【０００７】ここで、書き込み画素密度が増大してくる
と、１画素サイズと同程度のガウス分布となるレーザ光
で書き込まざるをえなくなる。ガウス分布を狭くすると
レーザ光の焦点深度などの問題により十分に狭くするこ
とができなくなってくるため、露光エネルギー分布は１
画素サイズに比較してなだらかな分布となり、トナー付
着における誤差が増大する。

【０００８】上記課題を解決する方法として、特開平５
−３００３４６号公報に開示された方法がある。この方
法は、レーザビームをパルス幅変調して画像記録を行う
レーザプリンタにおいて、画像再現性を向上させること
を目的としてものであるが、パルス幅変調により露光エ
ネルギー分布を生成すると露光ビーム分布以上に急峻な
露光エネルギー分布を生成できなくなりドット再現性が
劣化するという問題を生じる。

【０００９】又、特開平７−１７６１号公報に開示され
た方法は、高品質のグレイスケール出力を得ることを目
的としてものであり、感光ドラムへのレーザビームを所
定シーケンスでパルス化すると共にパルス幅変調する。
この方法は、ドラムに与えられるトナーの量はレーザ光
の照射レベルに比例するので、ドラムのピークセル領域
へのレーザ光の時間間隔を制御することによって、プリ
ント媒体へのトナーの寸法を変え、レーザ光を変調する
ことによって、比例されるドットの寸法を正確に制御
し、連続的なシューディング、ハーフトーンを発生させ
るものである。

【００１０】しかしながら、上記方法においては、露光
エネルギー分布にほぼ比例してトナーは付着するが、露
光エネルギー分布がなだらかであると付着トナー量に誤
差が発生しやすくなりドット再現性が劣化し、粒状性
（Ｓ／Ｎ比）に欠けた画像を生じることとなる。

【００１１】本発明はこのような課題を解決するために
為されたものであり、レーザ光の分布以上に急峻な露光
エネルギー分布を生成することによってトナー付着量の
誤差を低減させる画像形成方法及び装置を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】本発明の請求項１に係る
画像形成方法は、入力された画像変調信号に基づいて半
導体レーザを変調し、該変調された半導体レーザの光で
感光体を走査する走査工程と、前記感光体に対向し、所
定の位置において前記走査手段からの走査光を検出する
走査光検出工程とを有し、前記走査光検出工程によって
得られた検出信号に基づいた所定タイミングで前記感光
体を走査して前記画像変調信号に応じた静電潜像を形成
する画像形成方法であって、前記画像変調信号中の一ラ
インにおける一画素位置の半導体レーザを変調する画素
データを、ライン列上で前記一ラインの前後の二ライン
における前記一画素位置のデータに変換する方法を採
る。

【００１３】この方法によれば、隣接するラインの画素
位置を露光する光パルスにより形成したことによって、
副走査方向の露光エネルギー分布を急峻なものとするこ
とができるため、安定的に高画質画像を得ることができ
る。

【００１４】又、レーザ光の分布以上に急峻な露光エネ
ルギー分布を生成することができるため、トナー付着量
の誤差を低減させることができる。

【００１５】本発明の請求項２に係る画像形成方法は、
請求項１に係る画像形成方法において、１画素を１画素
幅より細い２以上のパルス列に変換する方法を採る。

【００１６】この方法によれば、主走査方向に対しても
光パルスを細いパルスと組み合わせることによって、副
走査方向のみならず主走査方向にも露光エネルギー分布
を急峻にすることができ、安定的に高画質画像を得るこ
とができる。

【００１７】本発明の請求項３に係る画像形成方法は、
請求項２に係る方法において、１画素をＯＮ／ＯＦＦす
る信号に対して前記光パルスを対応させる方法を採る。

【００１８】この方法によれば、１画素をＯＮ／ＯＦＦ
する信号に対して光パルスを対応させることによって画
像データ信号のビット数を低減でき、よって低コストで
露光エネルギー分布を急峻にすることができ、安定的に
高画質画像を得ることができる。

【００１９】本発明の請求項４に係る画像形成方法は、
請求項２又は３に係る方法において、前記光パルスの光
強度を、１画素全体を露光する場合の光強度よりも大き
くする方法を採る。

【００２０】この方法によれば、光パルスの光強度を、
１画素全体を露光する場合の光強度よりも大きくするこ
とによって、より細いパルスで安定的に高画質画像を得
ることができる。

【００２１】本発明の請求項５に係る画像形成方法は、
請求項２乃至４のいずれか一に係る方法において、前記
光パルスは画素の中心に対し左右対称な光パルスである
方法を採る。

【００２２】この方法によれば、光パルスは画素の中心
に対し左右対称な光パルスとするため、簡単な構成によ
り露光エネルギー分布を急峻にすることができ、安定的
に高画質画像を得ることができる。

【００２３】本発明の請求項６に係る画像形成方法は、
請求項２乃至５のいずれか一に係る方法において、前記
パルス列への変換はルックアップテーブルを用いて行わ
れる方法を採る。

【００２４】この方法によれば、変調パルス列をルック
アップテーブルによって生成するため、画素密度が変わ
った場合等に再プログラミングによって最適な変調パタ
ーンに変更することができ、適用範囲を広げることがで
きる。

【００２５】本発明の請求項７に係る画像形成方法は、
請求項６に係る方法において、画素開始時に、前記ルッ
クアップテーブルの出力をシフトレジスタの初期値とし
てロードし、前記画素データの単位となるクロックサイ
クルの２倍以上のクロックを生成し、前記生成されたク
ロックによって前記シフトレジスタを動作させる方法を
採る。

【００２６】この方法によれば、変調パルス列の処理を
画素クロックの２倍以上の周波数で動作するシフトレジ
スタで処理するため、精度良い変調パルス列を生成で
き、高速で高精度な画像形成が実現できる。

【００２７】本発明の請求項８に係る画像形成装置は、
入力された画像変調信号に基づいて半導体レーザを変調
し、該変調された半導体レーザの光で感光体を走査する
走査手段と、前記感光体に対向し、所定の位置において
前記走査手段からの走査光を検出する走査光検出手段と
を有し、前記走査光検出手段からの検出信号に基づいた
所定タイミングで前記感光体を走査して前記画像変調信
号に応じた静電潜像を形成する画像形成装置において、
前記画像変調信号中の一ラインにおける一画素位置の半
導体レーザを変調する画素データを、ライン列上で前記
一ラインの前後の二ラインにおける前記一画素位置のデ
ータに変換する画素データ変換手段を更に有する構成を
採る。

【００２８】この構成によれば、隣接するラインの画素
位置を露光する光パルスにより形成したことによって、
副走査方向の露光エネルギー分布を急峻なものとするこ
とができるため、安定的に高画質画像を得ることができ
る。

【００２９】又、レーザ光の分布以上に急峻な露光エネ
ルギー分布を生成することができるため、トナー付着量
の誤差を低減させることができる。

【００３０】本発明の請求項９に係る画像形成装置は、
請求項８に係る装置において、１画素を１画素幅より細
い２以上のパルス列に変換するパルス列変換手段を更に
有する構成を採る。

【００３１】この構成によれば、主走査方向に対しても
光パルスを細いパルスと組み合わせることによって、副
走査方向のみならず主走査方向にも露光エネルギー分布
を急峻にすることができ、安定的に高画質画像を得るこ
とができる。

【００３２】本発明の請求項１０に係る画像形成装置
は、請求項９に係る装置において、前記半導体レーザを
制御する半導体レーザ制御手段と、前記パルス列に従っ
て前記半導体レーザを変調する変調信号出力手段とを更
に有し、前記半導体レーザ制御手段と前記変調信号出力
手段とは同一チップ内に設けられる構成を採る。

【００３３】この構成によれば、画素データ変換手段と
半導体レーザ制御回路とを同一ＩＣ内に組込んだことに
より高速化でき、又、低コストで安定的に高画質な画像
が得られる。

【００３４】本発明の請求項１１に係る画像形成装置
は、請求項９又は１０に係る装置において、１画素をＯ
Ｎ／ＯＦＦする信号に対して前記光パルスを対応させる
構成を採る。

【００３５】この構成によれば、１画素をＯＮ／ＯＦＦ
する信号に対して光パルスを対応させることによって画
像データ信号のビット数を低減でき、よって低コストで
露光エネルギー分布を急峻にすることができ、安定的に
高画質画像を得ることができる。

【００３６】本発明の請求項１２に係る画像形成装置
は、請求項９乃至１１のいずれか一に係る装置におい
て、前記光パルスの光強度を、１画素全体を露光する場
合の光強度よりも大きくする構成を採る。

【００３７】この構成によれば、光パルスの光強度を、
１画素全体を露光する場合の光強度よりも大きくするこ
とによって、より細いパルスで安定的に高画質画像を得
ることができる。

【００３８】本発明の請求項１３に係る画像形成装置
は、請求項９乃至１２のいずれか一に係る装置におい
て、前記光パルスは画素の中心に対し左右対称な光パル
スである構成を採る。

【００３９】この構成によれば、光パルスは画素の中心
に対し左右対称な光パルスとするため、簡単な構成によ
り露光エネルギー分布を急峻にすることができ、安定的
に高画質画像を得ることができる。

【００４０】本発明の請求項１４に係る画像形成装置
は、請求項９乃至１３のいずれか一に係る装置におい
て、前記パルス列変換手段はルックアップテーブルによ
って構成される構成を採る。

【００４１】この構成によれば、変調パルス列をルック
アップテーブルによって生成するため、画素密度が変わ
った場合等に再プログラミングによって最適な変調パタ
ーンに変更することができ、適用範囲を広げることがで
きる。

【００４２】本発明の請求項１５に係る画像形成装置
は、請求項１４に係る装置において、シフトレジスタを
更に有し、画素開始時に、前記ルックアップテーブルの
出力を前記シフトレジスタの初期値としてロードし、前
記画素データの単位となるクロックサイクルの２倍以上
のクロックを生成するクロック生成手段と、前記クロッ
ク生成手段の出力クロックによって前記シフトレジスタ
を動作させる構成を採る。

【００４３】この構成によれば、変調パルス列を画素ク
ロックの２倍以上の周波数で動作するシフトレジスタで
構成するため、精度良い変調パルス列を生成でき、高速
で高精度な画像形成が実現できる。

【００４４】

【発明の実施の形態】以下、添付図面を参照しながら本
発明の実施の形態について説明する。

【００４５】（実施の形態１）以下、図１乃至８を用い
て、本発明に係る実施の形態１について説明する。図１
（ａ）において、がこれまでの光変調パルスの例であ
る。半導体レーザ光をコリメートレンズにて平行光にし
た後、走査光学系を経て感光体面上で結像させる光学系
において、ビームプロファイルがガウス分布をしている
場合の露光エネルギー分布をに示す。

【００４６】他方、本発明に係る光パルスは、のよう
なパターンにて露光した場合の同一光学系による露光エ
ネルギー分布を示す。

【００４７】図１（ｂ）は、従来の変調光パルス幅を狭
くした場合であり、これに対応するように本発明では光
の変調パターンを変化させた場合に対応する露光エネル
ギー分布である。

【００４８】以上のパルス幅を順次変化させた場合の従
来例が図２（ａ）であり、本発明の変調パターンによっ
て変化させた場合の露光エネルギー分布が図２（ｂ）で
ある。

【００４９】図２（ｂ）の光変調パターンは、図１
（ａ）及び（ｂ）ののような左右対称の細い第一の光
パルス列と中心で光らせる第二のパルスとの組み合わせ
である。

【００５０】又、細いパルスの光強度は、画素全体を露
光する場合に比べ、本実施形態の場合では約８倍の光強
度となっている。

【００５１】第一のパルスの間隔は、露光エネルギー分
布を補足する場合には狭くし、太くする場合には太く
し、且つこの場合には第二のパルスにより露光エネルギ
ー分布の中心での低下を抑制するようにしている。

【００５２】以上の図から分かるように、本発明の光パ
ルスによって露光することにより、約２０％程度光ビー
ム径が細くなった場合に近い急峻な露光エネルギー分布
を得ることができる。

【００５３】このように、本実施形態によれば、感光体
表面電位分布がビーム径をより補足した場合と同じよう
な表面電位分布が得られることになるため、粒状性（Ｓ
／Ｎ比）の良好な画像を得ることができる。

【００５４】又、ここでは、本実施形態に係るレーザビ
ーム変調に関して、走査光学系について説明したが、レ
ーザ光が照射される対象物が回転しているようなもの、
例えば光ディスク、においても有効な方法となる。

【００５５】又、本実施形態では、１画素サイズを可変
するような場合の光変調パターンを提示しているが、１
画素を２値変調するような場合（１画素をＯＮ／ＯＦ
Ｆ）には、画素の両端において短時間光パルスを出力す
るようにしてもよい。

【００５６】更に、光パルスの強度を可変できるように
しておき、出力する光パルスパターンに応じて光パルス
強度を変化させれば、最適な露光エネルギー分布が得ら
れるようにすることができる。

【００５７】上記説明は、主走査方向について述べた
が、副走査方向についても同様のレーザビームプロファ
イルをしており、上記と同様の結果となる。

【００５８】但し、この場合には主走査方法と異なり、
連続的に光の点灯・消灯を制御することはできないの
で、ライン毎に点灯・消灯を制御することになる。この
ような場合の光の変調パターンは、図３に示すように、
変換前は主走査ラインに沿った画像データであるが、こ
の画像データから前のラインと次のラインでの点灯・消
灯信号に変換する。この一例を図４に示す。

【００５９】図４の場合、対象とするライン数を「Ｎ」
とした場合、「Ｎ−１」ライン及び「Ｎ＋１」ラインの
対応するところで点灯し、対象とするライン「Ｎ」では
消灯するデータに変換している。又、図５においては、
主走査方向と副走査方向とを組み合わせた光パルスパタ
ーンデータに変換することによって、主走査方向のみな
らず、副走査方向においても、従来のような光パターン
と比較して露光エネルギー分布を急峻にすることがで
き、レーザビーム径を細くしたときと同様の効果を得る
ことができる。

【００６０】図６は、上記光パルス列を生成するための
変調データ生成に関する実施形態を示す。以下、図６を
用いて、動作を説明する。

【００６１】クロック（Ｃｌｏｃｋ）は、画像データを
転送するクロックであり、画像データに基づいてルック
アップテーブル（Ｌｏｏｋ−ｕｐ−ｔａｂｌｅ；ＬＵ
Ｔ）６０１に基づいて変調パルス列に対応するデータに
変換して、ロード（Ｌｏａｄ）信号に応じてシフトレジ
スタ（Ｓｈｉｆｔ−Ｒｅｇｉｓｔｅｒ）６０２にロード
される。

【００６２】一方、クロックを８倍にするＰＬＬ−ＬＯ
ＯＰを、位相検知器（Ｐｈａｓｅ−Ｄｅｔｅｃｔｏｒ）
６０３、ループフィルタ（Ｌｏｏｐ−ｆｉｌｔｅｒ）６
０４、電圧制御発振器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏ
ｌ Ｏｓｃｉｌｌａｔｏｒ；ＶＣＯ）６０５、及び１／
８処理器６０６によって８倍の周波数のＶＣＬＫを生成
し、ＶＣＬＫに従って変調データ（Ｍｏｄｕｌａｔｉｏ
ｎ Ｄａｔａ）を出力する。

【００６３】このようにして、図１（ｂ）のの光パル
スは、図７（ａ）に示すようなデータによって生成さ
れ、又、図１（ａ）のの光パルスは図７（ｂ）のよう
なデータによって生成される。

【００６４】又、ここでは、画像データをＬＵＴ６０１
に基づいて変換する構成を採ることにより、ＬＵＴ６０
１の内容を変更することのみによって、レーザ走査光学
系が変化した場合にも、同一回路によって、図１（ａ）
及び（ｂ）のような光パルスを自由に選択できるように
している。

【００６５】このような構成を採ることにより、自由度
の高い光変調パルスを生成することができる。又、本構
成による光パルス生成によって、粒状性が良好な画像を
得ることができる。

【００６６】本実施形態では、光パルス列を再設定でき
るような構成としたが、書き込み密度などが決まってい
る場合には決まった光パルスパターンを出力するように
した方が回路規模が小さくなり、低コスト化を実現でき
る。

【００６７】更に、ＬＵＴのビット数を増やすことによ
って光パルスの強度をも再設定できるようにしておくこ
とによって、より高精度に露光エネルギー分布を生成す
ることが可能となる。

【００６８】図８は、図６に示されたパルス変調ユニッ
トからのデータに応じて半導体レーザを制御・変調する
ための制御回路を示している。以下、図８を用いて、動
作を説明する。

【００６９】図８の制御回路によって、光出力Ｐ０の場
合、半導体レーザ（ＬＤ）の光を受光する受光素子（Ｐ
Ｄ）の出力電流により発生する電圧（ＲＥＸＴを介して
光起電流が電圧に変換される）をＸＰＤ端子において検
出し、ＶＣＯＮＴ電圧と比較・制御し、制御結果がＸＣ
Ｈ端子に接続されている保持キャパシタ１（Ｈｏｌｄ−
Ｃａｐａｃｉｔｏｒ１）に保持される。又、光出力がＰ
１の場合には、同様に制御され、保持キャパシタ２に保
持される。

【００７０】光出力は、Ｐ１とＰ０との間の電圧に対し
て直線であることを仮定して（実際に、半導体レーザの
Ｉ−Ｌ特性により、この直線性は精度よく成立する）、
他段階に変調される。

【００７１】変調データをＤｎとした場合（ＶＣＬＫの
速度で変化するデータ）半導体レーザ駆動電流Ｉｎと
し、保持キャパシタ１及び２の電圧をそれぞれＶ１及び
Ｖ２とし、更にＰ１＝Ｐ０／２とすると、 Ｉｎ＝｛（Ｖ０−Ｖ１）×Ｄｎ＋Ｖ１｝／ＲＥ となる。ここではＤｎ＝−１〜１となるように制御回路
８０１と変調信号発生回路８０２とに設定している。

【００７２】このようにして、パルス変調ユニット８０
３からの出力データに従って、半導体レーザの光パルス
パターンを生成することができ、図１（ａ）及び（ｂ）
における露光エネルギー分布を生成することが比較的容
易に可能となり、粒状性の良好な画像を得ることができ
る。

【００７３】（実施の形態２）以下、図９を用いて、本
発明の実施の形態２に係る画像形成方法及び装置につい
て説明する。実施の形態１、特に図６においては、画素
クロックの８倍になる周波数ＶＣＬＫを画素クロックか
ら生成する構成を示したが、通常、画素クロック自身も
基準クロックから生成され、レーザの発信波長によって
光学系の色収差による露光位置ずれが発生しやすくなる
ため、画素クロックを微調できる画素クロック生成回路
が要求される。

【００７４】本実施形態は、上記画素クロック生成回路
を省く構成とし、同時にＶＣＬＫ生成と画素クロック生
成とを実現した実施形態である。以下、図９を用いて、
動作を説明する。

【００７５】基準クロックと、ＶＣＬＫをプログラム可
能カウンタ（Ｐｒｏｇｒａｍｍａｂｌｅ−Ｃｏｕｎｔｅ
ｒ）９０１によりＮ分周した結果とを比較する位相周波
数比較回路９０２と、位相周波数比較回路９０２によっ
て得られた比較結果をフィルタするループフィルタ（Ｌ
ｏｏｐ−Ｆｉｌｔｅｒ）９０３と、ループフィルタ９０
３の出力電圧に基づいて発進周波数が変化するＶＣＯ９
０４と、を有するＰＬＬ−ＬＯＯＰによってＶＣＬＫを
生成する。

【００７６】又、プログラム可能カウンタ９０１の分周
比Ｎは、外部から分周比設定により設定される。このよ
うにしてＶＣＬＫを生成し、ＶＣＬＫと位相同期パルス
とを用いて、１／８分周回路９０５にデータ「０」をロ
ードすることによって、位相同期パルスに位相同期した
画素クロックをＶＣＬＫの１／８の周波数で生成する。

【００７７】又、同様のタイミングで予め設定された位
相データをロードして画素クロックとの位相差を持った
内部クロックを生成する１／８分周回路９０６を有して
いる。

【００７８】この１／８分周回路９０６は、画素クロッ
クが遅い場合、若しくは画像データを転送するまでの時
間遅れが問題とならない場合には不必要となる。しかし
ながら、画素クロックの周波数が高い場合には本出力に
同期させた外部からの画像データを取り込むときの本画
素クロック出力から画像データ入力までの遅延時間が問
題となって正しくデータを取り込むことができなくな
る。このような場合には、本実施形態のように予め設定
された位相データに基づいて画像データ取り込みクロッ
クの位相を、出力画素クロックに対し可変にしておくこ
とで回避できる。

【００７９】更に、本実施形態では、位相セット（Ｐｈ
ａｓｅ−Ｓｅｔ）信号によって、１／８分周回路のカウ
ント（分周）をＥｎａｂｌｅ／Ｄｉｓａｂｌｅできるよ
うになっている。これは、本実施形態の場合には、位相
セット信号の立ち上がりエッジをＶＣＬＫで捉え、ＶＣ
ＬＫの１クロックサイクル分カウント（分周）動作を停
止させるようになっている。このようにすることによ
り、画素クロック及び内部クロックの位相を１／８クロ
ック刻みで遅らせることができる。

【００８０】１／８クロックサイクルの位相遅れ量を１
走査期間中に決められた間隔（若しくは決められた間隔
に近い）で実行することにより１走査期間での画素クロ
ックの周波数を等価的に微調できることになる。

【００８１】これは、ＰＬＬ−ＬＯＯＰにて設定可能な
周波数可変ステップをより細かく設定できることと等価
である。実際的にＰＬＬ−ＬＯＯＰの周波数可変ステッ
プを細かく設定しようとすれば、プログラム可能カウン
タの分周設定範囲を広く取り、且つ、基準クロックを低
くする若しくはＶＣＬＫを高くすることでも可能ではあ
るが、基準クロックを低くすることはＶＣＬＫの周波数
変動が基準クロックサイクルでしか検出することができ
なくなり、ＶＣＯの発振周波数安定化が大きな技術課題
になってしまう。他方、ＶＣＬＫを高くすることは、Ｖ
ＣＯ発振周波数を高くしなければならず、これも技術的
課題となる。

【００８２】本発明によれば、ＶＣＯの発振周波数を高
くできればそれを上回ったステップで、又、ＶＣＯを安
定化できればそれを上回るステップで、周波数設定が可
能となる。また、位相セット信号による位相遅れを生成
する１／８クロックサイクルの間半導体レーザを発光し
ないようにしておくことによって、露光エネルギー量の
不連続性を解消できる。

【００８３】又、位相セット信号を半導体レーザが発光
しないときに設定してもよい。更に、走査毎に少しずら
した位置で設定してもよい。このようなタイミングで位
相遅れ量を変化させることによって、出力画像に影響な
く画素クロック位相を変更できる。

【００８４】又、位相セット信号を走査の開始タイミン
グのみ走査毎に一定刻みで増加もしくは現象するように
（例えば、１／８→２／８→３／８→４／８→５／８→
６／８→７／８→０）変化させることにより、各１／８
クロックサイクルにおける画素の位置を制御することが
できる。このようにすることにより、画像出力のスクリ
ーン角を微調することにより高画質画像を得ることがで
きる。

【００８５】このように、本実施形態によれば、画素ク
ロックを微調する画素クロック生成回路を別途持つ必要
がなくなり、ＰＬＬ回路のジッタが２重に蓄積されるこ
とを回避できる。又、構成が簡素化され、コストも下が
る。

【００８６】（実施の形態３）以下、図１０及び１１を
用いて、本発明の実施の形態３に係る画像形成方法及び
装置について説明する。図１０は、Ｎカウンタ１００１
を内部に有し、Ｎ−カウント毎に位相セット信号を自動
的に生成し、１／８画素クロック位相を遅らせるように
構成した例を示す。

【００８７】本実施例の場合には、１／８クロックの時
間光パルスを出力しないようにしている。このようにし
ても、図１（ａ）のように露光エネルギー分布が不連続
になることはない。半導体レーザのビーム径に対し充分
短い時間のみ光を消しているため、又、画素の区切りの
タイミングであるためである。

【００８８】なお、Ｎカウンタのカウント値Ｎの値は、
シリアルデータにより設定可能となっている。これによ
って、ＰＬＬ−ＬＯＯＰでは設定できない刻みの周波数
をシリアルデータにより設定できるようになるため、等
価的に周波数刻みを細かく設定できるようになる。

【００８９】図１１は、画素クロックに対して内部クロ
ックの位相を位相データに応じて動作するタイミング図
である。上から、ＶＣＬＫ，同期パルス、ロード信号、
画素クロック、画像データ、リセット２信号となってい
る。又、図１１の動作は、位相検出セット信号が「Ｌ」
のときのみ動作する構成としている。このようにするこ
とにより位相検出セット信号が「Ｌ」のときには常に同
期パルスが有効となり内部クロックと画像データとの位
相関係がコントロールされるようになる。一方、位相検
出セット信号を電源投入の最初のタイミングのみ「Ｌ」
とすることによって、初期設定された位相差を維持する
こともできる。

【００９０】このように、本実施形態によれば、より細
かい周波数刻みを設定できる。

【００９１】（実施の形態４）以下、図１２及び１３を
用いて、本発明の実施の形態４に係る画像形成方法及び
装置について説明する。図１２は、図６の場合と対比し
て、ＬＵＴのビット数を低減した場合の方法を示してお
り、１画素の中心を基準に左右独立なパルスを選択でき
るようになっている。

【００９２】又、シフトレジスタの代わりに、ＶＣＬＫ
を８分周するときの８位相のパルス（図１３に示す）を
選択する選択テーブルを設定することにより任意の位置
にパルスを生成する生成方法を示したものである。

【００９３】これにより、図６よりも選択可能なパルス
列範囲は狭くなるが、ＬＵＴの回路規模が小さくなるた
め、低コストで図１（ｂ）及び図３（ｂ）のような光パ
ルスを得ることができる。

【００９４】このように、本実施形態によれば、低コス
ト化を実現できる。

【００９５】（実施の形態５）以下、図１４を用いて、
本発明の実施の形態５に係る画像形成方法及び装置につ
いて説明する。図１４は、光出力強度のピーク値と半導
体レーザのバイアス電流とを制御した場合の、カソード
がコモンとなっている半導体レーザに対する回路構成例
を示す。図中、誤差アンプ１によって、半導体レーザの
光出力を受光素子（ＰＤ）で検出し、検出された結果を
電圧変換して基準電圧と比較し、制御値を保持キャパシ
タ１に保持する制御を行う。

【００９６】本実施形態では、ＶＣＣ−８０ｍＶの電圧
となるようにＲＥ端子電圧を制御するように誤差アンプ
２の制御結果を保持キャパシタ２にて保持している。

【００９７】なお、誤差アンプ１の制御タイミングは、
半導体レーザを発光させるＬＤＯＮ信号がアクティブな
とき、一定時間遅れて制御させている。

【００９８】又、誤差アンプ２は、半導体レーザを消灯
したときのバイアス電流が一定値となるように、ＬＤＯ
Ｎ信号が非アクティブのとき、一定時間遅れて制御する
ようにしている。

【００９９】このように、ＬＤＯＮ信号から一定時間遅
れて制御を開始するようにすることによって、半導体レ
ーザの光出力から受光素子の受光電流を得、この受光電
流を電圧に変換し、誤差アンプ１に信号の伝送における
遅れ時間による誤差が発生しないようにしている。又、
バイアス電流の制御タイミングにおいても同様である。

【０１００】更に、半導体レーザをバイポーラトランジ
スタのエミッタに接続することによって、バイポーラト
ランジスタのベース電圧をできる限り遅れが発生しない
ように半導体レーザに伝える構成となっている。

【０１０１】従って、本実施形態では、半導体レーザの
端子間電圧を所定電圧にすることによって、所定の光出
力を得る構成となっている。これによって、半導体レー
ザを高速に変調することができる。

【０１０２】（実施の形態６）以下、図１５を用いて、
本発明の実施の形態６に係る画像形成方法及び装置につ
いて説明する。図１５は、実施の形態５に係る構成と同
様の構成を有し、但しアノードコモンの半導体レーザを
使用した場合の回路構成を示す。本実施形態は、図１４
と比較して、半導体レーザをトランジスタのコレクタに
接続している。

【０１０３】これにより、カソードコモンの半導体レー
ザとほぼ同じ回路で実現できる。この結果アノードコモ
ン半導体レーザとカソードコモン半導体レーザとを同一
ＩＣで使用可能にすることが実現できる。

【０１０４】（実施の形態７）以下、図１６を用いて、
本発明の実施の形態７に係る画像形成方法及び装置につ
いて説明する。図１６は、半導体レーザを制御するタイ
ミングを生成するために、ＬＤＯＮ信号が「Ｈ」のとき
にはＣ１を急速充電し、ＬＤＯＮが「Ｌ」のときにはコ
ンデンサの容量を一定電流で放電させることによって、
細いパルス列が来たときには制御しないようにする。

【０１０５】これによって、単純な遅延回路と論理回路
とを組み合わせた構成と比較し、狭いパルス列について
は制御値を保持することになり、制御精度が向上する。

【０１０６】（実施の形態８）以下、図１７を用いて、
本発明の実施の形態８に係る画像形成方法及び装置につ
いて説明する。図１４及び１５に示すような半導体レー
ザの接続を実施した場合、半導体レーザの光を検出する
受光素子の端子電圧は、アノードコモンの場合にはＧＮ
Ｄを基準に変化し、カソードコモンの場合にはＶＣＣを
基準に変化する。この性質を利用すると、受光素子の端
子電圧がＶＣＣ／２以下の場合にはアノードコモンの半
導体レーザが接続されており、そうでない場合にはカソ
ードコモンの半導体レーザが接続されていると判別する
ことができる。これを回路的に実現した構成を図１７に
示す。

【０１０７】これにより、接続されているのがアノード
コモン半導体レーザであるかカソードコモン半導体レー
ザであるかを自動的に判別し得るため、図１４及び１５
に係る制御方向を変えることができ、アノードコモン半
導体レーザとカソードコモン半導体レーザとの両方に対
し同一回路（ＩＣ）を使用することができる。

【０１０８】（実施の形態９）以下、図１８を用いて、
本発明の実施の形態９に係る画像形成方法及び装置につ
いて説明する。図１８は、これまでの記載してきた実施
形態をまとめ１チップＩＣとして実現した場合の実施形
態を示す。又、本実施形態では、画素クロック周波数は
同一の周波数であり、同期信号は２種類によって独立に
制御することができ、又、半導体レーザを制御・変調す
る回路部は２チャンネル有している。

【０１０９】図１８において、基準電源部１８０１は、
本ＩＣ全体の基準電源供給回路であり、その他の回路ブ
ロックへ基準電源を供給する。位相検知器１８０２，Ｖ
ＣＯ１８０３，クロック駆動器１８０４，及び１１ビッ
トプログラム可能カウンタ１８０５によってＰＬＬ−Ｌ
ＯＯＰが構成され、レジスタ１８０６に設定された１２
ビットのデータのうち下位１ビットがクロック駆動器１
８０４の出力クロックＶＣＬＫの位相をπ遅らせるよう
に設定され、上位１１ビットがプログラム可能カウンタ
１８０５の分周比を設定している。

【０１１０】このようにして、ＣＬＫの周波数は、Ｆ−
ＲＥＦ×Ｎ／２（Ｎ：１２ビットデータ）となってい
る。Ａリセットパルス生成器及びＢリセットパルス生成
器は、ＤＥＴＰ１，ＤＥＴＰ２それぞれに同期して、Ａ
ｒｅｓｅｔ及びＢｒｅｓｅｔと共に、ＣＬＫの正転・反
転かを選択されたＡＣＬＫ及びＢＣＬＫ、を出力する。
Ａ分割器駆動器，Ｂ分割器駆動器は、ＡＣＬＫ，ＢＣＬ
Ｋ，Ａｒｅｓｅｔ，及びＢｒｅｓｅｔに従って４分周さ
れ、ＡＤＥＴＰ，ＢＤＥＴＰに同期した画素クロックＡ
ＰＣＬＫ及びＢＰＣＬＫを出力する。

【０１１１】又、図４のタイミングチャートに示された
ようなＡＤＰｈａｓｅ，ＢＤＰｈａｓｅの立ち上がりエ
ッジに従って、画素クロックを１／８位相遅延させるこ
とができるようになっている。

【０１１２】この結果、ライン走査毎に、画素クロック
の開始位置を１／８クロックサイクル遅延制御すること
ができる。又、１ラインの走査期間中、Ｍ回立ち上がり
エッジを与えることによって、画素クロック周波数をＦ
ＣＬＫ×Ｎ／（Ｎ＋Ｍ／８）に等価的に変更することが
できるようになる。

【０１１３】更に、図４のタイミングチャートに示され
たようなＡＬＤＭＡＳＫ及びＢＬＤＭＡＳＫ信号を生成
することによって、画素クロックを１／８クロックサイ
クル遅延させ、タイミングでは半導体レーザを強制的に
ＯＦＦにするようにして、画像濃度が急激に変化しない
ようにしている。

【０１１４】本実施形態では、自動的に半導体レーザを
消灯させるようにしているが、予め画像データから１／
８濃度減らしておくことによって、強制的に消灯させる
必要はない。画像データから予め１／８減らしておく場
合には、ＭａｓｋＥＮ信号をＨｉｇｈにすることによっ
てＬＤＭＡＳＫ信号を無効化する。

【０１１５】（実施の形態１０）以下、図１９を用い
て、本発明の実施の形態１０に係る画像形成方法及び装
置について説明する。図１９は、図１８に示す実施の形
態９に係る構成と同様の構成を有し、但し予め決められ
た規則に従って光変調パルスを生成する場合の構成を示
す。

【０１１６】本実施形態により、予め決められた規則に
従って光変調パルスを生成することも可能である。

【０１１７】（実施の形態１１）以下、図２０を用い
て、本発明の実施の形態１１に係る画像形成方法及び装
置について説明する。図２０は、シリアルインターフェ
ース（Ｉ／Ｆ）２００１からコードエリアにプログラム
コードを書き込むことによって、画像データの有効書き
込み期間、電子写真プロセス制御のための濃度パターン
生成、孤立点ドットの検出、及びそれに応じた画像デー
タ変換処理を実施するユニットを構成して、実施の形態
１０に係る内容を実現した構成である。

【０１１８】なお、図２０において、ＡＬＵ２００２
は、クロック生成器２００３の出力クロック（画素クロ
ックの８倍）にて動作を実行している。又、プログラム
コードは、同期信号毎に所定のプログラムカウント値に
なるように制御されている。

【０１１９】以上のように、転送されてきた画像データ
を出力する場合の処理を施すＡＬＵ２００２は、最終結
果をＬＤコントローラ２００４に転送し、ＬＤコントロ
ーラ２００４は、このデータに従って半導体レーザを変
調する。

【０１２０】なお、図中、速度変換ＲＡＭ２００５は、
本ＩＣへ転送されるクロックと書き込みクロックとの速
度差を吸収するためのバッファメモリとなっている。

【０１２１】（実施の形態１２）以下、図２１を用い
て、本発明の実施の形態１２に係る画像形成方法及び装
置について説明する。図２１は、図２０に示す実施の形
態１１に係る構成を、ＡＬＵ２００２は、演算結果をシ
フトレジスタに１画素分の光変調パターンに相当するデ
ータパターンをクロック生成器２００３の８クロックサ
イクルに１回書き込み、シフトレジスタは、クロック生
成器２００３のクロックに従って、ＬＤコントローラ２
００４へ変調データを転送する構成として実現した例を
示す。

【０１２２】

【発明の効果】以上、説明したように、本発明の請求項
１に係る画像形成方法によれば、安定的に高画質画像を
得ることができる。又、トナー付着量の誤差を低減させ
ることができる。

【０１２３】又、本発明の請求項２及び３に係る画像形
成方法によれば、安定的に高画質画像を得ることができ
る。

【０１２４】又、本発明の請求項４に係る画像形成方法
によれば、より細いパルスで安定的に高画質画像を得る
ことができる。

【０１２５】又、本発明の請求項５に係る画像形成方法
によれば、安定的に高画質画像を得ることができる。

【０１２６】又、本発明の請求項６に係る画像形成方法
によれば、幅広い画素密度に適用範囲を広げることがで
きる。

【０１２７】又、本発明の請求項７に係る画像形成方法
によれば、精度良い変調パルス列を生成でき、高速で高
精度な画像形成が実現できる。

【０１２８】又、本発明の請求項８に係る画像形成装置
によれば、安定的に高画質画像を得ることができる。
又、トナー付着量の誤差を低減させることができる。

【０１２９】又、本発明の請求項９に係る画像形成装置
によれば、安定的に高画質画像を得ることができる。

【０１３０】又、本発明の請求項１０に係る画像形成装
置によれば、処理を高速化することできる。又、低コス
トで安定的に高画質な画像が得られる。

【０１３１】又、本発明の請求項１１に係る画像形成装
置によれば、安定的に高画質画像を得ることができる。

【０１３２】又、本発明の請求項１２に係る画像形成装
置によれば、より細いパルスで安定的に高画質画像を得
ることができる。

【０１３３】又、本発明の請求項１３に係る画像形成装
置によれば、安定的に高画質画像を得ることができる。

【０１３４】又、本発明の請求項１４に係る画像形成装
置によれば、幅広い画素密度に適用範囲を広げることが
できる。

【０１３５】更に、本発明の請求項１５に係る画像形成
装置によれば、精度良い変調パルス列を生成でき、高速
で高精度な画像形成が実現できる。

【図面の簡単な説明】

【図１】光変調パルスを表すグラフである。

【図２】露光エネルギー分布を表すグラフである。

【図３】画像データ変換の一例を示す模式図である。

【図４】本発明に係る画像データ変換のタイミングチャ
ートを示す図である。

【図５】画像データ変換の一例を示す模式図である。

【図６】本発明に係るパルス変調ユニットの概略構成を
示す図である。

【図７】画像データの一例を示す模式図である。

【図８】本発明に係る半導体レーザ制御ユニットの概略
構成を示す図である。

【図９】本発明に係る画像形成装置の概略構成を示す図
である。

【図１０】本発明に係る画像形成装置の概略構成を示す
図である。

【図１１】本発明に係る画像形成装置の動作タイミング
チャートを示す図である。

【図１２】本発明に係るパルス生成のための選択テーブ
ルの一例を示す図である。

【図１３】本発明に係る画像形成装置の動作タイミング
チャートを示す図である。

【図１４】本発明に係るカソードコモン半導体レーザ用
画像形成装置の回路構成を示す図である。

【図１５】本発明に係るアノードコモン半導体レーザ用
画像形成装置の回路構成を示す図である。

【図１６】本発明に係る画像形成装置の回路構成を示す
図である。

【図１７】本発明に係る画像形成装置の回路構成を示す
図である。

【図１８】本発明に係る画像形成装置を１チップにまと
めた場合のＩＣの回路構成を示す図である。

【図１９】本発明に係る画像形成装置を１チップにまと
めた場合のＩＣの回路構成を示す図である。

【図２０】本発明に係る画像形成装置の回路構成を示す
図である。

【図２１】本発明に係る画像形成装置の回路構成を示す
図である。

【図２２】従来の画像形成装置の回路構成を示す図であ
る。

【符号の説明】

６０１ ルックアップテーブル ６０２ シフトレジスタ ６０３ 位相検知器 ６０４ ループフィルタ ６０５ ＶＣＯ ６０６ １／８ ８０１ 制御回路 ８０２ 変調信号発生回路 ８０３ パルス変調ユニット ９０１ プログラム可能カウンタ ９０２ 位相周波数比較回路 ９０３ ループフィルタ ９０４ ＶＣＯ ９０５ １／８分周回路 ９０６ １／８分周回路 ９０７ レジスタ ９０８ ロードパルス生成器 １００１ Ｎカウンタ １００２ 位相検出回路 １８０１ 基準電源部 １８０２ 位相検知器 １８０３ ＶＣＯ １８０４ クロック駆動器 １８０５ プログラム可能カウンタ １８０６ レジスタ ２００１ シリアルインターフェース（Ｉ／Ｆ） ２００２ ＡＬＵ ２００３ クロック生成器 ２００４ ＬＤコントローラ ２００５ 速度変換ＲＡＭ ２００６ プログラムカウンタ ２００７ 作業エリア ２１０１ シフトレジスタ ２１０１ レジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/29 Ｆターム(参考） 2C362 AA03 AA22 AA29 AA33 AA55 AA57 AA63 CB07 CB37 2H076 AB05 AB12 AB31 AB67 AB73 AB76 DA31 5C072 AA03 BA15 HA02 HA13 HB02 HB06 HB08 UA11 UA16 UA20 XA01 5C074 AA05 BB03 BB26 CC26 DD07 DD08 DD16 EE02 EE06 HH02

Claims (15)

【特許請求の範囲】
1. 【請求項１】 入力された画像変調信号に基づいて半導
   体レーザを変調し、該変調された半導体レーザの光で感
   光体を走査する走査工程と、 前記感光体に対向し、所定の位置において前記走査手段
   からの走査光を検出する走査光検出工程とを有し、 前記走査光検出工程によって得られた検出信号に基づい
   た所定タイミングで前記感光体を走査して前記画像変調
   信号に応じた静電潜像を形成する画像形成方法であっ
   て、 前記画像変調信号中の一ラインにおける一画素位置の半
   導体レーザを変調する画素データを、ライン列上で前記
   一ラインの前後の二ラインにおける前記一画素位置のデ
   ータに変換することを特徴とする画像形成方法。
2. 【請求項２】 請求項１記載の画像形成方法であって、 １画素を１画素幅より細い２以上のパルス列に変換する
   ことを特徴とする画像形成方法。
3. 【請求項３】 請求項２記載の画像形成方法であって、 １画素をＯＮ／ＯＦＦする信号に対して前記光パルスを
   対応させることを特徴とする画像形成方法。
4. 【請求項４】 請求項２又は３記載の画像形成方法であ
   って、 前記光パルスの光強度を、１画素全体を露光する場合の
   光強度よりも大きくすることを特徴とする画像形成方
   法。
5. 【請求項５】 請求項２乃至４のいずれか一記載の画像
   形成方法であって、 前記光パルスは画素の中心に対し左右対称な光パルスで
   あることを特徴とする画像形成方法。
6. 【請求項６】 請求項２乃至５のいずれか一記載の画像
   形成方法であって、 前記パルス列への変換はルックアップテーブルを用いて
   行われることを特徴とする画像形成方法。
7. 【請求項７】 請求項６記載の画像形成方法であって、 画素開始時に、前記ルックアップテーブルの出力をシフ
   トレジスタの初期値としてロードし、前記画素データの
   単位となるクロックサイクルの２倍以上のクロックを生
   成し、 前記生成されたクロックによって前記シフトレジスタを
   動作させることを特徴とする画像形成方法。
8. 【請求項８】 入力された画像変調信号に基づいて半導
   体レーザを変調し、該変調された半導体レーザの光で感
   光体を走査する走査手段と、 前記感光体に対向し、所定の位置において前記走査手段
   からの走査光を検出する走査光検出手段とを有し、 前記走査光検出手段からの検出信号に基づいた所定タイ
   ミングで前記感光体を走査して前記画像変調信号に応じ
   た静電潜像を形成する画像形成装置において、 前記画像変調信号中の一ラインにおける一画素位置の半
   導体レーザを変調する画素データを、ライン列上で前記
   一ラインの前後の二ラインにおける前記一画素位置のデ
   ータに変換する画素データ変換手段を更に有することを
   特徴とする画像形成装置。
9. 【請求項９】 請求項８記載の画像形成装置であって、 １画素を１画素幅より細い２以上のパルス列に変換する
   パルス列変換手段を更に有することを特徴とする画像形
   成装置。
10. 【請求項１０】 請求項９記載の画像形成装置であっ
    て、 前記半導体レーザを制御する半導体レーザ制御手段と、 前記パルス列に従って前記半導体レーザを変調する変調
    信号出力手段とを更に有し、 前記半導体レーザ制御手段と前記変調信号出力手段とは
    同一チップ内に設けられることを特徴とする画像形成装
    置。
11. 【請求項１１】 請求項９又は１０記載の画像形成装置
    であって、 １画素をＯＮ／ＯＦＦする信号に対して前記光パルスを
    対応させることを特徴とする画像形成装置。
12. 【請求項１２】 請求項９乃至１１のいずれか一記載の
    画像形成装置であって、 前記光パルスの光強度を、１画素全体を露光する場合の
    光強度よりも大きくすることを特徴とする画像形成装
    置。
13. 【請求項１３】 請求項９乃至１２のいずれか一記載の
    画像形成装置であって、 前記光パルスは画素の中心に対し左右対称な光パルスで
    あることを特徴とする画像形成装置。
14. 【請求項１４】 請求項９乃至１３のいずれか一記載の
    画像形成装置であって、 前記パルス列変換手段はルックアップテーブルによって
    構成されることを特徴とする画像形成装置。
15. 【請求項１５】 請求項１４記載の画像形成装置であっ
    て、 シフトレジスタを更に有し、 画素開始時に、前記ルックアップテーブルの出力を前記
    シフトレジスタの初期値としてロードし、前記画素デー
    タの単位となるクロックサイクルの２倍以上のクロック
    を生成するクロック生成手段と、 前記クロック生成手段の出力クロックによって前記シフ
    トレジスタを動作させることを特徴とする画像形成装
    置。