JP4181833B2 - 画像形成装置およびそのレーザ走査長補正方法 - Google Patents
画像形成装置およびそのレーザ走査長補正方法 Download PDFInfo
- Publication number
- JP4181833B2 JP4181833B2 JP2002266429A JP2002266429A JP4181833B2 JP 4181833 B2 JP4181833 B2 JP 4181833B2 JP 2002266429 A JP2002266429 A JP 2002266429A JP 2002266429 A JP2002266429 A JP 2002266429A JP 4181833 B2 JP4181833 B2 JP 4181833B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- clock
- flip
- flops
- light sources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Optical Scanning Systems (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
- Laser Beam Printer (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のレーザ光を用いて画像形成を行う画像形成装置およびそのレーザ走査長補正方法に関する。
【０００２】
【従来の技術】
従来、画像形成の高速化を実現するため、副走査方向に間隔を置いて配置された複数の光源から発生されたレーザ光で、感光ドラムを露光走査する技術が知られている。
【０００３】
このような従来技術について図８を参照しながら説明する。図８は従来の２つのレーザ光を使用した画像形成装置の主要部構成を模式的に示す図である。
【０００４】
２つのレーザ光を使用した画像形成装置においては、図８（ａ）に示すように、２つのレーザ光が一定速度で回転するポリゴンミラー３３で偏向されて感光ドラム１１上に向けて照射される。すなわち、２つのレーザ光で感光ドラム１１を主走査方向に走査することにより、感光ドラム１１上に静電潜像が形成される。ここで、２つのレーザ光は、副走査方向に所定の間隔をあけた状態で感光ドラム１１に照射される。このような構成により、１つのレーザで感光ドラム１１上を走査した場合に比して、１／２の走査回数で、画像形成を行うことができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、２つのレーザ光が副走査方向に所定の間隔をあけた状態で感光ドラム１１に照射されるので、図８（ｂ）に示すように、各レーザ光のポリゴンミラー３３から感光ドラム１１までの光路長をそれぞれＬａ、Ｌｂとすると、各光路長Ｌａ、Ｌｂが異なる。ここでは、Ｌａ＜Ｌｂの関係式が成立し、その差分はΔＬであるとする。
【０００６】
各レーザ光のポリゴンミラー３３から感光ドラム１１までの光路長Ｌａ、Ｌｂがそれぞれ異なるということは、図８（ｃ）に示すように、感光ドラム１１上の主走査方向の１ラインの有効画素範囲に対するレーザ光の走査長がレーザ光毎に異なることになる。ここでは、光路長Ｌａの場合のレーザ光の走査長をＸａ、光路長Ｌｂの場合のレーザ光の走査長をＸｂとすると、Ｘａ＜Ｘｂの関係式が成立する。
【０００７】
このような状態で画像を形成すると、１ラインおきに画像端部がギザギザになる画像が得られる。画像に対する高解像度の要求がますます高くなる昨今の状況において、その端部のギザギザが高解像度要求を満たさないものとなる。
【０００８】
また、図８（ｄ）に示すように、通常、２つのレーザ光の走査開始第１画素の位置が揃うように、画素データの送信タイミングがずらされているので、走査の最終画素の位置で、走査長ＸａとＸｂの差分Ｘｃによって、画像端部のギザギザがより顕著に現れることになる。
【０００９】
本発明の目的は、複数のレーザ光による主走査方向の走査長の差を無くし、画像の高画質化を実現することができる画像形成装置およびレーザ走査長補正方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備える画像形成装置であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正手段と、乱数を発生する乱数発生手段とを有し、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成し、前記補正手段は、前記所定数の画素にそれぞれ対応する画像クロックの周期を伸長する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を伸長する画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より多いＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成して該画素に対する画像クロックを構成する前記高周波クロックの数を増加させることによって、駆動パルス信号の周期を伸長することを特徴とする。
【００１１】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備える画像形成装置であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正手段と、乱数を発生する乱数発生手段とを有し、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成し、前記補正手段は前記所定数の画素にそれぞれ対応する画像クロックの周期を収縮する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を収縮させる画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より少ないＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成して該画素に対する画像クロックを構成する前記高周波クロックの数を減少させることによって、駆動パルス信号の周期を収縮させることを特徴とする。
【００１２】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備え、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成する画像形成装置のレーザ走査長補正方法であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正工程と、乱数を発生する乱数発生工程とを有し、前記補正工程では、前記所定数の画素にそれぞれ対応する画像クロックの周期を伸長する際には、前記乱数発生工程で発生された乱数に応じて前記画像クロックの周期を伸長する画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より多いＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成するように前記駆動手段を制御して、該画素に対する画像クロックを構成する前記高周波クロックの数を増加させることによって、駆動パルス信号の周期を伸長することを特徴とする。
【００１３】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備え、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成する画像形成装置のレーザ走査長補正方法であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正工程と、乱数を発生する乱数発生工程とを有し、前記補正工程では、前記所定数の画素にそれぞれ対応する画像クロックの周期を収縮する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を収縮させる画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より少ないＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成するように前記駆動手段を制御して、該画素に対する画像クロックを構成する前記高周波クロックの数を減少させることによって、駆動パルス信号の周期を収縮させることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１９】
図１は本発明の一実施形態に係る画像形成装置の構成を模式的に示す縦断面図である。
【００２０】
画像形成装置は、図１に示すように、複数枚の原稿を積載可能な原稿給紙装置１と、副走査方向に移動可能に構成されているスキャナユニット４とを備える。原稿給紙装置１は、積載されている複数枚の原稿をその先頭から１枚ずつ原稿台ガラス２上へ搬送する。スキャナユニット４は、原稿台ガラス２上に搬送された原稿を照明するためのランプ３と、原稿台ガラス２上の原稿からの反射光を反射ミラー６に導くための反射ミラー５とを搭載する。反射ミラー６は、反射ミラー７と協働して反射ミラー５からの反射光をレンズ８に導き、レンズ８は、上記反射光をイメージセンサ部９に結像する。イメージセンサ部９は、結像された光像を電気信号に変換し、この電気信号は所定の処理が施された後に、画像信号として露光制御部１０に入力される。
【００２１】
露光制御部１０は、入力された画像信号に基づきレーザ光を発光し、このレーザ光で感光ドラム１１上を露光走査する。このレーザ光の露光走査により、感光ドラム１１上には、レーザ光に応じた潜像が形成される。この感光ドラム１１上に形成された潜像は、現像器１３から供給されたトナーによりトナー像として可視像化される。
【００２２】
また、上記レーザ光の照射開始と同期したタイミングで、カセット１４またはカセット１５からシートが給紙され、このシートは搬送路を介して転写部１６に搬送される。この転写部１６に搬送されたシート上には、転写部１６により、感光ドラム１１上のトナー像が転写される。トナー像が転写されたシートは、定着部１７に搬送される。
【００２３】
定着部１７においては、シート上のトナー像が熱圧されてシート上に定着される。この定着部１７を通過したシートは、排紙ローラ対１８を経て外部に排出される。
【００２４】
トナー像の転写後の感光ドラム１１の表面は、クリーナ２５で清掃された後に、補助帯電器２６で除電される。そして、感光ドラム１１の表面の残留電荷が前露光ランプ２７で消去されて一次帯電器２８において良好な帯電が得られるような状態にされた後に、一次帯電器２８で感光ドラム１１の表面が帯電される。
【００２５】
上記一連の工程を繰り返すことにより、複数枚の画像形成が可能になる。
【００２６】
次に、上記露光制御部１０の詳細な構成について図２を参照しながら説明する。図２は図１の露光制御部１０の構成を模式的に示す平面図である。
【００２７】
露光制御部１０は、図２に示すように、ツインレーザ構成の半導体レーザ４３を駆動するレーザ駆動装置３１を有する。半導体レーザ４３の内部には、レーザ光の一部を検出するＰＤセンサ（図示せず）が設けられ、レーザ駆動装置３１は、ＰＤセンサの検出信号を用いて半導体レーザ４３のＡＰＣ（Auto Power Control）制御を行う。半導体レーザ４３から発光された２つのレーザ光は、コリメータレンズ３５および絞り３２によりほぼ平行光となり、所定のビーム径でポリゴンミラー（回転多面鏡）３３に入射する。ポリゴンミラー３３は、図中の矢印が示す方向に等角速度で回転しており、この回転に伴い、ポリゴンミラー３３に入射したレーザ光は、連続的に角度を変える偏向ビームとなって反射される。偏向ビームとなった反射されたレーザ光は、ｆ−θレンズ３４により集光作用を受ける。同時に、ｆ−θレンズ３４は走査の時間的な直線性を保証するような歪曲収差の補正を行うので、ｆ−θレンズ３４を通過したレーザ光は、感光ドラム１１上に図中の矢印の方向に等速で結合走査される。感光ドラム１１の一方の端部近傍には、ポリゴンミラー３３から反射されたレーザ光を検出するビームディテクト（以下、ＢＤという）センサ３６が設けられており、ＢＤセンサ３６の検出信号はポリゴンミラー３３の回転とデータの書き込みの同期をとるための同期信号として用いられる。
【００２８】
このようなレーザ駆動装置３１においては、１走査中のレーザ光の光量を一定に保持するために、１走査中の光検出区間でレーザ光の出力を検出して半導体レーザ４３の駆動電流を１走査の間保持するという駆動方式を採用している。
【００２９】
次に、半導体レーザ４３に対する具体的な制御方法について図３を参照しながら説明する。図３は図２の半導体レーザ４３に対する具体的な制御構成を示す回路図である。
【００３０】
半導体レーザ４３は、図３に示すように、２つのレーザ光を出力可能なチップであり、２つのレーザダイオード４３Ａ，４３Ｂと、上記ＰＤセンサ４３Ｃとから構成される。各レーザダイオード４３Ａ，４３Ｂの駆動電源には、バイアス電流源４１Ａ，４１Ｂとパルス電流源４２Ａ，４２Ｂとが適用されており、これにより、レーザダイオード４３Ａ，４３Ｂの発光特性の改善が図られている。また、レーザ光の発光を安定化させるために、ＰＤセンサ４３Ｃからの出力信号を用いてバイアス電流源４１Ａ，４１Ｂに帰還をかけ、レーザダイオード４３Ａ，４３Ｂの発光時のバイアス電流量の自動制御が行われている。すなわち、感光ドラム１１への画像ラインのレーザ光照射の間欠期間において、以下のように、各レーザダイオード４３Ａ，４３Ｂの発光量が調整される。
【００３１】
レーザダイオード４３Ａのバイアス電流量を制御する場合は、シーケンスコントローラ４７が、レーザダイオード４３Ａのバイアス電流制御ラインＢＩＡＳ＿Ａをアクティブとし、スイッチ５０Ａをオンにする。逆に、レーザダイオード４３Ｂのバイアス電流制御ラインＢＩＡＳ＿Ｂはアンアクティブにされ、スイッチ５０Ｂがオフされる。次いで、ラインＦＢがアクティブとされて、スイッチ５１がオンし、フィードバックループが形成される。そして、ラインＦＵＬＬ＿Ａがアクティブとされて、論理素子４０ＡがＯＮ信号をスイッチ４９Ａへ出力する。このとき、ラインＦＵＬＬ＿Ｂはアンアクティブにされている。この状態で、バイアス電流源４１Ａとパルス電流源４２Ａからの電流の和がレーザダイオード４３Ａへ流れる。そのときのＰＤセンサ４３Ｃからの出力信号は電流電圧変換器４４に入力されて電圧に変換され、この電圧は増幅器４５で増幅された後に、スイッチ５１を介してＡＰＣ回路４６Ａに入力される。
【００３２】
次いで、このＡＰＣ回路４６Ａからの出力は、ラインＶＡＰＣ＿Ａを介してバイアス電流源４１Ａに制御信号として供給される。この制御信号により、レーザダイオード４３Ａを目標光量で発光させられるバイアス電流の設定が可能となる。なお、レーザダイオード４３Ｂの光量制御時には、ラインＢＩＡＳ＿ＡとラインＢＩＡＳ＿Ｂの論理を反転させ、かつラインＦＵＬＬ＿ＡとラインＦＵＬＬ＿Ｂの論理を反転させることにより、同様のシーケンスで、バイアス電流制御を実行することができる。この回路方式はＡＰＣ（Auto Power Control）回路方式といわれ、現在レーザを駆動する回路方式として一般的なものである。
【００３３】
レーザは温度特性を有し、温度が高くなるほど一定の光量を得るための電流量は増加する。また、レーザは自己発熱するため、一定の電流を供給するだけでは一定の光量を得ることができず、これらは画像形成に重大な影響を及ぼす。このことを解決する方法としては、１走査毎に前述したＡＰＣ回路方式を用いて、走査毎の発光特性が一定になるように、走査毎に流す電流量を制御する方法がある。このようにして一定光量に制御されたレーザ光は、変調部４８Ａ，４８Ｂで変調されたデータでスイッチ４９Ａ，４９Ｂをオン／オフすることにより、オン／オフされ、このレーザ光により感光ドラム１１上に画像（静電潜像）が形成されることになる。
【００３４】
次に、変調部４８Ａ，４８Ｂの構成について図４および図５を参照しながら説明する。図４は図３の変調部４８Ａの構成を示すブロック図、図５は図４の変調部４８Ａにおける画像ＰＷＭ信号の生成例を示すタイミングチャートである。ここでは、上記変調部４８Ａ，４８Ｂは共通の構成を有するので、変調部４８Ａの構成について説明する。また、図３におけるレーザダイオード４３Ｂによる感光ドラム１１上の走査長はレーザダイオード４３Ａによる感光ドラム１１上の走査長より長くなるものとする。この場合、後述する、画素幅を伸長する画素を選択するための変調画素選択部６４が変調部４８Ａのみに存在し、変調部４８Ｂには設けられていない。
【００３５】
変調部４８Ａは、図４に示すように、ＰＬＬ回路６０と、変調回路６２と、出力回路６３と、変調画素選択部６４とを有する。ここで、変調画素選択部６４は、上述したように、変調部４８Ａのみに設けられているものである。
【００３６】
ＰＬＬ回路６０は、基本クロックを入力とし、この基本クロックのｎ倍の高周波クロックを出力する。
【００３７】
変調回路６２は、入力された画像データ（DATA＿A, DATA＿B）を変調する。ここで、DATA＿Aは、変調部４８Ａに対して入力されるデータであり、DATA＿Bは、変調部４８Ｂに対して入力されるデータである。通常、レーザ光の階調性を表すのに、単位時間内での点灯時間をＰＷＭ変調で制御することがよく行われているため、ここでは、ＰＷＭ変調（特にデジタルＰＷＭ変調）を行うものとして説明する。例えばＡビット（bit）の入力データをＰＷＭ変調する場合は、この入力データを２Aビットのパルス幅信号すなわちＰＷＭ画像データに変換する。ここで、
２A＝ｎ
となるように定数が決められている。この変調回路６２では、入力された画像データからＰＷＭ画像データ（パルス幅信号）を生成し、そのデータを出力回路６３に出力する。
【００３８】
出力回路６３は、変調回路６２から出力されたＰＷＭ画像データに応じて、ＰＬＬ回路６０（図３に示す）から出力される高周波クロックに同期した画像ＰＷＭ信号、高周波クロックに同期した画像クロック信号を出力する。ここで、ＰＬＬ６０から出力される高周波クロックは、基本クロックのＮ倍の周波数を有する。上記画像ＰＷＭ信号はレーザ駆動装置３１（図２に示す）に入力される。また、上記画像クロック信号は画像処理部（図示せず）、変調回路６２および変調画素選択部６４のカウンタ回路６５にそれぞれ入力される。
【００３９】
例えば、図５に示すように、変調回路６２は、入力された画像データ（DATA＿A, DATA＿B）として３ビットデータ（図５（ｂ））を、出力回路６３からの画素クロック信号（図５（ａ））に同期して入力して８ビットのＰＷＭ画像データ（図５（ｃ））に変換し、このデータを出力回路６３に出力する。出力回路６３は、上記ＰＷＭ画像データに基づき画像ＰＷＭ信号（図５（ｄ））を生成して出力する。また、出力回路６３は、画像クロック信号（図５（ａ））を生成して出力する。
【００４０】
変調画素選択部６４は、カウンタ回路６５、乱数発生回路６６、比較部６７および画素選択信号出力制御回路６８を含む。カウンタ回路６５は、画像クロック信号をカウントする。カウンタ回路６５のカウント値ＣＮＴは、有効画像領域（画像イネーブル信号＝Ｌｏｗ）において、画像クロック信号入力によってインクリメントされる。また、上記カウント値ＣＮＴは、無効画像領域（画像イネーブル信号＝Ｈｉ）において、ＢＤセンサ３６の出力ＢＤによってリセットされる。
【００４１】
乱数発生回路６６は、カウンタ回路６５の最大値以下の異なる５つの乱数Ｒ１〜Ｒ５を出力し、これらの乱数の値は出力ＢＤが入力される毎に変化される。比較部６７は、乱数発生回路６６から出力される乱数Ｒ１〜Ｒ５にそれぞれ対応する５つのコンパレータ６７ａ〜６７ｅを有する。各コンパレータ６７ａ〜６７ｅは、対応する乱数発生回路６６からの出力とカウント回路６５のカウント値とを比較し、両者が一致すると、それぞれの出力ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５がアクティブＨｉとして出力される。この構成により、乱数に対応して１ライン中最大５つのまでの画素に対し、その画素幅を伸長することができる。ここで、乱数出力とコンパレータの数を増せば、変調する画素の最大数を増すことができる。
【００４２】
画素選択信号出力制御回路６８は、画像イネーブル信号がアクティブＬｏｗの期間中、一致出力選択データに基づいて、比較部６７からの出力ＣＰ１〜ＣＰ５のうち対応する１つの出力のみを変調画素選択信号として出力回路６３に対して出力する。ここで、一致出力選択データは、予め求められて設定された値である。具体的には、予めツインレーザによって感光ドラム１１上を露光走査し、ＣＣＤなどを用いてそれぞれの走査ライン長の差を検出する。そして、この検出された差分Ｘｃ（図８（ｃ）を参照）を１画素当りの伸長幅で割ることによって得られた値が一致出力選択データとして設定される。
【００４３】
上記変調画素選択信号が出力回路６３に入力されると、出力回路６３は、通常動作と異なる動作を行う。通常動作においては、ｎ個の高周波クロックで画像ＰＷＭ信号、画像クロック信号の１周期を生成するのに対し、変調画素選択信号が入力された場合の動作においては、通常動作時の周期と異なる画像ＰＷＭ信号および画像クロック信号を出力する。本実施形態では、変調画素選択信号が入力された場合、（ｎ＋１）個の高周波クロックで画像ＰＷＭ信号および画像クロック信号の１周期を生成するものとする。この構成の詳細については後述する。
【００４４】
次に、出力回路６３の詳細構成について図６を参照しながら説明する。図６は図４の出力回路６３の構成を示すブロック図である。
【００４５】
出力回路６３は、図６に示すように、変調制御部７０と、９つのＤタイプのフリップフロップ７１ａ〜７１ｉと、９つの２入力ＡＮＤ回路７２ａ〜７２ｉと、２つの２入力セレクタ回路７３，７４と、９入力ＯＲ回路７６と、２入力ＯＲ回路７７と、フリップフロップ７８とを含む。
【００４６】
変調回路６２は、入力された画像データを８ビットのＰＷＭ画像データに変調する。このＰＷＭ画像データの各ビットは、２入力ＡＮＤ回路７２ａ〜７２ｉの入力の一方に入力される。ここで、２入力ＡＮＤ回路７２ｈおよび７２ｉには、同じデータが入力される。
【００４７】
フリップフロップ７１ａ〜７１ｉは、高周波クロック（ＣＬＫ）の立ち上がりでＤ端子の入力をＱ端子に出力する。各フリップフロップ７１ａ〜７１ｉの出力は、上記２入力ＡＮＤ回路７２ａ〜７２ｉの入力の他方に接続される。それと同時に各フリップフロップ７１ａ〜７１ｉは、フリップフロップ７１ａの出力がフリップフロップ７１ｂの入力に、フリップフロップ７１ｂの出力がフリップフロップ７１ｃの入力にというような縦続に接続されている。また、フリップフロップ７１ｈの出力は２入力セレクタ回路７３および２入力セレクタ回路７４にも接続される。フリップフロップ７１ｉの出力は、２入力セレクタ回路７３にも接続される。
【００４８】
２入力ＡＮＤ回路７２ａ〜７２ｉの出力は、それぞれ９入力ＯＲ回路７６に接続され、９入力ＯＲ回路７６の出力は画像ＰＷＭ信号として出力される。２入力セレクタ回路７３は、変調制御部７０の出力に応じて、フリップフロップ７１ａ〜７１ｉの出力を選択し、２入力ＯＲ回路７７の入力の一方に接続される。２入力セレクタ回路７４の他方の入力はＧＮＤに接続されている。２入力セレクタ回路７４は、変調制御部７０の出力によって、フリップフロップ７１ｈの出力をフリップフロップ７１ｉに入力させるか否かを制御する。
【００４９】
変調制御部７０は、変調画素選択信号制御回路６８からの変調画素選択信号に応じて、２入力セレクタ回路７３，７４のセレクト動作を切り換える。
【００５０】
フリップフロップ７８は、画像クロック信号を出力するためのフリップフロップであり、フリップフロップ７１ａが出力するパルスの立ち上がりで、電源のＨｉレベルをラッチし、フリップフロップ７１ｅの出力パルスで、そのＨｉレベルをＬｏｗにリセットして、フリップフロップ７１ａ〜７２ｈまたは７１ｉをデータが周回する周期と同周期（高周波クロックの８クロックまたは９クロック分）の画像クロック信号を生成する。２入力ＯＲ回路７７の入力の他方はタイミング信号が入力され、その出力はフリップフロップ７１ａに入力される。
【００５１】
なお、変調部４８Ｂの出力回路６３には、変調制御部７０、フリップフロップ７１ｉ、２入力ＡＮＤ回路７２ｉ、２入力セレクタ回路７３，７４は設けられていない。
【００５２】
次に、出力回路６３の動作について説明する。ここでは、変調部４８Ａの出力回路６３の動作を説明する。
【００５３】
出力回路６３においては、まず、フリップフロップ７１ａ〜７１ｉに入力される高周波クロックに同期して高周波クロック１クロック分の幅の信号がタイミング信号として、２入力ＯＲ回路７７に入力される。これにより、フリップフロップ７１ａ〜７１ｉで構成されるリング状のシフトレジスタの出力の１つが常に“１”となる。変調制御部７０は、変調画素選択部６４が出力する変調画素選択信号を受け、上記リング状のシフトレジスタの大きさを制御するように２入力セレクタ回路７３，７４の切換動作を制御する。１画素を高周波クロックの８クロック分で構成する場合は、２入力セレクタ回路７３で、フリップフロップ７１ｈの出力を選択し、２入力セレクタ回路７４で、ＧＮＤを選択する。これにより、フリップフロップ７１ａ〜７１ｈの８個のフリップフロップからなるリング状のレジスタが構成されることになる。１画素を高周波クロックの９クロック分で構成する場合は、２入力セレクタ回路７３で、フリップフロップ７１ｉの出力を選択し、２入力セレクタ回路７４で、フリップフロップ７１ｈの出力を選択する。これにより、フリップフロップ７１ａ〜７１ｉの９個のフリップフロップからなるリング状のレジスタが構成されることになる。これらの切換えで、フリップフロップ７１ａ〜７１ｉの出力が高周波クロックの８クロックまたは９クロック分に相当する１周期で“１”が出力されるようになる。
【００５４】
各２入力ＡＮＤ回路７２ａ〜７２ｈまたは７２ａ〜７２ｉには、対応するＰＷＭ画像データのビットデータが設定されており、１画素毎にデータを変化させる。各２入力ＡＮＤ回路７２ａ〜７２ｈまたは７２ａ〜７２ｉは、それぞれ、設定されたデータと高周波クロックの８クロックまたは９クロック分に相当する１周期での“１”とをＡＮＤ演算し、それぞれのＡＮＤ演算の結果は９入力ＯＲ回路７６に入力される。９入力ＯＲ回路７６は、各２入力ＡＮＤ回路７２ａ〜７２ｈまたは７２ａ〜７２ｉの出力をＯＲ演算し、そのＯＲ演算の結果を高周波クロックの８クロックまたは９クロック分の周期で構成された画像ＰＷＭ信号として出力する。
【００５５】
以上の構成を有する変調部４８Ａにおける走査ライン長補正動作のタイミングチャートを図７に示す。本図においては、画素選択信号出力制御部６８で、一致出力選択データの値に応じて、コンパレータ６７の一致出力ＣＰ１〜ＣＰ５のうち、ＣＰ１，ＣＰ３，ＣＰ５を選択した場合が示されている。図７に示すように１走査の画像イネーブル範囲内の乱数に対応した箇所で１画素を構成する高周波クロックの数を９個に、その他の時は８個になるように制御することで、感光ドラム１１面上の走査距離Ｘａ，Ｘｂを電気的に補正して等しくすることが可能になる。よって、複数のレーザ光による主走査方向の走査長の差を無くし、画像の高画質化を実現することができる。
【００５６】
以上、本実施形態においては、走査長が最大のレーザ光に対して、他のレーザ光による走査長を、乱数に基づいて決定した所定数の画素を伸長させることによって伸ばし、各レーザ光間の走査長の整合すなわち各レーザ光間の走査長を同一にする場合を示したが、走査長が最も短いレーザ光に対して他のレーザ光の走査長を収縮させ、走査長の整合をとる場合は、変調対象となる画素形成時に、本実施形態で述べたリングカウンタにおいて、アクティブパルスが巡回するフリップフロップ数を減らせば、所望の仕様すなわち最短走査長を基準として各レーザ間の走査長を同一にする補正を実現することができる。この場合は、画素収縮による画像情報の欠落が画像再現性に悪影響を及ぼさないような画像システムに対して有効な手法となる。
【００５７】
また、所定基準長に各レーザ光の走査長をそろえる場合は、所定基準長に対して走査長が短くなるレーザ光の走査ライン上の所定画素に対しては、本実施形態と同様の伸長制御を施し、所定基準長に対して走査長が長くなるレーザ光の走査ライン上の所定画素に対しては、上記収縮制御を施せば、各レーザ光間の走査長をそれぞれ所定基準長になるように補正することが可能になる。なお、例えばツインレーザの構成において、上記補正を実現する場合、各レーザダイオード４３Ａ，４３Ｂのそれぞれに対する変調部４８Ａ，４８Ｂの構成を同じ構成にする必要がある。
【００５８】
また、本実施形態では、２つのレーザ光で露光走査する場合における走査長の補正について説明したが、さらに多い数のレーザ光を用いる場合も、同様の方法で各レーザ光の走査長を同一にする補正を行うことができることはいうまでもない。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、所定数の画素に対応する駆動パルス信号の周期を変える。その結果、複数のレーザ光による主走査方向の走査長の差を無くし、画像の高画質化を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像形成装置の構成を模式的に示す縦断面図である。
【図２】図１の露光制御部１０の構成を模式的に示す平面図である。
【図３】図２の半導体レーザ４３に対する具体的な制御構成を示す回路図である。
【図４】図３の変調部４８Ａの構成を示すブロック図である。
【図５】図４の変調部４８Ａにおける画像ＰＷＭ信号の生成例を示すタイミングチャートである。
【図６】図４の出力回路の構成を示すブロック図である。
【図７】図３の変調部４８Ａにおける走査ライン長補正動作のタイミングチャートである。
【図８】従来の複数のレーザ光を使用した画像形成装置の主要部構成を模式的に示す図である。
【符号の説明】
１０ 露光制御部
１１ 感光ドラム
３１ レーザ駆動装置
３３ ポリゴンミラー
４３ 半導体レーザ
４３Ａ，４３Ｂ レーザダイオード
４８Ａ，４８Ｂ 変調部
６０ ＰＬＬ回路
６２ 変調回路
６３ 出力回路
６４ 変調画素選択部
６５ カウンタ回路
６６ 変換テーブル
６７ コンパレータ
７０ 変調制御部
７１ａ〜７１ｉ フリップフロップ
７２ａ〜７２ｉ ２入力ＡＮＤ回路
７３，７４ ２入力セレクタ回路
７６ ９入力ＯＲ回路
７８ フリップフロップ
【発明の属する技術分野】
本発明は、複数のレーザ光を用いて画像形成を行う画像形成装置およびそのレーザ走査長補正方法に関する。
【０００２】
【従来の技術】
従来、画像形成の高速化を実現するため、副走査方向に間隔を置いて配置された複数の光源から発生されたレーザ光で、感光ドラムを露光走査する技術が知られている。
【０００３】
このような従来技術について図８を参照しながら説明する。図８は従来の２つのレーザ光を使用した画像形成装置の主要部構成を模式的に示す図である。
【０００４】
２つのレーザ光を使用した画像形成装置においては、図８（ａ）に示すように、２つのレーザ光が一定速度で回転するポリゴンミラー３３で偏向されて感光ドラム１１上に向けて照射される。すなわち、２つのレーザ光で感光ドラム１１を主走査方向に走査することにより、感光ドラム１１上に静電潜像が形成される。ここで、２つのレーザ光は、副走査方向に所定の間隔をあけた状態で感光ドラム１１に照射される。このような構成により、１つのレーザで感光ドラム１１上を走査した場合に比して、１／２の走査回数で、画像形成を行うことができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、２つのレーザ光が副走査方向に所定の間隔をあけた状態で感光ドラム１１に照射されるので、図８（ｂ）に示すように、各レーザ光のポリゴンミラー３３から感光ドラム１１までの光路長をそれぞれＬａ、Ｌｂとすると、各光路長Ｌａ、Ｌｂが異なる。ここでは、Ｌａ＜Ｌｂの関係式が成立し、その差分はΔＬであるとする。
【０００６】
各レーザ光のポリゴンミラー３３から感光ドラム１１までの光路長Ｌａ、Ｌｂがそれぞれ異なるということは、図８（ｃ）に示すように、感光ドラム１１上の主走査方向の１ラインの有効画素範囲に対するレーザ光の走査長がレーザ光毎に異なることになる。ここでは、光路長Ｌａの場合のレーザ光の走査長をＸａ、光路長Ｌｂの場合のレーザ光の走査長をＸｂとすると、Ｘａ＜Ｘｂの関係式が成立する。
【０００７】
このような状態で画像を形成すると、１ラインおきに画像端部がギザギザになる画像が得られる。画像に対する高解像度の要求がますます高くなる昨今の状況において、その端部のギザギザが高解像度要求を満たさないものとなる。
【０００８】
また、図８（ｄ）に示すように、通常、２つのレーザ光の走査開始第１画素の位置が揃うように、画素データの送信タイミングがずらされているので、走査の最終画素の位置で、走査長ＸａとＸｂの差分Ｘｃによって、画像端部のギザギザがより顕著に現れることになる。
【０００９】
本発明の目的は、複数のレーザ光による主走査方向の走査長の差を無くし、画像の高画質化を実現することができる画像形成装置およびレーザ走査長補正方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備える画像形成装置であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正手段と、乱数を発生する乱数発生手段とを有し、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成し、前記補正手段は、前記所定数の画素にそれぞれ対応する画像クロックの周期を伸長する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を伸長する画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より多いＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成して該画素に対する画像クロックを構成する前記高周波クロックの数を増加させることによって、駆動パルス信号の周期を伸長することを特徴とする。
【００１１】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備える画像形成装置であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正手段と、乱数を発生する乱数発生手段とを有し、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成し、前記補正手段は前記所定数の画素にそれぞれ対応する画像クロックの周期を収縮する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を収縮させる画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より少ないＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成して該画素に対する画像クロックを構成する前記高周波クロックの数を減少させることによって、駆動パルス信号の周期を収縮させることを特徴とする。
【００１２】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備え、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成する画像形成装置のレーザ走査長補正方法であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正工程と、乱数を発生する乱数発生工程とを有し、前記補正工程では、前記所定数の画素にそれぞれ対応する画像クロックの周期を伸長する際には、前記乱数発生工程で発生された乱数に応じて前記画像クロックの周期を伸長する画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より多いＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成するように前記駆動手段を制御して、該画素に対する画像クロックを構成する前記高周波クロックの数を増加させることによって、駆動パルス信号の周期を伸長することを特徴とする。
【００１３】
本発明は、上記目的を達成するため、潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備え、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成する画像形成装置のレーザ走査長補正方法であって、前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正工程と、乱数を発生する乱数発生工程とを有し、前記補正工程では、前記所定数の画素にそれぞれ対応する画像クロックの周期を収縮する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を収縮させる画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より少ないＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成するように前記駆動手段を制御して、該画素に対する画像クロックを構成する前記高周波クロックの数を減少させることによって、駆動パルス信号の周期を収縮させることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１９】
図１は本発明の一実施形態に係る画像形成装置の構成を模式的に示す縦断面図である。
【００２０】
画像形成装置は、図１に示すように、複数枚の原稿を積載可能な原稿給紙装置１と、副走査方向に移動可能に構成されているスキャナユニット４とを備える。原稿給紙装置１は、積載されている複数枚の原稿をその先頭から１枚ずつ原稿台ガラス２上へ搬送する。スキャナユニット４は、原稿台ガラス２上に搬送された原稿を照明するためのランプ３と、原稿台ガラス２上の原稿からの反射光を反射ミラー６に導くための反射ミラー５とを搭載する。反射ミラー６は、反射ミラー７と協働して反射ミラー５からの反射光をレンズ８に導き、レンズ８は、上記反射光をイメージセンサ部９に結像する。イメージセンサ部９は、結像された光像を電気信号に変換し、この電気信号は所定の処理が施された後に、画像信号として露光制御部１０に入力される。
【００２１】
露光制御部１０は、入力された画像信号に基づきレーザ光を発光し、このレーザ光で感光ドラム１１上を露光走査する。このレーザ光の露光走査により、感光ドラム１１上には、レーザ光に応じた潜像が形成される。この感光ドラム１１上に形成された潜像は、現像器１３から供給されたトナーによりトナー像として可視像化される。
【００２２】
また、上記レーザ光の照射開始と同期したタイミングで、カセット１４またはカセット１５からシートが給紙され、このシートは搬送路を介して転写部１６に搬送される。この転写部１６に搬送されたシート上には、転写部１６により、感光ドラム１１上のトナー像が転写される。トナー像が転写されたシートは、定着部１７に搬送される。
【００２３】
定着部１７においては、シート上のトナー像が熱圧されてシート上に定着される。この定着部１７を通過したシートは、排紙ローラ対１８を経て外部に排出される。
【００２４】
トナー像の転写後の感光ドラム１１の表面は、クリーナ２５で清掃された後に、補助帯電器２６で除電される。そして、感光ドラム１１の表面の残留電荷が前露光ランプ２７で消去されて一次帯電器２８において良好な帯電が得られるような状態にされた後に、一次帯電器２８で感光ドラム１１の表面が帯電される。
【００２５】
上記一連の工程を繰り返すことにより、複数枚の画像形成が可能になる。
【００２６】
次に、上記露光制御部１０の詳細な構成について図２を参照しながら説明する。図２は図１の露光制御部１０の構成を模式的に示す平面図である。
【００２７】
露光制御部１０は、図２に示すように、ツインレーザ構成の半導体レーザ４３を駆動するレーザ駆動装置３１を有する。半導体レーザ４３の内部には、レーザ光の一部を検出するＰＤセンサ（図示せず）が設けられ、レーザ駆動装置３１は、ＰＤセンサの検出信号を用いて半導体レーザ４３のＡＰＣ（Auto Power Control）制御を行う。半導体レーザ４３から発光された２つのレーザ光は、コリメータレンズ３５および絞り３２によりほぼ平行光となり、所定のビーム径でポリゴンミラー（回転多面鏡）３３に入射する。ポリゴンミラー３３は、図中の矢印が示す方向に等角速度で回転しており、この回転に伴い、ポリゴンミラー３３に入射したレーザ光は、連続的に角度を変える偏向ビームとなって反射される。偏向ビームとなった反射されたレーザ光は、ｆ−θレンズ３４により集光作用を受ける。同時に、ｆ−θレンズ３４は走査の時間的な直線性を保証するような歪曲収差の補正を行うので、ｆ−θレンズ３４を通過したレーザ光は、感光ドラム１１上に図中の矢印の方向に等速で結合走査される。感光ドラム１１の一方の端部近傍には、ポリゴンミラー３３から反射されたレーザ光を検出するビームディテクト（以下、ＢＤという）センサ３６が設けられており、ＢＤセンサ３６の検出信号はポリゴンミラー３３の回転とデータの書き込みの同期をとるための同期信号として用いられる。
【００２８】
このようなレーザ駆動装置３１においては、１走査中のレーザ光の光量を一定に保持するために、１走査中の光検出区間でレーザ光の出力を検出して半導体レーザ４３の駆動電流を１走査の間保持するという駆動方式を採用している。
【００２９】
次に、半導体レーザ４３に対する具体的な制御方法について図３を参照しながら説明する。図３は図２の半導体レーザ４３に対する具体的な制御構成を示す回路図である。
【００３０】
半導体レーザ４３は、図３に示すように、２つのレーザ光を出力可能なチップであり、２つのレーザダイオード４３Ａ，４３Ｂと、上記ＰＤセンサ４３Ｃとから構成される。各レーザダイオード４３Ａ，４３Ｂの駆動電源には、バイアス電流源４１Ａ，４１Ｂとパルス電流源４２Ａ，４２Ｂとが適用されており、これにより、レーザダイオード４３Ａ，４３Ｂの発光特性の改善が図られている。また、レーザ光の発光を安定化させるために、ＰＤセンサ４３Ｃからの出力信号を用いてバイアス電流源４１Ａ，４１Ｂに帰還をかけ、レーザダイオード４３Ａ，４３Ｂの発光時のバイアス電流量の自動制御が行われている。すなわち、感光ドラム１１への画像ラインのレーザ光照射の間欠期間において、以下のように、各レーザダイオード４３Ａ，４３Ｂの発光量が調整される。
【００３１】
レーザダイオード４３Ａのバイアス電流量を制御する場合は、シーケンスコントローラ４７が、レーザダイオード４３Ａのバイアス電流制御ラインＢＩＡＳ＿Ａをアクティブとし、スイッチ５０Ａをオンにする。逆に、レーザダイオード４３Ｂのバイアス電流制御ラインＢＩＡＳ＿Ｂはアンアクティブにされ、スイッチ５０Ｂがオフされる。次いで、ラインＦＢがアクティブとされて、スイッチ５１がオンし、フィードバックループが形成される。そして、ラインＦＵＬＬ＿Ａがアクティブとされて、論理素子４０ＡがＯＮ信号をスイッチ４９Ａへ出力する。このとき、ラインＦＵＬＬ＿Ｂはアンアクティブにされている。この状態で、バイアス電流源４１Ａとパルス電流源４２Ａからの電流の和がレーザダイオード４３Ａへ流れる。そのときのＰＤセンサ４３Ｃからの出力信号は電流電圧変換器４４に入力されて電圧に変換され、この電圧は増幅器４５で増幅された後に、スイッチ５１を介してＡＰＣ回路４６Ａに入力される。
【００３２】
次いで、このＡＰＣ回路４６Ａからの出力は、ラインＶＡＰＣ＿Ａを介してバイアス電流源４１Ａに制御信号として供給される。この制御信号により、レーザダイオード４３Ａを目標光量で発光させられるバイアス電流の設定が可能となる。なお、レーザダイオード４３Ｂの光量制御時には、ラインＢＩＡＳ＿ＡとラインＢＩＡＳ＿Ｂの論理を反転させ、かつラインＦＵＬＬ＿ＡとラインＦＵＬＬ＿Ｂの論理を反転させることにより、同様のシーケンスで、バイアス電流制御を実行することができる。この回路方式はＡＰＣ（Auto Power Control）回路方式といわれ、現在レーザを駆動する回路方式として一般的なものである。
【００３３】
レーザは温度特性を有し、温度が高くなるほど一定の光量を得るための電流量は増加する。また、レーザは自己発熱するため、一定の電流を供給するだけでは一定の光量を得ることができず、これらは画像形成に重大な影響を及ぼす。このことを解決する方法としては、１走査毎に前述したＡＰＣ回路方式を用いて、走査毎の発光特性が一定になるように、走査毎に流す電流量を制御する方法がある。このようにして一定光量に制御されたレーザ光は、変調部４８Ａ，４８Ｂで変調されたデータでスイッチ４９Ａ，４９Ｂをオン／オフすることにより、オン／オフされ、このレーザ光により感光ドラム１１上に画像（静電潜像）が形成されることになる。
【００３４】
次に、変調部４８Ａ，４８Ｂの構成について図４および図５を参照しながら説明する。図４は図３の変調部４８Ａの構成を示すブロック図、図５は図４の変調部４８Ａにおける画像ＰＷＭ信号の生成例を示すタイミングチャートである。ここでは、上記変調部４８Ａ，４８Ｂは共通の構成を有するので、変調部４８Ａの構成について説明する。また、図３におけるレーザダイオード４３Ｂによる感光ドラム１１上の走査長はレーザダイオード４３Ａによる感光ドラム１１上の走査長より長くなるものとする。この場合、後述する、画素幅を伸長する画素を選択するための変調画素選択部６４が変調部４８Ａのみに存在し、変調部４８Ｂには設けられていない。
【００３５】
変調部４８Ａは、図４に示すように、ＰＬＬ回路６０と、変調回路６２と、出力回路６３と、変調画素選択部６４とを有する。ここで、変調画素選択部６４は、上述したように、変調部４８Ａのみに設けられているものである。
【００３６】
ＰＬＬ回路６０は、基本クロックを入力とし、この基本クロックのｎ倍の高周波クロックを出力する。
【００３７】
変調回路６２は、入力された画像データ（DATA＿A, DATA＿B）を変調する。ここで、DATA＿Aは、変調部４８Ａに対して入力されるデータであり、DATA＿Bは、変調部４８Ｂに対して入力されるデータである。通常、レーザ光の階調性を表すのに、単位時間内での点灯時間をＰＷＭ変調で制御することがよく行われているため、ここでは、ＰＷＭ変調（特にデジタルＰＷＭ変調）を行うものとして説明する。例えばＡビット（bit）の入力データをＰＷＭ変調する場合は、この入力データを２Aビットのパルス幅信号すなわちＰＷＭ画像データに変換する。ここで、
２A＝ｎ
となるように定数が決められている。この変調回路６２では、入力された画像データからＰＷＭ画像データ（パルス幅信号）を生成し、そのデータを出力回路６３に出力する。
【００３８】
出力回路６３は、変調回路６２から出力されたＰＷＭ画像データに応じて、ＰＬＬ回路６０（図３に示す）から出力される高周波クロックに同期した画像ＰＷＭ信号、高周波クロックに同期した画像クロック信号を出力する。ここで、ＰＬＬ６０から出力される高周波クロックは、基本クロックのＮ倍の周波数を有する。上記画像ＰＷＭ信号はレーザ駆動装置３１（図２に示す）に入力される。また、上記画像クロック信号は画像処理部（図示せず）、変調回路６２および変調画素選択部６４のカウンタ回路６５にそれぞれ入力される。
【００３９】
例えば、図５に示すように、変調回路６２は、入力された画像データ（DATA＿A, DATA＿B）として３ビットデータ（図５（ｂ））を、出力回路６３からの画素クロック信号（図５（ａ））に同期して入力して８ビットのＰＷＭ画像データ（図５（ｃ））に変換し、このデータを出力回路６３に出力する。出力回路６３は、上記ＰＷＭ画像データに基づき画像ＰＷＭ信号（図５（ｄ））を生成して出力する。また、出力回路６３は、画像クロック信号（図５（ａ））を生成して出力する。
【００４０】
変調画素選択部６４は、カウンタ回路６５、乱数発生回路６６、比較部６７および画素選択信号出力制御回路６８を含む。カウンタ回路６５は、画像クロック信号をカウントする。カウンタ回路６５のカウント値ＣＮＴは、有効画像領域（画像イネーブル信号＝Ｌｏｗ）において、画像クロック信号入力によってインクリメントされる。また、上記カウント値ＣＮＴは、無効画像領域（画像イネーブル信号＝Ｈｉ）において、ＢＤセンサ３６の出力ＢＤによってリセットされる。
【００４１】
乱数発生回路６６は、カウンタ回路６５の最大値以下の異なる５つの乱数Ｒ１〜Ｒ５を出力し、これらの乱数の値は出力ＢＤが入力される毎に変化される。比較部６７は、乱数発生回路６６から出力される乱数Ｒ１〜Ｒ５にそれぞれ対応する５つのコンパレータ６７ａ〜６７ｅを有する。各コンパレータ６７ａ〜６７ｅは、対応する乱数発生回路６６からの出力とカウント回路６５のカウント値とを比較し、両者が一致すると、それぞれの出力ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５がアクティブＨｉとして出力される。この構成により、乱数に対応して１ライン中最大５つのまでの画素に対し、その画素幅を伸長することができる。ここで、乱数出力とコンパレータの数を増せば、変調する画素の最大数を増すことができる。
【００４２】
画素選択信号出力制御回路６８は、画像イネーブル信号がアクティブＬｏｗの期間中、一致出力選択データに基づいて、比較部６７からの出力ＣＰ１〜ＣＰ５のうち対応する１つの出力のみを変調画素選択信号として出力回路６３に対して出力する。ここで、一致出力選択データは、予め求められて設定された値である。具体的には、予めツインレーザによって感光ドラム１１上を露光走査し、ＣＣＤなどを用いてそれぞれの走査ライン長の差を検出する。そして、この検出された差分Ｘｃ（図８（ｃ）を参照）を１画素当りの伸長幅で割ることによって得られた値が一致出力選択データとして設定される。
【００４３】
上記変調画素選択信号が出力回路６３に入力されると、出力回路６３は、通常動作と異なる動作を行う。通常動作においては、ｎ個の高周波クロックで画像ＰＷＭ信号、画像クロック信号の１周期を生成するのに対し、変調画素選択信号が入力された場合の動作においては、通常動作時の周期と異なる画像ＰＷＭ信号および画像クロック信号を出力する。本実施形態では、変調画素選択信号が入力された場合、（ｎ＋１）個の高周波クロックで画像ＰＷＭ信号および画像クロック信号の１周期を生成するものとする。この構成の詳細については後述する。
【００４４】
次に、出力回路６３の詳細構成について図６を参照しながら説明する。図６は図４の出力回路６３の構成を示すブロック図である。
【００４５】
出力回路６３は、図６に示すように、変調制御部７０と、９つのＤタイプのフリップフロップ７１ａ〜７１ｉと、９つの２入力ＡＮＤ回路７２ａ〜７２ｉと、２つの２入力セレクタ回路７３，７４と、９入力ＯＲ回路７６と、２入力ＯＲ回路７７と、フリップフロップ７８とを含む。
【００４６】
変調回路６２は、入力された画像データを８ビットのＰＷＭ画像データに変調する。このＰＷＭ画像データの各ビットは、２入力ＡＮＤ回路７２ａ〜７２ｉの入力の一方に入力される。ここで、２入力ＡＮＤ回路７２ｈおよび７２ｉには、同じデータが入力される。
【００４７】
フリップフロップ７１ａ〜７１ｉは、高周波クロック（ＣＬＫ）の立ち上がりでＤ端子の入力をＱ端子に出力する。各フリップフロップ７１ａ〜７１ｉの出力は、上記２入力ＡＮＤ回路７２ａ〜７２ｉの入力の他方に接続される。それと同時に各フリップフロップ７１ａ〜７１ｉは、フリップフロップ７１ａの出力がフリップフロップ７１ｂの入力に、フリップフロップ７１ｂの出力がフリップフロップ７１ｃの入力にというような縦続に接続されている。また、フリップフロップ７１ｈの出力は２入力セレクタ回路７３および２入力セレクタ回路７４にも接続される。フリップフロップ７１ｉの出力は、２入力セレクタ回路７３にも接続される。
【００４８】
２入力ＡＮＤ回路７２ａ〜７２ｉの出力は、それぞれ９入力ＯＲ回路７６に接続され、９入力ＯＲ回路７６の出力は画像ＰＷＭ信号として出力される。２入力セレクタ回路７３は、変調制御部７０の出力に応じて、フリップフロップ７１ａ〜７１ｉの出力を選択し、２入力ＯＲ回路７７の入力の一方に接続される。２入力セレクタ回路７４の他方の入力はＧＮＤに接続されている。２入力セレクタ回路７４は、変調制御部７０の出力によって、フリップフロップ７１ｈの出力をフリップフロップ７１ｉに入力させるか否かを制御する。
【００４９】
変調制御部７０は、変調画素選択信号制御回路６８からの変調画素選択信号に応じて、２入力セレクタ回路７３，７４のセレクト動作を切り換える。
【００５０】
フリップフロップ７８は、画像クロック信号を出力するためのフリップフロップであり、フリップフロップ７１ａが出力するパルスの立ち上がりで、電源のＨｉレベルをラッチし、フリップフロップ７１ｅの出力パルスで、そのＨｉレベルをＬｏｗにリセットして、フリップフロップ７１ａ〜７２ｈまたは７１ｉをデータが周回する周期と同周期（高周波クロックの８クロックまたは９クロック分）の画像クロック信号を生成する。２入力ＯＲ回路７７の入力の他方はタイミング信号が入力され、その出力はフリップフロップ７１ａに入力される。
【００５１】
なお、変調部４８Ｂの出力回路６３には、変調制御部７０、フリップフロップ７１ｉ、２入力ＡＮＤ回路７２ｉ、２入力セレクタ回路７３，７４は設けられていない。
【００５２】
次に、出力回路６３の動作について説明する。ここでは、変調部４８Ａの出力回路６３の動作を説明する。
【００５３】
出力回路６３においては、まず、フリップフロップ７１ａ〜７１ｉに入力される高周波クロックに同期して高周波クロック１クロック分の幅の信号がタイミング信号として、２入力ＯＲ回路７７に入力される。これにより、フリップフロップ７１ａ〜７１ｉで構成されるリング状のシフトレジスタの出力の１つが常に“１”となる。変調制御部７０は、変調画素選択部６４が出力する変調画素選択信号を受け、上記リング状のシフトレジスタの大きさを制御するように２入力セレクタ回路７３，７４の切換動作を制御する。１画素を高周波クロックの８クロック分で構成する場合は、２入力セレクタ回路７３で、フリップフロップ７１ｈの出力を選択し、２入力セレクタ回路７４で、ＧＮＤを選択する。これにより、フリップフロップ７１ａ〜７１ｈの８個のフリップフロップからなるリング状のレジスタが構成されることになる。１画素を高周波クロックの９クロック分で構成する場合は、２入力セレクタ回路７３で、フリップフロップ７１ｉの出力を選択し、２入力セレクタ回路７４で、フリップフロップ７１ｈの出力を選択する。これにより、フリップフロップ７１ａ〜７１ｉの９個のフリップフロップからなるリング状のレジスタが構成されることになる。これらの切換えで、フリップフロップ７１ａ〜７１ｉの出力が高周波クロックの８クロックまたは９クロック分に相当する１周期で“１”が出力されるようになる。
【００５４】
各２入力ＡＮＤ回路７２ａ〜７２ｈまたは７２ａ〜７２ｉには、対応するＰＷＭ画像データのビットデータが設定されており、１画素毎にデータを変化させる。各２入力ＡＮＤ回路７２ａ〜７２ｈまたは７２ａ〜７２ｉは、それぞれ、設定されたデータと高周波クロックの８クロックまたは９クロック分に相当する１周期での“１”とをＡＮＤ演算し、それぞれのＡＮＤ演算の結果は９入力ＯＲ回路７６に入力される。９入力ＯＲ回路７６は、各２入力ＡＮＤ回路７２ａ〜７２ｈまたは７２ａ〜７２ｉの出力をＯＲ演算し、そのＯＲ演算の結果を高周波クロックの８クロックまたは９クロック分の周期で構成された画像ＰＷＭ信号として出力する。
【００５５】
以上の構成を有する変調部４８Ａにおける走査ライン長補正動作のタイミングチャートを図７に示す。本図においては、画素選択信号出力制御部６８で、一致出力選択データの値に応じて、コンパレータ６７の一致出力ＣＰ１〜ＣＰ５のうち、ＣＰ１，ＣＰ３，ＣＰ５を選択した場合が示されている。図７に示すように１走査の画像イネーブル範囲内の乱数に対応した箇所で１画素を構成する高周波クロックの数を９個に、その他の時は８個になるように制御することで、感光ドラム１１面上の走査距離Ｘａ，Ｘｂを電気的に補正して等しくすることが可能になる。よって、複数のレーザ光による主走査方向の走査長の差を無くし、画像の高画質化を実現することができる。
【００５６】
以上、本実施形態においては、走査長が最大のレーザ光に対して、他のレーザ光による走査長を、乱数に基づいて決定した所定数の画素を伸長させることによって伸ばし、各レーザ光間の走査長の整合すなわち各レーザ光間の走査長を同一にする場合を示したが、走査長が最も短いレーザ光に対して他のレーザ光の走査長を収縮させ、走査長の整合をとる場合は、変調対象となる画素形成時に、本実施形態で述べたリングカウンタにおいて、アクティブパルスが巡回するフリップフロップ数を減らせば、所望の仕様すなわち最短走査長を基準として各レーザ間の走査長を同一にする補正を実現することができる。この場合は、画素収縮による画像情報の欠落が画像再現性に悪影響を及ぼさないような画像システムに対して有効な手法となる。
【００５７】
また、所定基準長に各レーザ光の走査長をそろえる場合は、所定基準長に対して走査長が短くなるレーザ光の走査ライン上の所定画素に対しては、本実施形態と同様の伸長制御を施し、所定基準長に対して走査長が長くなるレーザ光の走査ライン上の所定画素に対しては、上記収縮制御を施せば、各レーザ光間の走査長をそれぞれ所定基準長になるように補正することが可能になる。なお、例えばツインレーザの構成において、上記補正を実現する場合、各レーザダイオード４３Ａ，４３Ｂのそれぞれに対する変調部４８Ａ，４８Ｂの構成を同じ構成にする必要がある。
【００５８】
また、本実施形態では、２つのレーザ光で露光走査する場合における走査長の補正について説明したが、さらに多い数のレーザ光を用いる場合も、同様の方法で各レーザ光の走査長を同一にする補正を行うことができることはいうまでもない。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、所定数の画素に対応する駆動パルス信号の周期を変える。その結果、複数のレーザ光による主走査方向の走査長の差を無くし、画像の高画質化を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像形成装置の構成を模式的に示す縦断面図である。
【図２】図１の露光制御部１０の構成を模式的に示す平面図である。
【図３】図２の半導体レーザ４３に対する具体的な制御構成を示す回路図である。
【図４】図３の変調部４８Ａの構成を示すブロック図である。
【図５】図４の変調部４８Ａにおける画像ＰＷＭ信号の生成例を示すタイミングチャートである。
【図６】図４の出力回路の構成を示すブロック図である。
【図７】図３の変調部４８Ａにおける走査ライン長補正動作のタイミングチャートである。
【図８】従来の複数のレーザ光を使用した画像形成装置の主要部構成を模式的に示す図である。
【符号の説明】
１０ 露光制御部
１１ 感光ドラム
３１ レーザ駆動装置
３３ ポリゴンミラー
４３ 半導体レーザ
４３Ａ，４３Ｂ レーザダイオード
４８Ａ，４８Ｂ 変調部
６０ ＰＬＬ回路
６２ 変調回路
６３ 出力回路
６４ 変調画素選択部
６５ カウンタ回路
６６ 変換テーブル
６７ コンパレータ
７０ 変調制御部
７１ａ〜７１ｉ フリップフロップ
７２ａ〜７２ｉ ２入力ＡＮＤ回路
７３，７４ ２入力セレクタ回路
７６ ９入力ＯＲ回路
７８ フリップフロップ
Claims (6)
- 潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備える画像形成装置であって、
前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正手段と、
乱数を発生する乱数発生手段とを有し、
前記画像クロックは、複数個の高周波クロックから構成され、
前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成し、
前記補正手段は、前記所定数の画素にそれぞれ対応する画像クロックの周期を伸長する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を伸長する画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より多いＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成して該画素に対する画像クロックを構成する前記高周波クロックの数を増加させることによって、駆動パルス信号の周期を伸長することを特徴とする画像形成装置。 - 前記所定の光源のレーザ光による主走査方向の走査ライン上にある前記所定数の画素の幅を伸長する場合、１画素当りの伸長幅と前記所定数との乗算値が、前記複数の光源のレーザ光のそれぞれによる主走査方向の走査ラインのうち最大長の走査ラインと前記所定のレーザ光源による主走査方向の走査ラインとの長さの差分に最も近い値となるように前記所定数を決定することを特徴とする請求項１記載の画像形成装置。
- 潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備える画像形成装置であって、
前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正手段と、
乱数を発生する乱数発生手段とを有し、
前記画像クロックは、複数個の高周波クロックから構成され、
前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成し、
前記補正手段は前記所定数の画素にそれぞれ対応する画像クロックの周期を収縮する際には、前記乱数発生手段により発生される乱数に応じて前記画像クロックの周期を収縮させる画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より少ないＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成して該画素に対する画像クロ ックを構成する前記高周波クロックの数を減少させることによって、駆動パルス信号の周期を収縮させることを特徴とする画像形成装置。 - 潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備え、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成する画像形成装置のレーザ走査長補正方法であって、
前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正工程と、
乱数を発生する乱数発生工程とを有し、
前記補正工程では、前記所定数の画素にそれぞれ対応する画像クロックの周期を伸長する際には、前記乱数発生工程により発生された乱数に応じて前記画像クロックの周期を伸長する画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より多いＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成するように前記駆動手段を制御して、該画素に対する画像クロックを構成する前記高周波クロックの数を増加させることによって、駆動パルス信号の周期を伸長することを特徴とする画像形成装置のレーザ走査長補正方法。 - 前記所定の光源のレーザ光による主走査方向の走査ライン上にある前記所定数の画素の幅を伸長する場合、１画素当りの伸長幅と前記所定数との乗算値が、前記複数の光源のレーザ光のそれぞれによる主走査方向の走査ラインのうち最大長の走査ラインと前記所定のレーザ光源による主走査方向の走査ラインとの長さの差分に最も近い値となるように前記所定数を決定することを特徴とする請求項４記載の画像形成装置のレーザ走査長補正方法。
- 潜像担持体上を露光走査するためのレーザ光を発生する複数の光源と、前記複数の光源それぞれに対し、画素幅を規定するための画像クロックに同期して入力された画素単位の画像信号に応じた駆動パルス信号を出力する駆動手段と、前記複数の光源によりそれぞれ発生されたレーザ光を偏向して前記潜像担持体上を主走査方向に走査する走査手段とを備え、前記画像クロックは、複数個の高周波クロックから構成され、前記駆動手段は、複数のフリップフロップの中から選択されたＮ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが前記高周波クロックに同期して前記画像クロックと同周期で巡回するリング状のシフトレジスタを構成し、前記シフトレジスタを巡回するパルスと前記入力された画像信号からデコードされて振り分けられたビットデータとの論理積演算の結果から、前記複数の光源にそれぞれ対応する駆動パルス信号を生成する画像形成装置のレーザ走査長補正方法であって、
前記複数の光源のうち、所定の光源のレーザ光による主走査方向の走査ライン上にある所定数の画素に対する画像クロックの周期を変えることによって、前記所定数の画素に対応する駆動パルス信号の周期を変える補正工程と、
乱数を発生する乱数発生工程とを有し、
前記補正工程では、前記所定数の画素にそれぞれ対応する画像クロックの周期を収縮する際には、前記乱数発生工程により発生された乱数に応じて前記画像クロックの周期を収縮させる画素を決定し、前記複数のフリップフロップの中から前記Ｎ個より少ないＭ個のフリップフロップを選択し、該Ｍ個のフリップフロップにより、前記高周波クロックの周期と同一幅のパルスが巡回するリング状のシフトレジスタを構成するように前記駆動手段を制御して、該画素に対する画像クロックを構成する前記高周波クロックの数を減少させることによって、駆動パルス信号の周期を収縮させることを特徴とする画像形成装置のレーザ走査長補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002266429A JP4181833B2 (ja) | 2002-09-12 | 2002-09-12 | 画像形成装置およびそのレーザ走査長補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002266429A JP4181833B2 (ja) | 2002-09-12 | 2002-09-12 | 画像形成装置およびそのレーザ走査長補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004098594A JP2004098594A (ja) | 2004-04-02 |
| JP4181833B2 true JP4181833B2 (ja) | 2008-11-19 |
Family
ID=32265248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002266429A Expired - Fee Related JP4181833B2 (ja) | 2002-09-12 | 2002-09-12 | 画像形成装置およびそのレーザ走査長補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4181833B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111752502B (zh) * | 2020-06-29 | 2023-09-19 | 珠海奔图电子有限公司 | 打印控制设备、方法及图像形成装置 |
-
2002
- 2002-09-12 JP JP2002266429A patent/JP4181833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004098594A (ja) | 2004-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7139013B2 (en) | Laser scanning control apparatus | |
| JP4341908B2 (ja) | 画素クロック及びパルス変調信号生成装置、光走査装置並びに画像形成装置 | |
| US7388597B2 (en) | Beam light scanning device and image forming apparatus using same | |
| US20070030548A1 (en) | Apparatus for generating pulse-modulated signal | |
| JP4355549B2 (ja) | 画像形成装置および走査位置の修正方法 | |
| JP2011031451A (ja) | 画像形成装置 | |
| JP4745761B2 (ja) | 画像形成装置とその制御方法 | |
| JP2004351908A (ja) | 画像形成装置およびその主走査倍率補正方法 | |
| US7009430B2 (en) | Circuit for generating pixel clock with fine phase control | |
| JP4181833B2 (ja) | 画像形成装置およびそのレーザ走査長補正方法 | |
| JP4307037B2 (ja) | レーザ走査制御装置 | |
| JP2008284854A (ja) | 光ビーム走査装置および画像形成装置 | |
| JP3782767B2 (ja) | 画像形成装置およびレーザ走査長補正方法 | |
| JP2004102102A (ja) | 画像形成装置 | |
| JP2004098592A (ja) | 画像形成装置およびその走査長制御方法 | |
| JP2004102103A (ja) | 画像形成装置およびその走査長制御方法 | |
| JP2005007587A (ja) | 画像形成装置 | |
| US20060221172A1 (en) | Light beam scanning apparatus and image forming apparatus | |
| JP2005193589A (ja) | 画像形成装置 | |
| JPH11286137A (ja) | レ−ザ書込み装置 | |
| JP2006198998A (ja) | 画像形成装置、階調画像形成方法、及びプログラム | |
| JP2002264392A (ja) | 露光方法、露光装置、画像形成装置、光変調信号発生装置及びプログラム | |
| JP2023122133A (ja) | 画像形成装置 | |
| JP2004098591A (ja) | レーザ走査制御装置および方法 | |
| JP2005238660A (ja) | 光書込装置および画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060415 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |