JP4355549B2 - 画像形成装置および走査位置の修正方法 - Google Patents

Description

本発明は、デジタルデータにより半導体レーザを駆動し、発生したレーザ光により画像露光を行う複写機，プリンタ，ＦＡＸ等の電子写真方式の画像形成装置に関し、特にその不適正な走査位置の修正に関するものである。

従来、レーザ光により画像露光を行う電子写真方式の画像形成装置において、レーザ光を回転多面体（ポリゴン）に照射し、その反射光で感光体上を露光している。このとき、レーザ光発光源から等距離つまり、ポリゴン反射面から円弧を描く形状の感光体が望ましい。しかしながら露光後の画像形成のため、多くの画像形成装置では円筒形の感光体を採用している。感光体の形状によるレーザ源から感光体上までの光路長の不整合は、ｆ−θレンズと呼ばれる複雑な光学的手段によって感光体上の露光スピードが均一になるように処理していた。

また近年では画像形成の高速化に伴い、レーザを副走査方向に複数個ならべて露光するレーザを使用している。この複数のレーザを使用する場合も発光源から感光体表面までの主査方向の光路長を等しくする必要があるのと同時に、副走査方向に並ぶ他方のレーザ感光体間のスキャン長も等しくする必要がある。従来は補正手段がないため、光学的，機械的な精度に依存するものであった。

しかしながら、ｆ−θレンズはレンズの製造において高度な精度を要求されるため、近年の製品の低コスト化に対応できず、コストアップの要因となっていた。

また、画像形成装置の高解像度化に伴い、従来許容できていた複数レーザの光路長の差（スキャン長の差となる）が出力画像に影響を及ぼすようになり、その光路長の差を無視できなくなってきた。

また、感光体を複数個持つ画像形成装置において、感光体上の走査倍率（スキャン長）をそれぞれ調整するための構成が複雑になったり、調整を必要とするため、それがコストアップの要因となっていた。

本発明は、このような状況のもとでなされたもので、半導体レーザの点灯パターンを操作することにより、感光体上における不適正な走査位置を修正できる画像形成装置を提供することを課題とするものである。

前記課題を解決するため、本発明では、画像形成装置を次の（１）〜（５）のとおりに構成する。
（１）半導体レーザから出射されるレーザ光を回転多面鏡により走査することによって感光体上に潜像を形成する画像形成装置において、
前記レーザ光が前記感光体を走査する位置に応じて、１画素を表す複数画素片の画像データ、または、前記レーザ光が前記感光体を走査する位置に応じた数の画素片の画像データを前記複数画素片の画像データに付加または削除した画像データを出力する処理手段と、
前記処理手段から出力された画像データを順次記憶し、画像データを記憶した順に前記複数画素片単位で出力する記憶手段と、
前記記憶手段から前記複数画素片単位で出力される画像データに基づいて前記半導体レーザからレーザ光を出射させるレーザ駆動手段と、
を有する画像形成装置。
（２）第１の半導体レーザ及び第２の半導体レーザから出射される複数のレーザ光を回転多面鏡により走査することによって、１回の走査で感光体上に第１の走査線及び第２の走査線を形成する画像形成装置において、
前記第１及び第２の半導体レーザのうち、少なくとも前記感光体までの光路長が短い半導体レーザに対応して設けられ、前記光路長の差分に基づいて１画素を表す複数画素片の画像データ、または、前記レーザ光が前記感光体を走査する位置に応じた数の画素片の画像データを前記複数画素片の画像データに付加または削除した画像データを出力する処理手段と、
前記処理手段から出力された画像データを順次記憶し、画像データを記憶した順に前記複数画素片単位で出力する記憶手段と、
前記記憶手段から前記複数画素片単位で出力される画像データに基づいて前記半導体レーザからレーザ光を出射させるレーザ駆動手段と、
を有する画像形成装置。
（３）前記処理手段は、前記処理手段に入力された前記１画素に対応する画像データの最下位ビットのデータを前記画像データに付加する前記（１）または（２）に記載の画像形成装置。
（４）前記処理手段は、前記複数画素片の画像データを、前記１画素のビット数の４倍のビット数の画像データであって、データの１及び０の比率が前記複数画素片の画像データが表す濃度に対応した画像データに変換する前記（１）または（２）記載の画像形成装置。
（５）前記処理手段は、前記感光体の第１のエリアを走査するための画像データに付加するデータの画素片数よりも前記第１のエリアよりも端部側を走査するための画像データに付加するデータの画素片数を少なくする前記（１）に記載の画像形成装置。

本発明によれば、レーザ光が感光体を走査する位置に応じて、１画素を複数ビットで表す画像データ、または、レーザ光が感光体を走査する位置に応じたビット数のデータを複数ビットで構成される画像データに付加または削除することによって、不適正な走査位置を修正することができる。

以下本発明を実施するための最良の形態を、画像形成装置の実施例により詳しく説明する。なお、本発明は、装置の形に限らず、実施例の説明に裏付けられて方法の形で実施することもできる。

図１は、実施例１である“画像形成装置”の全体構成を示す断面図である。基本的な動作について図１を用いて説明する。原稿給紙装置１の上に積載された原稿は、１枚づつ順次原稿台ガラス２面上に搬送される。原稿が搬送されると、スキャナ３部分のランプが点灯し、かつスキャナユニット４が移動して原稿を照射する。原稿の反射光はミラー５，６，７を介してレンズ８を通過し、その後イメージセンサ部９に入力される。イメージセンサ部９に入力された画像信号は、一旦図示しない画像メモリに記憶され、再び読み出された後、露光制御部１０に入力される。露光制御部１０が発生させる照射光によって感光体１１上に作られた潜像は、次いで、現像器１３によって現像される。前記潜像とタイミングを合わせて転写部材積載部１４、あるいは１５より転写部材が搬送され、転写部１６において、前記現像されたトナー像が転写部材上に転写される。転写されたトナー像は定着部１７にて転写部材に定着された後、排紙部１８より装置外部に排出される。転写後の感光体１１の表面をクリーナ２５で清掃し、クリーナ２５で清掃された感光体１１の表面を補助帯電器２６で除電して１次帯電器２８において良好な帯電を得られるようにした上で、感光体１１上の残留電荷を前露光ランプ２７で消去し、１次帯電器２８で感光体１１の表面を帯電し、この工程を繰り返すことで複数枚の画像形成を行う。

図２は露光部の構成を示す図である。図２において、２１はレーザ駆動装置であり、２０は半導体レーザチップである。半導体レーザチップ２０の内部にはレーザ光の一部を検出するＰＤセンサが設けられ、ＰＤの検出信号を用いてレーザダイオードのＡＰＣ制御を行う。レーザ２０Ａから発したレーザビームはコリメータレンズ２５及び絞り２２によりほぼ平行光となり、所定のビーム径で回転多面鏡２３に入射する。回転多面鏡２３は矢印の方向に等角速度の回転を行っており、この回転に伴って、入射した光ビームが連続的に角度を変える偏向ビームとなって反射される。偏向ビームとなった光はｆ−θレンズ２４により集光作用を受ける。一方、ｆ−θレンズは同時に走査の時間的な直線性を保証するような歪曲収差の補正を行うために、光ビームは、像担持体としての感光体１１上に図の矢印の方向に等速で走査される。なお、ｆ−θレンズ２４は説明の便宜上記載したものであり、本実施例では後述するように、このｆ−θレンズを不要とするものである。

２６は回転多面鏡２３からの反射光を検出するビームディテクト（以下、ＢＤと呼ぶ）センサであり、ＢＤセンサ２６の検出信号は回転多面鏡２３の回転とデータの書き込みの同期をとるための同期信号として用いられる。

従来よりこの種の画像形成装置のレーザ駆動回路においては、１走査中のレーザの光量を一定に保持するために、１走査中の光検出区間でレーザ光の出力を検出してレーザの駆動電流を１走査の間保持するという手法をとってきた。

以下、図３のレーザ制御回路により具体的な制御手法を述べる。

この種の画像形成装置においては、図３のように１つのレーザ２０Ａと１つのＰＤセンサ２０Ｂから構成されるレーザチップ２０を用いており、バイアス電流源３１、パルス電流源３２、以上の２つの電流源をレーザ２０Ａに適用することによって、レーザ２０Ａの発光特性の改善を図っている。また、レーザ２０Ａの発光を安定化させるために、ＰＤセンサ２０Ｂからの出力信号を用いてバイアス電流源３１に帰還をかけ、バイアス電流量の自動制御を行っている。すなわち、シーケンスコントローラ３７からのフル点灯信号により論理素子３０がＯＮ信号をスイッチ３９へ出力することにより、バイアス電流源３１とパルス電流源３２からの電流の和がレーザ２０Ａへ流れ、その時のＰＤセンサ２０Ｂからの出力信号は電流電圧変換器３４に入力され、次いで増幅器３５で増幅され、ＡＰＣ回路３６に入力され、次いでこのＡＰＣ回路３６からバイアス電流源３１に制御信号として供給される。この回路方式をＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌの略）回路方式と言い、現在レーザを駆動する回路方式として一般的である。

レーザは温度特性を持っており、温度が高くなるほど一定の光量を得るための電流量は増加する。また、レーザは自己発熱するため、一定の電流を供給するだけでは一定の光量を得ることができず、これらは画像形成に重大な影響を及ぼす。このことを解決する手段として、１走査毎に前述したＡＰＣ回路方式を用いて、各走査毎の発光特性が一定になるように、各走査毎に一定に流す電流量を制御している。

こうして一定光量に制御されたレーザ光を、画素変調部３８で変調されたデータでスイッチ３９をＯＦＦ／ＯＮすることで感光体１１上に画像を形成している。

図４は、図３に記載されている変調部３８の内部構成を示すブロック図である。図４において、４０はタイミング発生回路であり、レーザ２０Ａの光をＢＤセンサ２６によって検出し生成された、ＢＤ信号の出力にあわせて動作する。４１はレーザ駆動回路であり、４２はクロック発生回路である。この２つの回路はタイミング発生回路４０から出力される信号にあわせて動作する。レーザ駆動回路４１は、シフトレジスタ４５の出力をもとにレーザを駆動するためのＰＷＭ信号を生成する。また、クロック発生回路４２は、メモリ４３や変換回路４４、シフトレジスタ４５にクロックを出力する。タイミング発生回路４０，レーザ駆動回路４１，クロック発生回路４２は高周波クロックを基準に動作している。

４３はメモリであり、画像処理回路より濃度データを受信し、クロック発生回路４２から出力されるクロックに同期して１画素づつ出力する。４４は変換回路であり、メモリ４３から受信した１画素分の濃度信号をレーザ駆動回路４１で出力されるＰＷＭ信号のもとになる１画素分のＰＷＭ点灯パターン信号に変換する。４５はシフトレジスタであり、変換回路４４より出力された１画素分ＰＷＭ点灯パターン信号が順次書き込まれ、このデータをシフトさせる。

次に詳細な動作を図５，図６，図７を用いて説明する。

図５（ａ）に、タイミング発生回路４０，レーザ駆動回路４１，クロック発生回路４２の入出力タイミングを示す。ここの高周波クロックとは、１画素の分解能によって変化する。この図の場合、１画素を１６分割する構成になっているため、１画素の１／１６倍の周期のクロックである。

ＢＤ信号の立ち下がりを検出し、所定タイミングでタイミング信号（０〜１５）が動作を始める。タイミング信号はまずタイミング信号（０）が高周波クロック１区間Ｈｉｇｈとなり、高周波クロックに同期して順次タイミング信号（１），タイミング信号（２）・・・とＨｉｇｈになる。タイミング信号（１５）がＨｉｇｈになったら、次はタイミング信号（０）がＨｉｇｈになる。ＢＤ信号が入力されたタイミングでこのタイミング信号が出力され、次のＢＤ信号が入力されるまで同じタイミングを繰り返し出力する。

レーザ駆動回路４１では、このタイミング信号（０〜１５）とシフトレジスタ４５から出力されたＰＷＭ点灯パターンに応じてＰＷＭ信号を出力する。ここでは、タイミング信号（４）とタイミング信号（１１）の間Ｈｉｇｈになるような１画素分のＰＷＭ点灯パターンを受け、その区間Ｈｉｇｈになるようなレーザ駆動回路４１の出力として１画素分のＰＷＭ信号を出力する。

クロック発生回路４２では、前記したタイミング信号（０〜１５）に応じて、１画素分のクロック（以降画像クロックと呼ぶ）を出力する。ここでは、タイミング信号（０）で立ち上がり、タイミング信号（８）で立ち下がる画像クロックを生成する。

図５（ｂ）に変換回路４４の入出力タイミングを記す。ここではメモリ４３から出力された４ビットの濃度信号を１６ビットのＰＷＭ点灯パターン信号に変換し、シフトレジスタ４５に出力する。

図６により変換回路４４，シフトレジスタ４５の説明を行う。

図６（ａ）に変換回路４４，シフトレジスタ４５の動作概略を示す。メモリ４３から出力された４ビットの濃度信号を変換回路４４で１６ビットのＰＷＭ点灯パターンに変換し、シフトレジスタ４５に入力される。このシフトレジスタ４５は少なくとも２画素分の点灯パターンを蓄積できるだけの容量となっている。シフトレジスタ４５はクロック発生回路４２から出力されるクロック信号に同期して、１画素分（＝１６ビット）シフトする。もっとも古いデータ１６ビットをＰＷＭ点灯パターンとしてレーザ駆動回路４１に出力する。

図６（ｂ）に変換回路４４の濃度→ＰＷＭ点灯パターンの変換例を示す。一番左側の列がメモリ４３から出力される４ビットの濃度信号であり、１６進で表示している。その右の列がＰＷＭ点灯パターンの変換例であり、これも１６進で表示してある。その右１６列がわかりやすく２進数で表示してある。ここでは、濃度データに対して端から順にＰＷＭ点灯パターンが大きくなる「端部成長」で変換している。ここでの変換は一例であり、中央から成長する「中央成長」でもかまわないし、「ＬＯＧ変換」でもかまわない。また装置の構成で、この変換テーブルを持つ構成にしてもかまわない。

図７にシフトレジスタ４５でのＰＷＭ点灯パターンの操作について説明する。

シフトレジスタ４５でＰＷＭ点灯パターンを操作することにより、感光体１１上での走査スピードの補正や現像器を複数持つ画像形成装置のステーション間の倍率（スキャン長）調整、複数レーザの倍率（スキャン長）合わせなど様々な効果を生じる。すなわち、感光体上における不適正な走査位置を修正できる。最初にその操作手法を説明する（効果に関しては後述する）。

ここでは、画素片（補助画素）を挿入（追加）する手法を用いて説明する。この画素片は、不図示の不揮発性メモリに予め記憶された各画像形成装置に固有の情報にもとづいて、変換回路４４で生成され、シフトレジスタ４５へ供給される。変換回路４４に限らず適宜の個所で生成してもよい。なお、説明の便宜上、４つの補助画素から１画素を構成している場合で説明する。四角の中の記号はデータを示す。Ｄ１（３）なら、１画素目の最上位ビット、Ｄ３（０）は３画素目の最下位ビットである。また四角の横の数字はシフトレジスタ内部のアドレスを示す。

ａ 画素片が挿入されていない場合である。変換回路４４から出力される４ビットのＰＷＭ点灯パターンは５〜８に格納され、また１〜４のデータＤ１（３〜０）はレーザ駆動回路４１に出力される。出力した後、シフトレジスタの５〜１２に格納されているデータが１〜８にシフトする（このとき、９〜１２は空である）。

ｂ 今までに画素片の挿入が無い場合で、かつこのタイミングで画素片が挿入されるときである。４番目に格納されているデータＤ２（０）と同じデータを５に格納し、６〜９に新たに変換回路４４から出力されたＤ３（３〜０）を格納する。ａと同様、１〜４のデータＤ２（３〜０）がレーザ駆動回路４１へ出力した後、シフトレジスタの５〜１２に格納されているデータが１〜８にシフトする。

ｃ 今までの画素片挿入数が１で、画素片挿入がない場合である。新たなデータＤ４（３〜０）がレジスタ４５の５〜９に格納され、複製され挿入されたＤ２（０）とＤ３（３〜１）をレーザ駆動回路に出力する。その後、同様にシフトレジスタ４５のアドレス上位に４ビット分シフトする。

ｄ 画素片挿入数が１で、今回画素片挿入する場合である。シフトレジスタ４５の５番目に格納されているデータＤ４（０）と同じデータを６に格納し、新たなデータＤ５（３〜０）を７〜１０に格納する。Ｄ３（０）、Ｄ４（３〜１）を出力した後、他と同様にシフトレジスタ４５のアドレス上位に４ビット分シフトする。

ｅ〜ｈも同様に画素片を挿入するにしたがって、変換回路４４から出力されるＰＷＭ点灯パターンを入力する場所をずらして入力される。

ｈの次に画素片挿入を行うとシフトレジスタ４５があふれてしまうので、ｈの状態になったら、次はメモリ４３の出力を１回休みすることで、ａの状態に戻りそこから順に同じ動作を繰り返す。ここでは、３画素分のシフトレジスタとして説明したため、あふれないようにメモリからの出力を制限する説明を行ったが、画素片の挿入数に応じて長いシフトレジスタを使用しても良い。また、ここでは挿入する箇所の前のデータと同じ物を挿入したが、挿入箇所の後のデータと同じものにしても良いし、固定値を画素片として挿入しても、挿入数を複数にしても良い。またこの場合と逆で、画素片を取り除く（削除する）構成にしてもかまわない。更に、ここでは、変換回路４４から入力する１画素分の点灯パターンの前に画素片を挿入しているが、１画素分の点灯パターンの後に挿入してもよく、画素片を取り除く構成にすることもできる。

図８によりＰＷＭ点灯パターンを操作することによるｆ−θレンズの削除手法を説明する。

図８にｆ−θレンズの有無によるドラム上の走査スピードの変化を示す。図８（ａ）はｆ−θレンズが無い場合、図８（ｂ）はｆ−θレンズが有る場合である。まずｆ−θレンズが無い場合の説明をする。ポリゴン３３が等速度運動をしているので、ポリゴン３３の面から円弧を描くように走査する。この場合、等速度運動を行っているため、単位時間あたりの回転速度θａ、θｂ、θｃ、θｄは、
θａ＝θｂ＝θｃ＝θｄ
となる。また、円弧を描いているため、Ｒ１〜Ｒ５も
Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝Ｒ５
となる。この結果、Ｒ１・Ｒ２・θａからなる円弧、Ｒ２・Ｒ３・θｂからなる円弧、Ｒ３・Ｒ４・θｃからなる円弧、Ｒ４・Ｒ５・θｄからなる円弧がそれぞれ等しくなる。感光体１１が円弧を描いた形状が理想的というのはこのためである。このとき、感光体１１面上の単位時間あたりの走査距離は、Ｒ１・Ｒ２・θａからなる走査距離をＸａ、Ｒ２・Ｒ３・θｂからなる走査距離をＸｂ、Ｒ３・Ｒ４・θｃからなる走査距離をＸｃ、Ｒ４・Ｒ５・θｄからなる走査距離をＸｄとした場合、
Ｘａ ＞ Ｘｂ
Ｘｄ ＞ Ｘｃ
という関係になる。この結果から、ドラム１１上の走査スピードはドラムの外側にいくにつれて“大”となり、中心に近づくにつれて“小”となることがわかる。このままでは、画像の端部と中心部の１画素の大きさが異なってしまう。

図８（ｂ）はｆ−θレンズが有る場合である。図８（ａ）での不具合・・・画像端部と中心部での画素密度の差がでてしまう・・・を改善するため、感光体１１面上の単位時間あたりの走査距離が、Ｒ１・Ｒ２・θａからなる走査距離をＸａ、Ｒ２・Ｒ３・θｂからなる走査距離をＸｂ、Ｒ３・Ｒ４・θｃからなる走査距離をＸｃ、Ｒ４・Ｒ５・θｄからなる走査距離をＸｄとした場合、
Ｘａ ＝ Ｘｂ ＝ Ｘｃ ＝ Ｘｄ
となるようなレンズ（ｆ−θレンズ）を使用している。

ここで、本実施例のように場所によってＰＷＭ点灯パターンを操作することによって、この場合だと感光体１１中心部に近づくにつれてＰＷＭ点灯パターンを操作し、画素片の挿入数を多くすることにより擬似的に１画素を広げ、逆に端部に近づくにつれて画素片の挿入数を少なくすることにより擬似的に１画素を狭めることで、ｆ−θレンズなしにドラム１１面上での走査スピードを均一にすることができる。

次に具体的なｆ−θレンズの削除手法を示す。

図９はその手法を説明する図であり、画像信号とＢＤ信号を示す。ＢＤ信号は主走査方向の基準として使用するため、ＢＤ信号間に画像有効エリアがある。

ｆ−θレンズが無い場合、図８で説明したとおり、感光体１１上の走査スピードが異なる。何も補正しない場合、画像端部が間延びし、中央部が圧縮されたような画像が形成される。

そこで、必要に応じて感光体１上の走査スピードでエリアを設ける。本来走査スピードは中央に近づくにつれて走査スピードが遅くなり、端部に近づくにつれて速くなっているので、許容される範囲内でエリアを分割する。本実施例では、画像有効エリアを５つのブロックに分割し、両端は画素片挿入無しで制御、その内側両方は画素毎に画素片を１つ挿入し、中央部では、画素毎に画素片を２つ挿入するように制御する。このように制御することで、擬似的に１画素を間延びさせることでｆ−θレンズの削除が可能となる。

以上説明したように、本実施例によれば、ＰＷＭ点灯パターンを操作し、走査位置に応じて画素片を挿入することによって擬似的に１画素の幅を変化させることにより、シングルレーザの制御においては、ドラム面上を走査する際ドラム端部から中央部に近づくにつれて１画素の幅を変化させることで、従来必ず必要とされていたｆ−θレンズと同等の機能を電気的に実現し、このレンズ削除によるコストダウンを実現することができる。

実施例２は、ＰＷＭ点灯パターンを操作することによって、複数レーザのスキャン長の差を補正する例である。

図１０は、実施例２である“ツインレーザの画像形成装置”に関する、ツインレーザにおけるスキャン長の差の発生原因を示す図である。複写機やプリンタといったデジタル画像形成装置には、複数のレーザを使用する機器があるが、本実施例は２つのレーザを用いる例である。図１０（ａ）に示すように、レーザ光は、一定速度で回転するポリゴン２３の面にレーザを照射し、その反射光で感光体１１面上を走査する。ツインレーザの場合、レーザ光が副走査方向に位置されているため、図１０（ｂ）に誇張して示すように、ポリゴン２３から感光体１１までの光路長Ｌａ，Ｌｂが異なる。
（Ｌａ＜Ｌｂ）

この感光体（ドラム）１１までの光路長が異なると言うことは、図１０（ｃ）に示す通りポリゴンが感光体１１面上の走査する距離Ｘａ，Ｘｂが
Ｘｂ ＞ Ｘａ
となってしまう。

このような状態の画像は、１ラインおきに画像端部がギザギザになってしまう。

高解像度を要求される今日の画像形成装置では、その端部のギザギザが問題になってしまっていたが、従来では補正する手段がなかった。

本実施例では、このツインレーザにおける感光体１１上でのスキャン長の差を補正する例である。

これを補正するための基本的な思想とそれを実現するための手段を説明する。手段に関しては実施例１と同様にＰＷＭ点灯パターンを操作することで、擬似的に１画素の長さを変化させるわけだが、本実施例では、局所的に１画素の長さを変化させ、ドラム面上のスキャン長の差Ｘｂ−Ｘａの分の画素片を挿入することである。本実施例を実現するための変調部３８の構成は同じため、異なる制御手法のみ説明する。

図１１は、ツインレーザにおける感光体１１上でのスキャン長の差を補正する具体的手法を示す図である。図１１に、画像信号とＢＤ信号、詳細な説明は省略するがカウンタ回路の出力を示している。このカウンタ回路は、ＢＤ信号でカウンタをクリアし、所定のクロックでカウントアップし、任意のタイミングを示すものである。この任意のタイミングを発生させる数は、図１０で説明した感光体１１上のスキャン長の差（＝Ｘｂ−Ｘａ）を埋めるのに必要な画素片の数となる。その差が大きければ大きいほど画素片挿入数が増える。また挿入箇所は画像有効エリアで均等に挿入することが好ましい。このカウンタ回路の出力がＨｉｇｈの時、実施例１の図７で説明した画素片の挿入を実施することで、擬似的にツインレーザにおける感光体１１上でのスキャン長の差を補正することが可能となる。

なお、本実施例と同様の手法を用いることで、感光体を少なくとも複数持ち、それぞれの感光体上を同時にレーザで走査する画像形成装置における各ステーション毎の倍率（スキャン長）調整を行うことができる。

以上説明したように、本実施例によれば、ツインレーザの制御においては、２つのレーザと感光体（ドラム）の位置関係より生じるスキャン（走査）長の差を無くすため、一方のスキャン長において、画素片の挿入を任意の箇所で行うことにより擬似的に１画素の幅を広げた画素を複数個挿入することで、従来補正手段の無かったスキャン長の差を電気的に無くし、画像の高画質化を実現することができる。

同様に、複数の感光体を持ち、同時にレーザを走査するレーザの制御においては、それぞれの光学的，機械的構成により生じる感光体上の走査倍率差（スキャン長差）をなくすため、主走査方向に、画素片の挿入を任意の箇所で行うことにより擬似的に１画素の幅を広げた画素を複数個挿入することで、従来感光体の位置を機械的に変化させることによって走査倍率を補正していた複雑な手段を無くし、この制御装置を削除することによる大幅なコストダウンを実現することができる。

実施例１の全体構成を示す断面図 露光部の構成を示す図 レーザ制御回路の構成を示すブロック図 変調部の構成を示すブロック図 図４の各回路のタイミングを示す図 変換回路４４、シフトレジスタ４５の動作説明図 シフトレジスタ４５でのＰＷＭ点灯パターン操作の説明図 ｆ−θレンズの有無によるドラム上の走査スピードの変化を示す図 ｆ−θレンズの削除手法を具体的に示す図 実施例２に関する、ツインレーザにおけるスキャン長の差の発生原因を示す図 スキャン長の差を補正する具体的手法を示す図

符号の説明

４１ レーザ駆動回路
４２ クロック発生回路
４３ メモリ
４４ 変換回路
４６ シフトレジスタ

Claims (5)

1. 半導体レーザから出射されるレーザ光を回転多面鏡により走査することによって感光体上に潜像を形成する画像形成装置において、
   前記レーザ光が前記感光体を走査する位置に応じて、１画素を表す複数画素片の画像データ、または、前記レーザ光が前記感光体を走査する位置に応じた数の画素片の画像データを前記複数画素片の画像データに付加または削除した画像データを出力する処理手段と、
   前記処理手段から出力された画像データを順次記憶し、画像データを記憶した順に前記複数画素片単位で出力する記憶手段と、
   前記記憶手段から前記複数画素片単位で出力される画像データに基づいて前記半導体レーザからレーザ光を出射させるレーザ駆動手段と、
   を有することを特徴とする画像形成装置。
2. 第１の半導体レーザ及び第２の半導体レーザから出射される複数のレーザ光を回転多面鏡により走査することによって、１回の走査で感光体上に第１の走査線及び第２の走査線を形成する画像形成装置において、
   前記第１及び第２の半導体レーザのうち、少なくとも前記感光体までの光路長が短い半導体レーザに対応して設けられ、前記光路長の差分に基づいて１画素を表す複数画素片の画像データ、または、前記レーザ光が前記感光体を走査する位置に応じた数の画素片の画像データを前記複数画素片の画像データに付加または削除した画像データを出力する処理手段と、
   前記処理手段から出力された画像データを順次記憶し、画像データを記憶した順に前記複数画素片単位で出力する記憶手段と、
   前記記憶手段から前記複数画素片単位で出力される画像データに基づいて前記半導体レーザからレーザ光を出射させるレーザ駆動手段と、
   を有することを特徴とする画像形成装置。
3. 前記処理手段は、前記処理手段に入力された前記１画素に対応する画像データの最下位ビットのデータを前記画像データに付加することを特徴とする請求項１または請求項２に記載の画像形成装置。
4. 前記処理手段は、前記複数画素片の画像データを、前記１画素のビット数の４倍のビット数の画像データであって、データの１及び０の比率が前記複数画素片の画像データが表す濃度に対応した画像データに変換することを特徴とする請求項１または請求項２記載の画像形成装置。
5. 前記処理手段は、前記感光体の第１のエリアを走査するための画像データに付加するデータの画素片数よりも前記第１のエリアよりも端部側を走査するための画像データに付加するデータの画素片数を少なくすることを特徴とする請求項１に記載の画像形成装置。

Images