JP5264152B2 - 画像形成装置 - Google Patents

Description

本発明は、レーザ光の発光パターン信号を生成する画像形成装置に関する。

電子写真方式の画像形成装置においては、一般的に半導体レーザから発光するレーザビームをオン／オフ制御しながら、このレーザビームを回転多面鏡（ポリゴンミラー）で偏向して感光体を主走査方向に繰り返し走査することによって、潜像形成が行われる。

このような画像形成装置においては、レーザビームのオン／オフ制御に一定周波数の画像クロックが用いられている。その理由は、この画像クロックの周波数が一定でないと、レーザビームのオン／オフタイミングが正規のタイミングからずれ、それにより感光体上に形成される静電潜像のドット形成位置が微妙にずれ、その結果、画像ひずみや色ズレ、色むらが発生するからである。

また、ポリゴンミラーと感光体との間に光学レンズであるｆ−θレンズが設けられている。ｆ−θレンズは、レーザビームの集光作用、走査の時間的な直線性を保証するような歪曲収差の補正作用などの光学特性を有し、ｆ−θレンズを通過したレーザビームは、感光体の長手方向である主走査方向に等速で結合走査される。しかしながら、このｆ−θレンズの製造上の誤差からの特性のズレにより感光体上へ照射されるレーザビームが理想的な画像形成位置からずれることがある。そこで、このｆ−θレンズの特性や全体倍率を補正する技術として、１画素を所定の割合で１画素より小さな画素の単位に分割した大きさの画素片を挿入したり、削除したりして、ドット形成位置を補正する技術が提案されている（例えば特許文献１参照）。
特開２００５−９６３５１号公報

しかしながら、上記従来の技術では、次のような問題点があった。

画像クロックが常に一定周波数の場合、レーザビームのオン／オフを制御するためのオン／オフ信号を、その生成回路からレーザ駆動回路へ伝送する伝送路において、画像クロックが常に一定周波数であるために放射ノイズが発生する。その放射ノイズのレベルは、国際的な放射ノイズ規格に規定されている値を超える場合が多い。

そこで上述したような画素片挿入／削除技術を用いた場合、放射ノイズレベルは低減されるものの、単に、ｆ−θレンズの特性や全体倍率を補正するために当該技術を用いたのではノイズレベルの低減は十分ではなかった。

また、画素片挿入／削除技術を用いることが少ないタイプの画像形成装置では、その放射ノイズレベルが、国際的な放射ノイズ規格の値を超える場合が多く、問題とされていた。このタイプの画像形成装置としては、例えば、主走査方向の色ズレをあまり考慮する必要がない１ドラム系のカラー画像形成装置や、単色で形成するために色ズレに対する配慮を必要としない白黒画像形成装置などが挙げられる。

このような画像クロックに起因する放射ノイズ対策として、従来では、画像クロックの周波数を高精度に変調を行うことができる高価な周波数変調装置を使用したり、伝送路となる電線にシールドケーブルを用いたりするなどの対策が必要となる。これがコストアップの要因となっていた。

本発明は上記従来の問題点に鑑み、画像クロックに起因する放射ノイズの低減を低コストで実現することができる画像形成装置を提供することを目的とする。

上記目的を達成するため本発明の画像形成装置は、感光体と、前記感光体を露光するための光ビームを出射する光源と、前記光ビームが前記感光体上を走査するように前記光源から出射された前記光ビームを偏向する偏向手段と、入力画像データに基づいて、前記光源から前記光ビームを出射させるための１画素を予め設定された整数値で分割した補助画素に対応する補助画素データを複数含む補助画素データ列を生成するデータ生成手段と、前記光ビームによって走査されることによって前記感光体上に形成される静電潜像をトナーを用いて現像する現像手段と、前記補助画素データ列に対して前記補助画素を挿入、または前記補助画素データ列から前記補助画素を削除するデータ処理手段であって、前記光ビームが前記感光体を走査する走査方向におけるトナー像幅を補正するために前記データ生成手段によって生成された前記補助画素データ列への前記補助画素データの挿入数または前記補助画素データ列からの補助画素データの削除数を設定し、かつ前記トナー像幅の補正を実行するか否かに拘わらず前記データ生成手段によって生成された前記補助画素データ列へ前記補助画素データを挿入するとともに前記データ生成手段によって生成された前記補助画素データ列から挿入する当該補助画素データと同数の前記補助画素データを削除するデータ処理手段と、前記データ処理手段によって処理された前記画素データ列に基づいて駆動信号を生成する信号生成手段と、前記信号生成手段によって生成される前記駆動信号によって前記光源から前記光ビームを出射させる駆動手段と、を備えることを特徴とする。

本発明によれば、画像クロックに起因する放射ノイズの低減を低コストで実現することが可能になる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

〈画像形成装置の全体構成及び基本的な動作〉
図１は、本発明の実施の形態に係る画像形成装置の全体構成を示す断面図である。

図１において、原稿給紙装置１の上に積載された原稿は、１枚ずつ順次原稿台ガラス２面上に搬送される。原稿が搬送されると、ランプであるスキャナ３が点灯しながらスキャナユニット４が移動して原稿を照射する。原稿の反射光はミラー５，６，７を介してレンズ８を通過し、その後イメージセンサ部９に入力される。イメージセンサ部９に入力された画像信号は、一旦図示しない画像メモリに記憶され、再び読み出された後、露光制御部１０に入力される。

露光制御部１０が有する半導体レーザから発生させる光ビーム（レーザ光）によって感光体１１上に作られた潜像は、次いで、現像器１３によって現像される。前記潜像とタイミングを合わせて転写部材積載部１４、或いは１５より転写部材が搬送され、転写部１６において、前記現像されたトナー像が転写部材上に転写される。転写されたトナー像は定着部１７にて転写部材に定着された後、排紙部１８より装置外部に排出される。

転写後の感光体１１の表面をクリーナ２５で清掃し、クリーナ２５で清掃された感光体１１の表面を補助帯電器２６で除電する。そして、１次帯電器２８で感光体１１の表面を帯電し、この工程を繰り返すことで複数枚の画像形成を行う。

また、コントローラ１００は、当該画像形成装置の動作全体を制御するものであり、ＣＰＵやメモリ、各種インターフェース回路等で構成されている。

〈露光制御部の構成〉
図２は、露光制御部１０の構成を示す模式図である。

図２において、２１はレーザユニットであり、２０は半導体レーザ（レーザ発光手段）である。半導体レーザ２０の内部にはレーザビームの一部を検出するＰＤセンサ（フォトダイオード）が設けられ、ＰＤセンサの検出信号を用いて半導体レーザの自動光量制御であるＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）制御を行う。

半導体レーザ２０から発したレーザ光はコリメータレンズ２５及び絞り２２によりほぼ平行光となり、所定のビーム径で回転多面鏡（ポリゴンミラー）２３に入射する。回転多面鏡２３は矢印の方向に等角速度の回転を行っており、この回転に伴って、入射した光ビームが連続的に角度を変える偏向ビームとなって反射される。偏向ビームとなった光ビームはｆ−θレンズ２４により集光作用を受ける。

一方、ｆ−θレンズ２４は同時に感光体１１上で走査の時間的な直線性を保証するような歪曲収差の補正を行うために、光ビームは、像担持体としての感光体１１上に図の矢印の方向に等速で走査される。

２６は回転多面鏡２３からの反射光を検出するビームディテクト（以下、ＢＤと呼ぶ）センサであり、ＢＤセンサ２６の検出信号は回転多面鏡２３の回転と感光体１１上での画像データの書き込みの同期をとるための同期信号として用いられる。

〈レーザ駆動回路の構成〉
次に、図２のレーザユニット２１内におけるレーザチップ２０を駆動するためのレーザ駆動回路２００について、図３を参照して説明する。

図３は、本実施の形態に係るレーザ駆動回路を示す回路図である。

本実施の形態におけるレーザ駆動回路２００は、図３に示すように、１つのレーザダイオード２０Ａと１つのＰＤセンサ２０Ｂから構成される半導体レーザ（レーザチップ）２０を備えている。そして、バイアス電流源３１とパルス電流源３２の２つの電流源をレーザダイオード２０Ａに適用することによって、レーザダイオード２０Ａの発光特性の改善を図っている。

また、レーザダイオード２０Ａの発光を安定化させるために、ＰＤセンサ２０Ｂからの出力信号を用いてバイアス電流源３１に帰還をかけ、バイアス電流量の自動制御を行っている。即ち、シーケンスコントローラ３７からのフル点灯信号により論理素子３０がＯＮ信号をスイッチ３９へ出力することにより、バイアス電流源３１とパルス電流源３２からの電流の和がレーザダイオード２０Ａへ流れる。その時のＰＤセンサ２０Ｂからの出力信号は、電流電圧変換器３４に入力され、次いで増幅器３５で増幅され、ＡＰＣ制御を行うＡＰＣ回路３６に入力され、次いでこのＡＰＣ回路３６からバイアス電流源３１に制御信号として供給される。

こうして一定光量に制御された光ビームを、画素変調部３８で変調されたデータでスイッチ３９をＯＦＦ／ＯＮ制御することで感光体１１上に画像を形成している。

〈画素変調部３８の構成及び動作〉
次に、図３に示した画素変調部３８の構成及び動作について、図４を参照して説明する。

図４は、図３中の画素変調部３８の内部構成を示すブロック図である。

図４において、４０はタイミング発生回路であり、レーザダイオード２０Ａの光ビームをＢＤセンサ２６で検出することにより生成されたＢＤ信号の出力に合わせて動作する。４１はＰＷＭ信号生成回路であり、４２はクロック発生回路である。この２つの回路はタイミング発生回路４０から出力される信号に合わせて動作する。ＰＷＭ信号生成回路４１は、シフトレジスタ４５から出力されるＰＷＭ点灯パターン信号を基に、レーザビームのオン／オフを制御するための発光パターン信号であるＰＷＭ信号を生成する。また、クロック発生回路４２は、メモリ４３や変換回路４４、シフトレジスタ４５にクロックを出力する。タイミング発生回路４０、ＰＷＭ信号生成回路４１、及びクロック発生回路４２は高周波クロックを基準に動作している。

４３はメモリであり、コントローラ１００の有する画像処理回路よりＤＡＴＡとしての濃度データを受信し、クロック発生回路４２から出力されるクロックに同期して１画素ずつ出力する。４４は変換回路であり、メモリ４３から受信した１画素分の濃度信号をＰＷＭ信号生成回路４１で出力されるＰＷＭ信号の元になる１画素分のＰＷＭ点灯パターン信号に変換する。４５はシフトレジスタであり、変換回路４４より出力された１画素分のＰＷＭ点灯パターン信号が順次書き込まれ、このデータをシフトさせる。

次に、詳細な動作を説明する。

図５は、タイミング発生回路４０、ＰＷＭ信号生成回路４１、及びクロック発生回路４２の入出力タイミングを示すタイミングチャートである。

図５中の高周波クロックとは、１画素の分解能によって変化する。この図５の例では、１画素を１６分割する構成になっているため、１画素の１／１６倍の周期のクロックである。

ＢＤ信号の立ち下がりを検出し、所定タイミングでタイミング信号（０〜１５）が動作を始める。タイミング信号はまずタイミング信号（０）が高周波クロック１区間Ｈｉｇｈとなり、高周波クロックに同期して順次タイミング信号（１），タイミング信号（２）・・・とＨｉｇｈになる。タイミング信号（１５）がＨｉｇｈになったら、次はタイミング信号（０）がＨｉｇｈになる。ＢＤ信号が入力されたタイミングでこのタイミング信号が出力され、次のＢＤ信号が入力されるまで同じタイミングを繰り返し出力する。

ＰＷＭ信号生成回路４１では、このタイミング信号（０〜１５）とシフトレジスタ４５から出力されたＰＷＭ点灯パターン信号に応じてＰＷＭ信号を出力する。ここでは、タイミング信号（４）とタイミング信号（１１）の間Ｈｉｇｈになるような１画素分のＰＷＭ点灯パターン信号を受け、その区間ＨｉｇｈになるようなＰＷＭ信号生成回路４１の出力として１画素分のＰＷＭ信号を出力する。

クロック発生回路４２では、前記したタイミング信号（０〜１５）に応じて、１画素分のクロック（以降、画像クロックと呼ぶ）を出力する。ここでは、タイミング信号（０）で立ち上がり、タイミング信号（８）で立ち下がる画像クロックを生成する。

変換回路４４は、メモリ４３から出力された４ビットの濃度信号を１６ビットのＰＷＭ点灯パターン信号に変換し、シフトレジスタ４５に出力する。シフトレジスタ４５は、少なくとも２画素分のＰＷＭ点灯パターン信号を蓄積できるだけの容量となっている。シフトレジスタ４５はクロック発生回路４２から出力されるクロック信号に同期して、１画素分（＝１６ビット）シフトする。もっとも古いデータ１６ビットをＰＷＭ点灯パターン信号としてＰＷＭ信号生成回路４１に出力する。

〈画素片挿入／削除の手法〉
次に、シフトレジスタ４５において画素片（補助画素）を挿入／削除する手法について、図６及び図７を参照して、説明する。図６（ａ）〜（ｄ）及び図７（ｅ）〜（ｈ）は、シフトレジスタ４５において画素片を挿入／削除する手法を説明する説明図である。

画素片は、不図示の不揮発性メモリに予め記憶された各画像形成装置に固有の情報に基づいて、変換回路４４で生成され、シフトレジスタ４５へ供給される。変換回路４４に限らず適宜の箇所で生成しても良い。なお、説明の便宜上、４つの補助画素から１画素を構成している場合で説明する。四角の中の記号はデータを示す。Ｄ１（３）なら、１画素目の最上位ビット、Ｄ３（０）は３画素目の最下位ビットである。また四角の横の数字はシフトレジスタ内部のアドレスを示す。

図６（ａ）は、画素片が挿入されていない場合であり、５〜８に格納されていたデータＤ１（３〜０）が１〜４にシフトし、新たに変換回路４４から出力されたデータＤ２が５〜８に格納されたところを示している。

尚、５〜８には、変換回路４４から出力される４ビットのＰＷＭ点灯パターン信号が格納されるところである（４ビット単位で格納）。次に、１〜４のデータＤ１（３〜０）はＰＷＭ信号生成回路４１に出力される（４ビット単位で出力）。出力した後、シフトレジスタの５〜８に格納されているデータが１〜４にシフトし新たに変換回路４４から出力されたデータが５〜８に格納される（このとき、９〜１２は空である）。この動作を繰り返す。

図６（ｂ）は、図６（ａ）の状態から（今までに画素片の挿入がなく）、かつデータが１〜４にシフトするタイミングで画素片が挿入される場合を示している。シフトレジスタの５〜８に格納されているデータＤ２が１〜４にシフトされる際に４番目に格納されるデータＤ２（０）と同じデータを５に格納し、続いて、６〜９に新たに変換回路４４から出力されたＤ３（３〜０）を格納したところを示す。この後、図６（ａ）で説明したのと同様、１〜４のデータＤ２（３〜０）がＰＷＭ信号生成回路４１へ出力した後（４ビット単位で出力）、シフトレジスタの５〜９に格納されているデータが１〜５にシフトする。これによって、新たに変換回路４４から出力されたデータが６〜９に格納される（このとき、１０〜１２は空である）（図６（ｃ）の状態となる）。図６（ｃ）は、今までの画素片挿入数が１で、画素片挿入がない場合を示している。

図６（ｂ）の状態から（画素片がすでに１つ挿入されており）、４ビット単位で出力と格納を行った状態を示す。ここから新たなデータＤ４（３〜０）がレジスタ４５の６〜９に格納され、複製され挿入されたＤ２（０）とＤ３（３〜１）をＰＷＭ信号生成回路４１に出力する。その後、同様にシフトレジスタ４５のアドレス上位に４ビット分シフトする。

図６（ｄ）は、画素片挿入数が１で、今回画素片挿入する場合である。シフトレジスタ４５の５番目に格納されているデータＤ４（０）と同じデータを６に格納し、新たなデータＤ５（３〜０）を７〜１０に格納する。Ｄ３（０）、Ｄ４（３〜１）を出力した後、他と同様にシフトレジスタ４５のアドレス上位に４ビット分シフトする。

図７（ｅ）〜（ｈ）の場合も同様に画素片を挿入するにしたがって、変換回路４４から出力されるＰＷＭ点灯パターン信号を入力する場所をずらして入力される。

図７（ｈ）は、４ビット単位で出力と格納を行うので、画素片を４つ挿入した状態を示す。

図７（ｈ）の次に画素片挿入を行うとシフトレジスタ４５が溢れてしまう。つまり図７（ｈ）の状態になったら、次はメモリ４３の出力を１回休み（シフトレジスタ４５から１〜４の４ビットの出力のみを行い、５〜１２のデータを１〜８にシフト）、図６（ａ）の状態に戻りそこから順に同じ動作を繰り返す。ここでは、３画素分のシフトレジスタとして説明したため、溢れないようにメモリからの出力を制限する説明を行ったが、画素片の挿入数に応じて長いシフトレジスタを使用しても良い。

また、ここでは挿入する箇所の前のデータと同じものを挿入したが、挿入箇所の後のデータと同じのもにしても良いし、固定値を画素片として挿入しても、挿入数を複数にしても良い。またこの場合と逆で、画素片を取り除く（削除する）構成にしてもかまわない。更に、ここでは、変換回路４４から入力する１画素分のＰＷＭ点灯パターン信号の前に画素片を挿入しているが、１画素分のＰＷＭ点灯パターン信号の後に挿入しても良く、画素片を取り除く構成にすることもできる。

〈ノイズ低減を実現するための画素片挿入／削除の実施例〉
以下に、画像クロックに起因する放射ノイズを低減させることを目的として実行される画素片挿入／削除の実施例について説明する。

上述したように、変換回路４４からシフトレジスタ４５に１画素分のＰＷＭ点灯パターン信号を格納する際に、所要の画素片を挿入または削除して格納するようにし、擬似的に１画素の長さを変化させる。かかる本実施例の画素片挿入／削除は、画像クロックに起因する放射ノイズを低減させることを目的とし、システムコントローラ１００内のＣＰＵが、該目的の画素片挿入／削除処理を実現するための制御プログラムを実行して、実現されるものである。この制御プログラムは、コントローラ１００内のメモリに格納されている。

以下、本実施例の画素片挿入／削除処理について、図８、図９、及び図１０を参照して詳述する。

図８は、画素片の大きさを比較的大きく構成して、ノイズ低減のために画素片挿入／削除を施した画像データの状態を示すデータ模式図である。図９は、画素片の大きさを小さく構成して、ノイズ低減のために画素片挿入／削除を施した画像データの状態を示すデータ模式図である。

前述したように、タイミング発生回路４０にＢＤ信号が入力されたタイミングを基準として、シフトレジスタ４５は、画像データにおける画像領域のタイミングでＰＷＭ点灯パターン信号をＰＷＭ信号生成回路４１へ出力する。そして、ＰＷＭ信号生成回路４１から出力されるＰＷＭ信号に基づいて、レーザダイオード２０Ａの発光制御を行うことで、レーザビームを感光体１１に走査し潜像を形成する。

図８の例では、画素片の大きさを１画素の１／１６画素の大きさで構成し、シフトレジスタ４５から出力されるＰＷＭ点灯パターン信号の画素データの配列状態を示している。図８中のＧ０が正規の１画素データである。また、Ｇ１が［１＋１／１６］画素、即ち画素片を挿入した場合の１画素データであり、Ｇ２が［１−１／１６］画素、即ち画素片を削除した場合の１画素データを示している。

（Ａ）走査の倍率を変えない場合
走査の倍率を変えない場合は、画素片挿入量と画素片削除量を等しくすることで、主走査方向の全体倍率を変えることなくノイズ低減の効果を得ることができる。本実施例では、この場合の画素片挿入量と削除量を主走査方向の１ライン（画像領域）に対し１０００画素片ずつ行っている。さらに、ある所定数の画素で構成されるブロック間で挿入量と削除量を等しくすると、ブロック間の倍率差をなくすことができるので、ドット位置ズレを抑える上で効果的である。本実施例では、画像領域を２０００画素ずつ４ブロックに分けている。各ブロック間の挿入、削除量はともに２５０画素片ずつである。

図８の例のように、画素片の大きさが比較的大きい場合には、ライン毎に、画素片の挿入または削除を行う主走査方向の位置（間隔）をランダムに変える。これは、同じ主走査位置に画素片の挿入または削除のデータが続く場合、その位置の縦線だけ正規の太さより太くなったり、または細くなったりするためである。

図９の例では、画素片の大きさを１画素の１６／１０２４画素の大きさで構成し、シフトレジスタ４５から出力されるＰＷＭ点灯パターン信号の画素データの配列状態を示している。図９中のＧ１０が正規の１画素データである。また、Ｇ１１が［１＋１６／１０２４］画素、即ち画素片を挿入した場合の１画素データであり、Ｇ１２が［１−１６／１０２４］画素、即ち画素片を削除した場合の１画素データを示している。

このように、１つ１つの画素片の大きさを小さくすることができる場合、図８の例の場合とは逆に、例えば図９に示すように、毎ライン同じ主走査位置で画素片の挿入／削除を行う。なぜなら、この方式により、擬似輪が発生しにくくなり、感光体１１の理想的な位置にドットを形成することができるからである。

また、１画素片ずつ挿入／削除を行うのではなく、複数画素片ずつ所定の割合まで挿入／削除を行った方が望ましい。なぜなら、この方式により、光ビームのオン／オフを制御するための発光パターン信号であるＰＷＭ信号の周波数はより一層広がりをもつことになるので、放射ノイズのピークレベルを低減させることができ、よりノイズ低減に効果的になるからである。

また、ハーフトーン画像を出力した場合、この位置に擬似輪が発生して画像に影響を与えるため、意図的に画素片の挿入／削除の位置を変える。また、画素片の挿入／削除の、主走査方向の位置を変えた場合でも、また画素片の挿入／削除の位置を規則性をもって配列させた場合でも、擬似輪が発生し易くなる。そのため、画素片の挿入／削除の間隔は走査ライン毎にランダムにする。

また、画素片の挿入または削除のどちらかが連続した場合、ドット形成位置が理想的な位置から離れていくことになるため、画素片の挿入と削除は、主走査方向に対して交互に行う方が望ましい。

また、画素変調部３８とレーザ駆動回路２００は別の基板に搭載されていることが多い。そのため、画素変調部３８からレーザ駆動回路２００へ、発光パターン信号であるＰＷＭ信号を送る電線から放射ノイズが発生するケースが多い。感光体の表面においてレーザビームで露光したエリアにトナーを載せる方式（ＩＡＥ方式）の画像形成装置の場合は、ＰＷＭ信号の周波数が高くなるのは、レーザビームの発光時であることが多い。そこで、このような方式では、レーザビームを発光させる画素データに対して画素片の挿入／削除を行うことにより、ノイズ低減の効果を高めることができる。

逆に、レーザビームで露光していないエリアにトナーを載せる方式（ＢＡＥ方式）の画像形成装置の場合は、ＰＷＭ信号の周波数が高くなるのは、レーザビームの消灯時であることが多い。そこで、このような方式では、レーザビームを消灯させる画素データに対して画素片の挿入／削除を行うことにより、ノイズ低減の効果を高めることができる。

（Ｂ）走査の倍率を変える場合
また、図８の例において、走査の全体倍率を例えば１％大きくする場合は、
８０００×０．０１×１６＝１２８０
より、１主走査内に１２８０画素片を挿入する。

倍率を変えるために画素片挿入量と画素片削除量を等しくすることはできないが、画素片挿入量と画素片削除量を変えて、画素片挿入と画素片削除の両方を行うことで、主走査方向の全体倍率を変えながらノイズ低減の効果を得ることができる。

ここでは、画素片の全体挿入量が２２８０画素片、全体削除量が１０００画素片、各ブロック１〜４における画素片の挿入量が５７０画素片、削除量が２５０画素片となる。

逆に、走査の全体倍率を小さくする場合には、画素片の削除量の数を多くする。

これにより、ノイズ低減をしつつ走査の全体倍率を変えることができる。

（Ｃ）走査の倍率が部分的に異なるような場合
ｆ−θレンズの特性バラツキなどにより、部分的に走査の倍率が異なるような場合は、前記のブロック１〜４間での画素片の挿入量と削除量の割合を変える。例えば、全体倍率を変えずに、ブロック１だけ１％大きくする場合、次のような式になる。

・ブロック１
８０００×１０１／４０１＝２０１４．９６２６→２０１５画素
・ブロック２，３，４
８０００×１００／４０１＝１９９５．０１２４→１９９５画素
これにより、ブロック１に対して、［１５×１６＝２４０］画素片を挿入し、ブロック２，３，４からそれぞれ［５×１６＝８０］画素片を削除する。

このように、ブロック毎に画素片の挿入と削除の割合を変えることで、ノイズ低減をしつつ部分倍率を変えることができる。

（Ｄ）カラー画像形成装置に適用した場合
次に、本発明をカラー画像形成装置に適用した例について説明する。

図１０（ａ），（ｂ）は、図８の例をカラー画像形成装置に適用し、ノイズ低減のために画素片挿入／削除を施した画像データの状態を示すデータ模式図である。同図（ａ）は、Ｙ（イエロー）ステーションの画像データの状態を示し、同図（ｂ）は、Ｍ（マゼンタ）ステーションの画像データの状態を示している。

このカラー画像形成装置は、多色トナーを重ねることでカラー画像を印刷する画像形成装置である。画像データは、複数の色にそれぞれ対応した画像データであって、感光体１１（像担持体）は、複数の色毎に潜像を形成するようになっている。

このようなカラー画像形成装置において、ノイズ低減のために画素片挿入／削除を施す場合は、色ズレを防ぐために、各色毎の画像データにおける同じ位置で画素片の挿入／削除を行う。

本例では、Ｙ（イエロー）ステーションとＭ（マゼンタ）ステーションしか図示していないが、実際にはＣ（シアン）ステーションとＢｋ（ブラック）ステーションについても同じ位置で、画素片の挿入／削除を行う。

〈本実施の形態に係る利点〉
本実施の形態によれば、変換回路４４（補助画素生成手段）は、画像データの１画素を予め設定された整数値で分割（例えば１６分割）して画素片（補助画素）を生成する。コントローラ１００は、ＰＷＭ信号生成回路４１から出力される発光パターン信号であるＰＷＭ信号の周期を変更することを意図して、シフトレジスタ４５を用い、１画素に対して画素片の追加もしくは削除を所定の走査期間において部分的に行う。そして、ＰＷＭ信号生成回路４１は、１画素に対して画素片を追加もしくは削除した画素データに基づいて、レーザの発光パターン信号であるＰＷＭ信号を生成する。例えば、発光パターン信号がオンデータまたはオフデータのときに補助画素の追加と削除を行う。

これにより、ＰＷＭ信号生成回路４１（発光パターン生成手段）から出力されるＰＷＭ信号の周波数は、一定周波数の画像クロックに同期するものとはならないため、画像クロックに起因する放射ノイズのピーク値を下げることが可能となる。その際に倍率を変えない場合や倍率を変える場合であっても、画素片挿入量と画素片削除量を調整しながら画素片挿入と画素片削除の両方を行うことで更なるノイズ低減の効果を得ることができる。したがって、高精度の高価な周波数変調装置を使用したり、電線にシールドケーブルを用いたりするなどの対策が不要となり、コストダウンを図ることができる。

なお、本発明の目的は、以下の処理を実行することによっても達成される。即ち、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出す処理である。

この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、次のものを用いることができる。例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等である。または、プログラムコードをネットワークを介してダウンロードしても良い。

また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現される場合も本発明に含まれる。加えて、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。

更に、前述した実施形態の機能が以下の処理によって実現される場合も本発明に含まれる。即ち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行う場合である。

実施の形態に係る画像形成装置の全体構成を示す断面図である。 露光制御部の構成を示す模式図である。 実施の形態に係るレーザ駆動回路を示す回路図である。 図３中の画素変調部の内部構成を示すブロック図である。 入出力タイミングを示すタイミングチャートである。 シフトレジスタにおいて画素片を挿入／削除する手法を説明する説明図である。 シフトレジスタにおいて画素片を挿入／削除する手法を説明する説明図である。 画素片の大きさを比較的大きく構成して、ノイズ低減のために画素片挿入／削除を施した画像データの状態を示すデータ模式図である。 画素片の大きさを小さく構成して、ノイズ低減のために画素片挿入／削除を施した画像データの状態を示すデータ模式図である。 図８の例をカラー画像形成装置に適用し、ノイズ低減のために画素片挿入／削除を施した画像データの状態を示すデータ模式図である。

符号の説明

４０ 画素変調部
４１ ＰＷＭ信号生成回路
４２ クロック発生回路
４３ メモリ
４４ 変換回路
４６ シフトレジスタ
１００ コントローラ
２００ レーザ駆動回路

Claims (6)

1. 感光体と、
   前記感光体を露光するための光ビームを出射する光源と、
   前記光ビームが前記感光体上を走査するように前記光源から出射された前記光ビームを偏向する偏向手段と、
   入力画像データに基づいて、前記光源から前記光ビームを出射させるための１画素を予め設定された整数値で分割した補助画素に対応する補助画素データを複数含む補助画素データ列を生成するデータ生成手段と、
   前記光ビームによって走査されることによって前記感光体上に形成される静電潜像をトナーを用いて現像する現像手段と、
   前記補助画素データ列に対して前記補助画素を挿入、または前記補助画素データ列から前記補助画素を削除するデータ処理手段であって、前記光ビームが前記感光体を走査する走査方向におけるトナー像幅を補正するために前記データ生成手段によって生成された前記補助画素データ列への前記補助画素データの挿入数または前記補助画素データ列からの補助画素データの削除数を設定し、かつ前記トナー像幅の補正を実行するか否かに拘わらず前記データ生成手段によって生成された前記補助画素データ列へ前記補助画素データを挿入するとともに前記データ生成手段によって生成された前記補助画素データ列から挿入する当該補助画素データと同数の前記補助画素データを削除するデータ処理手段と、
   前記データ処理手段によって処理された前記画素データ列に基づいて駆動信号を生成する信号生成手段と、
   前記信号生成手段によって生成される前記駆動信号によって前記光源から前記光ビームを出射させる駆動手段と、を備えることを特徴とする画像形成装置。
2. 前記データ処理手段は、前記トナー像幅の補正を実行するか否かに拘わらず行う前記補助画素データ列に対する前記補助画素データの挿入及び削除を交互に行うことを特徴とする請求項１に記載の画像形成装置。
3. 前記トナー像幅の補正を実行するか否かに拘わらず行う前記補助画素データの挿入と削除は、走査ライン毎に異なる位置で行うことを特徴とする請求項１または２に記載の画像形成装置。
4. 前記トナー像幅の補正を実行するか否かに拘わらず行う前記補助画素データの挿入と削除は、走査ライン毎に同じ位置で行うことを特徴とする請求項１または２に記載の画像形成装置。
5. 前記駆動信号がオンデータのときに前記補助画素データの挿入数と削除数との設定を行うことを特徴とする請求項１乃至５のいずれか１項に記載の画像形成装置。
6. 前記駆動信号がオフデータのときに前記補助画素データの挿入数と削除数との設定を行うことを特徴とする請求項１乃至５のいずれか１項に記載の画像形成装置。

Images