JP5927877B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP5927877B2
JP5927877B2 JP2011267227A JP2011267227A JP5927877B2 JP 5927877 B2 JP5927877 B2 JP 5927877B2 JP 2011267227 A JP2011267227 A JP 2011267227A JP 2011267227 A JP2011267227 A JP 2011267227A JP 5927877 B2 JP5927877 B2 JP 5927877B2
Authority
JP
Japan
Prior art keywords
voltage
detection
output voltage
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011267227A
Other languages
English (en)
Other versions
JP2013121214A (ja
Inventor
賢彦 櫻井
賢彦 櫻井
西川 幸廣
幸廣 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011267227A priority Critical patent/JP5927877B2/ja
Priority to US13/675,785 priority patent/US8885365B2/en
Priority to CN201210457642.5A priority patent/CN103151933B/zh
Publication of JP2013121214A publication Critical patent/JP2013121214A/ja
Application granted granted Critical
Publication of JP5927877B2 publication Critical patent/JP5927877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、フライバック型のスイッチング電源装置であって、トランスの3次巻線に発生する電圧を検出し、この検出電圧に基づいてトランスの2次巻線の出力電圧が所定の値になるように制御するスイッチング電源装置に関する。
従来、充電器用の電源装置やノート型のパーソナルコンピュータのACアダプタの電源装置として、負荷への供給電圧が一定になるように制御するスイッチング電源装置が使用されている。
この種のスイッチング電源装置として、例えば、特許文献1に記載のものが知られている。
このスイッチング電源装置は、図5に示すように、トランス2と、スイッチング用のMOSトランジスタTRと、出力電圧生成部4と、フィードバック信号生成部6と、スイッチング制御部8と、を備えている。
トランス2は、1次巻線2−1、2次巻線2−2、および3次巻線2−3を有している。トランス2の1次巻線2−1の一端には直流電圧が印加され、その1次巻線2−1の他端はMOSトランジスタTRのドレインに接続されている。MOSトランジスタTRのソースは、抵抗RSを介して接地されている。出力電圧生成部4は、ダイオードD1とコンデンサC1からなり、トランス2の2次巻線2−2に発生する電圧を整流、平滑化して出力電圧Voを出力する。
フィードバック信号生成部6は、MOSトランジスタTRのゲートに入力されるゲート信号Vgとトランス2の3次巻線2−3に発生する3次巻線電圧Vtに基づいて、フィードバック信号Vfbを生成する。スイッチング制御部8は、抵抗RSの両端の電圧Vrsと、フィードバック信号生成部6からのフィードバック信号Vfbに基づいて、MOSトランジスタTRのゲートに入力するゲート信号Vgを生成する。
次に、このような構成のスイッチング電源装置の動作について、図5〜図7を参照して説明する。
スイッチング制御部8は、MOSトランジスタTRのゲートに対して、図6(A)で示すようなゲート信号Vgを出力する。このゲート信号Vgにより、MOSトランジスタTRは、トランス2の1次巻線2−1に入力される直流電圧をスイッチングする。すなわち、直流電圧から接地電位に到る経路の接続(オン)と遮断(オフ)を行う。このため、時刻t1〜t2の期間ではMOSトランジスタTRがオンし、トランス2の1次巻線2−1に図6(B)に示すような1次電流Ipが流れる。
時刻t2になると、MOSトランジスタTRがオフし、トランス2の2次巻線2−2側に、図6(C)に示すように2次電流Isが流れ始める。これに伴って、図6(D)に示すように、トランス2の3次巻線2−3の3次巻線電圧Vtが急激に増加し、その後、3次巻線電圧Vtは時刻t3にかけて単調に減少していく。
ここで、時刻t2〜t3の期間では、2次電流IsがダイオードD1に流れるため、2次巻線2−2の電圧Vs、出力電圧Vo、およびダイオードD1の順方向電圧Vfの関係は、Vs=Vo+Vfとなる。
この期間における3次巻線電圧Vtは、2次巻線2−2の電圧Vsに比例するものであるが、ダイオードD1の順方向電圧VfがダイオードD1に流れる電流によって変化するので、3次巻線電圧Vtにより出力電圧Voを推定する場合、ダイオードD1に流れる電流によって出力電圧Voの推定に誤差が生じることになる。したがって、ダイオードD1に流れる電流が極力ゼロに近いときの3次巻線電圧Vtを検出する必要がある。ダイオードD1に流れる電流がゼロのときのダイオードD1の順方向電圧は定数となる。
時刻t3になると、図6(C)に示すように2次電流Isはゼロになるが、図6(D)に示すように、3次巻線電圧VtはMOSトランジスタTRの寄生容量やトランス2の励磁インダクタンスなどによって振動するようになる。 これらの動作に並行し、フィードバック信号生成部6は、MOSトランジスタTRのゲート信号Vgとトランス2の3次巻線電圧Vtに基づいて、以下のような手順によりフィードバック信号Vfbを生成する。
すなわち、時刻t2において、図6(A)に示すようにゲート信号Vgが立下がると、フィードバック信号生成部6は、3次巻線電圧Vtの検出期間T1を開始する。
この検出期間T1が開始されると、フィードバック信号生成部6は、図7(B)(C)に示すように、異なるタイミングで交互に発生する2つのサンプリングパルスPA、PBを使用し、3次巻線電圧Vtのサンプルホールド動作を交互に行う。
その後、フィードバック信号生成部6は、時刻t4において、3次巻線電圧Vtがゼロクロスしたことを検出すると、3次巻線電圧Vtをサンプリングする検出期間T1を終了する。
この検出期間T1の終了時の時刻t4には、図7(B)のサンプリングパルスPAでサンプルホールドされた電圧と、図7(C)のサンプリングパルスPBでサンプルホールドされた電圧とが存在する。
そこで、フィードバック信号生成部6は、そのサンプルホールドしている2つの電圧のうち、検出期間の終了時の時刻t4に最も近いサンプリングパルスPBの前のサンプリングパルスPAでサンプルホールドされた電圧を選択し、この選択したフィードバック信号Vfbとして出力する。
米国特許7672146号公報
しかしながら、特許文献1に記載のスイッチング電源装置では時刻t3を経過するとトランス2の1次側で共振動作が開始されるため、図6(D)に示すように、3次巻線電圧Vtも振動を開始し、この振動の周波数(共振周波数)はMOSトランジスタTRの寄生容量やトランス2の励磁インダクタンスにより変化する。
また、MOSトランジスタTRの寄生容量は入力電圧の大きさに依存するので、入力電圧の大きさに検出期間T1の終了のタイミングが依存する。このため入力電圧の違いにより3次巻線電圧Vtの共振周波数が変化し、ゼロクロスのタイミングが入力電圧に違いにより変化する。したがって、入力電圧の違いによりフィードバック信号生成部6から出力されるフィードバック信号Vfbの検出精度に違いが生じ、出力電圧生成部4の出力電圧Voが変化する。
すなわち、3次巻線電圧Vtが振動を開始してしまうと、3次巻線電圧Vtが出力電圧Voとは無関係に変化してしまうので、出力電圧Voの値を正確に推定するためには、時刻t3にできるだけ近い時点での3次巻線電圧Vtを検出する必要があるが、入力電圧により測定時点と時刻t3との時間差が変化してしまうのである。これにより、出力電圧Voの推定値、すなわちフィードバック信号Vfbの検出精度に違いが生じてしまうのである。
さらに、図7に示すように、サンプリングパルスPA、PBの周波数が高い場合には、時刻t3〜t4の期間において複数(2回)のサンプルホールド動作が行われ、本来検出したい時刻t3の近傍での検出ができない。このため、サンプリングパルスPA、PBの周波数を高くできず、検出期間T1の長さとサンプリング周期TSの関係によっては、フィードバック信号生成部6が出力するフィードバック信号Vfbの値が出力電圧Voに比例しないという可能性がある。
ここで、フィードバック信号Vfbの値が出力電圧Voに比例するという表現については、厳密にいえばフィードバック信号Vfbが出力電圧Voの一次関数となるということであるので、「比例」という用語には「一次関数」という意味も含むものとする。以下、同様である。
そこで、本発明は、上記の課題に着目し、サンプリング周波数を高くでき、出力電圧の入力電圧に対する依存性を低減することができ、出力電圧の検出精度の向上および安定化を図るようにしたスイッチング電源装置を提供することを目的とする。
上記目的を達成するために、本発明は、以下のような構成からなる。
本発明は、1次巻線、2次巻線、および3次巻線を有するトランスと、前記1次巻線に接続される入力電圧およびスイッチング素子と、前記スイッチング素子のスイッチングにより前記2次巻線に発生する電圧を整流、平滑化して出力する出力電圧生成部と、前記3次巻線に発生する電圧に基づいて前記出力電圧生成部の出力電圧を示す出力電圧検出信号を生成する出力電圧検出部と、少なくとも前記出力電圧検出部が出力する出力電圧検出信号を基に、前記出力電圧生成部の出力電圧が予め定めた電圧になるように前記スイッチング素子のオンオフ動作を制御する制御部とを備え、前記出力電圧検出部は、前記3次巻線に発生する電圧を検出し、当該検出電圧を第1の基準値と比較し、当該検出電圧が前記第1の基準値以上のタイミングで前記検出期間の開始を決定し、前記検出電圧を微分した電圧を第2の基準値と比較し、当該微分値が負でその絶対値が前記第2の基準値以上となるタイミングで前記検出期間の終了を決定し、前記検出期間内において、第1のサンプリングパルスと第2のサンプリングパルスにより前記検出電圧をそれぞれサンプルホールドし、前記検出期間の終了時に、前記サンプルホールドされた2つの検出電圧のうち、一方の検出電圧を選択して出力する。
また、本発明では、前記出力電圧検出部は、前記第1のサンプリングパルスと前記第2のサンプリングパルスとを異なるタイミングで交互に発生する。
また、本発明では、前記出力電圧検出部は、前記サンプルホールドされた2つの検出電圧のうち、前記検出期間の終了時に最新ではない方の検出電圧を出力する。
さらに、本発明では、前記出力電圧検出部は、前記検出期間の終了後の一定期間は、前記検出電圧が前記第1の基準値以上であっても前記検出期間を開始しない。
このように本発明では、出力電圧検出部が、トランスの3次巻線に発生する電圧を検出し、この検出電圧を第1の基準値と比較し、この検出電圧を微分した電圧を第2の基準値と比較し、その2つの比較結果にしたがって検出期間の開始と終了を決定する。
さらに、出力電圧検出部は、検出期間内において、第1のサンプリングパルスと第2のサンプリングパルスにより上記の検出電圧をそれぞれサンプルホールドし、検出期間の終了時に、サンプルホールドされた2つの検出電圧のうち、一方の検出電圧を選択して出力する。
このため、本発明によれば、サンプリング周波数を高くでき、出力電圧の入力電圧に対する依存性を低減することかでき、出力電圧の検出精度の向上および安定化を図ることができる。
本発明のスイッチング電源装置の実施形態の構成の示す図である。 図1の出力電圧検出部の具体的な構成を示す回路図である。 実施形態の動作例を説明するために各部の波形例を示す波形図である。 実施形態の動作例を説明する他の波形図である。 従来装置の構成の概要を示す図である。 従来装置の動作を説明するために各部の波形例を示す波形図である。 従来装置の動作を説明する他の波形図である。
以下、本発明の実施の形態を図面に基づいて説明する。
(実施形態の構成)
図1は、本発明のスイッチング電源装置の実施形態の構成を示す図である。
この実施形態に係るスイッチング電源装置は、図1に示すように、入力電圧生成部20と、トランス30と、出力電圧生成部40と、MOSトランジスタ50と、出力電圧検出部60と、スイッチング制御部70と、電源部80とを備えている。
ここで、出力電圧検出部60、スイッチング制御部70、および電源部80は、同一の半導体基板上に形成されている。
入力電圧生成部20は、交流電圧ACを入力とし、この入力電圧を整流、平滑化して直流電圧を出力する。このため、入力電圧生成部20は、交流電圧ACを整流するダイオードブリッジ回路201と、整流電圧を平滑化するコンデンサC2とを備えている。
トランス30は、1次巻線30−1、2次巻線30−2、および3次巻線30−3を有している。トランス30の1次巻線30−1の一端には、入力電圧生成部20から出力される直流電圧が印加され、その1次巻線30−1の他端は、MOSトランジスタ50のドレインと接続される。
出力電圧生成部40は、トランス30の2次巻線30−2に発生する交流電圧を整流、平滑し、平滑化された電圧を出力電圧Voとして出力する。このため、出力電圧生成部40は、図1に示すように、整流用のダイオードD3と、平滑用のコンデンサC3と、ブリーダ抵抗R3とを備えている。なお、アプリケーションによっては、ブリーダ抵抗R3を省略してもよい。
MOSトランジスタ50は、トランス30の1次巻線30−1と直列に接続され、その1次巻線30−1の一端に印加される直流電圧をスイッチングするスイッチング素子として機能する。このため、MOSトランジスタ50のドレインが1次巻線30−1の一端に接続され、MOSトランジスタ50のソースが検出抵抗RDを介して接地されている。また、MOSトランジスタ50のゲートには、スイッチング制御部70から出力されるゲート信号Vgが入力され、これによりMOSトランジスタ50がオンオフ制御される。
出力電圧検出部60は、トランス30の3次巻線30−3の両端電圧を検出し、この検出電圧に基づいて出力電圧検出信号Vosを生成し、この生成した出力電圧検出信号Vosをスイッチング制御部70に入力する。ここで、トランス30の3次巻線30−3の両端電圧を検出するのは、この検出電圧がトランス30の2次巻線30−2側に接続される出力電圧生成部40の出力電圧Voに比例するからである。
スイッチング制御部70は、出力電圧検出部60の出力電圧検出信号Vosと、MOSトランジスタ50に流れる電流の電流値に比例する検出抵抗RDの両端電圧Vrdとに基づき、出力電圧生成部40の出力電圧Voが予め定めた電圧になるようにMOSトランジスタ50のオンオフ動作を制御するゲート信号Vgを生成する。この生成されたゲート信号Vgは、MOSトランジスタ50のゲートに供給される。
なお、MOSトランジスタ50に流れる電流の電流値に比例する検出抵抗RDの両端電圧Vrdを検出するのは、スイッチング電源装置が電流モードの場合である。スイッチング電源装置が電圧モードの場合あって、電圧Vrdを保護動作に使わない場合には、MOSトランジスタ50の電流値の検出は不要である。
電源部80は、トランス30の3次巻線30−3に発生する交流電圧を整流、平滑する。この平滑化された電圧は、スイッチング制御部70の電源電圧VDDとして、スイッチング制御部70に供給される。このため、電源部80は、整流用のダイオードD4と平滑用のコンデンサC4とを備えている。なお、コンデンサC4を上記半導体基板には設けず、外付けとしてもよい。この場合、端子数削減のため、ダイオードD4も外付けにする場合もある。
(出力電圧検出部の構成)
次に、図1に示す出力電圧検出部60の具体的な構成について、図2を参照して説明する。
出力電圧検出部60は、図2に示すように、電圧検出回路601と、バッファ回路(ボルテージフォロワ)602と、比較回路(コンパレータ)603と、単安定マルチバイブレータ604と、微分回路605と、比較回路606と、単安定マルチバイブレータ607と、インバータ608と、AND回路609とを備えている。
さらに、出力電圧検出部60は、図2に示すように、SRラッチ回路(SRフリップフロップ回路)610と、パルス発生器611、612と、AND回路613、614と、サンプルホールド回路615、616と、選択回路617と、サンプルホールド回路618とを備えている。
電圧検出回路601は、分圧抵抗R1、R2が直列に接続され、これによりトランス30の3次巻線30−3の3次巻線電圧Vtを分圧する。バッファ回路602の入力端子は、分圧抵抗R1、R2の共通接続部に接続されている。
比較回路603の非反転入力端子(+)は、バッファ回路602の出力端子と接続されている。比較回路603の反転入力端子(−)には、基準電圧Vref1が印加されている。比較回路603の出力端子は、単安定マルチバイブレータ604の一方の入力端子と接続されている。単安定マルチバイブレータ604の他方の入力端子は、接地されている。単安定マルチバイブレータ604のQ出力端子は、AND回路609の一方の入力端子に接続されている。
微分回路605は、電圧検出回路601の出力である分圧電圧Vdを入力し、この入力した分圧電圧Vdを微分し、この微分に応じた電圧を出力する。この微分回路605は、例えばオペアンプ、抵抗およびコンデンサから構成され、入力される分圧電圧Vdに関し、−K・d(Vd)/dtの出力電圧が得られるものである。ただし、Kは正の定数である。
微分回路605の出力端子は、比較回路606の非反転入力端子(+)と接続されている。比較回路606の反転入力端子(−)には、基準電圧Vref2が印加されている。比較回路606の出力端子は、単安定マルチバイブレータ607の一方の入力端子と接続されている。
単安定マルチバイブレータ607の他方の入力端子は、接地されている。単安定マルチバイブレータ607のQ出力端子は、インバータ608を介してAND回路609の他方の入力端子に接続されるとともに、SRラッチ回路610のリセット入力端子(R)に接続されている。AND回路609の出力端子は、SRラッチ回路610のセット入力端子(S)に接続されている。
SRラッチ回路610のQ出力端子は、AND回路613とAND回路614の一方のそれぞれの入力端子に接続されている。パルス発生器611はサンプリングパルスPAを発生し、パルス発生器612はサンプリングパルスPBを発生する。そして、パルス発生器611、612は、例えば図4(B)(C)に示すように、サンプリングパルスPAとサンプリングパルスPBを交互に異なるタイミングで発生する。
パルス発生器611の発生するサンプリングパルスPAは、AND回路613を介してサンプルホールド回路615に供給されるとともに、選択回路617に直接供給されるようになっている。パルス発生器612の発生するサンプリングパルスPBは、AND回路614を介してサンプルホールド回路616に供給されるとともに、選択回路617に直接供給されるようになっている。また、サンプルホールド回路615,616には、サンプルホールドすべき信号としてバッファ回路602の出力信号が入力されている。
サンプルホールド回路615は、後述のように、検出期間において、バッファ回路602の出力である電圧検出回路601の分圧電圧Vdを、パルス発生器611から出力されるサンプリングパスルPAによってサンプリングし、ホールドする。サンプルホールド回路616は、後述のように、検出期間内において、電圧検出回路601の分圧電圧Vdを、パルス発生器612から出力されるサンプリングパスルPBによってサンプリングし、ホールドする。
選択回路617は、検出期間の終了時に、サンプルホールド回路615、616でサンプルホールドされた2つの電圧のうち、予め定めてある一方の電圧を選択して出力する。この選択出力のときには、選択回路617の選択動作は、パルス発生器611、612から出力されるサンプリングパルスPA、PBを使用することにより行う。
サンプルホールド回路618は、選択回路617で選択された電圧を次の新たな電圧が選択されるまで保持するとともに、その選択された電圧を出力電圧検出信号Vosとしてスイッチング制御部70に出力する。
(実施形態の動作)
次に、このような構成からなる実施形態の動作例について、図1〜図4を参照して説明する。
スイッチング制御部70は、MOSトランジスタ50のゲートに対して、図3(A)で示すようなゲート信号Vgを制御信号として出力する。ここでは、ゲート信号VgがH(ハイ)レベルのときにMOSトランジスタ50がオンするものとする。このゲート信号Vgにより、MOSトランジスタ50は、トランス30の1次巻線30−1に入力される直流電圧をスイッチングする。このため、時刻t1〜t2の期間ではMOSトランジスタ50がオンし、トランス30の1次巻線30−1に図3(B)に示すような1次電流Ipが流れる。
時刻t2になると、MOSトランジスタ50がオフするが、トランス30の2次巻線30−2側に、図3(C)に示すような2次電流Isが流れ始める。これに伴って、トランス30の3次巻線30−3に発生する3次巻線電圧Vtは急激に増加するが、その後は単調に減少していく。ここで3次巻線電圧Vtが単調に減少するのは、上述のように、2次電流Isの減少に伴いダイオードD3の順方向電圧が減少するためである。
このため、トランス30の3次巻線電圧Vtを電圧検出回路601で分圧した分圧電圧Vdは、図3(D)に示すように、時刻t2において急激に増加するが、その後、分圧電圧Vdは時刻t4にかけて単調に減少していく。
時刻t4になると、図3(C)に示すように2次電流Isはゼロになり、MOSトランジスタ50の寄生容量やトランス30の励磁インダクタンスなどによってトランス30の1次側で共振動作を開始するため、3次巻線電圧Vtも振動するようになる。このため、トランス30の3次巻線電圧Vtを電圧検出回路601で分圧した分圧電圧Vdは、図3(D)に示すように、時刻t4において振動を開始するようになる。
これらの動作に並行し、図2に示す出力電圧検出部60は、トランス30の3次巻線電圧Vtに基づいて、以下のような動作により出力電圧検出信号Vosを生成する。
トランス30の3次巻線電圧Vtは電圧検出回路601で分圧され、この分圧電圧Vdはバッファ回路602を介して比較回路603とサンプルホールド回路615、616にそれぞれ印加される。また、その分圧電圧Vdは、微分回路605にも供給される。
比較回路603は、その分圧電圧Vdを基準電圧Vref1と比較し、分圧電圧Vdが基準電圧Vref1以上になると、比較回路603の出力信号はHレベル信号となる。このため、時刻t3において、分圧電圧Vdが基準電圧Vref1以上になると、比較回路603はHレベル信号を出力する。これにより、単安定マルチバイブレータ604の出力端子(Q)からHレベルのパルス信号が出力される。
このとき、インバータ608の出力はHレベルのため、その単安定マルチバイブレータ604の出力端子(Q)から出力されるHレベルのパルス信号はAND回路609を通過し、SRラッチ回路610のセット端子(S)に入力される。これにより、SRラッチ回路610の出力端子(Q)の出力信号はHレベルとなり、このHレベルの出力信号はAND回路613、614にそれぞれ供給される。
このため、時刻t3において検出期間(測定期間)T2が開始される。そして、この検出期間T2には、パルス発生器611、612が発生するサンプリングパルスPA、PBはAND回路613、614をそれぞれ通過し、サンプルホールド回路615、616に供給される。
したがって、検出期間T2には、サンプルホールド回路615はサンプリングパルスPAにより電圧検出回路601の分圧電圧Vdをサンプルホールドする。また、検出期間T2には、サンプルホールド回路616はサンプリングパルスPBにより電圧検出回路601の分圧電圧Vdをサンプルホールドする。
一方、微分回路605は、電圧検出回路601の分圧電圧Vdを微分し、この微分に応じた出力電圧を出力する。比較回路606は、微分回路605の出力電圧を基準電圧Vref2と比較し、比較結果に応じた信号を出力する。
上記のように時刻t4において、図4(A)に示すように、電圧検出回路601の分圧電圧Vdが振動を開始し、分圧電圧Vdが減少を開始すると、微分回路605の出力電圧は例えば図4(D)に示すように増加を開始する。なお、分圧電圧Vdの微分値自体は負であるが、前述のように微分回路605は微分値の正負を反転させるので、図4(D)に示す微分回路605の出力電圧は正値となっている。そして、時刻t5において、微分回路605の出力電圧が基準電圧Vref2以上になると、比較回路606の出力信号がHレベルに変化する。
比較回路606の出力信号がHレベルに変化すると、これにより単安定マルチバイブレータ607の出力端子(Q)からHレベルのパルス信号が出力され、このHレベルのパルス信号がSRラッチ回路610のリセット端子(R)に入力される。これにより、SRラッチ回路610の出力端子(Q)の出力信号はLレベルとなり、このLレベルの出力信号がAND回路613、614にそれぞれ供給される。このため、パルス発生器611、612が発生するサンプリングパルスPA、PBはAND回路613、614を通過できず、サンプルホールド回路615、616に供給されなくなる。
このため、時刻t5において検出期間T2が終了し、その後は、サンプルホールド回路615、616は電圧検出回路601の分圧電圧Vdのサンプルホールド動作を停止することになる。
選択回路617は、検出期間T2の終了時(時刻t5)において、サンプルホールド回路615、616で保持されている2つの電圧のうち、その時刻t5に近くない時刻に保持され、最新ではない方の保持電圧を出力する。
この例では、図4(B)に示すように、サンプリングパルスPAによりサンプルホールドされたサンプルホールド回路615のホールド電圧を選択する。選択回路617は、パルス発生器611、612から出力されるサンプリングパルスPA、PBを参照することによりこの選択出力を行う。すなわち、サンプリングパルスPA、PBのうち、時刻t5の直前に入力されたサンプリングパルスでない方によりサンプルホールドされた電圧を選択する。
サンプルホールド回路618は、その選択された電圧を次の新たな電圧が選択されるまで保持するとともに、その選択された電圧を出力電圧検出信号Vosとしてスイッチング制御部70に出力する。
スイッチング制御部70は、サンプルホールド回路618から出力される出力電圧検出信号Vosと、検出抵抗RDの両端電圧Vrd(MOSトランジスタ50に流れる電流に比例する)とに基づき、ゲート信号Vgを生成する。このゲート信号Vgは、出力電圧生成部40の出力電圧Voが予め定めた電圧になるように、MOSトランジスタ50のオンオフ動作を制御するためのものであり、MOSトランジスタ50のゲートに供給される。
ところで、上記のように時刻t5において、比較回路606の出力信号がHレベルに変化すると、これにより単安定マルチバイブレータ607の出力端子(Q)からHレベルのパルス信号が出力される。そして、そのHレベルのパルス信号はインバータ608でLレベルのパルス信号に反転され、AND回路609に供給されるので、Lレベルのパルス信号が継続している間は、単安定マルチバイブレータ604の出力信号はAND回路609をすることが通過できなくなる。
これにより、単安定マルチバイブレータ607からの出力パルスのパルス幅をある程度長くしておけば、SRラッチ回路610がリセットされた後に、電圧検出回路601の分圧電圧Vdの振動により誤ってSRラッチ回路610が再セットされることを防止でき、検出期間T2の終了後にサンプルホールド回路615、616が動作を行うことはない。
以上のように、この実施形態では、トランス30の3次巻線電圧Vtを分圧して分圧電圧Vdを得るようにし、この分圧電圧Vdが基準電圧Vref1以上のタイミングで検出期間を開始するようにした。また、その分圧電圧Vdを微分し、この微分して正負を反転させた電圧が基準電圧Vref2以上のタイミングで検出期間を終了すようにした。時刻t3を過ぎてから分圧電圧Vdが減少を開始し、その微分値の絶対値がある程度大きくなるまでの時間は、前述の特許文献1に示されているゼロクロスするまでの時間より大幅に短くすることができる。そのため、サンプリングパルスPA、PBの周波数を高くすることができる。
さらに、この実施形態では、その検出期間内において、サンプリングパルスPA、PBにより分圧電圧Vdをそれぞれサンプルホールドするようにした。また、検出期間の終了時に、サンプルホールドされた2つの検出電圧のうち、その終了時に近くない時刻に保持され、最新ではない方の保持電圧を出力するようにした。
このため、この実施形態では、図4(B)に示すように、サンプリングパルスPAによりサンプルホールドした電圧を選択できる。そして、この選択した電圧は、振動を開始する時刻t4直前のものであって、ダイオードD3に流れる電流による誤差を極力小さくした電圧のため、出力電圧Voを正確に反映させたものとなる。
したがって、この実施形態によれば、サンプリング周波数を高くでき、出力電圧の入力電圧に対する依存性を低減することかでき、出力電圧の検出精度の向上および安定化を図ることができる。
また、上述の実施の形態においては、分圧電圧Vdに対するサンプルホールド回路を2つとしたが、3つ以上としてもよい。その場合、パルス発生回路も同数用意して、それぞれ位相のずれたサンプルパルスを発生させるようにする。3つ以上のサンプルホールドデータについては以下のような使い方が考えられる。
第1の例は、分圧電圧Vdの時刻t4後の発振周期を決める定数に応じて、出力電圧検出信号Vosとして適用するサンプルホールドデータを切り換える(時刻t5より2つ前のサンプルデータか3つ前のサンプルデータかを切り換えるなど)場合である。第2の例は、3つ以上のサンプルデータにより時刻t4の値を推定(演算)する場合である。
20…入力電圧生成部、30…トランス、30−1…1次巻線、30−2…2次巻線、30−3…3次巻線、40…出力電圧生成部、50…MOSトランジスタ(スイッチング素子)、60…出力電圧検出部、70…スイッチング制御部、80…電源部、601…電圧検出回路、602…バッファ回路、603、606…比較回路(コンパレータ)、604、607…単安定マルチバイブレータ、605…微分回路、608…インバータ、609、613、614…AND回路、609、610…SRラッチ回路、611、612…パルス発生器、615、616、618…サンプルホールド回路、617…選択回路

Claims (7)

  1. 1次巻線、2次巻線、および3次巻線を有するトランスと、
    前記1次巻線に接続される入力電圧およびスイッチング素子と、
    前記スイッチング素子のスイッチングにより前記2次巻線に発生する電圧を整流、平滑化して出力する出力電圧生成部と、
    前記3次巻線に発生する電圧に基づいて前記出力電圧生成部の出力電圧を示す出力電圧検出信号を生成する出力電圧検出部と、
    少なくとも前記出力電圧検出部が出力する出力電圧検出信号を基に、前記出力電圧生成部の出力電圧が予め定めた電圧になるように前記スイッチング素子のオンオフ動作を制御する制御部とを備え、
    前記出力電圧検出部は、
    前記3次巻線に発生する電圧を検出し、当該検出電圧を第1の基準値と比較し、当該検出電圧が前記第1の基準値以上のタイミングで前記検出期間の開始を決定し、前記検出電圧を微分した電圧を第2の基準値と比較し、当該微分値が負でその絶対値が前記第2の基準値以上となるタイミングで前記検出期間の終了を決定し
    前記検出期間内において、第1のサンプリングパルスと第2のサンプリングパルスにより前記検出電圧をそれぞれサンプルホールドし、
    前記検出期間の終了時に、前記サンプルホールドされた2つの検出電圧のうち、一方の検出電圧を選択して出力することを特徴とするスイッチング電源装置。
  2. 前記出力電圧検出部は、
    前記検出期間の終了後の一定期間は、前記検出電圧が前記第1の基準値以上であっても前記検出期間を開始しないことを特徴とする請求項1に記載のスイッチング電源装置。
  3. 1次巻線、2次巻線、および3次巻線を有するトランスと、
    前記1次巻線に接続される入力電圧およびスイッチング素子と、
    前記スイッチング素子のスイッチングにより前記2次巻線に発生する電圧を整流、平滑化して出力する出力電圧生成部と、
    前記3次巻線に発生する電圧に基づいて前記出力電圧生成部の出力電圧を示す出力電圧検出信号を生成する出力電圧検出部と、
    少なくとも前記出力電圧検出部が出力する出力電圧検出信号を基に、前記出力電圧生成部の出力電圧が予め定めた電圧になるように前記スイッチング素子のオンオフ動作を制御する制御部とを備え、
    前記出力電圧検出部は、
    前記3次巻線に発生する電圧を検出し、当該検出電圧を第1の基準値と比較し、前記検出電圧を微分した電圧を第2の基準値と比較し、前記2つの比較結果にしたがって検出期間の開始と終了を決定し、
    前記検出期間内において、第1のサンプリングパルスと第2のサンプリングパルスにより前記検出電圧をそれぞれサンプルホールドし、
    前記検出期間の終了時に、前記サンプルホールドされた2つの検出電圧のうち、一方の検出電圧を選択して出力し、
    前記検出期間の終了後の一定期間は、前記検出電圧が前記第1の基準値以上であっても前記検出期間を開始しない
    ことを特徴とするスイッチング電源装置。
  4. 前記出力電圧検出部は、
    前記第1のサンプリングパルスと前記第2のサンプリングパルスとを異なるタイミングで交互に発生することを特徴とする請求項1乃至3の何れか1項に記載のスイッチング電源装置。
  5. 前記出力電圧検出部は、
    前記サンプルホールドされた2つの検出電圧のうち、前記検出期間の終了時に最新ではない方の検出電圧を出力することを特徴とする請求項1乃至4の何れか1項に記載のスイッチング電源装置。
  6. 前記出力電圧検出部は、
    前記3次巻線に発生する電圧を検出する電圧検出回路と、
    前記電圧検出回路の検出電圧を微分する微分回路と、
    前記電圧検出回路の検出電圧を前記第1の基準値と比較し、前記検出電圧が前記第1の基準値以上の場合に開始され、前記微分回路の出力電圧を前記第2の基準値と比較し、前記出力電圧が負でのその絶対値が前記第2の基準値以上の場合に終了する検出期間信号を生成して出力する検出期間信号生成部回路と、
    検出期間信号生成回路から検出期間信号が出力されている期間内に、第1のサンプリングパルスにより前記電圧検出回路の検出電圧を第1の検出電圧としてサンプルホールドする第1のサンプルホールド回路と、前記第2のサンプリングパルスにより前記電圧検出回路の検出電圧を第2の検出電圧としてサンプルホールドする第2のサンプルホールド回路と、
    前記サンプルホールドされた前記第1の検出電圧および前記第2の検出電圧のうちの一方を選択して出力する選択回路と、
    を備えることを特徴とする請求項1又は3に記載のスイッチング電源装置。
  7. 前記出力電圧検出部と前記制御部は、同一の半導体基板上に形成したことを特徴とする請求項1乃至請求項6のうちの何れか1項に記載のスイッチング電源装置。
JP2011267227A 2011-12-06 2011-12-06 スイッチング電源装置 Active JP5927877B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011267227A JP5927877B2 (ja) 2011-12-06 2011-12-06 スイッチング電源装置
US13/675,785 US8885365B2 (en) 2011-12-06 2012-11-13 Switching power supply device and method for control thereof
CN201210457642.5A CN103151933B (zh) 2011-12-06 2012-11-14 开关电源设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011267227A JP5927877B2 (ja) 2011-12-06 2011-12-06 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2013121214A JP2013121214A (ja) 2013-06-17
JP5927877B2 true JP5927877B2 (ja) 2016-06-01

Family

ID=48523895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011267227A Active JP5927877B2 (ja) 2011-12-06 2011-12-06 スイッチング電源装置

Country Status (3)

Country Link
US (1) US8885365B2 (ja)
JP (1) JP5927877B2 (ja)
CN (1) CN103151933B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5983172B2 (ja) * 2012-08-10 2016-08-31 富士電機株式会社 スイッチング電源装置及びスイッチング電源装置の制御回路
US9590511B2 (en) 2013-10-08 2017-03-07 Rohm Co., Ltd. Insulation type switching power source apparatus
JP6216202B2 (ja) * 2013-10-08 2017-10-18 ローム株式会社 絶縁型スイッチング電源装置
TWI587612B (zh) * 2015-03-10 2017-06-11 立錡科技股份有限公司 電源轉換器、其中的開關控制電路及電流感測電阻短路偵測方法
JP6561612B2 (ja) 2015-06-17 2019-08-21 富士電機株式会社 スイッチング電源の制御装置
JP7361675B2 (ja) * 2020-11-30 2023-10-16 三菱電機株式会社 半導体装置
US11909321B2 (en) * 2020-12-15 2024-02-20 Rohm Co., Ltd. Power supply controller and insulated switching power supply

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874841A (en) * 1997-07-28 1999-02-23 Philips Electronics North America Corporation Sample-and-hold circuit for a switched-mode power supply
JP3529740B2 (ja) * 2001-03-29 2004-05-24 シャープ株式会社 スイッチング電源装置
US7719860B2 (en) * 2003-07-15 2010-05-18 Sanken Electric Co., Ltd. Power supply and its controlling method
JP4210850B2 (ja) * 2004-03-12 2009-01-21 サンケン電気株式会社 スイッチング電源装置
CN101147315B (zh) * 2005-03-22 2011-07-13 冲电源株式会社 开关式电源电路
JP4388011B2 (ja) * 2005-12-13 2009-12-24 株式会社東芝 スイッチング電源装置
WO2007088577A1 (ja) * 2006-01-31 2007-08-09 Mitsumi Electric Co., Ltd. スイッチング電源装置および電源制御用半導体集積回路
KR101248605B1 (ko) * 2006-10-13 2013-03-28 페어차일드코리아반도체 주식회사 스위칭 모드 파워 서플라이 및 그 구동 방법
US7746050B2 (en) * 2007-04-06 2010-06-29 Power Integrations, Inc. Method and apparatus for controlling the maximum output power of a power converter
JP2011091925A (ja) * 2009-10-21 2011-05-06 Panasonic Corp スイッチング電源装置
JP2011166941A (ja) * 2010-02-09 2011-08-25 Panasonic Corp スイッチング電源装置

Also Published As

Publication number Publication date
CN103151933A (zh) 2013-06-12
JP2013121214A (ja) 2013-06-17
US20130141946A1 (en) 2013-06-06
CN103151933B (zh) 2016-08-03
US8885365B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
JP5927877B2 (ja) スイッチング電源装置
CN103312179B (zh) 电源设备及图像形成装置
JP6681886B2 (ja) 緩和リンギング極値におけるスイッチング要求を伴う出力側制御装置
US8130516B2 (en) Switching power supply control semiconductor integrated circuit sampling an auxiliary wiring voltage near a point at which a secondary rectifier diode current becomes zero
JP3705495B2 (ja) スイッチング電源回路の定電流出力制御方法と定電流出力制御装置
JP6439409B2 (ja) スイッチング電源装置
USRE44228E1 (en) Switching mode power supply and driving method
JP2004282962A (ja) スイッチング電源回路の定電圧出力制御方法と定電圧出力制御装置
JP2019193447A (ja) 電源制御用半導体装置およびスイッチング電源装置並びにその設計方法
KR20160108228A (ko) 니어 밸리 스위칭을 갖는 전원 공급장치
JP2007236058A (ja) スイッチング電源装置
JPH07264850A (ja) スイッチング電源
JP2011091925A (ja) スイッチング電源装置
JP2009100557A (ja) 電源装置及びこの電源装置のスイッチング方法
JP2015180127A5 (ja)
JP2011072160A (ja) 同期整流制御装置及び制御方法並びに絶縁型スイッチング電源
JP2007215253A (ja) スイッチング電源装置
JP2015122946A (ja) 同期整流器及びそれを制御する方法
JP6787505B2 (ja) スイッチング電源装置の制御方法および制御回路
JP5683241B2 (ja) スイッチング電源装置及び画像形成装置
JP2021103931A (ja) 共振電圧減衰検出回路およびスイッチング電源用半導体装置並びにスイッチング電源装置
US6580624B2 (en) Switching power circuit with a filter for controlling noise of a switching frequency and method of same
JP5983172B2 (ja) スイッチング電源装置及びスイッチング電源装置の制御回路
JP5386750B2 (ja) 電力変換回路制御装置
JP7289987B2 (ja) フラックスゲート電流変換器においてノイズを低減する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5927877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250