JP3032337B2 - 半導体集積回路装置の試験装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機や
磁器録画再生装置（ＶＴＲ）等の映像機器に用いられる
複合同期信号発生回路を内蔵した半導体集積回路装置の
試験装置に関するものである。

【０００２】近年、映像機器に用いられる水平、垂直の
各同期パルス、ブランキングパルス等を含んだ信号（以
下、複合同期信号という）を発生する回路が、集積回路
化されて使用されている。この複合同期信号発生回路の
機能を保証するための試験項目の一つとして、複合同期
信号に含まれる水平同期パルスの振幅測定がある。そし
て、図５に示すような被試験複合同期信号発生回路１、
サンプル／ホールド回路２、サンプリングパルス発生器
３、および直流電圧計６によって試験装置を構成してい
た。

【０００３】被試験複合同期信号発生回路１は、水晶発
振子２１、クロックパルス発生器２２、分周回路２３、
加算器２４等を内蔵している。なお、分周回路２３は、
複数の分周器２３−１、２３−２、……、２３−Ｎで構
成されており、クロックパルス発生器２２からの出力信
号をこれら分周器２３−１、２３−２、……、２３−Ｎ
に通してそれぞれの周波数、パルス幅の信号に変換させ
て、次段の加算器２４に印加することにより加算器出力
端子２５から複合同期信号が得られる。

【０００４】複合同期信号については水平同期パルスと
ブランキングパルスとを含むものである。このなかで水
平同期パルスの振幅を測定する方法について、次に説明
する。サンプリングパルス発生器３は、複合同期信号と
同期がとれ且つ水平同期パルスの測定ポイントに設定さ
れたサンプリングパルスを発生する。そして、加算器出
力端子２５から得られた複合同期信号をサンプル／ホー
ルド回路２に印加し、あわせてサンプリングパルス発生
器３からのサンプリングパルスをサンプリングパルス入
力端子４に印加することにより、サンプル／ホールド出
力端子５に水平同期パルスの波高値を保持（ホールド）
した直流電圧が取り出され、この電圧を直流電圧計６で
測定する。

【０００５】図６は、複合同期信号（水平同期パルスと
ブランキングパルスを含む）、サンプル／ホールド回路
２へ供給するサンプリングパルス、およびサンプル／ホ
ールド出力端子５の出力端子の動作波形を示すタイミン
グチャートである。図６に示す複合同期信号の測定点
（ａ点）、即ち水平同期パルスの波高部にタイミングを
合わせてサンプリングパルスを印加すると、サンプル／
ホールド回路２はサンプリングパルス印加時における加
算器出力端子２５の電圧を保持し、サンプリングパルス
に同期してａ点の電圧を保持した直流電圧Ｖｏをサンプ
ル／ホールド出力端子５から出力する。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
サンプル／ホールド回路を用いた方法では、図６に示す
複合同期信号において、水平同期パルス幅が非常に狭い
場合（たとえば１２５×１０^-9秒）である場合、サンプ
リングパルスの幅も同様に１２５×１０^-9秒よりさらに
狭くしなければならない。すなわち、応答速度がきわめ
て速いサンプル／ホールド回路が必要であり、一般的に
使用されるサンプル／ホールド素子を用いた回路では、
測定が不可能である。さらに、サンプル／ホールド回路
は、出力にオフセット電圧等が生じるため、測定精度向
上の妨げとなる。

【０００７】本発明は、上記課題を解決するものであ
り、簡単な回路構成で、かつ容易に試験できる複合同期
信号発生回路を内蔵した半導体集積回路装置の試験装置
を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路装置の試験装置は、外部接
続された発振子とともに発振動作してクロックパルスを
発生するクロックパルス発生回路と、前記クロックパル
スを分周して所定の周波数で所定幅のパルスを出力する
分周器を複数備えた分周回路と、前記分周回路における
前記分周器の各出力より得られたそれぞれのパルス信号
が順次印加される加算器とを内蔵した半導体集積回路装
置を試験する装置において、前記加算器より出力する複
合同期信号に含まれた水平同期パルスの前縁に応じてク
ロックパルス停止信号を発生させるクロックパルス停止
信号発生回路と、前記クロックパルス停止信号発生回路
の出力に応じて前記クロックパルス発生回路の発振動作
を停止させるスイッチ手段とを具備し、前記分周器に入
力されるクロックパルスを止めた状態で、前記加算器の
出力で前記複合同期信号の振幅を測定するようにしたも
のである。

【０００９】

【作用】本発明は、上記した構成により、クロックパル
ス発生器に含まれる発振子の動作をクロックパルス停止
信号を発生させてストップさせるため、被試験複合同期
信号発生回路から複合同期信号の振幅に相当した、直流
電圧計で測定可能な直流電圧が出力される。

【００１０】

【実施例】図１は本発明の一実施例における水平同期パ
ルスとブランキングパルスを含む複合同期信号の振幅を
測定するための試験装置のブロック図である。

【００１１】この試験装置は、被試験複合同期信号発生
回路１と、クロックパルス停止信号発生回路７、直流電
圧発生源８、直流電圧計、および高速スイッチング動作
の可能な半導体スイッチで構成されたリレー９等で構成
される。

【００１２】被試験複合同期信号発生回路１は、クロッ
クパルスを発生するクロックパルス発生器２２と、その
クロックパルスを分周する複数の分周器２３−１、２３
−２、……、２３−Ｎで構成される分周回路２３と、そ
れらの各出力が入力され、所定のパルス幅の信号に変換
して複合同期信号を出力する加算器２４とから構成さ
れ、リレー（スイッチ手段）９がオフの時、複合同期信
号を加算器出力端子２５から出力する。また、クロック
パルス停止信号発生回路７は、コンパレータ５１、エク
スクルーシブＯＲ回路５２、および、Ｄフリップフロッ
プ回路からなるラッチ回路５３によって構成され、加算
器出力端子２５で得られた複合同期信号と直流電圧発生
源８の電圧をコンパレータ５１で比較し、その比較出力
をエクスクルーシブＯＲ回路５２を介してラッチ回路５
３に入力して、リレー９をオンさせるためのクロックパ
ルス停止信号（図３中の（Ｂ））を発生させる。

【００１３】図２は、複合同期信号の発生動作を説明す
るための図であり、水晶発振子２１を接続したクロック
パルス発生器２２は、所定周波数の発振動作を行い、ク
ロックパルスを発生する。そのクロックパルスを分周す
る分周回路２３はブランキングパルスや水平同期パルス
を出力することができ、その各出力に接続された加算器
２４はそれらのパルス出力を加算し、加算して得られた
複合同期信号を加算器出力端子２５に出力する。

【００１４】次に、加算器出力端子２５に出力される複
合同期信号（図３（Ａ）の波形）の水平同期パルス振幅
（Ｖｏ）を測定する測定方法について説明する。図３
（Ａ）の複合同期信号に示すように、コンパレータ５１
のスレッシュホールド電圧（図３（Ａ）の波形中の
（ｂ））が水平同期パルスの波高値（Ｖｏ）よりわずか
に低くなるように、直流電圧発生源８からの電圧を設定
する。すると、コンパレータ５１は、直流電圧発生源８
の電圧より高い電圧が（−）入力端に入力されると、出
力がローレベルになるような比較動作を行い、水平同期
パルスの期間がローレベルとなる負極性パルスを出力す
る。そして、エクスクルーシブＯＲ回路５２の入力端子
５４にハイレベルのコントロール信号を印加すると、そ
の負極性パルスを更に反転したパルスがエクスクルーシ
ブＯＲ回路５２の出力に出力される。ラッチ回路５３
は、そのパルス（水平同期パルスに相当）の前縁（図３
（Ａ）のＣ点）に応答してトリガがかかり、ローレベル
からハイレベルに切り替わるクロックパルス停止信号
（図３（Ｂ））を出力端子５５に出力する。このクロッ
クパルス停止信号がハイレベルになると、リレー（スイ
ッチ手段）９はオンになり、水晶発振子２１の端子をア
ースすることによって、クロックパルス発生器２２の発
振動作を止める。なお、ここでは水晶発振子２１をアー
スに接続して発振動作を止めているが、低インピーダン
ス源（Ｖｃｃ端子）に接続しても発振動作が止まること
は言うまでもない。

【００１５】このとき、クロックパルス停止信号（図３
（Ｂ））の波形は、水平同期パルス（図３（Ａ））の立
ち上がりエッジに応じて立ち上がる。それと同時に、ク
ロックパルス発生器出力端子２６の出力であるクロック
パルス波形（図３（Ｃ））が停止し、その出力に接続さ
れた分周回路２３の動作も停止する。そのため、加算器
出力端子２５の動作波形（図３（Ｄ））は、クロックパ
ルス停止信号（図３（Ｂ））が立ち上がった時点の電位
を維持することになる。したがって、この電圧を直流電
圧計６で測定することにより、水平同期パルスの振幅を
試験することが可能になる。なお、図３では、実際の動
作波形を実線で示し、クロックパルス停止信号（図３
（Ｂ））がローレベルのままアクティブにならない動作
状態を破線で示している。

【００１６】さらに、図４（Ａ）に示すような波形の複
合同期信号のブランキングパルス振幅Ｖ₁を測定する場
合も、同様に、上述した方法を用いれば容易に試験をす
ることができる。

【００１７】すなわち、直流電圧発生源８の出力電圧を
スレシュホールド電圧（ｄ）と同電圧に設定してコンパ
レータ５１の（＋）入力とし、同じくコンパレータ５１
の（−）入力端には加算器出力端子２５に得られる複合
同期信号を供給して、エクスクルーシブＯＲ回路入力端
子５４を図４（Ａ）の波形のｅ点でトリガがかかるよう
にコントロ−ルしたならば、クロックパルス停止信号発
生回路出力端子５５、クロックパルス発生器出力端子２
６、被試験複合同期信号発生回路７の出力の波形は、そ
れぞれ図４（Ｂ）、（Ｃ）、（Ｄ）に示したとおりにな
り、加算器出力端子２５に得られる図４（Ｄ）の波形の
電圧を直流電圧計６で読み込むことにより、複合同期信
号のブランキングパルス振幅Ｖ₁の測定が可能になる。

【００１８】このように本実施例によれば、図３（Ｂ）
または図４（Ｂ）のクロックパルス停止信号のタイミン
グは、クロックパルス停止信号発生回路７のコンパレー
タ５１に印加する直流電圧発生源８の出力電圧、及びエ
クスクルーシブＯＲ回路入力端子５４に供給するコント
ロール信号で制御できるため、複合同期信号のパルス幅
がきわめて狭い場合でも正確に振幅を測定することがで
きる。

【００１９】

【発明の効果】本発明によれば、複合同期信号の立ち上
がり、もしくは立ち下がりと同じタイミングで、クロッ
クパルス発生器に含まれる発振子の動作を停止させる機
能を持つクロックパルス停止信号発生回路を備えて、振
幅測定等の試験を行うようにしているので、被試験複合
同期信号発生回路から複合同期信号の振幅に相当した直
流電圧が出力されるので、直流電圧計で測定することが
できる。したがって、きわめて簡易な方法で、しかも精
度よく複合同期信号発生回路を内蔵した半導体集積回路
装置の試験を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例における半導体集積回路装置
の試験装置のブロック図

【図２】本発明の一実施例における被試験複合同期信号
発生回路の各部波形とタイミングを示す図

【図３】本発明の一実施例における各部波形とタイミン
グを示す図

【図４】本発明の一実施例における各部波形とタイミン
グを示す図

【図５】半導体集積回路装置の試験装置の従来例のブロ
ック図

【図６】従来例における各部波形とタイミングを示す図

【符号の説明】

１ 被試験複合同期信号発生回路 ２ サンプル／ホールド回路 ３ サンプリングパルス発生器 ４ サンプリングパルス入力端子 ５ サンプル／ホールド回路出力端子 ６ 直流電圧計 ７ クロックパルス停止信号発生回路 ８ 直流電圧発生源 ９ リレー ２１ 水晶発振子 ２２ クロックパルス発生器 ２３ 分周回路 ２４ 加算器 ２５ 加算器出力端子 ２６ クロックパルス発生器出力端子 ２７ 分周器２１−１の出力端子 ２８ 分周器２１−２の出力端子 ２９ 分周器２１−Ｎの出力端子 ５１ コンパレータ ５２ エクスクルーシブＯＲ回路 ５３ ラッチ回路 ５４ エクスクルーシブＯＲ回路入力端子 ５５ クロックパルス停止信号発生回路出力端子

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 外部接続された発振子とともに発振動作
   してクロックパルスを発生するクロックパルス発生回路
   と、前記クロックパルスを分周して所定の周波数で所定
   幅のパルスを出力する分周器を複数備えた分周回路と、
   前記分周回路における前記分周器の各出力より得られた
   それぞれのパルス信号が順次印加される加算器とを内蔵
   した半導体集積回路装置を試験する装置において、 前記加算器より出力する複合同期信号に含まれた水平同
   期パルスの前縁に応じてクロックパルス停止信号を発生
   させるクロックパルス停止信号発生回路と、 前記クロックパルス停止信号発生回路の出力に応じて前
   記クロックパルス発生回路の発振動作を停止させるスイ
   ッチ手段とを具備し、 前記分周器に入力されるクロックパルスを止めた状態
   で、前記加算器の出力で前記複合同期信号の振幅を測定
   することを特徴とする半導体集積回路装置の試験装置。