JPH1020837A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1020837A JPH1020837A JP20271696A JP20271696A JPH1020837A JP H1020837 A JPH1020837 A JP H1020837A JP 20271696 A JP20271696 A JP 20271696A JP 20271696 A JP20271696 A JP 20271696A JP H1020837 A JPH1020837 A JP H1020837A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- semiconductor device
- amplitude
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 ＥＭＩ雑音が極めて低く、また消費電力を大
幅に低減し、さらに部品点数を減しコストを低減した液
晶表示装置を実現する。 【構成】小振幅の縦列信号を受信する回路を並列に具備
し、これらの信号をシフトレジスタに格納し、画素毎に
デジタルからアナログ信号に変換し、ソース信号として
液晶パネルを駆動する回路を同一半導体装置上に設け
る。並列に設けられた一つの受信回路は同期信号を受信
し、ＰＬＬを駆動し、他の小振幅信号受信回路の動作タ
イミングを制御する。さらに同一半導体装置上に形成さ
れた電力切替回路によって上記シリアル信号受信回路の
消費電力を制御し、信号待機時の消費電力を低減する。
幅に低減し、さらに部品点数を減しコストを低減した液
晶表示装置を実現する。 【構成】小振幅の縦列信号を受信する回路を並列に具備
し、これらの信号をシフトレジスタに格納し、画素毎に
デジタルからアナログ信号に変換し、ソース信号として
液晶パネルを駆動する回路を同一半導体装置上に設け
る。並列に設けられた一つの受信回路は同期信号を受信
し、ＰＬＬを駆動し、他の小振幅信号受信回路の動作タ
イミングを制御する。さらに同一半導体装置上に形成さ
れた電力切替回路によって上記シリアル信号受信回路の
消費電力を制御し、信号待機時の消費電力を低減する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置等を低消費
電力にて駆動する半導体装置に関する。
電力にて駆動する半導体装置に関する。
【０００２】
【従来の技術】従来、液晶表示装置を駆動する際に、画
像信号を高速でかつ電磁放射（ＥＭＩ）雑音の低い信号
を転送する為に、信号の電圧振幅を主たる回路の動作に
用いられる電源電圧より低減して送信し、これを表示装
置側で受信し、再び元の信号に戻してから信号処理を行
い、表示パネルを駆動する方法を採っていた。
像信号を高速でかつ電磁放射（ＥＭＩ）雑音の低い信号
を転送する為に、信号の電圧振幅を主たる回路の動作に
用いられる電源電圧より低減して送信し、これを表示装
置側で受信し、再び元の信号に戻してから信号処理を行
い、表示パネルを駆動する方法を採っていた。
【０００３】
【発明が解決しようとする課題】従来の方式では、消費
電力が大きく、低雑音性も不充分で、また製造コストも
高いという欠点があった。
電力が大きく、低雑音性も不充分で、また製造コストも
高いという欠点があった。
【０００４】本発明は、ＥＭＩ雑音が極めて低く、また
消費電力を大幅に低減し、さらに部品点数を減しコスト
を低減した液晶表示装置を実現することを目的としてい
る。
消費電力を大幅に低減し、さらに部品点数を減しコスト
を低減した液晶表示装置を実現することを目的としてい
る。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、小振幅の縦列信号を受信する回路を並
列に具備し、これらの信号をシフトレジスタに格納し、
画素毎にデジタルからアナログ信号に変換し、ソース信
号として液晶パネルを駆動する回路を同一半導体装置上
に設ける。並列に設けられた一つの受信回路は同期信号
を受信し、ＰＬＬ（ないしはＤＬＬ）と呼ばれるフェー
ズロックループ回路（ないしはディレイロックループ回
路）を駆動し、他の小振幅信号受信回路の動作タイミン
グを制御する。さらに同一半導体装置上に形成された電
力切替回路によって上記シリアル信号受信回路の消費電
力を制御し、信号待機時の消費電力を低減する。
め、本発明では、小振幅の縦列信号を受信する回路を並
列に具備し、これらの信号をシフトレジスタに格納し、
画素毎にデジタルからアナログ信号に変換し、ソース信
号として液晶パネルを駆動する回路を同一半導体装置上
に設ける。並列に設けられた一つの受信回路は同期信号
を受信し、ＰＬＬ（ないしはＤＬＬ）と呼ばれるフェー
ズロックループ回路（ないしはディレイロックループ回
路）を駆動し、他の小振幅信号受信回路の動作タイミン
グを制御する。さらに同一半導体装置上に形成された電
力切替回路によって上記シリアル信号受信回路の消費電
力を制御し、信号待機時の消費電力を低減する。
【０００６】液晶パネルを駆動する場合、上記半導体装
置を複数個使用して、画素信号を搬送するソース線を駆
動する。何個使用するかは表示画面１ラインの画素数と
半導体装置の集積密度によって決まるが、通常１０個前
後の半導体装置が使用される。そして列状に配置された
各半導体装置に順次取り込むために、一つの半導体装置
の入力終了に合わせて、隣接する半導体装置が入力作業
を開始する。
置を複数個使用して、画素信号を搬送するソース線を駆
動する。何個使用するかは表示画面１ラインの画素数と
半導体装置の集積密度によって決まるが、通常１０個前
後の半導体装置が使用される。そして列状に配置された
各半導体装置に順次取り込むために、一つの半導体装置
の入力終了に合わせて、隣接する半導体装置が入力作業
を開始する。
【０００７】入力作業を行っていない間は電力切替回路
によって小振幅信号受信回路を待機状態の低消費電力状
態とし、ＰＬＬ回路のみを活性に保つ。
によって小振幅信号受信回路を待機状態の低消費電力状
態とし、ＰＬＬ回路のみを活性に保つ。
【０００８】
【作用】上記のように構成された半導体装置を用いるこ
とにより、幾つかの特性が大幅に改善される。先ず、高
い周波数で動作する信号は全て小振幅信号となり、ＥＭ
Ｉ雑音は大幅に低減される。従来方式では信号振幅が
２．５ボルトから５ボルト程度あった為、ＥＭＩ雑音の
制限などから３０メガヘルツ程度が限界であった。この
為、高精細画像の表示には要求される高周波動作が不可
能のため、信号を並列化して（配線本数が増加してしま
う）、約３０メガヘルツ以下の低周波にして動作するよ
うに設計しなければならなかった。これが約０．５ボル
ト程度以下の小振幅信号、さらには差動信号を用いるこ
とでＥＭＩ雑音が大幅に低減され、５００メガヘルツ程
度でも問題無く使用できることが確認されている。
とにより、幾つかの特性が大幅に改善される。先ず、高
い周波数で動作する信号は全て小振幅信号となり、ＥＭ
Ｉ雑音は大幅に低減される。従来方式では信号振幅が
２．５ボルトから５ボルト程度あった為、ＥＭＩ雑音の
制限などから３０メガヘルツ程度が限界であった。この
為、高精細画像の表示には要求される高周波動作が不可
能のため、信号を並列化して（配線本数が増加してしま
う）、約３０メガヘルツ以下の低周波にして動作するよ
うに設計しなければならなかった。これが約０．５ボル
ト程度以下の小振幅信号、さらには差動信号を用いるこ
とでＥＭＩ雑音が大幅に低減され、５００メガヘルツ程
度でも問題無く使用できることが確認されている。
【０００９】また、上記の構成によれば、液晶表示装置
にて消費される電力を大幅に低減できる。従来方式で
は、液晶駆動装置側から送られた、通常の振幅の信号あ
るいは小振幅信号を一旦インターフェイスとなる半導体
装置が受信し、並列化などの信号処理をした後、液晶表
示装置内に配信するために、信号配線本数も多く、消費
電力が大きかった。具体例について後述するが、本発明
によれば、信号処理に要する消費電力を従来方式比で５
０％程度に低減することは容易である。
にて消費される電力を大幅に低減できる。従来方式で
は、液晶駆動装置側から送られた、通常の振幅の信号あ
るいは小振幅信号を一旦インターフェイスとなる半導体
装置が受信し、並列化などの信号処理をした後、液晶表
示装置内に配信するために、信号配線本数も多く、消費
電力が大きかった。具体例について後述するが、本発明
によれば、信号処理に要する消費電力を従来方式比で５
０％程度に低減することは容易である。
【００１０】本発明によれば、信号配線本数や部品点数
が削減されるために大幅にコストを下げることが可能で
ある。
が削減されるために大幅にコストを下げることが可能で
ある。
【００１２】
【実施例】実施例について図面を参照しながら説明す
る。図１に於いて、半導体装置１０には以下のような回
路ブロックが設けられている。即ち、電力切替回路２
１、シフトレジスタ２２、レジスタ及びラッチ回路２
３、デジタル・アナログ変換回路、出力バッファ２５、
小振幅信号クロック入力回路２６、ＰＬＬ回路（または
ＤＬＬ回路）２７、小振幅データ信号入力回路２８−
１，．，−３（いくつ合っても良い）などが設けられて
いる。
る。図１に於いて、半導体装置１０には以下のような回
路ブロックが設けられている。即ち、電力切替回路２
１、シフトレジスタ２２、レジスタ及びラッチ回路２
３、デジタル・アナログ変換回路、出力バッファ２５、
小振幅信号クロック入力回路２６、ＰＬＬ回路（または
ＤＬＬ回路）２７、小振幅データ信号入力回路２８−
１，．，−３（いくつ合っても良い）などが設けられて
いる。
【００１３】半導体装置１０の主たる入力信号は、終端
素子３０で終端された小振幅信号のバス２０から、クロ
ック信号５１、その他の小振幅信号５２−１，．，−３
（いくつ有ってもよい）、今注目している半導体装置に
データの取り込みを開始させる入力信号と、その作業が
完了し隣の半導体装置にデータの取り込みを開始させる
出力信号５４−１ないし５４−２（これはデータのシフ
トが右方向の場合と左方向の場合と役割が反転する）、
階調に応じたアナログ電圧を発生するためのγ補正電圧
や液晶表示パネルに特有の極性反転信号（電圧反転のタ
イミングを指定する信号）などのデジタル・アナログ変
換回路用の入力５５、極性反転の際の対称中心となる基
準電圧５６、画像データをラッチするためのラッチ信号
５８などである。
素子３０で終端された小振幅信号のバス２０から、クロ
ック信号５１、その他の小振幅信号５２−１，．，−３
（いくつ有ってもよい）、今注目している半導体装置に
データの取り込みを開始させる入力信号と、その作業が
完了し隣の半導体装置にデータの取り込みを開始させる
出力信号５４−１ないし５４−２（これはデータのシフ
トが右方向の場合と左方向の場合と役割が反転する）、
階調に応じたアナログ電圧を発生するためのγ補正電圧
や液晶表示パネルに特有の極性反転信号（電圧反転のタ
イミングを指定する信号）などのデジタル・アナログ変
換回路用の入力５５、極性反転の際の対称中心となる基
準電圧５６、画像データをラッチするためのラッチ信号
５８などである。
【００１４】出力信号としては、液晶パネル３１の各ソ
ース線の駆動信号５７−１から５７−３０９（例えば３
０９チャネルの場合）が設けられている。これらのチャ
ネル数は半導体製造技術・表示パネルの特性その他を考
慮して適宜選択されるものである。
ース線の駆動信号５７−１から５７−３０９（例えば３
０９チャネルの場合）が設けられている。これらのチャ
ネル数は半導体製造技術・表示パネルの特性その他を考
慮して適宜選択されるものである。
【００１５】以下本実施例の動作について説明する。バ
ス２０にはクロックと画像データが送られてくる。画像
データは幾つかのグループに分けられて、ひとつのグル
ープ内の信号は同一信号線（例えば５２−２）にシリア
ル（縦列）に、グループ間はパラレル（並列）の信号線
（例えば５２−１、５２−２、５２−３）によって搬送
されてくる。クロック信号から、フェーズロックループ
回路（ＰＬＬまたはＤＬＬ）２７によって規則正しい内
部クロック４２、４３を発生する。内部クロック４２に
同期させて、シリアルに入力されてくる信号を取り出し
て、信号線４５−１、．．．−２４を介して、ラッチ及
びレジスタ２３に送り込む。この例では、８個の信号を
シリアルに構成し、それを３つのパラレル信号線を用い
ているため、２４本の信号線４５−１、．．．−２４と
なっている。信号５４−１または５４−２により半導体
装置１０がデータを取り込む状態となると、内部クロッ
ク４３に同期してシフトレジスタ２２を動作させる。シ
フトレジスタ２２の出力信号４４−１、．．．−１０３
（例えばチャネル数が１０３の場合）を順次アクティブ
にして、これに同期して画像信号４５−１、．．．−２
４を対応する画素の信号としてラッチする。
ス２０にはクロックと画像データが送られてくる。画像
データは幾つかのグループに分けられて、ひとつのグル
ープ内の信号は同一信号線（例えば５２−２）にシリア
ル（縦列）に、グループ間はパラレル（並列）の信号線
（例えば５２−１、５２−２、５２−３）によって搬送
されてくる。クロック信号から、フェーズロックループ
回路（ＰＬＬまたはＤＬＬ）２７によって規則正しい内
部クロック４２、４３を発生する。内部クロック４２に
同期させて、シリアルに入力されてくる信号を取り出し
て、信号線４５−１、．．．−２４を介して、ラッチ及
びレジスタ２３に送り込む。この例では、８個の信号を
シリアルに構成し、それを３つのパラレル信号線を用い
ているため、２４本の信号線４５−１、．．．−２４と
なっている。信号５４−１または５４−２により半導体
装置１０がデータを取り込む状態となると、内部クロッ
ク４３に同期してシフトレジスタ２２を動作させる。シ
フトレジスタ２２の出力信号４４−１、．．．−１０３
（例えばチャネル数が１０３の場合）を順次アクティブ
にして、これに同期して画像信号４５−１、．．．−２
４を対応する画素の信号としてラッチする。
【００１６】電力切替回路２１は信号５４−１あるいは
５４−２によって、現在どの半導体装置が画像データを
取り込むタイミングであるかを知ることができる。これ
により、画像信号を取り入れないタイミングでは、小振
幅信号入力回路２８−１、．．、−３の消費電力を低減
するように、パワーダウン信号４１により制御する。
５４−２によって、現在どの半導体装置が画像データを
取り込むタイミングであるかを知ることができる。これ
により、画像信号を取り入れないタイミングでは、小振
幅信号入力回路２８−１、．．、−３の消費電力を低減
するように、パワーダウン信号４１により制御する。
【００１６】図２は本発明を実施した液晶表示装置の例
である。液晶駆動装置７０は垂直同期、水平同期などの
クロックおよび画像信号を小振幅信号バス２０により液
晶表示装置に転送する。半導体装置３２は小振幅信号バ
ス２０からクロック信号を入力し、ゲート駆動回路４０
−１、−２．．．へのクロック信号６１、ライン表示開
始、反転信号などのクロック信号５４、５８を発生す
る。これらの信号は周波数が低く、消費電力もＥＭＩ雑
音も低レベルである。電源回路３３はγ補正電圧、基準
電圧などを発生し、供給する。液晶パネル３１のソース
線は半導体装置１０を複数個用いて駆動する。
である。液晶駆動装置７０は垂直同期、水平同期などの
クロックおよび画像信号を小振幅信号バス２０により液
晶表示装置に転送する。半導体装置３２は小振幅信号バ
ス２０からクロック信号を入力し、ゲート駆動回路４０
−１、−２．．．へのクロック信号６１、ライン表示開
始、反転信号などのクロック信号５４、５８を発生す
る。これらの信号は周波数が低く、消費電力もＥＭＩ雑
音も低レベルである。電源回路３３はγ補正電圧、基準
電圧などを発生し、供給する。液晶パネル３１のソース
線は半導体装置１０を複数個用いて駆動する。
【００１６】
【発明の効果】本発明は以上説明したように構成されて
いる為に、以下に記載されるような効果を奏する。
いる為に、以下に記載されるような効果を奏する。
【００１７】図３は本発明を実施例を用いて実験を行
い、消費電力（バックライトが消費するものを除く）を
従来例と比較したものである。従来方式の結果が１０
０、本発明の実施例が２００である。従来方式では、主
な消費電力として、ソース駆動回路によるもの１、液晶
パネル表示制御用の半導体装置によるもの２、小振幅信
号を受信し通常のＴＴＬ等の信号に変換するインターフ
ェイス回路によるもの３、その他４の合計１２５０ミリ
ワットに達する。これに対し、本発明の実施例では、全
ての半導体装置１０によるもの５、クロック発生回路に
よるもの６、その他７で、合計６５０ミリワットにな
り、従来例のおよそ約半分である。このように、本発明
によれば、顕著な消費電力の低減効果が得られる。
い、消費電力（バックライトが消費するものを除く）を
従来例と比較したものである。従来方式の結果が１０
０、本発明の実施例が２００である。従来方式では、主
な消費電力として、ソース駆動回路によるもの１、液晶
パネル表示制御用の半導体装置によるもの２、小振幅信
号を受信し通常のＴＴＬ等の信号に変換するインターフ
ェイス回路によるもの３、その他４の合計１２５０ミリ
ワットに達する。これに対し、本発明の実施例では、全
ての半導体装置１０によるもの５、クロック発生回路に
よるもの６、その他７で、合計６５０ミリワットにな
り、従来例のおよそ約半分である。このように、本発明
によれば、顕著な消費電力の低減効果が得られる。
【００１８】本発明では、高周波動作を行うバスは全て
小振幅信号のバスとなり、従来のＴＴＬなどの大振幅信
号は低周波動作のものに限定される。このため周波数に
比例して深刻となるＥＭＩ雑音が極めて少ない。
小振幅信号のバスとなり、従来のＴＴＬなどの大振幅信
号は低周波動作のものに限定される。このため周波数に
比例して深刻となるＥＭＩ雑音が極めて少ない。
【００１９】本発明によれば、少ない配線本数、少ない
部品点数により液晶表示装置が実現できる。このため製
造コストが低減されることはもとより、信頼性の向上に
も寄与する。
部品点数により液晶表示装置が実現できる。このため製
造コストが低減されることはもとより、信頼性の向上に
も寄与する。
【図１】本発明による半導体装置の実施例である。
【図２】本発明による液晶表示装置の実施例である。
【図３】本発明による液晶表示装置の消費電力を従来方
式と比較したものである。
式と比較したものである。
１０ 本発明による半導体装置 ２０ 小振幅信号バス ２１ 電力切替回路 ２２ シフトレジスタ ２３ レジスタおよびラッチ回路 ２４ デジタル・アナログ変換回路 ２５ 出力バッファ ２６ 小振幅クロック信号入力回路 ２７ フェィズロックループ回路 ２８ 小振幅データ信号入力回路 ３０ 終端素子 ３１ 液晶パネル ３２ クロック信号発生回路 ３３ アナログ電源発生回路 ４０ ゲート線駆動回路 ７０ 液晶表示駆動装置
Claims (2)
- 【請求項１】小振幅の縦列信号が並列に搬送される信号
バス（２０）から、クロック信号を受信し、これに同期
したフェイズロックループまたはディレイロックループ
回路（ＰＬＬ／ＤＬＬ）（２７）と、前記ＰＬＬ／ＤＬ
Ｌの出力信号に同期して前記信号バス（２０）からデー
タ信号を受信する小振幅信号入力回路（２８）と、前記
ＰＬＬ／ＤＬＬの出力信号に同期して動作するシフトレ
ジスタ（２２）の発生する信号を用いて前記入力回路に
より受信した信号をラッチするレジスタ及びラッチ回路
（２３）と、前記レジスタ及びラッチ回路に格納された
デジタル・データをアナログ信号に変換するＤＡ変換回
（２４）と、その出力バッファー回路（２５）と、待機
時および動作時に於いて前記小振幅信号入力回路（２
８）の消費電力を切り替える回路（２１）とを具備する
半導体装置。 - 【請求項２】小振幅信号として信号振幅を０．５ボルト
以下の差動信号を受信する小振幅信号入力回路を備えた
請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20271696A JPH1020837A (ja) | 1996-06-27 | 1996-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20271696A JPH1020837A (ja) | 1996-06-27 | 1996-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1020837A true JPH1020837A (ja) | 1998-01-23 |
Family
ID=16461980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20271696A Pending JPH1020837A (ja) | 1996-06-27 | 1996-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1020837A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000000052A (ko) * | 1999-08-12 | 2000-01-15 | 최명렬 | 액정 표시 장치 구동 시스템에서의 전자파 간섭을 감소시키기위한 직렬/병렬 시그널링 장치 |
| US6356260B1 (en) | 1998-04-10 | 2002-03-12 | National Semiconductor Corporation | Method for reducing power and electromagnetic interference in conveying video data |
| US7289095B2 (en) | 2002-10-21 | 2007-10-30 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
-
1996
- 1996-06-27 JP JP20271696A patent/JPH1020837A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356260B1 (en) | 1998-04-10 | 2002-03-12 | National Semiconductor Corporation | Method for reducing power and electromagnetic interference in conveying video data |
| KR20000000052A (ko) * | 1999-08-12 | 2000-01-15 | 최명렬 | 액정 표시 장치 구동 시스템에서의 전자파 간섭을 감소시키기위한 직렬/병렬 시그널링 장치 |
| US7289095B2 (en) | 2002-10-21 | 2007-10-30 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10930360B2 (en) | Shift register, driving method thereof, gate driving circuit, and display device | |
| KR101580897B1 (ko) | 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치 | |
| US7227522B2 (en) | Method of driving a liquid crystal display and driver circuit for driving a liquid crystal display | |
| US6603466B1 (en) | Semiconductor device and display device module | |
| WO2017020549A1 (zh) | 移位寄存器、栅极驱动电路、显示面板的驱动方法、显示装置 | |
| US10872549B2 (en) | Gate driving circuit, shift register and driving control method thereof | |
| KR20020002163A (ko) | 액정표시장치 및 그 구동방법 | |
| JP2010170104A (ja) | タイミングコントロール回路およびそれを用いたディスプレイ装置 | |
| CN101640023B (zh) | 显示装置和信号驱动器 | |
| CN108806581B (zh) | 扫描驱动电路和显示面板 | |
| JP3364114B2 (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPH10232656A (ja) | Ｌｃｄパネルの駆動電圧供給回路 | |
| KR20060045678A (ko) | 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법 | |
| KR100372847B1 (ko) | 반도체장치 및 표시장치모듈 | |
| US20060028422A1 (en) | Source driver and its compression and transmission method | |
| JP4175058B2 (ja) | 表示駆動回路及び表示装置 | |
| US20070262944A1 (en) | Apparatus and method for driving a display panel | |
| KR20020088400A (ko) | 신호처리회로, 저전압 신호발생기 및 그것을 포함하는화상표시장치 | |
| JP2003208144A (ja) | 画像表示素子駆動装置及び設計方法 | |
| US6628262B2 (en) | Active matrix display apparatus capable of displaying data efficiently | |
| US6452591B1 (en) | Method and apparatus for a data transmitter | |
| JP3460651B2 (ja) | 液晶駆動装置 | |
| JPH1020837A (ja) | 半導体装置 | |
| JP2000162577A (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JP2001166743A (ja) | 電気光学装置のデータ線駆動装置及びこれを用いた電気光学装置、並びにデータ線駆動信号の位相調整方法 |