CN104851403B - 基于氧化物半导体薄膜晶体管的goa电路 - Google Patents

基于氧化物半导体薄膜晶体管的goa电路 Download PDF

Info

Publication number
CN104851403B
CN104851403B CN201510292125.0A CN201510292125A CN104851403B CN 104851403 B CN104851403 B CN 104851403B CN 201510292125 A CN201510292125 A CN 201510292125A CN 104851403 B CN104851403 B CN 104851403B
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
electrically connected
nodal point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510292125.0A
Other languages
English (en)
Other versions
CN104851403A (zh
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510292125.0A priority Critical patent/CN104851403B/zh
Priority to US14/771,501 priority patent/US9858880B2/en
Priority to JP2017544641A priority patent/JP6518335B2/ja
Priority to PCT/CN2015/082007 priority patent/WO2016192139A1/zh
Priority to GB1706062.5A priority patent/GB2546044B/en
Priority to KR1020177013214A priority patent/KR101933332B1/ko
Publication of CN104851403A publication Critical patent/CN104851403A/zh
Application granted granted Critical
Publication of CN104851403B publication Critical patent/CN104851403B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路，不仅能够防止漏电，提高GOA电路的可靠性，还通过将第一下拉模块(400)内的第四十薄膜晶体管(T40)的栅极与源极短接来避免GOA单元电路在非作用期间产生串扰电流，通过将下拉维持模块(600)中第七十五薄膜晶体管(T75)的栅极与漏极均电性连接于第一节点(Q(N))来避免恒压高电位(DCH)对第一节点(Q(N))下拉维持的影响，通过设置清空重置模块(700)在每一帧画面产生前对第一节点(Q(N))进行清空重置，以清除残余电荷对GOA电路的干扰，保证GOA电路的正常输出和画面的正常显示。

Description

基于氧化物半导体薄膜晶体管的GOA电路
技术领域
本发明涉及液晶显示器驱动领域，尤其涉及一种基于氧化物半导体薄膜晶体管的GOA电路。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。Gate Driver on Array，简称GOA，是利用现有的薄膜晶体管液晶显示器的阵列(Array)制程将栅极行扫描驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
随着氧化物半导体薄膜晶体管，如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)薄膜晶体管的发展，基于氧化物半导体薄膜晶体管的面板周边集成电路也成为关注的焦点。虽然氧化物半导体具有较高的载流子迁移率，但是其阈值电压值在0V左右，而且亚阈值区域的摆幅较小，而GOA电路在关态时很多TFT元件的栅极与源极之间的电压Vgs通常为0V，这样就会增加基于氧化物半导体薄膜晶体管的GOA电路的设计难度，一些适用于非晶硅半导体薄膜晶体管的扫描驱动电路应用到基于氧化物半导体薄膜晶体管的GOA电路时就会存在一些功能性问题。
另外，在某些外在因素的诱导和应力作用下，氧化物半导体薄膜晶体管有时候也会产生阈值电压往负值减小的趋势，这样将会直接导致基于氧化物半导体薄膜晶体管的GOA电路无法工作，例如，在高温下，氧化物半导体薄膜晶体管的阈值电压会往负值移动，这样会导致GOA电路失效；同样，在一些光照的电应力作用下，氧化物半导体薄膜晶体管的阈值电压会往负值移动。因此，设计基于氧化物半导体薄膜晶体管的GOA电路必须要考虑TFT阈值电压漂移的影响。
图1所示为一种现有可行的针对上述问题的基于氧化物半导体薄膜晶体管的GOA电路，包括上拉控制模块100、上拉模块200、下传模块300、第一下拉模块400、自举电容模块500、及下拉维持模块600。但该现有的基于氧化物半导体薄膜晶体管的GOA电路仍存在一定的问题，例如：设N为正整数，在第N级GOA单元电路中，由于设置了第一恒压负电位VSS与第二恒压负电位DCL，该第N级GOA单元电路在非作用期间存在串扰电流的问题；由于下拉维持模块600中的一薄膜晶体管T75的漏极电性连接于恒压高电位DCH，恒压高电位DCH会影响非作用期间对第一节点Q(N)的下拉维持；此外，显示各帧画面时，第一节点Q(N)处存在残余电荷，可能影响GOA电路的正常输出，造成画面显示异常。
发明内容
本发明的目的在于提供一种基于氧化物半导体薄膜晶体管的GOA电路，不仅能够防止漏电，提高GOA电路的可靠性，还能够避免串扰电流的产生，避免恒压高电位对第一节点下拉维持的影响，清除残余电荷对GOA电路的干扰，保证GOA电路的正常输出和画面的正常显示。
为实现上述目的，本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路，包括级联的多个GOA单元电路，每一级GOA单元电路均包括：上拉控制模块、上拉模块、下传模块、第一下拉模块、自举电容模块、及下拉维持模块；
设N为正整数，除第一级GOA单元电路以外，在第N级GOA单元电路中：
所述上拉控制模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接收上一级第N-1级GOA单元电路的级传信号，源极电性连接于恒压高电位，漏极电性连接于第一节点；
所述上拉模块包括：第二十一薄膜晶体管，所述第二十一薄膜晶体管的栅极电性连接于第一节点，源极电性连接于对应该第N级GOA单元电路的第m组时钟信号，漏极输出扫描驱动信号；
所述下传模块包括：第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接于第一节点，源极电性连接于对应该第N级GOA单元电路的第m组时钟信号，漏极输出级传信号；
所述第一下拉模块包括第四十薄膜晶体管、与第四十一薄膜晶体管；所述第四十薄膜晶体管的栅极与源极均电性连接于第一节点，漏极电性连接于第四十一薄膜晶体管的漏极；所述第四十一薄膜晶体管的栅极输入对应于下两极第N+2级GOA单元电路的第m+2组时钟信号，源极输入扫描驱动信号；
所述自举电容模块包括电容，所述电容的一端电性连接于第一节点，另一端电性连接于扫描驱动信号；
所述下拉维持模块包括：一由多个薄膜晶体管构成的双重反相器、第四十二薄膜晶体管、第三十二薄膜晶体管、第七十五薄膜晶体管、与第七十六薄膜晶体管；所述双重反相器的输入端电性连接于第一节点，输出端电性连接于第二节点；所述第四十二薄膜晶体管的栅极电性连接于第二节点，漏极电性连接于第一节点，源极电性连接于第三节点；所述第三十二薄膜晶体管的栅极电性连接于第二节点，漏极电性连接于扫描驱动信号，源极电性连接于第一恒压负电位；所述第七十五薄膜晶体管的栅极与漏极均电性连接于第一节点，源极电性连接于第三节点；所述第七十六薄膜晶体管的栅极电性连接于第二节点，漏极电性连接于第三节点，源极电性连接于第二恒压负电位；
所述第二恒压负电位低于第一恒压负电位；
各个薄膜晶体管均为氧化物半导体薄膜晶体管。
所述基于氧化物半导体薄膜晶体管的GOA电路还包括一清空重置模块，用于在每一帧画面产生前对第一节点进行清空重置。
可选的，所述清空重置模块包括一第九薄膜晶体管，所述第九薄膜晶体管的栅极接入扫描启动信号，漏极电性连接于第一节点，源极电性连接于第一恒压负电位。
可选的，所述清空重置模块包括一第九薄膜晶体管，所述第九薄膜晶体管的栅极接入扫描启动信号，漏极电性连接于第一节点，源极电性连接于对应第N级GOA单元电路的第m组时钟信号。
可选的，所述清空重置模块包括一第九薄膜晶体管，所述第九薄膜晶体管的栅极接入重置信号，漏极电性连接于第一节点，源极电性连接于对应第N级GOA单元电路的第m组时钟信号；所述重置信号在扫描启动信号之前产生。
可选的，设所述时钟信号共包括M组，M为4的整数倍，则当N＞M时，在第N级GOA单元电路中设置清空重置模块。
可选的，在每一级GOA单元电路中均设置清空重置模块。
可选的，所述时钟信号共包括四组:第一组时钟信号、第二组时钟信号、第三组时钟信号、及第四组时钟信号；当所述第m组时钟信号为第三时钟信号时，所述第m+2组时钟信号为第一组时钟信号，当所述时钟信号为第四组时钟信号时，所述第m+2组时钟信号为第二组时钟信号；所述四组时钟信号的波形占空比为25/75；
在第五级至最后一级GOA单元电路中设置清空重置模块。
所述双重反相器包括：第五十一薄膜晶体管，所述第五十一薄膜晶体管的栅极与源极均电性连接于恒压高电位，漏极电性连接于第四节点；第五十二薄膜晶体管，所述第五十二薄膜晶体管的栅极电性连接于第一节点，漏极电性连接于第四节点，源极电性连接于第一恒压负电位；第五十三薄膜晶体管，所述第五十三薄膜晶体管的栅极电性连接于第四节点，源极电性连接于恒压高电位，漏极电性连接于第二节点；第五十四薄膜晶体管，所述第五十四薄膜晶体管的栅极电性连接于第一节点，漏极电性连接于第二节点，源极电性连接于第五节点；第七十三薄膜晶体管，所述第七十三薄膜晶体管的栅极电性连接于第四节点，源极电性连接于恒压高电位，漏极电性连接于第五节点；第七十四薄膜晶体管，所述第七十四薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第二恒压负电位，漏极电性连接于第五节点；其中所述第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、与第五十四薄膜晶体管构成主反相器，所述第七十三薄膜晶体管、与第七十四薄膜晶体管构成辅助反相器。
在第一级GOA单元电路中，所述第十一薄膜晶体管的栅极接入扫描启动信号。
本发明的有益效果：本发明提供的一种基于氧化物半导体薄膜晶体管的GOA电路，不仅能够防止漏电，提高GOA电路的可靠性，还通过将第一下拉模块内的第四十薄膜晶体管的栅极与源极短接来避免GOA单元电路在非作用期间产生串扰电流，通过将下拉维持模块中第七十五薄膜晶体管的栅极与漏极均电性连接于第一节点来避免恒压高电位对第一节点下拉维持的影响，通过设置清空重置模块在每一帧画面产生前对第一节点进行清空重置，以清除残余电荷对GOA电路的干扰，保证GOA电路的正常输出和画面的正常显示。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为一种现有的基于氧化物半导体薄膜晶体管的GOA电路的电路图；
图2为本发明基于氧化物半导体薄膜晶体管的GOA电路的第一实施例的电路图；
图3为本发明基于氧化物半导体薄膜晶体管的GOA电路的第二实施例的电路图；
图4为本发明基于氧化物半导体薄膜晶体管的GOA电路的第三实施例的电路图；
图5为本发明基于氧化物半导体薄膜晶体管的GOA电路的第一、第二、第三实施例中第一级GOA单元电路的连接关系图；
图6为本发明基于氧化物半导体薄膜晶体管的GOA电路的第一、第二、第三实施例的输入信号与关键节点的波形示意图；
图7为本发明基于氧化物半导体薄膜晶体管的GOA电路的第二、第三实施例的连接架构示意图；
图8为本发明基于氧化物半导体薄膜晶体管的GOA电路的第四实施例的电路图；
图9为本发明基于氧化物半导体薄膜晶体管的GOA电路的第四实施例中第一级GOA单元电路的连接关系图；
图10为本发明基于氧化物半导体薄膜晶体管的GOA电路的第四实施例的输入信号与关键节点的波形示意图；
图11为本发明基于氧化物半导体薄膜晶体管的GOA电路的第四实施例的连接架构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路。请参阅图2，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第一实施例的电路图，包括级联的多个GOA单元电路，每一级GOA单元电路均包括：上拉控制模块100、上拉模块200、下传模块300、第一下拉模块400、自举电容模块500、及下拉维持模块600。
设N为正整数，除第一级GOA单元电路以外，在第N级GOA单元电路中：
所述上拉控制模块100包括第十一薄膜晶体管T11，所述第十一薄膜晶体管T11的栅极接收上一级第N-1级GOA单元电路的级传信号ST(N-1)，源极电性连接于恒压高电位DCH，漏极电性连接于第一节点Q(N)。
所述上拉模块200包括：第二十一薄膜晶体管T21，所述第二十一薄膜晶体管T21的栅极电性连接于第一节点Q(N)，源极电性连接于对应该第N级GOA单元电路的第m组时钟信号CK(m)，漏极输出扫描驱动信号G(N)。
所述下传模块300包括：第二十二薄膜晶体管T22，所述第二十二薄膜晶体管T22的栅极电性连接于第一节点Q(N)，源极电性连接于对应该第N级GOA单元电路的第m组时钟信号CK(m)，漏极输出级传信号ST(N)。
所述第一下拉模块400包括第四十薄膜晶体管T40、与第四十一薄膜晶体管T41；所述第四十薄膜晶体管T40的栅极与源极均电性连接于第一节点Q(N)，漏极电性连接于第四十一薄膜晶体管T41的漏极；所述第四十一薄膜晶体管T41的栅极输入对应于下两极第N+2级GOA单元电路的第m+2组时钟信号CK(m+2)，源极输入扫描驱动信号G(N)。
所述自举电容模块500包括电容Cb，所述电容Cb的一端电性连接于第一节点Q(N)，另一端电性连接于扫描驱动信号G(N)。
所述下拉维持模块600包括：一由多个薄膜晶体管构成的双重反相器F、第四十二薄膜晶体管T42、第三十二薄膜晶体管T32、第七十五薄膜晶体管T75、与第七十六薄膜晶体管T76；所述双重反相器F的输入端电性连接于第一节点Q(N)，输出端电性连接于第二节点P(N)；所述第四十二薄膜晶体管T42的栅极电性连接于第二节点P(N)，漏极电性连接于第一节点Q(N)，源极电性连接于第三节点T(N)；所述第三十二薄膜晶体管T32的栅极电性连接于第二节点P(N)，漏极电性连接于扫描驱动信号G(N)，源极电性连接于第一恒压负电位VSS；所述第七十五薄膜晶体管T75的栅极与漏极均电性连接于第一节点Q(N)，源极电性连接于第三节点T(N)；所述第七十六薄膜晶体管T76的栅极电性连接于第二节点P(N)，漏极电性连接于第三节点T(N)，源极电性连接于第二恒压负电位DCL。具体地，所述双重反相器F包括：第五十一薄膜晶体管T51，所述第五十一薄膜晶体管T51的栅极与源极均电性连接于恒压高电位DCH，漏极电性连接于第四节点S(N)；第五十二薄膜晶体管T52，所述第五十二薄膜晶体管T52的栅极电性连接于第一节点Q(N)，漏极电性连接于第四节点S(N)，源极电性连接于第一恒压负电位VSS；第五十三薄膜晶体管T53，所述第五十三薄膜晶体管T53的栅极电性连接于第四节点S(N)，源极电性连接于恒压高电位DCH，漏极电性连接于第二节点P(N)；第五十四薄膜晶体管T54，所述第五十四薄膜晶体管T54的栅极电性连接于第一节点Q(N)，漏极电性连接于第二节点P(N)，源极电性连接于第五节点K(N)；第七十三薄膜晶体管T73，所述第七十三薄膜晶体管T73的栅极电性连接于第四节点S(N)，源极电性连接于恒压高电位DCH，漏极电性连接于第五节点K(N)；第七十四薄膜晶体管T74，所述第七十四薄膜晶体管T74的栅极电性连接于第一节点Q(N)，源极电性连接于第二恒压负电位DCL，漏极电性连接于第五节点K(N)；其中所述第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、与第五十四薄膜晶体管T54构成主反相器，所述第七十三薄膜晶体管T73、与第七十四薄膜晶体管T74构成辅助反相器。
各个薄膜晶体管均为氧化物半导体薄膜晶体管，优选的，所述氧化物半导体薄膜晶体管为IGZO薄膜晶体管。
特别地，请参阅图5，在本发明的第一实施例中，在第一级GOA单元电路内，所述第十一薄膜晶体管T11的栅极接入扫描启动信号STV，所述第二十一薄膜晶体管T21的源极及第二十二薄膜晶体管T22的源极均电性连接于第一组时钟信号CK(1)，第四十一薄膜晶体管T41的栅极输入对应于下两极第三级GOA单元电路的第三组时钟信号CK(3)，源极输入扫描驱动信号G(1)。
请同时参阅图2与图6，本发明基于氧化物半导体薄膜晶体管的GOA电路第一实施例的工作过程为：自扫描启动信号STV启动第一级GOA单元电路，依次逐级进行扫描驱动。扫描驱动进行至第N级GOA单元电路，上一级第N-1级GOA单元电路的级传信号ST(N-1)为高电位时，第十一薄膜晶体管T11导通，恒压高电位DCH通过第十一薄膜晶体管T11将第一节点Q(N)抬升到高电位，并对电容Cb充电。随后，第N-1级GOA单元电路的级传信号ST(N-1)转为低电位，第十一薄膜晶体管T11断开，第一节点Q(N)通过电容Cb维持在高电位，使得第二十一薄膜晶体管T21与第二十二薄膜晶体管T22导通。接着，对应于该第N级GOA单元电路的第m组时钟信号CK(m)转为高电平，第二十一薄膜晶体管T21的漏极输出高电位的扫描驱动信号G(N)，第二十二薄膜晶体管T22的漏极输出高电位的级传信号ST(N)，同时第m组时钟信号CK(m)通过第二十一薄膜晶体管T21继续给电容Cb充电，使得第一节点Q(N)上升到一更高电位。然后，扫描驱动信号G(N)随着第m组时钟信号CK(m)转变为低电位，对应于下两极第N+2级GOA单元电路的第m+2组时钟信号CK(m+2)为高电位，第四十一薄膜晶体管T41与第四十薄膜晶体管T40导通，第一节点Q(N)通过下拉模块400放电，转变为低电位。
一般将扫描驱动信号G(N)为高电位的时隙称为作用期间。在作用期间，由于第一节点Q(N)为高电位，第十一薄膜晶体管T11的源极接入恒压高电位DCH，因此第一节点Q(N)不会通过第十一薄膜晶体管T11产生漏电；同时，由于第一节点Q(N)为高电位，经双重反相器F反相后得到第二节点P(N)为低电位，第四十二薄膜晶体管T42、及第三十二薄膜晶体管T32均断开，确保第一节点Q(N)和扫描驱动信号G(N)稳定的输出高电位；第一节点Q(N)的高电位通过第七十五薄膜晶体管T75传递至第四十二薄膜晶体管T42的源极，因此第一节点Q(N)不会通过第四十二薄膜晶体管T42产生漏电；第四十一薄膜晶体管T41此时为断开状态，且第四十一薄膜晶体管T41的源极输入高电位的扫描驱动信号G(N)，第一节点Q(N)也不会通过第四十一薄膜晶体管T41与第四十薄膜晶体管T40的串联路径漏电。
在非作用期间，即当第一节点Q(N)转变为低电位时，反相器F输出为高电位，即第二节点P(N)为高电位，第四十二薄膜晶体管T42、第三十二薄膜晶体管T32、及第七十六薄膜晶体管T76均导通，第一节点Q(N)通过第四十二薄膜晶体管T42与第七十六薄膜晶体管T76被进一步拉低并维持在第二恒压负电位DCL；扫描驱动信号G(N)通过第三十二薄膜晶体管T32被进一步拉低并维持在第一恒压负电位VSS。此时，由于第四十薄膜晶体管T40采用了二级体接法，即将第四十薄膜晶体管T40的栅极与源极短接，所述第四十薄膜晶体管T40的栅源极电压Vgs等于0V，相比现有技术将第四十薄膜晶体管T40的栅极连接第N+2级GOA单元电路的扫描驱动信号G(N+2)，能够避免由第二恒压负电位DCL引起的串扰电流流经该第四十薄膜晶体管T40。由于第七十五薄膜晶体管T75的漏极电性连接于第一节点Q(N)，第四十二薄膜晶体管T42的源极电性连接于第七十五薄膜晶体管T75的漏极，相比现有技术将第七十五薄膜晶体管T75的漏极电性连接于恒压高电位DCH，能够避免恒压高电位DCH在非作用期间对第一节点Q(N)下拉维持的影响。
进一步地，设置所述第二恒压负电位DCL低于第一恒压负电位VSS，以便于进行分开独立控制。当作用期间第一节点Q(N)为高电位时，所述双重反相器F的主反相器中的第五十二薄膜晶体管T52与第五十四薄膜晶体管T54均导通，第五十三薄膜晶体管T53断开，辅助主反相器中的第七十四薄膜晶体管T74导通，第七十三薄膜晶体管T73关闭，第二节点P(N)的电位被拉低到比第一恒压负电位VSS更低的第二恒压负电位DCL，确保第一节点Q(N)和扫描驱动信号G(N)稳定的输出高电位；当非作用期间第一节点Q(N)为低电位时，所述双重反相器F的主反相器中的第五十二薄膜晶体管T52与第五十四薄膜晶体管T54均断开，第五十一薄膜晶体管T51与第五十三薄膜晶体管T53均导通，辅助主反相器中的第七十四薄膜晶体管T74断开，第七十三薄膜晶体管T73导通，防止第五十四薄膜晶体管T54漏电，使得第二节点P(N)的电位保持在恒压高电位DCH，能够维持第一节点Q(N)和扫描驱动信号G(N)的低电位。
请同时参阅图3、图5、图6、与图7，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第二实施例，该第二实施例与第一实施例的区别在于，增设了一清空重置模块700。具体的，所述清空重置模块700包括一第九薄膜晶体管T9，所述第九薄膜晶体管T9的栅极接入扫描启动信号STV，漏极电性连接于第一节点Q(N)，源极电性连接于第一恒压负电位VSS。该清空重置模块700用于在每一帧画面产生前利用扫描启动信号STV对第一节点Q(N)进行清空重置，清除残余电荷对GOA电路的干扰，同时在第一帧画面产生前也可以清空第一节点Q(N)，预防第一帧画面悬空对GOA电路输出的影响，保证GOA电路的正常输出和画面的正常显示。
特别需要说明的是，设所述时钟信号共包括M组，M为4的整数倍，则当N＞M时，在第N级GOA单元电路中设置清空重置模块700。例如，图6与图7以所述时钟信号共包括四组为例，从第五级GOA单元电路开始，在第五级至最后一级GOA单元电路中均设置清空重置模块700，相应的，第五级至最后一级GOA单元电路均需接入用于控制清空重置模块700的扫描启动信号STV；而第一级至第四级GOA单元电路中均不设置清空重置模块700，仅有第一级GOA单元电路需接入用于启动扫描驱动的扫描启动信号STV。具体地，所述四组时钟信分别为:第一组时钟信号CK(1)、第二组时钟信号CK(2)、第三组时钟信号CK(3)、及第四组时钟信号CK(4)；当所述第m组时钟信号CK(m)为第三时钟信号CK(3)时，所述第m+2组时钟信号CK(m+2)为第一组时钟信号CK(1)，当所述时钟信号CK(m)为第四组时钟信号CK(4)时，所述第m+2组时钟信号CK(m+2)为第二组时钟信号CK(2)；所述四组时钟信号的波形占空比为25/75，以避免时钟信号波形对第一下拉模块400的影响，第一节点Q(N)处的波形呈“凸”字形。
同理，若所述时钟信号共包括八组，则从第九级GOA单元电路开始，在第九级至最后一级GOA单元电路中均设置清空重置模块700，相应的，第九级至最后一级GOA单元电路均需接入用于控制清空重置模块700的扫描启动信号STV；而第一级至第八级GOA单元电路中均不设置清空重置模块700，仅有第一级GOA单元电路需接入用于启动扫描驱动的扫描启动信号STV。
其余电路结构与工作过程均与第一实施例相同，此处不再赘述。
请同时参阅图4、图5、图6、与图7，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第三实施例，该第三实施例与第二实施例的区别仅在于，将第九薄膜晶体管T9的源极电性连接于对应第N级GOA单元电路的第m组时钟信号CK(m)，这样做的好处是能够降低第九薄膜晶体管T9对第一节点Q(N)在作用期间的漏电影响。其余均与第二实施例相同，此处不再赘述。
请同时参阅图8、图9、图10与图11，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第四实施例，该第四实施例同样设置清空重置模块700，与第三实施例不同的是，所述清空重置模块700内第九薄膜晶体管T9的栅极接入重置信号Reset，即该第四实施例需要增加一个不同于扫描启动信号STV的重置信号Reset，且如图10所示，所述重置信号Reset在扫描启动信号STV之前产生。这种情况下，可在第一级至最后一级GOA单元电路中的每一级均设置清空重置模块700。
以所述时钟信号共包括四组为例，如图9、图11所示，第一级GOA单元电路接入用于控制清空重置模块700的重置信号Reset与用于启动扫描驱动的扫描启动信号STV；第二级至最后一级GOA单元电路中的每一级接入用于控制清空重置模块700的重置信号Reset，同样能够实现在每一帧画面产生前利用重置信号Reset对第一节点Q(N)进行清空重置，清除残余电荷对GOA电路的干扰，同时在第一帧画面产生前也可以清空第一节点Q(N)，预防第一帧画面悬空对GOA电路输出的影响，保证GOA电路的正常输出和画面的正常显示。
综上所述，本发明的基于氧化物半导体薄膜晶体管的GOA电路，不仅能够防止漏电，提高GOA电路的可靠性，还通过将第一下拉模块内的第四十薄膜晶体管的栅极与源极短接来避免GOA单元电路在非作用期间产生串扰电流，通过将下拉维持模块中第七十五薄膜晶体管的栅极与漏极均电性连接于第一节点来避免恒压高电位对第一节点下拉维持的影响，通过设置清空重置模块在每一帧画面产生前对第一节点进行清空重置，以清除残余电荷对GOA电路的干扰，保证GOA电路的正常输出和画面的正常显示。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种基于氧化物半导体薄膜晶体管的GOA电路，包括级联的多个
GOA单元电路，每一级GOA单元电路均包括：上拉控制模块(100)、上拉模块(200)、下传模块(300)、第一下拉模块(400)、自举电容模块(500)与下拉维持模块(600)；
设N为正整数，除第一级GOA单元电路以外，在第N级GOA单元电路中：
所述自举电容模块(500)包括电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于扫描驱动信号(G(N))，
其特征在于，
所述上拉控制模块(100)包括第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极接收上一级第N-1级GOA单元电路的级传信号(ST(N-1))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第一节点(Q(N))；
所述上拉模块(200)包括：第二十一薄膜晶体管(T21)，所述第二十一薄膜晶体管(T21)的栅极电性连接于第一节点(Q(N))，源极电性连接于对应该第N级GOA单元电路的第m组时钟信号(CK(m))，漏极输出扫描驱动信号(G(N))；
所述下传模块(300)包括：第二十二薄膜晶体管(T22)，所述第二十二薄膜晶体管(T22)的栅极电性连接于第一节点(Q(N))，源极电性连接于对应该第N级GOA单元电路的第m组时钟信号(CK(m))，漏极输出级传信号(ST(N))；
所述第一下拉模块(400)包括第四十薄膜晶体管(T40)与第四十一薄膜晶体管(T41)；所述第四十薄膜晶体管(T40)的栅极与源极均电性连接于第一节点(Q(N))，漏极电性连接于第四十一薄膜晶体管(T41)的漏极；所述第四十一薄膜晶体管(T41)的栅极输入对应于下两极第N+2级GOA单元电路的第m+2组时钟信号(CK(m+2))，源极输入扫描驱动信号(G(N))；
所述下拉维持模块(600)包括：一由多个薄膜晶体管构成的双重反相器(F)、第四十二薄膜晶体管(T42)、第三十二薄膜晶体管(T32)、第七十五薄膜晶体管(T75)与第七十六薄膜晶体管(T76)；所述双重反相器(F)的输入端电性连接于第一节点(Q(N))，输出端电性连接于第二节点(P(N))；所述第四十二薄膜晶体管(T42)的栅极电性连接于第二节点(P(N))，漏极电性连接于第一节点(Q(N))，源极电性连接于第三节点(T(N))；所述第三十二薄膜晶体管(T32)的栅极电性连接于第二节点(P(N))，漏极电性连接于扫描驱动信号(G(N))，源极电性连接于第一恒压负电位(VSS)；所述第七十五薄膜晶体管(T75)的栅极与漏极均电性连接于第一节点(Q(N))，源极电性连接于第三节点(T(N))；所述第七十六薄膜晶体管(T76)的栅极电性连接于第二节点(P(N))，漏极电性连接于第三节点(T(N))，源极电性连接于第二恒压负电位(DCL)；
所述第二恒压负电位(DCL)低于第一恒压负电位(VSS)；
各个薄膜晶体管均为氧化物半导体薄膜晶体管。
2.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，还包括一清空重置模块(700)，用于在每一帧画面产生前对第一节点(Q(N))进行清空重置。
3.如权利要求2所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述清空重置模块(700)包括一第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极接入扫描启动信号(STV)，漏极电性连接于第一节点(Q(N))，源极电性连接于第一恒压负电位(VSS)。
4.如权利要求2所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述清空重置模块(700)包括一第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极接入扫描启动信号(STV)，漏极电性连接于第一节点(Q(N))，源极电性连接于对应第N级GOA单元电路的第m组时钟信号(CK(m))。
5.如权利要求2所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述清空重置模块(700)包括一第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极接入重置信号(Reset)，漏极电性连接于第一节点(Q(N))，源极电性连接于对应第N级GOA单元电路的第m组时钟信号(CK(m))；所述重置信号(Reset)在扫描启动信号(STV)之前产生。
6.如权利要求3或4所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，设所述时钟信号共包括M组，M为4的整数倍，则当N＞M时，在第N级GOA单元电路中设置清空重置模块(700)。
7.如权利要求5所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，在每一级GOA单元电路中均设置清空重置模块(700)。
8.如权利要求6所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述时钟信号共包括四组:第一组时钟信号(CK(1))、第二组时钟信号(CK(2))、第三组时钟信号(CK(3))及第四组时钟信号(CK(4))；当所述第m组时钟信号(CK(m))为第三时钟信号(CK(3))时，所述第m+2组时钟信号(CK(m+2))为第一组时钟信号(CK(1))，当所述时钟信号(CK(m))为第四组时钟信号(CK(4))时，所述第m+2组时钟信号(CK(m+2))为第二组时钟信号(CK(2))；所述四组时钟信号的波形占空比为25/75；
在第五级至最后一级GOA单元电路中设置清空重置模块(700)。
9.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述双重反相器(F)包括：第五十一薄膜晶体管(T51)，所述第五十一薄膜晶体管(T51)的栅极与源极均电性连接于恒压高电位(DCH)，漏极电性连接于第四节点(S(N))；第五十二薄膜晶体管(T52)，所述第五十二薄膜晶体管(T52)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第四节点(S(N))，源极电性连接于第一恒压负电位(VSS)；第五十三薄膜晶体管(T53)，所述第五十三薄膜晶体管(T53)的栅极电性连接于第四节点(S(N))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第二节点(P(N))；第五十四薄膜晶体管(T54)，所述第五十四薄膜晶体管(T54)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第二节点(P(N))，源极电性连接于第五节点(K(N))；第七十三薄膜晶体管(T73)，所述第七十三薄膜晶体管(T73)的栅极电性连接于第四节点(S(N))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第五节点(K(N))；第七十四薄膜晶体管(T74)，所述第七十四薄膜晶体管(T74)的栅极电性连接于第一节点(Q(N))，源极电性连接于第二恒压负电位(DCL)，漏极电性连接于第五节点(K(N))；其中所述第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)与第五十四薄膜晶体管(T54)构成主反相器，所述第七十三薄膜晶体管(T73)与第七十四薄膜晶体管(T74)构成辅助反相器。
10.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，在第一级GOA单元电路中，所述第十一薄膜晶体管(T11)的栅极接入扫描启动信号(STV)。
CN201510292125.0A 2015-06-01 2015-06-01 基于氧化物半导体薄膜晶体管的goa电路 Expired - Fee Related CN104851403B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201510292125.0A CN104851403B (zh) 2015-06-01 2015-06-01 基于氧化物半导体薄膜晶体管的goa电路
US14/771,501 US9858880B2 (en) 2015-06-01 2015-06-23 GOA circuit based on oxide semiconductor thin film transistor
JP2017544641A JP6518335B2 (ja) 2015-06-01 2015-06-23 酸化物半導体薄膜トランジスタに基づくｇｏａ回路
PCT/CN2015/082007 WO2016192139A1 (zh) 2015-06-01 2015-06-23 基于氧化物半导体薄膜晶体管的goa电路
GB1706062.5A GB2546044B (en) 2015-06-01 2015-06-23 GOA circuit based on oxide semiconductor thin film transistor
KR1020177013214A KR101933332B1 (ko) 2015-06-01 2015-06-23 산화물 반도체 박막 트랜지스터에 의한 goa회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510292125.0A CN104851403B (zh) 2015-06-01 2015-06-01 基于氧化物半导体薄膜晶体管的goa电路

Publications (2)

Publication Number Publication Date
CN104851403A CN104851403A (zh) 2015-08-19
CN104851403B true CN104851403B (zh) 2017-04-05

Family

ID=53851011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510292125.0A Expired - Fee Related CN104851403B (zh) 2015-06-01 2015-06-01 基于氧化物半导体薄膜晶体管的goa电路

Country Status (5)

Country Link
JP (1) JP6518335B2 (zh)
KR (1) KR101933332B1 (zh)
CN (1) CN104851403B (zh)
GB (1) GB2546044B (zh)
WO (1) WO2016192139A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986623A (zh) * 2020-08-04 2020-11-24 邵阳学院 一种具有多路行扫描信号输出的goa电路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851403B (zh) * 2015-06-01 2017-04-05 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN106057157B (zh) * 2016-08-01 2018-10-16 深圳市华星光电技术有限公司 Goa电路及液晶显示面板
CN106251816B (zh) * 2016-08-31 2018-10-12 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示装置
CN106228942B (zh) * 2016-09-23 2018-05-15 南京华东电子信息科技股份有限公司 用于液晶显示器的栅极驱动电路
CN106486078B (zh) * 2016-12-30 2019-05-03 深圳市华星光电技术有限公司 一种扫描驱动电路、驱动电路及显示装置
CN106997753B (zh) * 2017-04-07 2019-07-12 深圳市华星光电技术有限公司 一种goa驱动电路
CN107221280B (zh) * 2017-07-04 2018-01-30 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
CN107154245B (zh) * 2017-07-17 2019-06-25 深圳市华星光电技术有限公司 一种栅极驱动电路及其驱动方法
US10446102B2 (en) * 2017-08-16 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd GOA driving circuit and LCD device
US10453414B2 (en) * 2017-08-16 2019-10-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd GOA circuit and LCD device
CN108877723B (zh) * 2018-07-27 2021-05-28 深圳市华星光电半导体显示技术有限公司 Goa电路及具有该goa电路的液晶显示装置
CN113168880A (zh) * 2018-12-28 2021-07-23 深圳市柔宇科技股份有限公司 Goa单元及其goa电路、显示装置
CN110675798B (zh) * 2019-09-26 2022-07-12 深圳市华星光电半导体显示技术有限公司 Goa电路以及显示面板
CN110648621B (zh) * 2019-10-30 2023-04-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN111081196B (zh) * 2019-12-24 2021-06-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111292672B (zh) * 2020-03-31 2023-11-28 Tcl华星光电技术有限公司 Goa电路及显示面板
CN113140176B (zh) * 2021-04-12 2022-04-08 武汉华星光电技术有限公司 Goa电路及显示面板
CN113674656B (zh) * 2021-08-13 2022-07-12 Tcl华星光电技术有限公司 Goa电路及其电学老化测试方法
CN114882849B (zh) * 2022-05-13 2023-06-27 广州华星光电半导体显示技术有限公司 Goa电路及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641312B1 (ko) * 2009-12-18 2016-07-21 삼성디스플레이 주식회사 표시 패널
CN102708824B (zh) * 2012-05-31 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器
CN103680451B (zh) * 2013-12-18 2015-12-30 深圳市华星光电技术有限公司 用于液晶显示的goa电路及显示装置
CN103928007B (zh) * 2014-04-21 2016-01-20 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104064159B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104078019B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104269152B (zh) * 2014-10-22 2017-01-18 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的行驱动电路
CN104409055B (zh) * 2014-11-07 2017-01-11 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104464671B (zh) * 2014-12-12 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104851403B (zh) * 2015-06-01 2017-04-05 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986623A (zh) * 2020-08-04 2020-11-24 邵阳学院 一种具有多路行扫描信号输出的goa电路
CN111986623B (zh) * 2020-08-04 2022-06-03 邵阳学院 一种具有多路行扫描信号输出的goa电路

Also Published As

Publication number Publication date
CN104851403A (zh) 2015-08-19
JP2018513400A (ja) 2018-05-24
WO2016192139A1 (zh) 2016-12-08
KR20170068581A (ko) 2017-06-19
GB2546044A (en) 2017-07-05
GB2546044B (en) 2021-03-24
KR101933332B1 (ko) 2018-12-27
JP6518335B2 (ja) 2019-05-22
GB201706062D0 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
CN104851403B (zh) 基于氧化物半导体薄膜晶体管的goa电路
CN104882108B (zh) 基于氧化物半导体薄膜晶体管的goa电路
CN104766584B (zh) 具有正反向扫描功能的goa电路
CN102945657B (zh) 移位寄存器单元、栅极驱动电路、阵列基板和显示装置
CN104966500B (zh) 降低功耗的goa电路
CN104732940B (zh) Cmos栅极驱动电路
CN104700801B (zh) Pmos栅极驱动电路
US7903068B2 (en) Liquid crystal display and driving method thereof
CN106448590B (zh) 一种液晶显示面板的goa电路及显示装置
CN104766576B (zh) 基于p型薄膜晶体管的goa电路
CN107564474B (zh) 一种触控面板及触摸屏
CN110428785B (zh) Tft面板控制电路
CN104392700B (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN107909971A (zh) Goa电路
CN104991363A (zh) 补偿反馈电压的像素单元电路
CN107331360A (zh) Goa电路及液晶显示装置
CN108962175A (zh) Goa电路
GB2557820A (en) GOA circuit, driving method therefor, and liquid crystal display
CN107610668A (zh) 一种goa电路及液晶面板、显示装置
CN207020959U (zh) 一种goa电路及液晶面板、显示装置
US20200035179A1 (en) Liquid crystal panel including goa circuit and driving method thereof
US20190285930A1 (en) Gate driver on array (goa) unit, goa circuit, and liquid crystal display (lcd) panel
CN107316619B (zh) Goa电路及液晶显示装置
CN109616068A (zh) Goa扫描电路和液晶显示装置
CN106297704A (zh) 一种栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405