CN104392700B - 用于氧化物半导体薄膜晶体管的扫描驱动电路 - Google Patents

用于氧化物半导体薄膜晶体管的扫描驱动电路 Download PDF

Info

Publication number
CN104392700B
CN104392700B CN201410626029.0A CN201410626029A CN104392700B CN 104392700 B CN104392700 B CN 104392700B CN 201410626029 A CN201410626029 A CN 201410626029A CN 104392700 B CN104392700 B CN 104392700B
Authority
CN
China
Prior art keywords
transistor
electrically connected
grid
clock signal
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410626029.0A
Other languages
English (en)
Other versions
CN104392700A (zh
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201410626029.0A priority Critical patent/CN104392700B/zh
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to PCT/CN2015/072362 priority patent/WO2016070517A1/zh
Priority to GB1703827.4A priority patent/GB2545363B/en
Priority to JP2017519241A priority patent/JP6419324B2/ja
Priority to US14/424,399 priority patent/US9552790B2/en
Priority to KR1020177007052A priority patent/KR101943237B1/ko
Publication of CN104392700A publication Critical patent/CN104392700A/zh
Application granted granted Critical
Publication of CN104392700B publication Critical patent/CN104392700B/zh
Priority to US15/367,116 priority patent/US9767755B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，该电路的下拉维持电路部分(600)包括交互作用的第一下拉维持模块(601)与第二下拉维持模块(602)，能够延长电路寿命；第一下拉维持模块(601)具有第一主反相器与第一辅助反相器，引入恒压低电位(DCL)；第二下拉维持模块(602)具有第二主反相器与第二辅助反相器，引入恒压低电位(DCL)；设置恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)，能够避免氧化物半导体薄膜晶体管电性对扫描驱动电路的影响，尤其是漏电问题带来的功能性不良，确保下拉维持电路部分(600)能够在作用期间正常拉低，在非作用期间处于较高的电位，有效维持第一节点(Q(N))和输出端(G(N))处于低电位。

Description

用于氧化物半导体薄膜晶体管的扫描驱动电路
技术领域
本发明涉及液晶显示领域，尤其涉及一种用于氧化物半导体薄膜晶体管的扫描驱动电路。
背景技术
GOA(Gate Drive On Array)，是利用薄膜晶体管(thin film transistor，TFT)液晶显示器阵列(Array)制程将栅极驱动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。
通常，GOA电路主要由上拉部分(Pull-up part)、上拉控制部分(Pull-upcontrol part)、下传部分(Transfer part)、下拉部分(Pull-down part)、下拉维持电路部分(Pull-down Holding part)、以及负责电位抬升的上升部分(Boost part)组成，上升部分一般由一自举电容构成。
上拉部分主要负责将输入的时钟信号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制部分主要负责控制上拉部分的打开，一般是由上级GOA电路传递来的信号作用。下拉部分主要负责在输出扫描信号后，快速地将扫描信号(亦即薄膜晶体管的栅极的电位)拉低为低电平。下拉保维持电路部分则主要负责将扫描信号和上拉部分的信号保持在关闭状态(即设定的负电位)。上升部分则主要负责对上拉部分的电位进行二次抬升，确保上拉部分的正常输出。
随着氧化物半导体薄膜晶体管的发展，氧化物半导体相应的面板周边集成电路也成为关注的焦点。氧化物薄膜晶体管的载流子迁移率是非晶硅薄膜晶体管的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。因此，氧化物半导体薄膜晶体管的GOA电路未来有可能取代非晶硅的GOA电路，而现有技术中针对氧化物半导体薄膜晶体管的GOA电路的开发较少，尤其需要克服很多由于氧化物薄膜晶体管电性本身带来的问题。例如：传统的非晶硅薄膜晶体管的电学特性中阈值电压一般大于0V，而且亚阈值区域的电压相对于电流的摆幅较大，这样在电路设计中即使某些晶体管在操作时晶体管栅极与源极之间的电压Vgs在等于0V附近产生的漏电流也较小。但氧化物半导体薄膜晶体管由于其材料本身的特性与非晶硅有明显的差异，其阈值电压值在0V左右，而且亚阈值区域的摆幅较小，而GOA电路在关态时很多元件操作在Vgs＝0V，这样就会增加氧化物半导体薄膜晶体管GOA电路设计的难度，一些适用于非晶硅半导体的扫描驱动电路应用到氧化物半导体时就会存在一些功能性问题。此外，在某些外在因素的诱导和应力作用下，氧化物半导体薄膜晶体管有时候也会产生阈值电压往负值减小的趋势，这样将会直接导致氧化物半导体薄膜晶体管GOA电路无法工作，因此在设计电路时还必须要考虑这种元件特性对GOA电路的影响。
发明内容
本发明的目的在于提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路，解决氧化物薄膜晶体管电性对GOA驱动电路的影响，尤其是漏电问题带来的功能性不良，解决目前的氧化物薄膜晶体管扫描驱动电路中下拉维持电路部分在非作用期间不能处于较高的电位的问题。
针对上述目的，本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制部分、一上拉部分、一下传部分、一第一下拉部分、一自举电容部分和一下拉维持电路部分；
所述上拉控制部分包括一第十一晶体管，所述第十一晶体管的栅极电性连接于所述第N级GOA单元的前一级GOA单元第N-1级GOA单元的驱动输出端，漏极电性连接于所述第N级GOA单元的前一级GOA单元第N-1级GOA单元的输出端，源极电性连接于第一节点；
所述第一下拉部分包括一第四十一晶体管，所述第四十一晶体管的栅极电性连接于第M+2组时钟信号，漏极电性连接于第一节点，源极电性连接于第二负电位或输出端；
所述下拉维持电路部分包括：第一下拉维持模块与第二下拉维持模块，所述第一下拉维持模块与第二下拉维持模块交互作用；
所述第一下拉维持模块包括第五十一晶体管，所述第五十一晶体管的栅极与漏极均电性连接于第一低频时钟信号源，源极电性连接于第六节点；第五十二晶体管，所述第五十二晶体管的栅极电性连接于第一节点，漏极电性连接于第六节点，源极电性连接于第一负电位；第五十三晶体管，所述第五十三晶体管的栅极电性连接于第六节点，漏极电性连接于第一低频时钟信号源，源极电性连接于第二节点；第五十四晶体管，所述第五十四晶体管的栅极电性连接于第一节点，漏极电性连接于第二节点，源极电性连接第三节点；第七十三晶体管，所述第七十三晶体管的栅极电性连接于第六节点，漏极电性连接于第一低频时钟信号源，源极电性连接于第三节点；第七十四晶体管，所述第七十四晶体管的栅极电性连接于第一节点，漏极电性连接于第三节点，源极电性连接于恒压低电位；第四十二晶体管，所述第四十二晶体管的栅极电性连接于第二节点，漏极电性连接于第一节点，源极电性连接于第二负电位；第三十二晶体管，所述第三十二晶体管的栅极电性连接于第二节点，漏极电性连接于输出端，源极电性连接于第一负电位；
所述第五十一晶体管、第五十二晶体管、第五十三晶体管、第五十四晶体管构成第一主反相器，所述第一主反相器用于控制第三十二晶体管与第四十二晶体管；所述第七十三晶体管、第七十四晶体管构成第一辅助反相器，所述第一辅助反相器在作用期间提供给第一主反相器低电位，在非作用期间提供给第一主反相器高电位；
所述第二下拉维持模块包括第六十一晶体管，所述第六十一晶体管的栅极与漏极均电性连接于第二低频时钟信号源，源极电性连接于第七节点；第六十二晶体管，所述第六十二晶体管的栅极电性连接于第一节点，漏极电性连接于第七节点，源极电性连接于第一负电位；第六十三晶体管，所述第六十三晶体管的栅极电性连接于第七节点，漏极电性连接于第二低频时钟信号源，源极电性连接于第四节点；第六十四晶体管，所述第六十四晶体管的栅极电性连接于第一节点，漏极电性连接于第四节点，源极电性连接第五节点；第八十三晶体管，所述第八十三晶体管的栅极电性连接于第七节点，漏极电性连接于第二低频时钟信号源，源极电性连接于第五节点；第八十四晶体管，所述第八十四晶体管的栅极电性连接于第一节点，漏极电性连接于第五节点，源极电性连接于恒压低电位；第四十三晶体管，所述第四十三晶体管的栅极电性连接于第四节点，漏极电性连接于第一节点，源极电性连接于第二负电位；第三十三晶体管，所述第三十三晶体管的栅极电性连接于第四节点，漏极电性连接于输出端，源极电性连接于第一负电位；
所述第六十一晶体管、第六十二晶体管、第六十三晶体管、第六十四晶体管构成第二主反相器，所述第二主反相器用于控制第三十三晶体管与第四十三晶体管；所述第八十三晶体管、第八十四晶体管构成第二辅助反相器，所述第二辅助反相器在作用期间提供给第二主反相器低电位，在非作用期间提供给第二主反相器高电位；
所述第一负电位、第二负电位与恒压低电位的关系为：恒压低电位<第二负电位<第一负电位。
所述第一辅助反相器还包括第七十一晶体管，所述第七十一晶体管的栅极与漏极均电性连接于第一低频时钟信号源，源极电性连接于第七十三晶体管的栅极；第七十二晶体管，所述第七十二晶体管的栅极电性连接于第一节点，漏极电性连接于第七十三晶体管的栅极，源极电性连接于恒压低电位；所述第七十三晶体管的栅极与第六节点断开；
所述第二辅助反相器还包括第八十一晶体管，所述第八十一晶体管的栅极与漏极均电性连接于第二低频时钟信号源，源极电性连接于第八十三晶体管的栅极；第八十二晶体管，所述第八十二晶体管的栅极电性连接于第一节点，漏极电性连接于第八十三晶体管的栅极，源极电性连接于恒压低电位；所述第八十三晶体管的栅极与第七节点断开。
所述用于氧化物半导体薄膜晶体管的扫描驱动电路，采用的级传方式是第N-1级传给第N级。
所述上拉部分，包括第二十一晶体管，所述第二十一晶体管的栅极电性连接于第一节点，漏极电性连接于时钟信号，源极电性连接于输出端；
所述下传部分包括第二十二晶体管，所述第二十二晶体管的栅极电性连接于第一节点，漏极电性连接于时钟信号，源极电性连接于驱动输出端；
所述自举电容部分，包括一电容，所述电容的一端电性连接于第一节点，另一端电性连接于输出端。
所述扫描驱动电路的第一级连接关系中，第十一晶体管的栅极与漏极均电性连接于电路的启动信号端。
所述时钟信号的波形占空比不能大于0.25。
所述时钟信号的波形占空比为0.25。
所述第一节点的信号输出波形呈“凸”字形。
所述第一低频时钟信号源与第二低频时钟信号源为两个相位完全相反的低频时钟信号源。
所述时钟信号包含四组时钟信号：第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号，当所述时钟信号为第三时钟信号时，所述第M+2组时钟信号为第一时钟信号，当所述时钟信号为第四时钟信号时，所述第M+2组时钟信号为第二时钟信号。
本发明的有益效果：本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，该电路的下拉维持电路部分包括交互作用的第一下拉维持模块与第二下拉维持模块；第一下拉维持模块具有第一主反相器与第一辅助反相器，引入恒压低电位；第二下拉维持模块具有第二主反相器与第二辅助反相器，引入恒压低电位；设置恒压低电位<第二负电位<第一负电位，能够避免氧化物半导体薄膜晶体管电性对扫描驱动电路的影响，尤其是漏电问题带来的功能性不良，确保下拉维持电路部分能够在作用期间正常拉低，在非作用期间处于较高的电位，有效维持第一节点和输出端处于低电位。同时，第一下拉维持模块与第二下拉维持模块交互作用，能够减轻元器件长时间工作的电应力作用，延长电路寿命。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的第一实施例的电路图；
图2为图1所示第一实施例的第一级GOA单元的电路图；
图3为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的第二实施例的电路图；
图4为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的第三实施例的电路图；
图5为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的第四实施例的电路图；
图6为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关键节点的输出波形图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1-2，为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的第一实施例。如图1所示，该用于氧化物半导体薄膜晶体管的扫描驱动电路为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)薄膜晶体管的扫描驱动电路，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制部分100、一上拉部分200、一下传部分300、一第一下拉部分400、一自举电容部分500和一下拉维持电路部分600。
上述各部分的组成以及具体的连接方式如下：
所述上拉控制部分100包括第十一晶体管T11，所述第十一晶体管T11的栅极电性连接于所述第N级GOA单元的前一级GOA单元第N-1级GOA单元的驱动输出端ST(N-1)，漏级电性连接于所述第N级GOA单元的前一级GOA单元第N-1级GOA单元的输出端G(N-1)，源极电性连接于第一节点Q(N)；
所述上拉部分200包括第二十一晶体管T21，所述第二十一晶体管T21的栅极电性连接于第一节点Q(N)，漏极电性连接于时钟信号CK(M)，源极电性连接于输出端G(N)；
所述下传部分300包括第二十二晶体管T22，所述第二十二晶体管T22的栅极电性连接于第一节点Q(N)，漏极电性连接于时钟信号CK(M)，源极电性连接于驱动输出端ST(N)；
所述第一下拉部分400仅包括一第四十一晶体管T41，所述第四十一晶体管T41的栅极电性连接于第M+2组时钟信号CK(M+2)，漏极电性连接于第一节点Q(N)，源极电性连接于第二负电位VSS2；
所述自举电容部分500包括一电容Cb，所述电容Cb的一端电性连接于第一节点Q(N)，另一端电性连接于输出端G(N)；
所述下拉维持部分600，包括：第一下拉维持模块601与第二下拉维持模块602；
所述第一下拉维持模块601包括第五十一晶体管T51，所述第五十一晶体管T51的栅极与漏极均电性连接于第一低频时钟信号源LC1，源极电性连接于第六节点U(N)；第五十二晶体管T52，所述第五十二晶体管T52的栅极电性连接于第一节点Q(N)，漏极电性连接于第六节点U(N)，源极电性连接于第一负电位VSS1；第五十三晶体管T53，所述第五十三晶体管T53的栅极电性连接于第六节点U(N)，漏极电性连接于第一低频时钟信号源LC1，源极电性连接于第二节点P(N)；第五十四晶体管T54，所述第五十四晶体管T54的栅极电性连接于第一节点Q(N)，漏极电性连接于第二节点P(N)，源极电性连接第三节点K(N)；第七十一晶体管T71，所述第七十一晶体管T71的栅极与漏极均电性连接于第一低频时钟信号源LC1，源极电性连接于第七十三晶体管T73的栅极；第七十二晶体管T72，所述第七十二晶体管T72的栅极电性连接于第一节点Q(N)，漏极电性连接于第七十三晶体管T73的栅极，源极电性连接于恒压低电位DCL；第七十三晶体管T73，所述第七十三晶体管T73的栅极电性连接于第七十一晶体管T71的源极，漏极电性连接于第一低频时钟信号源LC1，源极电性连接于第三节点K(N)；第七十四晶体管T74，所述第七十四晶体管T74的栅极电性连接于第一节点Q(N)，漏极电性连接于第三节点K(N)，源极电性连接于恒压低电位DCL；第四十二晶体管T42，所述第四十二晶体管T42的栅极电性连接于第二节点P(N)，漏极电性连接于第一节点Q(N)，源极电性连接于第二负电位VSS2；第三十二晶体管T32，所述第三十二晶体管T32的栅极电性连接于第二节点P(N)，漏极电性连接于输出端G(N)，源极电性连接于第一负电位VSS1。
所述第二下拉维持模块602包括第六十一晶体管T61，所述第六十一晶体管T61的栅极与漏极均电性连接于第二低频时钟信号源LC2，源极电性连接于第七节点V(N)；第六十二晶体管T62，所述第六十二晶体管T62的栅极电性连接于第一节点Q(N)，漏极电性连接于第七节点V(N)，源极电性连接于第一负电位VSS1；第六十三晶体管T63，所述第六十三晶体管T63的栅极电性连接于第七节点V(N)，漏极电性连接于第二低频时钟信号源LC2，源极电性连接于第四节点S(N)；第六十四晶体管T64，所述第六十四晶体管T64的栅极电性连接于第一节点Q(N)，漏极电性连接于第四节点S(N)，源极电性连接第五节点T(N)；第八十一晶体管T81，所述第八十一晶体管T81的栅极与漏极均电性连接于第二低频时钟信号源LC2，源极电性连接于第八十三晶体管T83的栅极；第八十二晶体管T82，所述第八十二晶体管T82的栅极电性连接于第一节点Q(N)，漏极电性连接于第八十三晶体管T83的栅极，源极电性连接于恒压低电位DCL；第八十三晶体管T83，所述第八十三晶体管T83的栅极电性连接于第八十一晶体管T81的源极，漏极电性连接于第二低频时钟信号源LC2，源极电性连接于第五节点T(N)；第八十四晶体管T84，所述第八十四晶体管T84的栅极电性连接于第一节点Q(N)，漏极电性连接于第五节点T(N)，源极电性连接于恒压低电位DCL；第四十三晶体管T43，所述第四十三晶体管T43的栅极电性连接于第四节点S(N)，漏极电性连接于第一节点Q(N)，源极电性连接于第二负电位VSS2；第三十三晶体管T33，所述第三十三晶体管T33的栅极电性连接于第四节点S(N)，漏极电性连接于输出端G(N)，源极电性连接于第一负电位VSS1。
需要特别说明的是，首先，所述第一负电位VSS1、第二负电位VSS2与恒压低电位DCL的关系为：恒压低电位DCL<第二负电位VSS2<第一负电位VSS1。
其次，该扫描驱动电路采用的级传方式是第N-1级传给第N级，如图2所示，所述扫描驱动电路的第一级连接关系中，第十一晶体管T11的栅极与漏极均电性连接于电路的启动信号端STV。
再次，第一下拉部分400只有第四十一晶体管T41负责下拉第一节点Q(N)，且第四十一晶体管T41的栅极电性连接于第M+2组时钟信号CK(M+2)，T41的源极电性连接于第二负电位VSS2。所述时钟信号CK(M)包含四组时钟信号：第一时钟信号CK(1)、第二时钟信号CK(2)、第三时钟信号CK(3)、第四时钟信号CK(4)，当所述时钟信号CK(M)为第三时钟信号CK(3)时，所述第M+2组时钟信号CK(M+2)为第一时钟信号CK(1)，当所述时钟信号CK(M)为第四时钟信号CK(4)时，所述第M+2组时钟信号CK(M+2)为第二时钟信号CK(2)，而且时钟信号CK(M)的波形占空比设置不能大于0.25，以确保第一节点Q(N)的信号输出波形呈“凸”字形，优选的，所述时钟信号CK(M)的波形占空比为0.25。
最为重要的是，所述下拉维持电路部分600设计成了两个可以交互作用的下拉维持模块，即第一下拉维持模块601和第二下拉维持模块602，通过所述第一下拉维持模块601和第二下拉维持模块602交替作用，能够减轻元器件长时间工作的电应力作用，延长电路寿命。所述第一低频时钟信号源LC1控制着第一下拉维持模块601，第二低频时钟信号源LC2控制着第二下拉维持模块602，且第一低频时钟信号源LC1和第二低频时钟信号源LC2为两个相位完全相反的低频时钟信号源，使得第一下拉维持模块601和第二下拉维持模块602能够交互作用。
无论是第一下拉维持模块601还是第二下拉维持模块602均采用了特殊的双重反相器设计。所述第五十一晶体管T51、第五十二晶体管T52、第五十三晶体管T53、第五十四晶体管T54构成第一主反相器，所述第一主反相器用于控制第三十二晶体管T32与第四十二晶体管T42；所述第七十一晶体管T71、第七十二晶体管T72、第七十三晶体管T73、第七十四晶体管T74构成第一辅助反相器，所述第一辅助反相器在作用期间提供给第一主反相器低电位，在非作用期间提供给第一主反相器高电位。
所述第六十一晶体管T61、第六十二晶体管T62、第六十三晶体管T63、第六十四晶体管T64构成第二主反相器，所述第二主反相器用于控制第三十三晶体管T33与第四十三晶体管T43；所述第八十一晶体管T81、第八十二晶体管T82、第八十三晶体管T83、第八十四晶体管T84构成第二辅助反相器，所述第二辅助反相器在作用期间提供给第二主反相器低电位，在非作用期间提供给第二主反相器高电位。
下面以第一下拉维持模块601为例进行说明。
所述第一下拉维持模块601中的第一主反相器的作用是控制第三十二晶体管T32和第四十二晶体管T42这两个晶体管，第一辅助反相器的作用是在作用期间提供给第一主反相器低电位，在非作用期间提供给第一主反相器一个适当的高电位来降低第五十四晶体管T54的漏电，以确保第一主反相器在非作用期间能够产生较高的电位。
在作用期间，第一辅助反相器经第一低频时钟信号源LC1与恒压低电位DCL的高/低电压驱动后，第五十二晶体管T52被下拉至第一负电位VSS1，第七十四晶体管T74、第七十二晶体管T72在第一节点Q(N)为高电位时开启并下拉第一低频时钟信号源LC1，导致第三节点K(N)为更低电位，第二节点P(N)也被下拉到一更低电位，即第一辅助反相器在作用期间给第一主反相器提供了低电位，因而可以杜绝第三十二晶体管T32、第四十二晶体管T42因阈值电压较低或趋近于0V的物理特性所引发的漏电情况发生，确保所述下拉维持电路部分600能够在作用期间正常拉低。
在非作用期间，第五十二晶体管T52、第五十四晶体管T54、第七十二晶体管T72、第七十四晶体管T74均截止关闭。由于第五十四晶体管T54的栅极电性连接于第一节点Q(N)，源极电性连接于第三节点K(N)，所述第五十四晶体管T54的栅极为负电位，源极为正电位，这样Vgs是一个相对来说非常负值的电位，可以将第五十四晶体管T54关闭得很好，减少它的漏电，即第一辅助反相器在非作用期间给第一主反相器提供了一个适当的高电位来降低第五十四晶体管T54的漏电，确保所述下拉维持电路部分600在非作用期间处于较高的电位，有效维持第一节点Q(N)和输出端G(N)处于低电位。此外，在第三节点K(N)为高电位时，存在电阻分压的功能，可以将P(N)的电位推得更高，因而可以稳定P(N)的电位。
所述第二下拉维持模块602与第一下拉维持模块601交替作用，且其作用模式与第一下维持部分601的作用模式相同，此处不再赘述。
请参阅图3，为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的第二实施例。该第二实施例与第一实施例的区别在于，所述第四十一晶体管T41的源极电性连接于输出端G(N)，通过将第四十一晶体管T41的源极电性连接于输出端G(N)，可以降低第一节点Q(N)在作用期间通过所述第四十一晶体管T41的漏电。除此之外，图3与图1具有相同标号部分的组成、连接关系、功用与操作原理相同，在此不再赘述。
请参阅图4，为本发明用于用于氧化物半导体薄膜晶体管的扫描驱动电路的第三实施例。所述第三实施例与第一实施例的区别在于，所述第一辅助反相器部分删减了第七十一晶体管T71与第七十二晶体管T72，将所述第七十三晶体管T73的栅极电性连接到第六节点U(N)，仅由第七十三晶体管T73与第七十四晶体管T74构成第一辅助反相器，所述第一辅助反相器引用第一主反相器中的第六节点U(N)来控制第七十三晶体管T73。
所述第二辅助反相器部分删减了第八十一晶体管T81与第八十二晶体管T82，将所述第八十三晶体管T83的栅极电性连接到第七节点V(N)，仅由第八十三晶体管T83与第八十四晶体管T84构成第二辅助反相器，所述第二辅助反相器引用第二主反相器中的第七节点V(N)来控制第八十三晶体管T83。
通过上述改进可以减少第一、第二辅助反相器的元件数量，不需要额外的元件来分别产生类似于第六节点U(N)、第七节点V(N)的波形来控制第七十三晶体管T73、第八十三晶体管T83。
以第一下拉维持模块601为例，在作用期间，第一辅助反相器经第六节点U(N)与恒压低电位DCL高/低电压驱动后，第五十二晶体管T52被下拉至第一负电位VSS1，第七十四晶体管T74、在第一节点Q(N)为高电位时开启并下拉第一低频时钟信号源LC1，导致第三节点K(N)为更低电位，第二节点P(N)也被下拉到一更低电位，即第一辅助反相器在作用期间给第一主反相器提供了低电位，因而可以杜绝第三十二晶体管T32、第四十二晶体管T42因阈值电压较低或趋近于0V的物理特性所引发的漏电情况发生，确保所述下拉维持电路部分600能够在作用期间正常拉低。
在非作用期间，第五十二晶体管T52、第五十四晶体管T54、第七十四晶体管T74均截止关闭。由于第五十四晶体管T54的栅极电性连接于第一节点Q(N)，源极电性连接于第三节点K(N)，所述第五十四晶体管T54的栅极为负电位，源极为正电位，这样Vgs是一个相对来说非常负值的电位，可以将第五十四晶体管T54关闭得很好，减少它的漏电，即第一辅助反相器在非作用期间给第一主反相器提供了一个适当的高电位来降低第五十四晶体管T54的漏电，确保所述下拉维持电路部分600在非作用期间处于较高的电位，有效维持第一节点Q(N)和输出端G(N)处于低电位。此外，在第三节点K(N)为高电位时，还存在电阻分压的功能，可以将第二节点P(N)的电位推得更高，因而可以稳定第二节点P(N)的电位。
所述第二下拉维持模块602与第一下拉维持模块601交替作用，且其作用模式与第一下维持部分601的作用模式相同。除此之外，图4与图1中具有相同标号部分的组成、连接关系、功用与操作原理相同，在此不再赘述。
请参阅图5，为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的第四实施例。所述第四实施例与第三实施例的区别在于，所述第四十一晶体管T41的源极电性连接于输出端G(N)，通过将第四十一晶体管T41的源极电性连接于输出端G(N)，可以降低第一节点Q(N)在作用期间通过所述第四十一晶体管T41的漏电。除此之外，图5与图4中具有相同标号部分的组成、连接关系、功用与操作原理相同，在此不再赘述。
请参阅图6，为本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关健节点的输出波形图。其中STV是电路的启动信号；CK(1)-CK(4)是电路的时钟信号，可以看出这里示意的时钟信号的波形占空比为0.25，可以避免时钟信号波形对第一下拉部分400中第十一晶体管T41的影响，确保第一节点的Q(N)的信号输出波形呈“凸”字形；VSS1、VSS2、DCL为输入的恒压控制讯号，且DCL<VSS2<VSS1，具体电压值要根据实际面板驱动的要求和元件特性进行设置；第一低频时钟信号源LC1和第二低频时钟信号源LC2为两个相位完全相反的低频时钟信号源，能够确保第一下拉维持模块601与第二下拉维持模块602可以交互作用，以减轻第一下拉维持模块601或第二下拉维持模块602长时间操作的电应力作用；其它为电路关键节点产生的输出信号波形。由图可知：第一节点Q(N)的信号输出波形呈“凸”字形，输出端G(N)正常输出；在非作用期间，第一节点Q(N)和输出端G(N)处于低电位。
综上所述，本发明用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路部分包括交互作用的第一下拉维持模块与第二下拉维持模块；第一下拉维持模块具有第一主反相器与第一辅助反相器，引入恒压低电位；第二下拉维持模块具有第二主反相器与第二辅助反相器，引入恒压低电位；设置恒压低电位<第二负电位<第一负电位，能够避免氧化物半导体薄膜晶体管电性对扫描驱动电路的影响，尤其是漏电问题带来的功能性不良，确保下拉维持电路部分能够在作用期间正常拉低，在非作用期间处于较高的电位，有效维持第一节点和输出端处于低电位。同时，第一下拉维持模块与第二下拉维持模块交互作用，能够减轻元器件长时间工作的电应力作用，延长电路寿命。
虽然本发明已以较佳实施例揭露如上，但该较佳实施例并非用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制部分(100)、一上拉部分(200)、一下传部分(300)、一第一下拉部分(400)、一自举电容部分(500)和一下拉维持电路部分(600)；
所述上拉控制部分(100)包括一第十一晶体管(T11)，所述第十一晶体管(T11)的栅极电性连接于所述第N级GOA单元的前一级GOA单元第N-1级GOA单元的驱动输出端(ST(N-1))，漏极电性连接于所述第N级GOA单元的前一级GOA单元第N-1级GOA单元的输出端(G(N-1))，源极电性连接于第一节点(Q(N))；
所述第一下拉部分(400)包括一第四十一晶体管(T41)，所述第四十一晶体管(T41)的栅极电性连接于第M+2组时钟信号(CK(M+2))，漏极电性连接于第一节点(Q(N))，源极电性连接于第二负电位(VSS2)或输出端(G(N))；
所述下拉维持电路部分(600)包括：第一下拉维持模块(601)与第二下拉维持模块(602)，所述第一下拉维持模块(601)与第二下拉维持模块(602)交互作用；
所述第一下拉维持模块(601)包括第五十一晶体管(T51)，所述第五十一晶体管(T51)的栅极与漏极均电性连接于第一低频时钟信号源(LC1)，源极电性连接于第六节点(U(N))；第五十二晶体管(T52)，所述第五十二晶体管(T52)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第六节点(U(N))，源极电性连接于第一负电位(VSS1)；第五十三晶体管(T53)，所述第五十三晶体管(T53)的栅极电性连接于第六节点(U(N))，漏极电性连接于第一低频时钟信号源(LC1)，源极电性连接于第二节点(P(N))；第五十四晶体管(T54)，所述第五十四晶体管(T54)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第二节点(P(N))，源极电性连接第三节点(K(N))；第七十三晶体管(T73)，所述第七十三晶体管(T73)的栅极电性连接于第六节点(U(N))，漏极电性连接于第一低频时钟信号源(LC1)，源极电性连接于第三节点(K(N))；第七十四晶体管(T74)，所述第七十四晶体管(T74)的 栅极电性连接于第一节点(Q(N))，漏极电性连接于第三节点(K(N))，源极电性连接于恒压低电位(DCL)；第四十二晶体管(T42)，所述第四十二晶体管(T42)的栅极电性连接于第二节点(P(N))，漏极电性连接于第一节点(Q(N))，源极电性连接于第二负电位(VSS2)；第三十二晶体管(T32)，所述第三十二晶体管(T32)的栅极电性连接于第二节点(P(N))，漏极电性连接于输出端(G(N))，源极电性连接于第一负电位(VSS1)；
所述第五十一晶体管(T51)、第五十二晶体管(T52)、第五十三晶体管(T53)、第五十四晶体管(T54)构成第一主反相器，所述第一主反相器用于控制第三十二晶体管(T32)与第四十二晶体管(T42)；所述第七十三晶体管(T73)、第七十四晶体管(T74)构成第一辅助反相器，所述第一辅助反相器在作用期间提供给第一主反相器低电位，在非作用期间提供给第一主反相器高电位；
所述第二下拉维持模块(602)包括第六十一晶体管(T61)，所述第六十一晶体管(T61)的栅极与漏极均电性连接于第二低频时钟信号源(LC2)，源极电性连接于第七节点(V(N))；第六十二晶体管(T62)，所述第六十二晶体管(T62)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第七节点(V(N))，源极电性连接于第一负电位(VSS1)；第六十三晶体管(T63)，所述第六十三晶体管(T63)的栅极电性连接于第七节点(V(N))，漏极电性连接于第二低频时钟信号源(LC2)，源极电性连接于第四节点(S(N))；第六十四晶体管(T64)，所述第六十四晶体管(T64)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第四节点(S(N))，源极电性连接第五节点(T(N))；第八十三晶体管(T83)，所述第八十三晶体管(T83)的栅极电性连接于第七节点(V(N))，漏极电性连接于第二低频时钟信号源(LC2)，源极电性连接于第五节点(T(N))；第八十四晶体管(T84)，所述第八十四晶体管(T84)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第五节点(T(N))，源极电性连接于恒压低电位(DCL)；第四十三晶体管(T43)，所述第四十三晶体管(T43)的栅极电性连接于第四节点(S(N))，漏极电性连接于第一节点(Q(N))，源极电性连接于第二负电位(VSS2)；第三十三晶体管(T33)，所述第三十三晶体管(T33)的栅极电性连接于第四节点(S(N))，漏极电性连接于输出端(G(N))，源极电性连接于第一负电位(VSS1)；
所述第六十一晶体管(T61)、第六十二晶体管(T62)、第六十三晶体管(T63)、第六十四晶体管(T64)构成第二主反相器，所述第二主反相器用于控制第三十三晶体管(T33)与第四十三晶体管(T43)；所述第八十三晶体管(T83)、第八十四晶体管(T84)构成第二辅助反相器，所述第二辅助反相器在作用期间提供给第二主反相器低电位，在非作用期间提供给第二主反相器高电位；
所述第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
2.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述第一辅助反相器还包括第七十一晶体管(T71)，所述第七十一晶体管(T71)的栅极与漏极均电性连接于第一低频时钟信号源(LC1)，源极电性连接于第七十三晶体管(T73)的栅极；第七十二晶体管(T72)，所述第七十二晶体管(T72)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第七十三晶体管(T73)的栅极，源极电性连接于恒压低电位(DCL)；所述第七十三晶体管(T73)的栅极与第六节点(U(N))断开；
所述第二辅助反相器还包括第八十一晶体管(T81)，所述第八十一晶体管(T81)的栅极与漏极均电性连接于第二低频时钟信号源(LC2)，源极电性连接于第八十三晶体管(T83)的栅极；第八十二晶体管(T82)，所述第八十二晶体管(T82)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第八十三晶体管(T83)的栅极，源极电性连接于恒压低电位(DCL)；所述第八十三晶体管(T83)的栅极与第七节点(V(N))断开。
3.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，采用的级传方式是第N-1级传给第N级。
4.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述上拉部分(200)包括第二十一晶体管(T21)，所述第二十一晶体管(T21)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(M))，源极电性连接于输出端(G(N))；
所述下传部分(300)包括第二十二晶体管(T22)，所述第二十二晶体管(T22)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(M))，源极电性连接于驱动输出端(ST(N))；
所述自举电容部分(500)包括一电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于输出端(G(N))。
5.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述扫描驱动电路的第一级连接关系中，第十一晶体管(T11)的栅极与漏极均电性连接于电路的启动信号端(STV)。
6.如权利要求4所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述时钟信号(CK(M))的波形占空比不能大于0.25。
7.如权利要求6所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述时钟信号(CK(M))的波形占空比为0.25。
8.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述第一节点(Q(N))的信号输出波形呈“凸”字形。
9.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述第一低频时钟信号源(LC1)与第二低频时钟信号源(LC2)为两个相位完全相反的低频时钟信号源。
10.如权利要求4所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述时钟信号(CK(M))包含四组时钟信号：第一时钟信号(CK(1))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))，当所述时钟信号(CK(M))为第三时钟信号(CK(3))时，所述第M+2组时钟信号(CK(M+2))为第一时钟信号(CK(1))，当所述时钟信号(CK(M))为第四时钟信号(CK(4))时，所述第M+2组时钟信号(CK(M+2))为第二时钟信号(CK(2))。
CN201410626029.0A 2014-11-07 2014-11-07 用于氧化物半导体薄膜晶体管的扫描驱动电路 Active CN104392700B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201410626029.0A CN104392700B (zh) 2014-11-07 2014-11-07 用于氧化物半导体薄膜晶体管的扫描驱动电路
GB1703827.4A GB2545363B (en) 2014-11-07 2015-02-06 Scan driving circuit for oxide semiconductor thin film transistors
JP2017519241A JP6419324B2 (ja) 2014-11-07 2015-02-06 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
US14/424,399 US9552790B2 (en) 2014-11-07 2015-02-06 Scan driving circuit for oxide semiconductor thin film transistors
PCT/CN2015/072362 WO2016070517A1 (zh) 2014-11-07 2015-02-06 用于氧化物半导体薄膜晶体管的扫描驱动电路
KR1020177007052A KR101943237B1 (ko) 2014-11-07 2015-02-06 산화물 반도체 박막 트랜지스터용 스캔 구동회로
US15/367,116 US9767755B2 (en) 2014-11-07 2016-12-01 Scan driving circuit for oxide semiconductor thin film transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410626029.0A CN104392700B (zh) 2014-11-07 2014-11-07 用于氧化物半导体薄膜晶体管的扫描驱动电路

Publications (2)

Publication Number Publication Date
CN104392700A CN104392700A (zh) 2015-03-04
CN104392700B true CN104392700B (zh) 2016-09-14

Family

ID=52610593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410626029.0A Active CN104392700B (zh) 2014-11-07 2014-11-07 用于氧化物半导体薄膜晶体管的扫描驱动电路

Country Status (6)

Country Link
US (2) US9552790B2 (zh)
JP (1) JP6419324B2 (zh)
KR (1) KR101943237B1 (zh)
CN (1) CN104392700B (zh)
GB (1) GB2545363B (zh)
WO (1) WO2016070517A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN105096863B (zh) * 2015-08-05 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示装置及其栅极驱动电路
CN105869593B (zh) * 2016-06-01 2018-03-13 深圳市华星光电技术有限公司 一种显示面板及其栅极驱动电路
CN106251816B (zh) * 2016-08-31 2018-10-12 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示装置
CN106251817B (zh) * 2016-08-31 2019-01-18 深圳市华星光电技术有限公司 一种goa驱动电路
CN106504722B (zh) * 2017-01-12 2019-10-01 京东方科技集团股份有限公司 一种goa分区驱动方法和装置、goa单元
CN107909971B (zh) * 2017-11-03 2020-06-30 深圳市华星光电半导体显示技术有限公司 Goa电路
CN109935208B (zh) * 2018-02-14 2021-03-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109192157A (zh) * 2018-09-26 2019-01-11 深圳市华星光电技术有限公司 Goa电路及显示装置
CN111081196B (zh) * 2019-12-24 2021-06-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN112037728B (zh) * 2020-09-22 2022-03-15 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
CN113362752A (zh) * 2021-06-01 2021-09-07 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN113674656B (zh) * 2021-08-13 2022-07-12 Tcl华星光电技术有限公司 Goa电路及其电学老化测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552040A (zh) * 2009-04-28 2009-10-07 友达光电股份有限公司 液晶显示器的移位寄存器
CN103745696A (zh) * 2013-10-03 2014-04-23 友达光电股份有限公司 栅极驱动电路
CN103778896A (zh) * 2014-01-20 2014-05-07 深圳市华星光电技术有限公司 集成栅极驱动电路及具有集成栅极驱动电路的显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
TWI336870B (en) * 2006-09-01 2011-02-01 Au Optronics Corp Signal-driving system and shift register unit thereof
US7831010B2 (en) * 2007-11-12 2010-11-09 Mitsubishi Electric Corporation Shift register circuit
KR101607510B1 (ko) * 2008-11-28 2016-03-31 삼성디스플레이 주식회사 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
TWI404332B (zh) * 2009-12-11 2013-08-01 Au Optronics Corp 移位暫存器電路
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
WO2014148171A1 (ja) 2013-03-21 2014-09-25 シャープ株式会社 シフトレジスタ
TWI473059B (zh) * 2013-05-28 2015-02-11 Au Optronics Corp 移位暫存器電路
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103745700B (zh) * 2013-12-27 2015-10-07 深圳市华星光电技术有限公司 自修复型栅极驱动电路
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104064158B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552040A (zh) * 2009-04-28 2009-10-07 友达光电股份有限公司 液晶显示器的移位寄存器
CN103745696A (zh) * 2013-10-03 2014-04-23 友达光电股份有限公司 栅极驱动电路
CN103778896A (zh) * 2014-01-20 2014-05-07 深圳市华星光电技术有限公司 集成栅极驱动电路及具有集成栅极驱动电路的显示面板

Also Published As

Publication number Publication date
GB201703827D0 (en) 2017-04-26
GB2545363A (en) 2017-06-14
CN104392700A (zh) 2015-03-04
US20170084240A1 (en) 2017-03-23
JP2017538955A (ja) 2017-12-28
US20160343331A1 (en) 2016-11-24
WO2016070517A1 (zh) 2016-05-12
KR20170042354A (ko) 2017-04-18
KR101943237B1 (ko) 2019-01-28
JP6419324B2 (ja) 2018-11-07
US9552790B2 (en) 2017-01-24
US9767755B2 (en) 2017-09-19
GB2545363B (en) 2021-03-03

Similar Documents

Publication Publication Date Title
CN104392700B (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104392701B (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104409055B (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104269152B (zh) 用于氧化物半导体薄膜晶体管的行驱动电路
CN104464662B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104882108B (zh) 基于氧化物半导体薄膜晶体管的goa电路
CN104157260B (zh) 基于igzo制程的栅极驱动电路
CN104505050B (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104851403B (zh) 基于氧化物半导体薄膜晶体管的goa电路
CN104157259B (zh) 基于igzo制程的栅极驱动电路
CN106205528A (zh) 一种goa电路及液晶显示面板
CN106128379A (zh) Goa电路
CN105469760A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN106297704B (zh) 一种栅极驱动电路
CN103761949A (zh) 栅极驱动电路以及驱动方法
CN106057152A (zh) 一种goa电路及液晶显示面板
CN106057157A (zh) Goa电路及液晶显示面板
CN107909980A (zh) Goa电路及具有该goa电路的液晶显示装置
CN110379349A (zh) 栅极驱动电路
CN106297698A (zh) 一种栅极驱动电路及液晶显示面板
CN107610668B (zh) 一种goa电路及液晶面板、显示装置
WO2020224133A1 (zh) 一种goa电路、显示面板及显示装置
CN207020959U (zh) 一种goa电路及液晶面板、显示装置
CN107221299A (zh) 一种goa电路及液晶显示器
CN110148382A (zh) 一种goa电路、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant