CN207020959U - 一种goa电路及液晶面板、显示装置 - Google Patents

Abstract

本实用新型提供一种GOA电路，包括多个级联的GOA结构单元，单级GOA结构单元均依照第N级GOA结构单元；该第N级GOA结构单元包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容；下拉维持电路中薄膜晶体管T42和T32的源极连接由直流低压信号转变成第一反向时针信号，薄膜晶体管T43和T33的源极连接由直流低压信号转变成第二方向时针信号，而第一反向时针信号与下拉维持电路中第一时钟信号在各时刻电位相异，以及第二反向时钟信号与下拉维持电路中第二时钟信号在各时刻电位相异。实施本实用新型，能够有效纠正单级GOA结构单元中下拉维持电路内薄膜晶体管的阈值电压出现正向偏转问题，从而提高GOA电路的可靠性和稳定性。

Description

一种GOA电路及液晶面板、显示装置

技术领域

本实用新型涉及液晶显示技术领域，尤其涉及一种GOA（Gate Driver On Array，阵列基板行驱动）电路及液晶面板、显示装置。

背景技术

液晶显示器具有低辐射、体积小及低耗能等优点，已逐渐在部分应用中取代传统的阴极射线管显示器，因而被广泛地应用于笔记本电脑、个人数字助理PDA、平面电视或移动电话等产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用GOA技术，即将栅极驱动电路集成在玻璃基板上，形成对液晶面板的扫描驱动。

GOA技术相比传统COF（Chip On Flex/Film，覆晶薄膜）技术，不仅可以大幅度节约制造成本，而且省去了Gate侧COF的Bonging制程，对产能提升也是极为有利的。因此，GOA是未来液晶面板发展的重点技术。

如图1所示，现有的GOA 电路，通常包括级联的多个单级GOA 结构单元，每一级GOA结构单元均对应驱动一级水平扫描线。GOA 结构单元的主要结构包括上拉控制电路①，上拉电路②，下传电路③，下拉电路④和下拉维持电路⑤，以及负责电位抬升的自举电容⑥。其中，上拉控制电路①负责控制上拉电路②的打开时间为预充点电位信号Q（N）实现预充电，一般连接上一级GOA结构单元传递过来的下传信号和栅极输出信号；上拉电路②主要为提高栅极输出信号G（N）电位，控制Gate的打开；下传电路③主要为控制下一级GOA 结构单元中信号的打开和关闭；下拉电路④负责在第一时间拉低Q（N）、G（N）点电位至VSS，从而关闭G（N）点信号；下拉维持电路⑤则负责将Q（N）、G（N）点电位维持在VSS不变，即负电位，通常有两个下拉维持模块交替作用；自举电容⑥则负责Q（N）点的二次抬升，这样有利于上拉电路的G（N）输出。

由于下拉维持电路⑤的电子元件实际上是一种反相器，可以采用达灵顿结构反向器，因此图1的单级GOA 结构单元可变换成图2的单级GOA结构单元。在图2中，通常情况下会设置两个下拉维持电路⑤交替工作防止薄膜晶体管T32、T42、T33、T43长时间受到PBS（Positive Bias Stress，正偏压应力）而使器件的阈值电压Vth 正向偏转严重导致电路失效。

然而，图2中两个下拉维持电路⑤分别采用反相讯号LC1和LC2，即同一时刻上LC1和LC2的电位相异，但是在LC1 为高电位时，单级GOA 结构单元左侧的下拉维持电路⑤工作，使得薄膜晶体管T42和T32栅极连接电路点P（N）长期处于高电位状态，从而导致薄膜晶体管T42和T32阈值电压Vth 出现正向偏转；同样，再待一段时间过后，LC1和LC2电位互换，单级GOA 结构单元右侧的下拉维持电路⑤工作，使得薄膜晶体管T43和T33栅极连接电路点K（N）长期处于高电位状态，从而导致薄膜晶体管T43和T33阈值电压Vth出现正向偏转。以此重复，则随着单级GOA结构单元使用时间的增长，则薄膜晶体管T32、T42、T33、T43的阈值电压Vth 正向偏转越来越严重，从而导致整个GOA电路失效。

实用新型内容

本实用新型实施例所要解决的技术问题在于，提供一种GOA电路及液晶面板、显示装置，能够有效纠正单级GOA结构单元中下拉维持电路内薄膜晶体管的阈值电压出现正向偏转问题，从而提高GOA电路的可靠性和稳定性。

为了解决上述技术问题，本实用新型实施例提供了一种GOA电路，包括多个级联的GOA结构单元，每一个单级GOA结构单元均依照第N级GOA结构单元向显示面板的显示区域内相应的一行像素单元输出行扫描信号；所述第N级GOA结构单元包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容，且N为正整数；其中，

所述下拉维持电路包括交替工作的第一下拉维持子电路和第二下拉维持子电路：其中，

所述第一下拉维持子电路包括：

第一薄膜晶体管，所述第一薄膜晶体管的漏极连接第一时钟信号，且源极连接第一电路点；

第二薄膜晶体管，所述第二薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第一时钟信号，源极连接所述第一薄膜晶体管的栅极；

第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，且栅极连接预充点电位信号，源极连接直流低压信号；

第四薄膜晶体管，所述第四薄膜晶体管的漏极连接所述第一电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

第五薄膜晶体管，所述第五薄膜晶体管的漏极连接栅极输出信号，且栅极连接所述第一电路点，源极连接第一反向时钟信号；

第六薄膜晶体管，所述第六薄膜晶体管的漏极连接所述预充点电位信号，且栅极连接所述第一电路点，源极连接所述第一反向时钟信号；

其中，所述第一反向时钟信号与所述第一时钟信号在各个相同时刻上的电位均应相对设置为相异；

所述第二下拉维持子电路包括：

第七薄膜晶体管，所述第七薄膜晶体管的漏极连接第二时钟信号，且源极连接第二电路点；

第八薄膜晶体管，所述第八薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第二时钟信号，源极连接所述第七薄膜晶体管的栅极；

第九薄膜晶体管，所述第九薄膜晶体管的漏极连接所述第八薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

第十薄膜晶体管，所述第十薄膜晶体管的漏极连接所述第二电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

第十一薄膜晶体管，所述第十一薄膜晶体管的漏极连接栅极输出信号，且栅极连接所述第二电路点，源极连接第二反向时钟信号；

第十二薄膜晶体管，所述第十二薄膜晶体管的漏极连接所述预充点电位信号，且栅极连接所述第二电路点，源极连接所述第二反向时钟信号；

其中，所述第二时钟信号与所述第一时钟信号在各个相同时刻上的电位均应相对设置为相异，且所述第二时钟信号与所述第二反向时钟信号在各个相同时刻上的电位均应相对设置为相异。

其中，所述第一反向时钟信号与所述第二时钟信号具有相同的频率及电位。

其中，所述第一反向时钟信号与所述第二时钟信号来自同一信号源。

其中，所述第二反向时钟信号与所述第一时钟信号具有相同的频率及电位。

其中，所述第二反向时钟信号与所述第一时钟信号来自同一信号源。

其中，当所述第一时钟信号与所述第二反向时钟信号的电位均为28V或8V时，则所述第二时钟信号与所述第一反向时钟信号的电位均为-8V；或

当所述第一时钟信号与所述第二反向时钟信号的电位均为-8V时，则所述第二时钟信号与所述第一反向时钟信号的电位均为28V或8V。

其中，所述第N级GOA结构单元的上拉电路包括第十三薄膜晶体管，所述第十三薄膜晶体管的漏极连接第N级时钟信号，且栅极连接所述预充点电位信号，源极连接所述栅极输出信号。

其中，所述第N级GOA结构单元的下拉电路包括第十四薄膜晶体管和第十五晶体管；其中，

所述第十四薄膜晶体管的漏极连接所述栅极输出信号，且栅极连接第N+1级GOA结构单元的栅极输出信号，源极连接所述直流低压信号；

所述第十五薄膜晶体管的漏极连接所述预充点电位信号，且栅极同时连接所述第N+1级GOA结构单元的栅极输出信号及所述第十四薄膜晶体管的栅极，源极连接所述直流低压信号。

本实用新型实施例还提供了一种液晶面板，包括前述的GOA电路。

本实用新型实施例又提供了一种显示装置，包括前述的液晶面板。

实施本实用新型实施例，具有如下有益效果：

在本实用新型实施例中，通过在GOA电路中，将每一个单级GOA结构单元的下拉维持电路中一下拉维持子电路上所对应薄膜晶体管T32和T42的源极连接由直流低压信号转换成压力效应更小的第一反向时钟信号，并将另一下拉维持子电路上所对应薄膜晶体管T33和T43的源极连接由直流低压信号转换成压力效应更小的第二反向时钟信号，使得每一个单级GOA结构单元能够交替纠正不工作状态时所对应下拉维持子电路上薄膜晶体管的阈值电压出现正向偏转的问题，减少了下拉维持电路的整体压力效应，因此能够有效纠正单级GOA结构单元中下拉维持电路内薄膜晶体管的阈值电压出现正向偏转问题，从而提高GOA电路的可靠性和稳定性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本实用新型的范畴。

图1为现有技术中单级GOA结构单元的一电路图；

图2为现有技术中单级GOA结构单元的另一电路图；

图3为本实用新型实施例一提供的GOA电路中单级GOA结构单元的电路图；

图4为图3中单级GOA结构单元中下拉维持电路上各信号的输出波形图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。

在本实用新型实施例一中，提供一种GOA电路，包括多个级联的GOA结构单元，每一个单级GOA结构单元均依照第N级GOA结构单元向显示面板的显示区域内相应的一行像素单元输出行扫描信号，为了叙述方便，以第N级GOA结构单元进行详细说明。

如图3所示，第N级GOA结构单元包括上拉控制电路1、上拉电路2、下传电路3、下拉电路4、下拉维持电路5和自举电容6，且N为正整数；其中，

下拉维持电路5包括交替工作的第一下拉维持子电路和第二下拉维持子电路：其中，

该第一下拉维持子电路包括：

第一薄膜晶体管T53，第一薄膜晶体管T53的漏极连接第一时钟信号LC1，且源极连接第一电路点P（N）；

第二薄膜晶体管T51，第二薄膜晶体管T51的漏极与栅极相连通，且漏极和栅极均连接第一时钟信号LC1，源极连接第一薄膜晶体管T53的栅极；

第三薄膜晶体管T52，第三薄膜晶体管T52的漏极连接第二薄膜晶体管T51的源极，且栅极连接预充点电位信号Q（N），源极连接直流低压信号VSS；

第四薄膜晶体管T54，第四薄膜晶体管T54的漏极连接第一电路点P（N），且栅极连接预充点电位信号Q（N），源极连接直流低压信号VSS；

第五薄膜晶体管（T32），第五薄膜晶体管T32的漏极连接栅极输出信号G（N），且栅极连接第一电路点P（N），源极连接第一反向时钟信号M1；

第六薄膜晶体管T42，第六薄膜晶体管T42的漏极连接预充点电位信号Q（N），且栅极连接第一电路点P（N），源极连接第一反向时钟信号M1；

其中，第一反向时钟信号M1与第一时钟信号LC1在各个相同时刻上的电位均应相对设置为相异；

第二下拉维持子电路包括：

第七薄膜晶体管T63，第七薄膜晶体管T63的漏极连接第二时钟信号LC2，且源极连接第二电路点K（N）；

第八薄膜晶体管T61，第八薄膜晶体管T61的漏极与栅极相连通，且漏极和栅极均连接第二时钟信号LC2，源极连接第七薄膜晶体管T63的栅极；

第九薄膜晶体管T62，第九薄膜晶体管T62的漏极连接第八薄膜晶体管T61的源极，且栅极连接预充点电位信号Q（N），源极连接直流低压信号VSS；

第十薄膜晶体管T64，第十薄膜晶体管T64的漏极连接第二电路点K（N），且栅极连接预充点电位信号Q（N），源极连接直流低压信号VSS；

第十一薄膜晶体管T33，第十一薄膜晶体管T33的漏极连接栅极输出信号G（N），且栅极连接第二电路点K（N），源极连接第二反向时钟信号M2；

第十二薄膜晶体管T43，第十二薄膜晶体管T43的漏极连接预充点电位信号Q（N），且栅极连接第二电路点K（N），源极连接第二反向时钟信号M2；

其中，第二时钟信号LC2与第一时钟信号LC1在各个相同时刻上的电位均应相对设置为相异，且第二时钟信号LC2与第二反向时钟信号M2在各个相同时刻上的电位均应相对设置为相异。

在本实用新型实施例一中，虽然传统的下拉维持电路5引入两个交替工作的下拉维持子电路（即第一下拉维持子电路和第二下拉维持子电路），并采用相应反向的第一时钟信号LC1与第二时钟信号LC2（即在同一时刻上第一时钟信号LC1的输出电压波形为电位时，则第二时钟信号LC1的输出电压波形为负电位，反之亦然），用来降低下拉维持电路5上对应薄膜晶体管的正向偏转问题，但是却无法反向纠正下拉维持电路5上对应薄膜晶体管的正向偏转，因此通过分别在下拉维持子电路上引入第一反向时钟信号M1和第二反向时钟信号M2来进行反向纠正。此时，下拉维持电路5上对应薄膜晶体管不再连接直流低压信号，而是连接相应的反向时钟信号，使得工作的拉维持子电路继续保持工作状态，而不工作的另一拉维持子电路能够同时减少其对应薄膜晶体管的压力效应，反向纠正正向偏转。

如图4所示，为第N级GOA结构单元中下拉维持电路5上各信号的波形输出图，某一时段上第一下拉维持子电路上第一时钟信号LC1为高电位时（此时第一下拉维持子电路工作，而第二下拉维持子电路不工作），对应同一时段上的第一反向时钟信号M1为低电位，而第二时钟信号LC2也为低电位，第二反向时钟信号M2为高电位（此时对第二下拉维持子电路的正向偏转问题就行反向纠正）；同理，另一时段上第一下拉维持子电路上第一时钟信号LC1为低电位时，对应同一时段上的第一反向时钟信号M1为高电位（此时对第一下拉维持子电路的正向偏转问题就行反向纠正），而第二时钟信号LC2也为高电位（此时第一下拉维持子电路不工作，而第二下拉维持子电路工作），第二反向时钟信号M2为低电位。

在本实用新型实施例一中，第一反向时钟信号M1与第二时钟信号LC2设置成同频率同电位或同频率不同电位（但电位不能相异），同样第二反向时钟信号M2与第一时钟信号LC1也可以设置成同频率同电位或同频率不同电位（但电位不能相异）。

若GOA电路空间有限，则第一反向时钟信号M1与第二时钟信号LC2设置成同频率同电位，且来自同一信号源，即第一反向时钟信号M1可以直接采用第二时钟信号LC2；第二反向时钟信号M2与第一时钟信号LC1也设置成同频率同电位，且来自同一信号源，即第二反向时钟信号M2可以直接采用第一时钟信号LC1。作为一个例子，第一时钟信号LC1与第二反向时钟信号M2的电位相同，采用28V或8V时，则第二时钟信号LC2与第一反向时钟信号M1的电位相同，采用-8V；或者第一时钟信号LC1与第二反向时钟信号M2的电位相同，采用-8V时，则第二时钟信号LC2与第一反向时钟信号M1的电位相同，采用28V或8V。

若GOA电路空间够大，则第一反向时钟信号M1与第二时钟信号LC2设置成同频率不同电位；第二反向时钟信号M2与第一时钟信号LC1也设置成同频率不同电位。作为一个例子，第一时钟信号LC1采用28V或8V时，第一反向时钟信号采用-5V，第二时钟信号LC2采用-8V，第二反向时钟信号采用+10V；或者第一时钟信号LC1采用-8V时，则第一反向时钟信号采用+5V，第二时钟信号LC2采用28V或8V，第二反向时钟信号采用-10V。

在本实用新型实施例一中，第N级GOA结构单元的上拉电路2包括第十三薄膜晶体管T21，第十三薄膜晶体管T21的漏极连接第N级时钟信号CK（N），且栅极连接预充点电位信号Q（N），源极连接栅极输出信号G（N）。

在本实用新型实施例一中，第N级GOA结构单元的下拉电路包括第十四薄膜晶体管T31和第十五晶体管T41；其中，

第十四薄膜晶体管T31的漏极连接栅极输出信号G（N），且栅极连接第N+1级GOA结构单元的栅极输出信号G（N+1），源极连接直流低压信号VSS；

第十五薄膜晶体管T41的漏极连接预充点电位信号Q（N），且栅极同时连接第N+1级GOA结构单元的栅极输出信号G（N+1）及第十四薄膜晶体管T31的栅极，源极连接直流低压信号VSS。

相应于本实用新型实施例一的GOA电路，本实用新型实施例二提供了一种液晶面板，包括本实用新型实施例一的GOA电路，与本实用新型实施例一的GOA电路具有相同的结构和连接关系，具体请参见本实用新型实施例一中的相关内容，在此不再一一赘述。

相应于本实用新型实施例二的液晶面板，本实用新型实施例三又提供了一种显示装置，包括本实用新型实施例二中的液晶面板，与本实用新型实施例二中的液晶面板具有相同的结构和连接关系，具体请参见本实用新型实施例二中的相关内容，在此不再一一赘述。

实施本实用新型实施例，具有如下有益效果：

在本实用新型实施例中，通过在GOA电路中，将每一个单级GOA结构单元的下拉维持电路中一下拉维持子电路上所对应薄膜晶体管T32和T42的源极连接由直流低压信号转换成压力效应更小的第一反向时钟信号，并将另一下拉维持子电路上所对应薄膜晶体管T33和T43的源极连接由直流低压信号转换成压力效应更小的第二反向时钟信号，使得每一个单级GOA结构单元能够交替纠正不工作状态时所对应下拉维持子电路上薄膜晶体管的阈值电压出现正向偏转的问题，减少了下拉维持电路的整体压力效应，因此能够有效纠正单级GOA结构单元中下拉维持电路内薄膜晶体管的阈值电压出现正向偏转问题，从而提高GOA电路的可靠性和稳定性。

以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。

Claims (10)

1.一种GOA电路，其特征在于，包括多个级联的GOA结构单元，每一个单级GOA结构单元均依照第N级GOA结构单元向显示面板的显示区域内相应的一行像素单元输出行扫描信号；所述第N级GOA结构单元包括上拉控制电路（1）、上拉电路（2）、下传电路（3）、下拉电路（4）、下拉维持电路（5）和自举电容（6），且N为正整数；其中，

所述下拉维持电路（5）包括交替工作的第一下拉维持子电路和第二下拉维持子电路：其中，

所述第一下拉维持子电路包括：

第一薄膜晶体管（T53），所述第一薄膜晶体管（T53）的漏极连接第一时钟信号（LC1），且源极连接第一电路点（P（N））；

第二薄膜晶体管（T51），所述第二薄膜晶体管（T51）的漏极与栅极相连通，且漏极和栅极均连接所述第一时钟信号（LC1），源极连接所述第一薄膜晶体管（T53）的栅极；

第三薄膜晶体管（T52），所述第三薄膜晶体管（T52）的漏极连接所述第二薄膜晶体管（T51）的源极，且栅极连接预充点电位信号（Q（N）），源极连接直流低压信号（VSS）；

第四薄膜晶体管（T54），所述第四薄膜晶体管（T54）的漏极连接所述第一电路点（P（N）），且栅极连接所述预充点电位信号（Q（N）），源极连接所述直流低压信号（VSS）；

第五薄膜晶体管（T32），所述第五薄膜晶体管（T32）的漏极连接栅极输出信号（G（N）），且栅极连接所述第一电路点（P（N）），源极连接第一反向时钟信号（M1）；

第六薄膜晶体管（T42），所述第六薄膜晶体管（T42）的漏极连接所述预充点电位信号（Q（N）），且栅极连接所述第一电路点（P（N）），源极连接所述第一反向时钟信号（M1）；

其中，所述第一反向时钟信号（M1）与所述第一时钟信号（LC1）在各个相同时刻上的电位均应相对设置为相异；

所述第二下拉维持子电路包括：

第七薄膜晶体管（T63），所述第七薄膜晶体管（T63）的漏极连接第二时钟信号（LC2），且源极连接第二电路点（K（N））；

第八薄膜晶体管（T61），所述第八薄膜晶体管（T61）的漏极与栅极相连通，且漏极和栅极均连接所述第二时钟信号（LC2），源极连接所述第七薄膜晶体管（T63）的栅极；

第九薄膜晶体管（T62），所述第九薄膜晶体管（T62）的漏极连接所述第八薄膜晶体管（T61）的源极，且栅极连接所述预充点电位信号（Q（N）），源极连接所述直流低压信号（VSS）；

第十薄膜晶体管（T64），所述第十薄膜晶体管（T64）的漏极连接所述第二电路点（K（N）），且栅极连接所述预充点电位信号（Q（N）），源极连接所述直流低压信号（VSS）；

第十一薄膜晶体管（T33），所述第十一薄膜晶体管（T33）的漏极连接栅极输出信号（G（N）），且栅极连接所述第二电路点（K（N）），源极连接第二反向时钟信号（M2）；

第十二薄膜晶体管（T43），所述第十二薄膜晶体管（T43）的漏极连接所述预充点电位信号（Q（N）），且栅极连接所述第二电路点（K（N）），源极连接所述第二反向时钟信号（M2）；

其中，所述第二时钟信号（LC2）与所述第一时钟信号（LC1）在各个相同时刻上的电位均应相对设置为相异，且所述第二时钟信号（LC2）与所述第二反向时钟信号（M2）在各个相同时刻上的电位均应相对设置为相异。

2.如权利要求1所述的GOA电路，其特征在于，所述第一反向时钟信号（M1）与所述第二时钟信号（LC2）具有相同的频率及电位。

3.如权利要求2所述的GOA电路，其特征在于，所述第一反向时钟信号（M1）与所述第二时钟信号（LC2）来自同一信号源。

4.如权利要求3所述的GOA电路，其特征在于，所述第二反向时钟信号（M2）与所述第一时钟信号（LC1）具有相同的频率及电位。

5.如权利要求4所述的GOA电路，其特征在于，所述第二反向时钟信号（M2）与所述第一时钟信号（LC1）来自同一信号源。

6.如权利要求5所述的GOA电路，其特征在于，当所述第一时钟信号（LC1）与所述第二反向时钟信号（M2）的电位均为28V或8V时，则所述第二时钟信号（LC2）与所述第一反向时钟信号（M1）的电位均为-8V；或

当所述第一时钟信号（LC1）与所述第二反向时钟信号（M2）的电位均为-8V时，则所述第二时钟信号（LC2）与所述第一反向时钟信号（M1）的电位均为28V或8V。

7.如权利要求6所述的GOA电路，其特征在于，所述第N级GOA结构单元的上拉电路（2）包括第十三薄膜晶体管（T21），所述第十三薄膜晶体管（T21）的漏极连接第N级时钟信号（CK（N）），且栅极连接所述预充点电位信号（Q（N）），源极连接所述栅极输出信号（G（N））。

8.如权利要求7所述的GOA电路，其特征在于，所述第N级GOA结构单元的下拉电路包括第十四薄膜晶体管（T31）和第十五薄膜晶体管（T41）；其中，

所述第十四薄膜晶体管（T31）的漏极连接所述栅极输出信号（G（N）），且栅极连接第N+1级GOA结构单元的栅极输出信号（G（N+1）），源极连接所述直流低压信号（VSS）；

所述第十五薄膜晶体管（T41）的漏极连接所述预充点电位信号（Q（N）），且栅极同时连接所述第N+1级GOA结构单元的栅极输出信号（G（N+1））及所述第十四薄膜晶体管（T31）的栅极，源极连接所述直流低压信号（VSS）。

9.一种液晶面板，其特征在于，包括如权利要求1至8中任一项所述的GOA电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的液晶面板。