JP6405056B2 - Ｐｍｏｓゲート電極駆動回路 - Google Patents

Ｐｍｏｓゲート電極駆動回路 Download PDF

Info

Publication number
JP6405056B2
JP6405056B2 JP2017545370A JP2017545370A JP6405056B2 JP 6405056 B2 JP6405056 B2 JP 6405056B2 JP 2017545370 A JP2017545370 A JP 2017545370A JP 2017545370 A JP2017545370 A JP 2017545370A JP 6405056 B2 JP6405056 B2 JP 6405056B2
Authority
JP
Japan
Prior art keywords
electrically connected
thin film
film transistor
type thin
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017545370A
Other languages
English (en)
Other versions
JP2018508042A (ja
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018508042A publication Critical patent/JP2018508042A/ja
Application granted granted Critical
Publication of JP6405056B2 publication Critical patent/JP6405056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Description

本発明は液晶ディスプレイ駆動分野に関し、特にＰＭＯＳゲート電極駆動回路に関する。
液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）は、機械の本体の薄さや、省電力や、無放射等の非常に多い利点を具え，幅広く応用されている。例えば、液晶テレビや、携帯電話や、パーソナルデジタルアシスタント（ＰＤＡ）や、デジタルカメラや、コンピューターディスプレイ或いは、ノートパソコンディスプレイ等、平板表示分野において、主導的な地位を占める。
従来の市場における液晶ディスプレイの大部分は、バックグラウンド型液晶ディスプレイであり、それは、液晶表示パネルとバックライトモジュール（ｂａｃｋｌｉｇｈｔ ｍｏｄｕｌｅ）を備える。液晶表示パネルの作動原理は、薄膜トランジスタアレイ基（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ，ＴＦＴ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ）とカラーフィルタ基板（Ｃｏｌｏｒ Ｆｉｌｔｅｒ，ＣＦ）の間に、液晶分子を注入するとともに、二つの基板上に、駆動電圧をかけることによって液晶分子の回転方向を制御し、それにより、バックライトモジュールの光線を屈折させ、画面が生じる。
アクティブマトリックス型液晶ディスプレイにおいて、各画素は、一つの薄膜トランジスタ（ＴＦＴ）と電気的に接続され、薄膜トランジスタのゲート電極（Ｇａｔｅ）は、水平走査線と接続され、ドレイン電極（Ｄｒａｉｎ）は、垂直方向のデータ線に接続され、ソース電極（Ｓｏｕｒｃｅ）は、画素電極に接続される。水平走査線上に十分な電圧をかけることによって、前記水平走査線上に電気的に接続されているすべてのＴＦＴを開くことができる。したがって、データ線上の信号電圧を画素に書き込むことができ、異なる液晶の光透過率を制御し、さらに、色彩と輝度を制御する効果がある。現在、アクティブマトリックス型液晶表示パネルにおける水平走査線の駆動は、主に外部接続による集積回路板（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，ＩＣ）によって完成し、外部接続のＩＣは、各ステージの水平走査線の段階的な充電と放電を制御することができる。また、ＧＯＡ技術（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）、即ち、アレイ基板の駆動技術は、液晶表示パネルのアレイ製造工程を使用し、ゲート電極駆動回路をＴＦＴアレイ基板上に実装することができ、ゲート電極に対して、走査を行う駆動方式を実現させる。ＧＯＡ技術は、外部接続の溶接（ｂｏｎｄｉｎｇ）工程を減らすことができ、生産能力を向上させ、製品コストを下げる見込みがあるとともに、液晶表示パネルが、狭いフレーム、或いは、フレーム無しのディスプレイ製品を製作するのに更に適している。
通常、低温ポリシリコン（ＬＴＰＳ）半導体薄膜トランジスタには、以下の二種類のデバイスがある。一種類は、電子伝導を主とするＮ型デバイス（ＮＭＯＳ）で、もう一種類は、導通孔を主とするＰ型デバイス（ＰＭＯＳ）である。一般にＣＭＯＳは、ＮＭＯＳとＰＭＯＳを一緒に使用する相補型デバイスを指す。いくつかの特殊な応用の場合と、製造工程条件が制限される状況の下では、液晶ディスプレイは、ＰＭＯＳ単一デバイスを、ゲート電極駆動回路の薄膜トランジスタとして選択する必要がある。したがって、ゲート電極駆動回路の性能を改善し、液晶表示パネルの集積度を向上させ、さらには液晶表示パネルのフレームの幅を減らすことができる、ＰＭＯＳ単一デバイスに対して、集積したゲート電極駆動回路を設計する必要がある。
本発明は、漏電を減少させ、ゲート電極駆動回路の安定性を向上させるとともに、パネルの集積度を向上させ、さらに、液晶表示パネルのフレームの幅を減らし、特に、フレーム幅に対して比較的要求の高い、小さいサイズのパネルに適用されることができる、ＰＭＯＳゲート電極駆動回路を提供することを目的とする。
上記目的を実現させるために、本発明が提供するＰＭＯＳゲート電極駆動回路は、縦続接続の複数のＧＯＡユニット回路を備え、各ステージのＧＯＡユニット回路は、いずれも、プルアップ制御モジュールと、プルアップモジュールと、伝送モジュールと、第一プルダウンモジュールと、ブーストラップコンデンサと、プルダウン保持モジュールとからなる。Ｎを正の整数とした第ＮステージのＧＯＡユニット回路において、前記プルアップ制御モジュールは、第一ノードとプルダウン保持モジュールに電気的に接続される。前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタを少なくとも備え、前記Ｐ型薄膜トランジスタは、少なくとも、前テージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号と定圧の負電位を受信する。前記プルアップモジュールは、第二十二Ｐ型薄膜トランジスタを備え、前記第二十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、走査駆動信号を出力する。前記伝送モジュールは、第二十一Ｐ型薄膜トランジスタを備え、前記第二十一Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、ステージ転送信号を出力する。前記第一プルダウンモジュールは、第一ノードと走査駆動信号に電気的に接続されるとともに、相互に直列接続された第四十Ｐ型薄膜トランジスタと第四十一Ｐ型薄膜トランジスタを備え、非動作期間において、第一ノードの電位を走査駆動信号の電位まで引き上げるのに用いられる。前記ブーストラップコンデンサの一端は、第一ノードに電気的に接続され、他端は、走査駆動信号に電気的に接続される。前記プルダウン保持モジュールは、複数のＰ型薄膜トランジスタにより構成されるインバータと、第三十二Ｐ型薄膜トランジスタと、第四十二Ｐ型薄膜トランジスタと、第八十二Ｐ型薄膜トランジスタと、第八十一Ｐ型薄膜トランジスタと、からなり、前記インバータの入力端は、第一ノードに電気的に接続され、出力端は、第二ノードに電気的に接続される。前記第三十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第四十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、第一定圧の正電位に電気的に接続される。前記第四十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ドレイン電極は、第一ノードに電気的に接続され、ソース電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。前記第八十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第八十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。前記第八十一Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。前記第一定圧の正電位は、第二定圧の正電位より低い。
前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタ、即ち、第十一Ｐ型薄膜トランジスタを備え、前記第十一Ｐ型薄膜トランジスタのゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号を受信し、ソース電極は、定圧の負電位を受信し、ドレイン電極は、第一ノードに電気的に接続される。
前記プルアップ制御モジュールは、三つのＰ型薄膜トランジスタ、即ち、第十一Ｐ型薄膜トランジスタと、第十二Ｐ型薄膜トランジスタと、第十三Ｐ型薄膜トランジスタを備える。前記第十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号を受信し、ドレイン電極は、第十二Ｐ型薄膜トランジスタのソース電極と第十三Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。前記第十二Ｐ型薄膜トランジスタのゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号を受信し、ソース電極は、第十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、第一ノードに電気的に接続される。前記第十三Ｐ型薄膜トランジスタのゲート電極は、走査駆動信号を受信し、ソース電極は、定圧の負電位を受信し、ドレイン電極は、第十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。
前記第四十Ｐ型薄膜トランジスタのゲート電極は、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続される。前記第四十一Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される。
前記第四十Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続される。前記第四十一薄膜トランジスタのゲート電極は、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号、或いは二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される。
前記第四十Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続される。前記第四十一Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される。
前記第四十Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのゲート電極とソース電極に電気的に接続される。前記第四十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される。
前記インバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続される。前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも、定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続される。前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される。前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される。
前記インバータは、二重インバータであり、メインインバータと補助インバータを備える。前記メインインバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第一定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続される。前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続される。前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第四ノードに電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される。前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される。前記補助インバータは、第六十二Ｐ型薄膜トランジスタと、第六十一Ｐ型薄膜トランジスタと、第六十四Ｐ型薄膜トランジスタと、第六十三Ｐ型薄膜トランジスタと、からなり、前記第六十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第五ノードに電気的に接続される。前記第六十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第五ノードに電気的に接続される。前記第六十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される。前記第六十三Ｐ型薄膜トランジスタのゲート電極は、第五ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される。
前記インバータは、二重インバータであり、メインインバータと補助インバータを備える。前記メインインバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第一定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続される。前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続される。前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第四ノードに電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される。前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される。前記補助インバータは、第六十四Ｐ型薄膜トランジスタと第六十三Ｐ型薄膜トランジスタを備え、前記第六十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される。前記第六十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される。
本発明が提供するＰＭＯＳゲート電極駆動回路は、縦続接続の複数のＧＯＡユニット回路を備え、各ステージのＧＯＡユニット回路は、いずれも、プルアップ制御モジュールと、プルアップモジュールと、伝送モジュールと、第一プルダウンモジュールと、ブーストラップコンデンサと、プルダウン保持モジュールとからなる。Ｎを正の整数とした第ＮステージのＧＯＡユニット回路において、前記プルアップ制御モジュールは、第一ノードとプルダウン保持モジュールに電気的に接続される。前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタを少なくとも備え、前記Ｐ型薄膜トランジスタは、少なくとも、前テージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号と定圧の負電位を受信する。前記プルアップモジュールは、第二十二Ｐ型薄膜トランジスタを備え、前記第二十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、走査駆動信号を出力する。前記伝送モジュールは、第二十一Ｐ型薄膜トランジスタを備え、前記第二十一Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、ステージ転送信号を出力する。前記第一プルダウンモジュールは、第一ノードと走査駆動信号に電気的に接続されるとともに、相互に直列接続された第四十Ｐ型薄膜トランジスタと第四十一Ｐ型薄膜トランジスタを備え、非動作期間において、第一ノードの電位を走査駆動信号の電位まで引き上げるのに用いられる。前記ブーストラップコンデンサの一端は、第一ノードに電気的に接続され、他端は、走査駆動信号に電気的に接続される。前記プルダウン保持モジュールは、複数のＰ型薄膜トランジスタにより構成されるインバータと、第三十二Ｐ型薄膜トランジスタと、第四十二Ｐ型薄膜トランジスタと、第八十二Ｐ型薄膜トランジスタと、第八十一Ｐ型薄膜トランジスタと、からなり、前記インバータの入力端は、第一ノードに電気的に接続され、出力端は、第二ノードに電気的に接続される。前記第三十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第四十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、第一定圧の正電位に電気的に接続される。前記第四十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ドレイン電極は、第一ノードに電気的に接続され、ソース電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。記第八十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第八十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。前記第八十一Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。前記第一定圧の正電位は、第二定圧の正電位より低い。その内、前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタ、即ち、第十一Ｐ型薄膜トランジスタを備え、前記第十一Ｐ型薄膜トランジスタのゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号を受信し、ソース電極は、定圧の負電位を受信し、ドレイン電極には、第一ノードに電気的に接続される。その内、前記第四十Ｐ型薄膜トランジスタのゲート電極は、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続される。前記第四十一Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される。
本発明の有益な効果は以下の通りである。本発明が提供するＰＭＯＳゲート電極駆動回路は、そのプルアップ制御モジュールが、一つの定圧の負電位を受信することで、ＰＭＯＳデバイスの漏電が第一ノードに対して与える影響を減少させることができる。そのプルダウンモジュールは、Ｐ型薄膜トランジスタにより構成される二重インバータを設けると共に、特殊な漏電を防ぐ設計を採用することにより、第一ノードの漏電を減少させ、デプレッションモードＰ型薄膜トランジスタの電気特性がインバータの出力に対して影響を与えるのを防止でき、ゲート電極駆動回路の安定性を向上させるとともに、パネルの集積度を向上させ、さらに、液晶表示パネルのフレームの幅を減らし、特に、フレームの幅に対して比較的要求の高い、小さなサイズのパネルに適用されることができる。
本発明の特性及び技術内容をさらに理解するために、以下、本発明に関する詳細な説明と図を参照する。然しながら、図は、参考と説明に用いるのに提供するに過ぎず、本発明に対して制限するものではない。
本発明の技術案とその他有効な効果を理解するために、以下では図を用いて、本発明の具体的実施方式に対して詳細な説明を行う。
本発明のＰＭＯＳゲート電極駆動回路の実施例１の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例１の第一ステージにおけるＧＯＡユニット回路の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例１の最後から二番目のステージにおけるＧＯＡユニット回路の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例１の最後の一ステージにおけるＧＯＡユニット回路の回路図である。 本発明のＰＭＯＳゲート電極駆動回路のシーケンス図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例２の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例３の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例４の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例５の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例６の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例７の回路図である。 本発明のＰＭＯＳゲート電極駆動回路の実施例８の回路図である。 本発明のＰＭＯＳゲート電極駆動回路におけるインバータの第一種回路の構造を示した概略図である。 本発明のＰＭＯＳゲート電極駆動回路におけるインバータの第二種回路の構造を示した概略図である。 本発明のＰＭＯＳゲート電極駆動回路におけるインバータの第三種回路の構造を示した概略図である。
本発明が用いる技術手段とその効果をさらに詳述するために、以下では、本発明の好ましい実施例と図を用いて、詳細な説明を行う。
本発明は、ＰＭＯＳゲート電極駆動回路を提供する。図１が示すのは、本発明の実施例１の回路図である。前記ＰＭＯＳゲート電極駆動回路は、縦続接続の複数のＧＯＡユニット回路を備え、各ステージのＧＯＡユニット回路は、いずれも、プルアップ制御モジュール１００と、プルアップモジュール２００と、伝送モジュール３００と、第一プルダウンモジュール４００と、ブーストラップコンデンサ５００と、プルダウン保持モジュール６００と、からなる。
Ｎを正の整数とした第ＮステージのＧＯＡユニット回路において、前記プルアップ制御モジュール１００は、一つのＰ型薄膜トランジスタ、即ち第十一Ｐ型薄膜トランジスタＴ１１を備え、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）を受信し、ソース電極は、定圧の負電位ＶＳＳ１を受信し、ドレイン電極は、第一ノードＱ（Ｎ）に電気的に接続される。
前記プルアップモジュール２００は、第二十二Ｐ型薄膜トランジスタＴ２２を備え、前記第二十二Ｐ型薄膜トランジスタＴ２２のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第Ｍ本目のクロック信号ＣＫ（Ｍ）に電気的に接続され、ドレイン電極は、走査駆動信号Ｇ（Ｎ）を出力する。
前記伝送モジュール３００は、第二十一Ｐ型薄膜トランジスタＴ２１を備え、前記第二十一Ｐ型薄膜トランジスタＴ２１のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第Ｍ本目のクロック信号ＣＫ（Ｍ）に電気的に接続され、ドレイン電極は、ステージ転送信号ＳＴ（Ｎ）を出力する。
前記第一プルダウンモジュール４００は、相互に直列接続された第四十Ｐ型薄膜トランジスタＴ４０と第四十一Ｐ型薄膜トランジスタＴ４１を備える。前記四十Ｐ型薄膜トラジスタＴ４０のゲート電極は、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号ＳＴ（Ｎ＋２）或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号Ｇ（Ｎ＋２）に電気的に接続され、ソース電極は、第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタＴ４１のソース電極に電気的に接続される。前記第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極は、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタＴ４０のドレイン電極に電気的に接続され，ドレイン電極は、走査駆動信号Ｇ（Ｎ）に電気的に接続される。
前記ブーストラップコンデンサ５００の一端は、第一ノードＱ（Ｎ）に電気的に接続され、他端は、走査駆動信号Ｇ（Ｎ）に電気的に接続される。
前記プルダウン保持モジュール６００は、複数のＰ型薄膜トランジスタにより構成されるインバータＦ１と、第三十二Ｐ型薄膜トランジスタＴ３２と、第四十二Ｐ型薄膜トランジスタＴ４２と、第八十二Ｐ型薄膜トランジスタＴ８２と、第八十一Ｐ型薄膜トランジスタＴ８１と、からなり、前記インバータＦ１の入力端は、第一ノードＱ（Ｎ）に電気的に接続され、出力端は、第二ノードＰ（Ｎ）に電気的に接続される。前記第三十二Ｐ型薄膜トランジスタＴ３２のゲート電極は、第二ノードＰ（Ｎ）に電気的に接続され、ソース電極は、第四十一Ｐ型薄膜トランジスタＴ４１のドレイン電極に電気的に接続され、ドレイン電極は、第一定圧の正電位ＶＤＤ１に電気的に接続される。前記第四十二Ｐ型薄膜トランジスタＴ４２のゲート電極は、第二ノードＰ（Ｎ）に電気的に接続され、ドレイン電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される。前記第八十二Ｐ型薄膜トランジスタＴ８２のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第八十一Ｐ型薄膜トランジスタＴ８１のドレイン電極に電気的に接続される。前記第八十一Ｐ型薄膜トランジスタのゲート電極は、第二ノードＰ（Ｎ）に電気的に接続され、ソース電極は、第二定圧の正電位ＶＤＤ２に電気的に接続され、ドレイン電極は、第八十二Ｐ型薄膜トランジスタＴ８２のドレイン電極に電気的に接続される。
（実施例１）
図２と、図３と、図４を参照する。特別なのは、図２が示す、本発明のＰＭＯＳゲート電極駆動回路の実施例１の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極は、起動信号ＳＴＶに電気的に接続され、図３と図４が示す、本発明のＰＭＯＳゲート電極駆動回路の実施例１の最後から二番目のステージと、最後の一ステージにおける接続関係において、前記第四十Ｐ型薄膜トランジスタＴ４０のゲート電極は、起動信号ＳＴＶに電気的に接続される、という点である。
図５が示すのは、本発明のＰＭＯＳゲート電極駆動回路のシーケンス図である。その内、ＳＴＶは回路の起動信号を表している。ＣＫ（１）と、ＣＫ（２）と、ＣＫ（３）と、ＣＫ（４）は、クロック信号ＣＫ（Ｍ）に含まれる四組のクロック信号であり、いずれも、高周波クロック信号である。前記クロック信号ＣＫ（Ｍ）が、第三クロック信号ＣＫ（３）の時、前記第Ｍ＋２組目のクロック信号ＣＫ（Ｍ＋２）は、第一クロック信号ＣＫ（１）である。前記クロック信号ＣＫ（Ｍ）が、第四クロック信号ＣＫ（４）の時、前記第Ｍ＋２組目のクロック信号ＣＫ（Ｍ＋２）は、第二クロック信号ＣＫ（２）である。Ｑ（１）とＱ（２）は、それぞれ、第一ステージと第二ステージであるＧＯＡユニット回路において、第一ノードＱ（Ｎ）の波形である。Ｇ（１）とＧ（２）は、それぞれ、第一ステージと第二ステージであるＧＯＡユニット回路が出力する走査駆動信号Ｇ（Ｎ）の波形である。ＶＳＳ１は、定圧の負電位である。ＶＤＤ１とＶＤＤは、それぞれ、第一と第二定圧の正電位であるとともに、第一定圧の正電位ＶＤＤ１は、第二定圧の正電位ＶＤＤ２より低い。
図１、図５を併せて参照する。具体的には、前記ＰＭＯＳゲート電極駆動回路の実施例１の作動過程は以下の通りである。前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）が、低電位の時、第十一Ｐ型薄膜トランジスタＴ１１は導通し、定圧の負電位ＶＳＳ１は回路に進入し、ブーストラップコンデンサ５００に対して充電を行い、それにより、第一ノードＱ（Ｎ）は、一つの負電位を得た後で、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）が高電位に転換され、第一ノードＱ（Ｎ）は、ブーストラップコンデンサ５００によって、負電位を維持すると同時に、第二十一Ｐ型薄膜トランジスタＴ２１と第二十二Ｐ型薄膜トランジスタＴ２２は、第一ノードＱ（Ｎ）の制御を受け導通する。
それに続いて、第Ｍ組目のクロック信号ＣＫ（Ｍ）は低電位であるとともに、第二十二Ｐ型薄膜トランジスタＴ２２によって、ブーストラップコンデンサ５００へ継続的に充電を行う。それにより、第一ノードＱ（Ｎ）は、更に低い電位に達すると同時に、第二十二Ｐ型薄膜トランジスタＴ２２のドレイン電極は、走査駆動信号Ｇ（Ｎ）を出力し、第二十一Ｐ型薄膜トランジスタＴ２１のドレイン電極は、ステージ転送信号ＳＴ（Ｎ）を出力するとともに、走査駆動信号Ｇ（Ｎ）とステージ転送信号ＳＴ（Ｎ）は、いずれも低電位である。ＰＭＯＳゲート電極駆動回路に関して、一般には、走査駆動信号Ｇ（Ｎ）が低電位の時間帯を動作期間と称し、動作期間において、第一ノードＱ（Ｎ）は低電位であり、インバータＦ１で反転させて得た第二ノードＰ（Ｎ）は高電位であり、プルダウン保持モジュール６００内の第八十二Ｐ型薄膜トランジスタＴ８２は導通しているため、第八十一Ｐ型薄膜トランジスタＴ８１と、第四十二Ｐ型薄膜トランジスタＴ４２と、第三十二Ｐ型薄膜トランジスタＴ３２は、いずれも閉鎖され、第四十二Ｐ型薄膜トランジスタＴ４２のソース電極の電位が、定圧の負電位ＶＳＳ１まで引き下げられることで、第一ノードＱ（Ｎ）が、第四十二Ｐ型薄膜トランジスタＴ４２を経ることによる漏電を減少させることができる。また、前記定圧の負電位ＶＳＳ１を採用して第十一薄膜トランジスタＴ１１の信号の伝送を行うことで、第一ノードＱ（Ｎ）の漏電も減少させることができる。
引き続いて、第Ｍ組目のクロック信号ＣＫ（Ｍ）は高電位に変化し、それに対応して、第二十二Ｐ型薄膜トランジスタＴ２２のドレイン電極によって出力された走査駆動信号Ｇ（Ｎ）と、第二十一Ｐ型薄膜トランジスタＴ２１のドレイン電極によって出力されたステージ転送信号ＳＴ（Ｎ）も、高電位に転換され、回路は非動作期間に進入し、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）と、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号ＳＴ（Ｎ＋２）或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号Ｇ（Ｎ＋２）が、低電位に達した場合、第四十Ｐ型薄膜トランジスタＴ４０と第四十一Ｐ型薄膜トランジスタＴ４１は、いずれも導通し、第一ノードＱ（Ｎ）の電位は、走査駆動信号Ｇ（Ｎ）の高電位まで引き上げられ、第二十一Ｐ型薄膜トランジスタＴ２１と第二十二Ｐ型薄膜トランジスタＴ２２は、いずれも閉鎖される。非動作期間において、第一ノードＱ（Ｎ）は高電位であり、インバータＦ１で反転させて得た第二ノードＰ（Ｎ）は、低電位であり、プルダウン保持モジュール６００内の第八十二Ｐ型薄膜トランジスタＴ８２は閉鎖されているため、第八十一Ｐ型薄膜トランジスタＴ８１と、第四十二Ｐ型薄膜トランジスタＴ４２と、第三十二Ｐ型薄膜トランジスタＴ３２とは、いずれも導通し、第一ノードＱ（Ｎ）の電位は、第四十二Ｐ型薄膜トランジスタＴ４２と第八十一Ｐ型薄膜トランジスタＴ８１によって、第二定圧の正電位ＶＤＤ２まで上昇させられるとともに、第二定圧の正電位ＶＤＤ２にて維持される。
さらに、前記インバータＦ１は、図１３と、図１４と、図１５がそれぞれ示す三種類の構造にすることができる。第一種のインバータＦ１の構造は、図１３に示すように、第五十二Ｐ型薄膜晶トランジスタＴ５２と、第五十一Ｐ型薄膜トランジスタＴ５１と、第五十四Ｐ型薄膜トランジスタＴ５４と、第五十三Ｐ型薄膜トランジスタＴ５３と、からなり、前記第五十二Ｐ型薄膜トランジスタＴ５２のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第二定圧の正電位ＶＤＤ２に電気的に接続され、ドレイン電極は、第三ノードＳ（Ｎ）に電気的に接続される。前記第五十一Ｐ型薄膜トランジスタＴ５１のゲート電極とソース電極は、いずれも、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第三ノードＳ（Ｎ）に電気的に接続される。前記第五十四Ｐ型薄膜トランジスタＴ５４のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第二定圧の正電位ＶＤＤ２に電気的に接続され、ドレイン電極は、第二ノードＰ（Ｎ）に電気的に接続される。前記第五十三Ｐ型薄膜トランジスタＴ５３のゲート電極は、第三ノードＳ（Ｎ）に電気的に接続され、ソース電極は、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第二ノードＰ（Ｎ）に電気的に接続される。
非動作期間において、第一ノードＱ（Ｎ）が低電位の時、前記第五十二Ｐ型薄膜トランジスタＴ５２と第五十四Ｐ型薄膜トランジスタＴ５４は、いずれも導通し、第五十一Ｐ型薄膜トランジスタＴ５１と第五十三Ｐ型薄膜トランジスタＴ５３は、閉鎖され、第二ノードＰ（Ｎ）の電位は、第二定圧の正電位ＶＤＤ２である。非動作期間において、第一ノードＱ（Ｎ）が高電位の時、前記第五十二Ｐ型薄膜トランジスタＴ５２と第五十四Ｐ型薄膜トランジスタＴ５４は、いずれも閉鎖され、第五十一Ｐ型薄膜トランジスタ５１と第五十三Ｐ型薄膜トランジスタＴ５３は、いずれも導通し、第二ノードＰ（Ｎ）の電位は、定圧の負電位ＶＳＳ１である。
第二種のインバータＦ１の構造を図１４に示している。前記インバータＦ１は、二重インバータであり、メインインバータＦ１１と補助インバータＦ１３を備える。
前記メインインバータＦ１１は、第五十二Ｐ型薄膜トランジスタＴ５２と、第五十一Ｐ型薄膜トランジスタＴ５１と、第五十四Ｐ型薄膜トランジスタＴ５４と、第五十三Ｐ型薄膜トランジスタＴ５３と、からなり、前記第五十二Ｐ型薄膜トランジスタＴ５２のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第一定圧の正電位ＶＤＤ１に電気的に接続され、ドレイン電極は、第三ノードＳ（Ｎ）に電気的に接続される。前記第五十一Ｐ型薄膜トランジスタＴ５１のゲート電極とソース電極は、いずれも、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第三ノードＳ（Ｎ）に電気的に接続される。前記第五十四Ｐ型薄膜トランジスタＴ５４のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第四ノードＫ（Ｎ）に電気的に接続され、ドレイン電極は、第二ノードＰ（Ｎ）に電気的に接続される。前記第五十三Ｐ型薄膜トランジスタＴ５３のゲート電極は、第三ノードＳ（Ｎ）に電気的に接続され、ソース電極は、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第二ノードＰ（Ｎ）に電気的に接続される。前記補助インバータＦ１３は、第六十二Ｐ型薄膜トランジスタＴ６２と、第六十一Ｐ型薄膜トランジスタＴ６１と、第六十四Ｐ型薄膜トランジスタＴ６４と、第六十三Ｐ型薄膜トランジスタＴ６３と、からなり、前記第六十二Ｐ型薄膜トランジスタＴ６２のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第二定圧の正電位ＶＤＤ２に電気的に接続され、ドレイン電極は、第五ノードＴ（Ｎ）に電気的に接続される。前記第六十一Ｐ型薄膜トランジスタＴ６１のゲート電極とソース電極は、いずれも、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第五ノードＴ（Ｎ）に電気的に接続される。前記第六十四Ｐ型薄膜トランジスタＴ６４のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第二定圧の正電位ＶＤＤ２に電気的に接続され、ドレイン電極は、第四ノードＫ（Ｎ）に電気的に接続される。前記第六十三Ｐ型薄膜トランジスタＴ６３のゲート電極は、第五ノードＴ（Ｎ）に電気的に接続され、ソース電極は、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第四ノードＫ（Ｎ）に電気的に接続される。
動作期間において、第一ノードＱ（Ｎ）が低電位の時、前記メインインバータＦ１１内の第五十二Ｐ型薄膜トランジスタＴ５２と第五十四Ｐ型薄膜トランジスタＴ５４は、いずれも導通し、第五十一Ｐ型薄膜トランジスタＴ５１と第五十三Ｐ型薄膜トランジスタＴ５３は、閉鎖され、補助インバータＦ１３内の第六十二Ｐ型薄膜トランジスタＴ６２と第六十四Ｐ型薄膜トランジスタＴ６４は、いずれも導通し、第二ノードＰ（Ｎ）の電位は、第一定圧の正電位ＶＤＤ１より高い、第二定圧の正電位ＶＤＤ２まで上昇される。非動作期間において、第一ノードＱ（Ｎ）が高電位の時、前記メインインバータＦ１１内の第五十二Ｐ型薄膜トランジスタＴ５２と第五十四Ｐ型薄膜トランジスタＴ５４は、いずれも閉鎖され、第五十一Ｐ型薄膜トランジスタＴ５１と第五十三Ｐ型薄膜トランジスタＴ５３は、いずれも導通し、第二ノードＰ（Ｎ）の電位は、定圧の負電位ＶＳＳ１である。
第三種のインバータＦ１の構造を図１５に示す。前記インバータＦ１は、二重インバータであり、メインインバータＦ１１と補助インバータＦ１３を備える。
前記メインインバータＦ１１は、第五十二Ｐ型薄膜トランジスタＴ５２と、第五十一Ｐ型薄トランジスタＴ５１と、第五十四Ｐ型薄膜トランジスタＴ５４と、第五十三Ｐ型薄膜トランジスタＴ５３と、からなり、前記第五十二Ｐ型薄膜トランジスタＴ５２のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第一定圧の正電位ＶＤＤ１に電気的に接続され、ドレイン電極は、第三ノードＳ（Ｎ）に電気的に接続される。前記第五十一Ｐ型薄膜トランジスタＴ５１のゲート電極とソース電極は、いずれも定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第三ノードＳ（Ｎ）電気的に接続される。前記第五十四Ｐ型薄膜トランジスタＴ５４のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第四ノードＫ（Ｎ）に電気的に接続され、ドレイン電極は、第二ノードＰ（Ｎ）に電気的に接続される。前記第五十三Ｐ型薄膜トランジスタＴ５３のゲート電極は、第三ノードＳ（Ｎ）に電気的に接続され、ソース電極は、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第二ノードＰ（Ｎ）に電気的に接続される。前記補助インバータＦ１３は、第六十四Ｐ型薄膜トランジスタＴ６４と第六十三Ｐ型薄膜トランジスタＴ６３を備え、前記第六十四Ｐ型薄膜トランジスタＴ６４のゲート電極は、第一ノードＱ（Ｎ）に電気的に接続され、ソース電極は、第二定圧の正電位ＶＤＤ２に電気的に接続され、ドレイン電極は、第四ノードＫ（Ｎ）に電気的に接続される。前記第六十三Ｐ型薄膜トランジスタＴ６３のゲート電極は、第三ノードＳ（Ｎ）に電気的に接続され、ソース電極は、定圧の負電位ＶＳＳ１に電気的に接続され、ドレイン電極は、第四ノードＫ（Ｎ）に電気的に接続される。前記第三種のインバータＦ１の構造は、二重インバータの効果を得ると同時に、Ｐ型薄膜トランジスタを二つ減らし、回路を簡素化させる。
動作期間において、第一ノードＱ（Ｎ）が低電位の時、前記メインインバータＦ１１内の第五十二Ｐ型薄膜トランジスタＴ５２と第五十四Ｐ型薄膜トランジスタＴ５４は、いずれも導通し、第五十一Ｐ型薄膜トランジスタＴ５１と第五十三Ｐ型薄膜トランジスタＴ５３は、閉鎖され、補助インバータＦ１３内の第六十四Ｐ型薄膜トランジスタＴ６４は導通し、第六十三Ｐ型薄膜トランジスタＴ６３は閉鎖され、第二ノードＰ（Ｎ）の電位は、第一定圧の正電位ＶＤＤ１より高い、第二定圧の正電位ＶＤＤ２まで上昇される。非動作期間において、第一ノードＱ（Ｎ）が高電位の時、前記メインインバータＦ１１内の第五十二Ｐ型薄膜トランジスタＴ５２と第五十四Ｐ型薄膜トランジスタＴ５４は、いずれも閉鎖され、第五十一Ｐ型薄膜トランジスタＴ５１と第五十三Ｐ型薄膜トランジスタＴ５３は、いずれも導通し、第二ノードＰ（Ｎ）の電位は、定圧の負電位ＶＳＳ１である。
上述の図１４と図１５が示す二重インバータにおいて、補助インバータＦ１３は、動作期間において、メインインバータＦ１１に、更に高い電位を提供し、第一ノードＱ（Ｎ）の漏電を確実に減少させ、デプレッションモードＰ型薄膜トランジスタの電気特性が、インバータの出力に対して、影響を与えるのを防止することができる。
（実施例２）
図６を参照する。図６は、本発明の実施例２の回路図である。本実施例２と実施例１の違いは、以下の点のみである。第一プルダウンモジュール４００内の第四十Ｐ型薄膜トランジスタＴ４０と第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極が受信した信号を、交換する。即ち、第四十Ｐ型薄膜トランジスタＴ４０のゲート電極を、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）に電気的に接続させ、第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極を、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号ＳＴ（Ｎ＋２）或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号Ｇ（Ｎ＋２）に電気的に接続させる。それに対応するように、本発明のＰＭＯＳゲート電極駆動回路の実施例２の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極は、起動信号ＳＴＶに電気的に接続され、最後から二番目のステージと、最後の一ステージにおける接続関係において、前記第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極は、起動信号ＳＴＶに電気的に接続され、その他の回路構造と作動過程は、いずれも実施例１と同じであり、ここでは説明を繰り返さない。
（実施例３）
図７を参照する。図７は、本発明の実施例３の回路図である。本実施例３と実施例１の違いは、以下の点のみである。第一プルダウンモジュール４００内の第四十Ｐ型薄膜トランジスタＴ４０は、ダイオード接続を採用することによって漏電を減少させる。即ち、第四十Ｐ型薄膜トランジスタＴ４０のゲート電極とソース電極は、いずれも第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタＴ４１のソース電極に電気的に接続される。前記第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極は、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタＴ４０のドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号Ｇ（Ｎ）に電気的に接続される。それに対応するように、本発明のＰＭＯＳゲート電極駆動回路の実施例３の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極は、起動信号ＳＴＶに電気的に接続され、その他の回路構造と作動過程は、いずれも実施例１と同じであり、ここでは説明を繰り返さない。
（実施例４）
図８を参照する。図８は、本発明の実施例４の回路図である。本実施例４と実施例１の違いは、以下の点のみである。第一プルダウンモジュール４００内の第四十一Ｐ型薄膜トランジスタＴ４１は、ダイオード接続を採用することによって、漏電を減少させる。即ち、第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極とソース電極は、いずれも第四十Ｐ型薄膜トランジスタＴ４０のドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号Ｇ（Ｎ）に電気的に接続される。第四十Ｐ型薄膜トランジスタＴ４０のゲート電極は、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）に電気的に接続され、ソース電極は、第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極とソース電極に電気的に接続される。それに対応するように、本発明のＰＭＯＳゲート電極駆動回路の実施例３の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極は、起動信号ＳＴＶに電気的に接続され、その他の回路構造と作動過程は、いずれも実施例１と同じであり、ここでは説明を繰り返さない。
（実施例５）
図９を参照する。図９は、本発明の実施例５の回路図である。本実施例５と実施例１の違いは、以下の点のみである。前記プルアップ制御モジュール１００は、三つのＰ型薄膜トランジスタ、即ち、第十一Ｐ型薄膜トランジスタＴ１１と、第十二Ｐ型薄膜トランジスタＴ１２と、第十三Ｐ型薄膜トランジスタＴ１３と、からなる。前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極とソース電極は、いずれも、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）を受信し、ドレイン電極は、第十二Ｐ型薄膜トランジスタＴ１２のソース電極と第十三Ｐ型薄膜トランジスタＴ１３のドレイン電極に電気的に接続される。前記第十二Ｐ型薄膜トランジスタＴ１２のゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）を受信し、ソース電極は、第十一Ｐ型薄膜トランジスタＴ１１のドレイン電極に電気的に接続され、ドレイン電極は、第一ノードＱ（Ｎ）に電気的に接続される。前記第十三Ｐ型薄膜トランジスタＴ１３のゲート電極は、走査駆動信号Ｇ（Ｎ）を受信し、ソース電極は、定圧の負電位ＶＳＳ１を受信し、ドレイン電極は、第十一Ｐ型薄膜トランジスタＴ１１のドレイン電極に電気的に接続される。それに対応するように、本発明のＰＭＯＳゲート電極駆動回路の実施例５の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極及びソース電極と、第十二Ｐ型薄膜トランジスタＴ１２のゲート電極は、起動信号ＳＴＶに電気的に接続される。最後から二番目のステージと、最後の一ステージにおける接続関係において、前記第四十Ｐ型薄膜トランジスタＴ４０のゲート電極は、起動信号ＳＴＶに電気的に接続される。その他の回路構造と実施例１は同じであり、ここでは説明を繰り返さない。
本実施例５の作動過程と実施例１の作動過程には、わずかに違いがある。前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）は低電位であり、走査駆動信号Ｇ（Ｎ）が高電位の時、第十一Ｐ型薄膜トランジスタＴ１１と第十二Ｐ型薄膜トランジスタＴ１２は導通し、第十三Ｐ型薄膜トランジスタＴ１３は、閉鎖され、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）は、回路に進入する。また、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号ＳＴ（Ｎ−１）が高電位に変化し、走査駆動信号Ｇ（Ｎ）が低電位の時、第十一Ｐ型薄膜トランジスタＴ１１と第十二Ｐ型薄膜トランジスタＴ１２は、閉鎖され、第十三Ｐ型薄膜トランジスタＴ１３は、導通し、定圧の負電位ＶＳＳ１が、第十一Ｐ型薄膜トランジスタＴ１１のドレイン電極と第十二Ｐ型薄膜トランジスタＴ１２のソース電極に進入する。それにより、第十一Ｐ型薄膜トランジスタＴ１１と第十二Ｐ型薄膜トランジスタＴ１２の閉鎖が更に効果的になり、漏電を防止することができる。その他の作動過程と実施例１は同じであり、ここでは説明を繰り返さない。
（実施例６）
図１０を参照する。図１０は、本発明の実施例６の回路図である。本実施例６と実施例５の違いは、以下の点のみである。第一プルダウンモジュール４００内の第四十Ｐ型薄膜トランジスタＴ４０と第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極が受信した信号を、交換する。即ち、第四十Ｐ型薄膜トランジスタＴ４０のゲート電極を、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）に電気的に接続させ、第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極を、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号ＳＴ（Ｎ＋２）或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号Ｇ（Ｎ＋２）に電気的に接続させる。それに対応するように、本発明のＰＭＯＳゲート電極駆動回路の実施例６の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極及びソース電極と、第十二Ｐ型薄膜トランジスタＴ１２のゲート電極は、起動信号ＳＴＶに電気的に接続される。最後から二番目のステージと、最後の一ステージにおける接続関係において、前記第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極は、起動信号ＳＴＶに電気的に接続され、その他の回路構造と作動過程は、いずれも実施例５と同じであり、ここでは説明を繰り返さない。
（実施例７）
図１１を参照する。図１１は、本発明の実施例７の回路図である。本実施例７と実施例５の違いは、以下の点のみである。第一プルダウンモジュール４００内の第四十Ｐ型薄膜トランジスタＴ４０は、ダイオード接続を採用することによって、漏電を減少させる。即ち、第四十Ｐ型薄膜トランジスタＴ４０のゲート電極とソース電極は、いずれも第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタＴ４１のソース電極に電気的に接続される。前記第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極は、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタＴ４０のドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号Ｇ（Ｎ）に電気的に接続される。それに対応するように、本発明のＰＭＯＳゲート電極駆動回路の実施例７の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極及びソース電極と、第十二Ｐ型薄膜トランジスタＴ１２のゲート電極は、起動信号ＳＴＶに電気的に接続され、その他の回路構造と作動過程は、いずれも実施例５と同じであり、ここでは説明を繰り返さない。
（実施例８）
図１２を参照する。図１２は、本発明の実施例８の回路図である。本実施例８と実施例５の違いは、以下の点のみである。第一プルダウンモジュール４００内の第四十一Ｐ型薄膜トランジスタＴ４１は、ダイオード接続を採用することによって漏電を減少させる。即ち、第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極とソース電極は、いずれも第四十Ｐ型薄膜トランジスタＴ４０のドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号Ｇ（Ｎ）に電気的に接続される。第四十Ｐ型薄膜トランジスタＴ４０のゲート電極は、第Ｍ＋２本目のクロック信号ＣＫ（Ｍ＋２）に電気的に接続され、ソース電極は、第一ノードＱ（Ｎ）に電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタＴ４１のゲート電極とソース電極に電気的に接続される。それに対応するように、本発明のＰＭＯＳゲート電極駆動回路の実施例８の第一ステージにおける接続関係において、前記第十一Ｐ型薄膜トランジスタＴ１１のゲート電極及びソース電極と、第十二Ｐ型薄膜トランジスタＴ１２のゲート電極は、起動信号ＳＴＶに電気的に接続され、その他の回路構造と作動過程は、いずれも実施例５と同じであり、ここでは説明を繰り返さない。
上記内容をまとめると、本発明のＰＭＯＳゲート電極駆動回路は、そのプルアップ制御モジュールが一つの定圧の負電位を受信することで、ＰＭＯＳデバイスの漏電が、第一ノードに対して与える影響を減少させることができ、そのプルダウン保持モジュールは、Ｐ型薄膜トランジスタにより構成される二重インバータを設けるとともに、特殊な漏電を防ぐ設計を採用することにより、第一ノードの漏電を減少させ、デプレッションモードＰ型薄膜晶トランジスタの電気特性がインバータの出力に対して影響を与えるのを防止することができ、ゲート電極駆動回路の安定性を向上させるとともに、パネルの集積度を向上させ、さらに、液晶表示パネルのフレームの幅を減らし、特に、フレームの幅に対して比較的要求の高い、小さいサイズのパネルに適用される。
以上の内容に関し、本分野の領域の一般的な技術者は、本発明の技術案と技術構想に基づいて、その他各種同様の効果を持つ修正や変更を行うことができ、これらの修正や変更は全て本発明の請求項の範囲に含まれるものとする。
１００ プルアップ制御モジュール
２００ プルアップモジュール
３００ 伝送モジュール
４００ 第一プルダウンモジュール
５００ ブーストラップコンデンサ
６００ プルダウン保持モジュール
ＣＫ（１） 第一クロック信号
ＣＫ（２） 第二クロック信号
ＣＫ（３） 第三クロック信号
ＣＫ（４） 第四クロック信号
ＣＫ（Ｍ） クロック信号
ＣＫ（Ｍ） 第Ｍ本目のクロック信号
ＣＫ（Ｍ＋２）第Ｍ＋２本目のクロック信号
ＣＫ（Ｍ＋２）第Ｍ＋２組目のクロック信号
Ｆ１ インバータ
Ｆ１ 二重インバータ
Ｆ１１ メインインバータ
Ｆ１３ 補助インバータ
Ｇ（１） 第一ステージのＧＯＡユニット回路が出力する走査駆動信号Ｇ（Ｎ）の波形
Ｇ（２） 第二ステージのＧＯＡユニット回路が出力する走査駆動信号Ｇ（Ｎ）の波形
Ｇ（Ｎ＋２） 二つ先のステージである第Ｎ＋２ステージＧＯＡユニットの走査駆動信号
Ｇ（Ｎ） 走査駆動信号
Ｋ（Ｎ） 第四ノード
Ｐ（Ｎ） 第二ノード
Ｑ（１） 第一ステージであるＧＯＡユニット回路において、第一ノードＱ（Ｎ）の波形
Ｑ（２） 第二ステージであるＧＯＡユニット回路において、第一ノードＱ（Ｎ）の波形
Ｑ（Ｎ） 第一ノード
Ｓ（Ｎ） 第三ノード
ＳＴ（Ｎ−１） ステージ転送信号
ＳＴ（Ｎ） ステージ転送信号
ＳＴ（Ｎ＋２） 二つ先のステージである第Ｎ＋２ステージＧＯＡユニットの
ステージ転送信号ＳＴ
ＳＴＶ 起動信号
Ｔ１１ 第十一Ｐ型薄膜トランジスタ
Ｔ１２ 第十二Ｐ型薄膜トランジスタ
Ｔ１３ 第十三Ｐ型薄膜トランジスタ
Ｔ２１ 第二十一Ｐ型薄膜トランジスタ
Ｔ２２ 第二十二Ｐ型薄膜トランジスタ
Ｔ３２ 第三十二Ｐ型薄膜トランジスタ
Ｔ４０ 第四十Ｐ型薄膜トランジスタ
Ｔ４１ 第四十一Ｐ型薄膜トランジスタ
Ｔ４２ 第四十二Ｐ型薄膜トランジスタ
Ｔ５１ 第五十一Ｐ型薄膜トランジスタ
Ｔ５２ 第五十二Ｐ型薄膜トランジスタ
Ｔ５３ 第五十三Ｐ型薄膜トランジスタ
Ｔ５４ 第五十四Ｐ型薄膜トランジスタ
Ｔ６１ 第六十一Ｐ型薄膜トランジスタ
Ｔ６２ 第六十二Ｐ型薄膜トランジスタ
Ｔ６３ 第六十三Ｐ型薄膜トランジスタ
Ｔ６４ 第六十四Ｐ型薄膜トランジスタ
Ｔ８１ 第八十一Ｐ型薄膜トランジスタ
Ｔ８２ 第八十二Ｐ型薄膜トランジスタ
Ｔ（Ｎ） 第五ノード
ＶＤＤ１ 第一定圧の正電位
ＶＤＤ２ 第二定圧の正電位
ＶＳＳ１ 定圧の負電位

Claims (14)

  1. 縦続接続の複数のＧＯＡユニット回路を備えるＰＭＯＳゲート電極駆動回路であって、
    各ステージのＧＯＡユニット回路は、いずれもプルアップ制御モジュールと、プルアップモジュールと、伝送モジュールと、第一プルダウンモジュールと、ブーストラップコンデンサと、プルダウン保持モジュールと、からなり、
    Ｎを正の整数とした第ＮステージのＧＯＡユニット回路において、
    前記プルアップ制御モジュールは、第一ノードとプルダウン保持モジュールに電気的に接続され、
    前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタを少なくとも備え、
    前記Ｐ型薄膜トランジスタは、少なくとも、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号と定圧の負電位を受信し、
    前記プルアップモジュールは、第二十二Ｐ型薄膜トランジスタ備え、
    前記第二十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、走査駆動信号を出力し、
    前記伝送モジュールは、第二十一Ｐ型薄膜トランジスタを備え、
    前記第二十一Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、ステージ転送信号を出力し、
    前記第一プルダウンモジュールは、第一ノードと走査駆動信号に電気的に接続されるとともに、相互に直列接続された第四十Ｐ型薄膜トランジスタと第四十一Ｐ型薄膜トランジスタを備え、非動作期間において、第一ノードの電位を走査駆動信号の電位まで引き上げるのに用いられ、
    前記ブーストラップコンデンサの一端は、第一ノードに電気的に接続され、他端は、走査駆動信号に電気的に接続され、
    前記プルダウン保持モジュールは、複数のＰ型薄膜トランジスタにより構成されるインバータと、第三十二Ｐ型薄膜トランジスタと、第四十二Ｐ型薄膜トランジスタと、第八十二Ｐ型薄膜トランジスタと、第八十一Ｐ型薄膜トランジスタと、からなり、
    前記インバータの入力端は、第一ノードに電気的に接続され、出力端は、第二ノードに電気的に接続され、
    前記第三十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第四十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、第一定圧の正電位に電気的に接続され、
    前記第四十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ドレイン電極は、第一ノードに電気的に接続され、ソース電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、
    前記第八十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第八十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、
    前記第八十一Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、
    前記第一定圧の正電位は、第二定圧の正電位より低い
    ことを特徴とする、ＰＭＯＳゲート電極駆動回路。
  2. 前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタ、即ち、第十一Ｐ型薄膜トランジスタを備え、
    前記第十一Ｐ型薄膜トランジスタのゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号を受信し、ソース電極は、定圧の負電位を受信し、ドレイン電極は、第一ノードに電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  3. 前記プルアップ制御モジュールは、三つのＰ型薄膜トランジスタ、即ち、第十一Ｐ型薄膜トランジスタと、第十二Ｐ型薄膜トランジスタと、第十三Ｐ型薄膜トランジスタと、からなり、
    前記第十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号を受信し、ドレイン電極は、第十二Ｐ型薄膜トランジスタのソース電極と第十三Ｐ型薄膜のドレイン電極に電気的に接続され、
    前記第十二Ｐ型薄膜トランジスタのゲート電極は、前ステージである第Ｎ−１ステージＧＯＡユニット回路のステージ転送信号を受信し、ソース電極は、第十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、第一ノードに電気的に接続され、
    前記第十三Ｐ型薄膜トランジスタのゲート電極は、走査駆動信号を受信し、ソース電極は、定圧の負電位を受信し、ドレイン電極は、第十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  4. 前記第四十Ｐ型薄膜トランジスタのゲート電極は、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続され、
    前記第四十一Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  5. 前記第四十Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続され、
    前記第四十一Ｐ型薄膜トランジスタのゲート電極は、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  6. 前記第四十Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続され、
    前記第四十一Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  7. 前記第四十Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのゲート電極とソース電極に電気的に接続され、
    前記第四十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される
    ことを特徴とする、請求項１に記載のゲート電極駆動回路。
  8. 前記インバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、
    前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも、定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  9. 前記インバータは、二重インバータであり、メインインバータと補助インバータを備え、
    前記メインインバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、
    前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第一定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第四ノードに電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記補助インバータは、第六十二Ｐ型薄膜トランジスタと、第六十一Ｐ型薄膜トランジスタと、第六十四Ｐ型薄膜トランジスタと、第六十三Ｐ型薄膜トランジスタと、からなり、
    前記第六十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第五ノードに電気的に接続され、
    前記第六十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第五ノードに電気的に接続され、
    前記第六十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続され、
    前記第六十三Ｐ型薄膜トランジスタのゲート電極は、第五ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  10. 前記インバータは、二重インバータであり、メインインバータと補助インバータを備え、
    前記メインインバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、
    前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第一定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第四ノードに電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記補助インバータは、第六十四Ｐ型薄膜トランジスタと第六十三Ｐ型薄膜トランジスタを備え、
    前記第六十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続され、
    前記第六十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される
    ことを特徴とする、請求項１に記載のＰＭＯＳゲート電極駆動回路。
  11. 縦続接続の複数のＧＯＡユニット回路を備えるＰＭＯＳゲート電極駆動回路であって、
    各ステージのＧＯＡユニット回路は、いずれもプルアップ制御モジュールと、プルアップモジュールと、伝送モジュールと、第一プルダウンモジュールと、ブーストラップコンデンサと、プルダウン保持モジュールと、からなり、
    Ｎを正の整数とした第ＮステージのＧＯＡユニット回路において、
    前記プルアップ制御モジュールは、第一ノードとプルダウン保持モジュールに電気的に接続され、
    前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタを少なくとも備え、
    前記Ｐ型薄膜トランジスタは、少なくとも、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号と定圧の負電位を受信し、
    前記プルアップモジュールは、第二十二Ｐ型薄膜トランジスタを備え、
    前記第二十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、走査駆動信号を出力し、
    前記伝送モジュールは、第二十一Ｐ型薄膜トランジスタを備え、
    前記第二十一Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第Ｍ本目のクロック信号に電気的に接続され、ドレイン電極は、ステージ転送信号を出力し、
    前記第一プルダウンモジュールは、第一ノードと走査駆動信号に電気的に接続されるとともに、相互に直列接続された第四十Ｐ型薄膜トランジスタと第四十一Ｐ型薄膜トランジスタを備え、非動作期間において、第一ノードの電位を、走査駆動信号の電位まで引き上げるのに用いられ、
    前記ブーストラップコンデンサの一端は、第一ノードに電気的に接続され、他端は、走査駆動信号に電気的に接続され、
    前記プルダウン保持モジュールは、複数のＰ型薄膜トランジスタにより構成されるインバータと、第三十二Ｐ型薄膜トランジスタと、第四十二Ｐ型薄膜トランジスタと、第八十二Ｐ型薄膜トランジスタと、第八十一Ｐ型薄膜トランジスタと、からなり、
    前記インバータの入力端は、第一ノードに電気的に接続され、出力端は、第二ノードに電気的に接続され、
    前記第三十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第四十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、第一定圧の正電位に電気的に接続され、
    前記第四十二Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ドレイン電極は、第一ノードに電気的に接続され、ソース電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、
    前記第八十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第八十一Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、
    前記第八十一Ｐ型薄膜トランジスタのゲート電極は、第二ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第八十二Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、
    前記第一定圧の正電位は、第二定圧の正電位より低く、
    その内、前記プルアップ制御モジュールは、一つのＰ型薄膜トランジスタ、即ち、第十一Ｐ型薄膜トランジスタを備え、
    前記第十一Ｐ型薄膜トランジスタのゲート電極は、前ステージである第Ｎ−１ステージのＧＯＡユニット回路のステージ転送信号を受信し、ソース電極は、定圧の負電位を受信し、ドレイン電極は、第一ノードに電気的に接続され、
    その内、前記第四十Ｐ型薄膜トランジスタのゲート電極は、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットのステージ転送信号或いは、二つ先のステージである第Ｎ＋２ステージのＧＯＡユニットの走査駆動信号に電気的に接続され、ソース電極は、第一ノードに電気的に接続され、ドレイン電極は、第四十一Ｐ型薄膜トランジスタのソース電極に電気的に接続され、
    前記第四十一Ｐ型薄膜トランジスタのゲート電極は、第Ｍ＋２本目のクロック信号に電気的に接続され、ソース電極は、第四十Ｐ型薄膜トランジスタのドレイン電極に電気的に接続され、ドレイン電極は、走査駆動信号に電気的に接続される
    ことを特徴とする、ＰＭＯＳゲート電極駆動回路。
  12. 前記インバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、
    前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも、定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続される
    ことを特徴とする、請求項１１に記載のＰＭＯＳゲート電極駆動回路。
  13. 前記インバータは、二重インバータであり、メインインバータと補助インバータを備え、
    前記メインインバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、
    前記第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第一定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第四ノードに電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記補助インバータは、第六十二Ｐ型薄膜トランジスタと、第六十一Ｐ型薄膜トランジスタと、第六十四Ｐ型薄膜トランジスタと、第六十三Ｐ型薄膜トランジスタと、からなり、
    前記第六十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第五ノードに電気的に接続され、
    前記第六十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第五ノードに電気的に接続され、
    前記第六十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続され、
    前記第六十三Ｐ型薄膜トランジスタのゲート電極は、第五ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される
    ことを特徴とする、請求項１１に記載のＰＭＯＳゲート電極駆動回路。
  14. 前記インバータは、二重インバータであり、メインインバータと補助インバータを備え、
    前記メインインバータは、第五十二Ｐ型薄膜トランジスタと、第五十一Ｐ型薄膜トランジスタと、第五十四Ｐ型薄膜トランジスタと、第五十三Ｐ型薄膜トランジスタと、からなり、
    第五十二Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第一定圧の正電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十一Ｐ型薄膜トランジスタのゲート電極とソース電極は、いずれも定圧の負電位に電気的に接続され、ドレイン電極は、第三ノードに電気的に接続され、
    前記第五十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第四ノードに電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記第五十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第二ノードに電気的に接続され、
    前記補助インバータは、第六十四Ｐ型薄膜トランジスタと第六十三Ｐ型薄膜トランジスタを備え、
    前記第六十四Ｐ型薄膜トランジスタのゲート電極は、第一ノードに電気的に接続され、ソース電極は、第二定圧の正電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続され、
    前記第六十三Ｐ型薄膜トランジスタのゲート電極は、第三ノードに電気的に接続され、ソース電極は、定圧の負電位に電気的に接続され、ドレイン電極は、第四ノードに電気的に接続される
    ことを特徴とする、請求項１１に記載のＰＭＯＳゲート電極駆動回路。
JP2017545370A 2015-03-24 2015-05-13 Ｐｍｏｓゲート電極駆動回路 Active JP6405056B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510131632.6 2015-03-24
CN201510131632.6A CN104700801B (zh) 2015-03-24 2015-03-24 Pmos栅极驱动电路
PCT/CN2015/078825 WO2016149994A1 (zh) 2015-03-24 2015-05-13 Pmos栅极驱动电路

Publications (2)

Publication Number Publication Date
JP2018508042A JP2018508042A (ja) 2018-03-22
JP6405056B2 true JP6405056B2 (ja) 2018-10-17

Family

ID=53347860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017545370A Active JP6405056B2 (ja) 2015-03-24 2015-05-13 Ｐｍｏｓゲート電極駆動回路

Country Status (6)

Country Link
US (1) US9570028B2 (ja)
JP (1) JP6405056B2 (ja)
KR (1) KR101943249B1 (ja)
CN (1) CN104700801B (ja)
GB (1) GB2550306B (ja)
WO (1) WO2016149994A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105139816B (zh) * 2015-09-24 2017-12-19 深圳市华星光电技术有限公司 栅极驱动电路
CN105469761B (zh) * 2015-12-22 2017-12-29 武汉华星光电技术有限公司 用于窄边框液晶显示面板的goa电路
CN106128409B (zh) * 2016-09-21 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106448590B (zh) * 2016-10-11 2019-03-22 深圳市华星光电技术有限公司 一种液晶显示面板的goa电路及显示装置
CN106683631B (zh) * 2016-12-30 2018-06-22 深圳市华星光电技术有限公司 一种igzo薄膜晶体管的goa电路及显示装置
US10825412B2 (en) * 2018-07-27 2020-11-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel including GOA circuit and driving method thereof
CN110518019B (zh) * 2019-08-16 2020-11-24 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110728940B (zh) * 2019-09-17 2020-12-08 深圳市华星光电半导体显示技术有限公司 反相器、goa电路及显示面板
EP4145433A4 (en) * 2020-04-30 2023-05-24 BOE Technology Group Co., Ltd. SHIFT REGISTER, GATE ELECTRODE DRIVE CIRCUIT, AND GATE ELECTRODE DRIVE METHOD

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158644B1 (ko) * 1995-06-30 1999-03-20 김광호 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
JP5291874B2 (ja) * 2005-10-18 2013-09-18 株式会社半導体エネルギー研究所 半導体装置、シフトレジスタ、表示装置
KR101115026B1 (ko) * 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
US8248353B2 (en) * 2007-08-20 2012-08-21 Au Optronics Corporation Method and device for reducing voltage stress at bootstrap point in electronic circuits
JP5431125B2 (ja) * 2009-11-16 2014-03-05 ラピスセミコンダクタ株式会社 蛍光表示管用駆動装置、駆動方法
JP5528084B2 (ja) * 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
US9136013B2 (en) * 2011-11-25 2015-09-15 Boe Technology Group Co., Ltd. Shift register, gate driver, and display device
CN102857207B (zh) * 2012-07-25 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103413514A (zh) * 2013-07-27 2013-11-27 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN104008741A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路及液晶显示装置
CN104091577B (zh) * 2014-07-15 2016-03-09 深圳市华星光电技术有限公司 应用于2d-3d信号设置的栅极驱动电路
CN104078022B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104064159B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104409055B (zh) * 2014-11-07 2017-01-11 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104409057B (zh) * 2014-11-14 2017-09-29 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104409058B (zh) 2014-11-14 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104409056B (zh) * 2014-11-14 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路

Also Published As

Publication number Publication date
JP2018508042A (ja) 2018-03-22
GB2550306A (en) 2017-11-15
CN104700801B (zh) 2016-11-02
KR20170105066A (ko) 2017-09-18
GB201711831D0 (en) 2017-09-06
US9570028B2 (en) 2017-02-14
KR101943249B1 (ko) 2019-01-28
US20160307532A1 (en) 2016-10-20
WO2016149994A1 (zh) 2016-09-29
CN104700801A (zh) 2015-06-10
GB2550306B (en) 2021-04-28

Similar Documents

Publication Publication Date Title
JP6405056B2 (ja) Ｐｍｏｓゲート電極駆動回路
US10741139B2 (en) Goa circuit
US9984642B2 (en) Shift register, driving method thereof, gate driver circuit and display device
JP6518335B2 (ja) 酸化物半導体薄膜トランジスタに基づくｇｏａ回路
US9659540B1 (en) GOA circuit of reducing power consumption
JP6472065B2 (ja) 酸化物半導体薄膜トランジスタに基づくｇｏａ回路
US9558843B2 (en) Shift register unit, gate driving circuit, and display device comprising the same
JP6208872B2 (ja) 液晶表示に用いられるｇｏａ回路及び表示装置
US9672784B2 (en) CMOS gate driving circuit
WO2016173017A1 (zh) 具有正反向扫描功能的goa电路
US9786239B2 (en) GOA circuit based on P-type thin film transistors
US20160351152A1 (en) Goa circuit based on oxide semiconductor thin film transistor
CN107331360B (zh) Goa电路及液晶显示装置
US10665194B1 (en) Liquid crystal display device and driving method thereof
WO2021203508A1 (zh) Goa电路、显示面板
US9799294B2 (en) Liquid crystal display device and GOA scanning circuit of the same
US10510314B2 (en) GOA circuit having negative gate-source voltage difference of TFT of pull down module
WO2020140321A1 (zh) Goa扫描电路和液晶显示装置
WO2019075792A1 (zh) 一种goa电路及液晶面板、显示装置
US10386663B2 (en) GOA circuit and liquid crystal display device
US11074884B1 (en) Control circuit and display panel applied by control circuit
WO2020073548A1 (zh) 用于提高器件稳定性的goa单元
US20240038193A1 (en) Gate driving circuit and display panel
WO2020124669A1 (zh) 电平转换模块及信号转换方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180913

R150 Certificate of patent or registration of utility model

Ref document number: 6405056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250