CN110518019B - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN110518019B
CN110518019B CN201910756346.7A CN201910756346A CN110518019B CN 110518019 B CN110518019 B CN 110518019B CN 201910756346 A CN201910756346 A CN 201910756346A CN 110518019 B CN110518019 B CN 110518019B
Authority
CN
China
Prior art keywords
thin film
film transistor
area
array substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910756346.7A
Other languages
English (en)
Other versions
CN110518019A (zh
Inventor
奚苏萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910756346.7A priority Critical patent/CN110518019B/zh
Priority to US16/623,258 priority patent/US11217194B2/en
Priority to PCT/CN2019/115810 priority patent/WO2021031367A1/zh
Publication of CN110518019A publication Critical patent/CN110518019A/zh
Application granted granted Critical
Publication of CN110518019B publication Critical patent/CN110518019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Abstract

本申请提供一种阵列基板及显示面板。该阵列基板包括：基板，其包括显示区域和非显示区域，非显示区域包括第一区域、第二区域以及第三区域；第一金属层，其设置于基板上并形成位于第一区域和第三区域上的栅极金属以及位于第二区域上的公共线；第一绝缘层，其设置于基板以及第一金属层上；第二金属层，其设置于第一绝缘层上，第二金属层形成位于第一区域和第三区域上方的源漏金属，源漏金属包括多个薄膜晶体管的源极和漏极；第二绝缘层，其设置于第一绝缘层以及第二金属层上；第三金属层，其设置于第二绝缘层上，第三金属层形成位于第二区域上方的多条间隔设置的电压讯号线。

Description

阵列基板及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及显示面板。
背景技术
Gate Driver On Array，简称GOA，也就是利用现有薄膜晶体管液晶显示器中的阵列基板制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式。
GOA技术可实现产品窄边框甚至无边框设计，可以增加TV客户工艺设计选择，扩展产品应用领域(例如，公用拼接显示领域)。为满足更窄边框的产品需求，提高产品品质竞争力和价格竞争力，设计一种新型的节省GOA电路面积的电路显得尤为必要。
发明内容
本申请提供一种阵列基板及显示面板，可以提高屏占比的有益效果。
本申请提供了一种阵列基板，其设置有GOA驱动电路，所述GOA驱动电路包括多个薄膜晶体管，所述阵列基板包括：
基板，其包括显示区域和非显示区域，所述非显示区域包括依次并排连接的第一区域、第二区域以及第三区域，所述第一区域位于所述第二区域与所述显示区域之间；
第一金属层，其设置于所述基板上并形成位于所述第一区域和第三区域上的栅极金属以及位于所述第二区域上的公共线，所述栅极金属包括所述多个薄膜晶体管的栅极；
第一绝缘层，其设置于所述基板以及所述第一金属层上；
第二金属层，其设置于所述第一绝缘层上，所述第二金属层形成位于所述第一区域和所述第三区域上方的源漏金属，所述源漏金属包括所述多个薄膜晶体管的源极和漏极；
第二绝缘层，其设置于所述第一绝缘层以及所述第二金属层上；
第三金属层，其设置于所述第二绝缘层上，所述第三金属层形成位于所述第二区域上方的多条间隔设置的电压讯号线。
在本申请所述的阵列基板中，所述电压讯号线与所述公共线同向延伸，多条电压讯号线平行设置，所述多条电压讯号线在所述基板上的垂直投影位于所述第二区域内。
在本申请所述的阵列基板中，所述多条电压讯号线包括一条低电平信号线以及多条时钟信号线。
在本申请所述的阵列基板中，所述多条时钟信号线的条数为4条。
在本申请所述的阵列基板中，所述多个薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管；
所述第一薄膜晶体管的源极与所述第二薄膜晶体管的栅极以及所述第四薄膜晶体管的漏极电连接，所述第三薄膜晶体管的栅极与所述第四薄膜晶体管的栅极电连接，所述第二薄膜晶体管的源极与所述第三薄膜晶体管的漏极电连接，所述第三薄膜晶体管、所述第四薄膜晶体管的源极以及所述低电平信号线电连接，所述第二薄膜晶体管的漏极与一所述时钟信号线电连接。
在本申请所述的阵列基板中，所述第二薄膜晶体管的栅极、源极以及漏级均位于所述第一区域上方；所述第一薄膜晶体管、所述第三薄膜晶体管以及所述第四薄膜晶体管的栅极、源极以及漏级均位于所述第三区域上方。
在本申请所述的阵列基板中，所述第二金属层还形成有多根连接走线以及多个连接金属块，每一所述连接金属块分别设置于一条所述电压讯号线上方，所述连接走线一端与所述连接金属块电连接，所述连接走线的另一端与一所述漏极电连接；
所述第二绝缘层上对应所述第一连接金属块的位置设置有第一金属化孔，所述第一金属化孔用于将所述连接金属块与对应电压讯号线电连接。
在本申请所述的阵列基板中，每一所述连接金属块均通过多个阵列排布的所述第一金属化孔与对应电压讯号线电连接。
在本申请所述的阵列基板中，所述第一金属层还形成多根位于所述第三区域的扫描线。
一种显示面板，上述任一项所述的阵列基板。
本申请通过采用将多根电压讯号线设置在该公共线所在的区域的上方，从而避免将公共线与电压讯号线设置在同一层时需要的水平方向上的位置，从而具有降低非显示区域的尺寸，提高屏占比的有益效果。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例的阵列基板的整体俯视透视图；
图2为本申请实施例的阵列基板的一种结构示意图；以及
图3为本申请实施例的阵列基板的GOA驱动单元的电路结构示意图。
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请同时参阅图1、图2以及图3，图1为本申请实施例的阵列基板的整体俯视透视图；图2为本申请实施例的阵列基板的一种结构示意图；图3为本申请实施例的阵列基板的GOA驱动单元的电路结构示意图。本发明提供了一种阵列基板，其设置有发光显示单元20以及用于驱动该发光显示单元20的GOA驱动电路。发光显示单元20包括多个呈阵列排布的像素单元21。该GOA驱动电路包括多级GOA驱动单元。每一级GOA驱动单元包括多个薄膜晶体管。
如图3所示，该多个薄膜晶体管包括第一薄膜晶体管T11、第二薄膜晶体管T21、第三薄膜晶体管T31以及第四薄膜晶体管T41。该第一薄膜晶体管T11的源极与该第二薄膜晶体管T21的栅极以及该第四薄膜晶体管T41的漏极电连接，该第三薄膜晶体管T31的栅极与该第四薄膜晶体管T41的栅极电连接，该第二薄膜晶体管T21的源极与该第三薄膜晶体管T31的漏极电连接，该第三薄膜晶体管T31、该第四薄膜晶体管T41的源极以及低电平信号线VSS电连接，第二薄膜晶体管T21的漏极与一时钟信号线CKn电连接。
其中，从结构层面来说，该阵列基板包括：基板10、发光显示单元20、第一金属层30、第一绝缘层50、第二金属层40、第二绝缘层60、第三金属层70以及平坦层80。
其中，该基板10包括显示区域11和非显示区域12，发光显示单元20设置于该显示区域11。该发光显示单元20为与现有技术中的液晶发光层或者OLED发光层。该非显示区域12包括依次并排连接的第一区域121、第二区域122以及第三区域123，该第一区域121位于该第二区域122与该显示区域11之间。
其中，该第一金属层30设置于该基板10上并形成位于第一区域121和第三区域123上的栅极金属31以及位于该第二区域上的公共线32，栅极金属31包括该多个薄膜晶体管的栅极。当然，该第一金属层30还形成有位于该第三区域123上方的扫描线33。
其中，该第一绝缘层50设置于基板10以及第一金属层30上；第一绝缘层50采用二氧化硅或者氮化硅等材料沉积形成。
其中，该第二金属层40设置于该第一绝缘层上，该第二金属层40形成位于该第一区域121和该第三区域123上方的源漏金属，源漏金属包括该多个薄膜晶体管的源极41和漏极42。当然可以理解地，该基板的第一区域以及第二区域上方还设置有半导体层以用于形成该多个薄膜晶体管的沟道，该多个沟道、多个源极41、多个漏极42以及多个栅极构成了该多个薄膜晶体管。
其中，该第二绝缘层60设置于第一绝缘层50以及第二金属层40上；该第二绝缘层60采用二氧化硅或者氮化硅等材料沉积形成。
其中，该第三金属层70设置于该第二绝缘层60上，该第三金属层70形成位于第二区域123上方的多条间隔设置的电压讯号线71。该电压讯号线71与该公共线同向延伸，多条电压讯号线71平行设置，多条电压讯号线71在该基板上的垂直投影位于该第二区域122内。具体地，该多条电压讯号线71包括一条低电平信号线VSS以及多条时钟信号线CK(n)。其中，该多条时钟信号线CK(n)的条数为4条。
其中，该第二薄膜晶体管T21的栅极、源极以及漏级均位于该第一区域121上方；该第一薄膜晶体管T11、该第三薄膜晶体管T31以及该第四薄膜晶体管T41的栅极、源极以及漏级均位于该第三区域123上方。
其中，该第二金属层40还形成有多根连接走线44以及多个连接金属块43，每一该连接金属块43分别设置于一条该电压讯号线71上方，该连接走线一端与该连接金属块43电连接，该连接走线44的另一端与一漏极42电连接。具体地，该第二绝缘层60上对应该第一连接金属块43的位置设置有第一金属化孔61，该第一金属化61孔用于将连接金属块43与对应电压讯号线71电连接。优选地，每一连接金属块43均通过多个阵列排布的该第一金属化孔61与对应电压讯号线71电连接。
本申请通过采用将多根电压讯号线设置在该公共线所在的区域的上方，从而避免将公共线与电压讯号线设置在同一层时需要的水平方向上的位置，从而具有降低非显示区域的尺寸，提高屏占比的有益效果。
本申请还提供了一种显示面板，采用上述任一实施例中的阵列基板。
综上，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种阵列基板，其设置有GOA驱动电路，所述GOA驱动电路包括多个薄膜晶体管，其特征在于，所述阵列基板包括：
基板，其包括显示区域和非显示区域，所述非显示区域包括依次并排连接的第一区域、第二区域以及第三区域，所述第一区域位于所述第二区域与所述显示区域之间；
第一金属层，其设置于所述基板上并形成位于所述第一区域和第三区域上的栅极金属以及位于所述第二区域上的公共线，所述栅极金属包括所述多个薄膜晶体管的栅极；
第一绝缘层，其设置于所述基板以及所述第一金属层上；
第二金属层，其设置于所述第一绝缘层上，所述第二金属层形成位于所述第一区域和所述第三区域上方的源漏金属，所述源漏金属包括所述多个薄膜晶体管的源极和漏极；
第二绝缘层，其设置于所述第一绝缘层以及所述第二金属层上；
第三金属层，其设置于所述第二绝缘层上，所述第三金属层形成位于所述第二区域上方的多条间隔设置的电压讯号线；
所述电压讯号线与所述公共线同向延伸，多条电压讯号线平行设置，所述多条电压讯号线在所述基板上的垂直投影位于所述第二区域内。
2.根据权利要求1所述的阵列基板，其特征在于，所述多条电压讯号线包括一条低电平信号线以及多条时钟信号线。
3.根据权利要求2所述的阵列基板，其特征在于，所述多条时钟信号线的条数为4条。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述多个薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管；
所述第一薄膜晶体管的源极与所述第二薄膜晶体管的栅极以及所述第四薄膜晶体管的漏极电连接，所述第三薄膜晶体管的栅极与所述第四薄膜晶体管的栅极电连接，所述第二薄膜晶体管的源极与所述第三薄膜晶体管的漏极电连接，所述第三薄膜晶体管、所述第四薄膜晶体管的源极以及所述低电平信号线电连接，所述第二薄膜晶体管的漏极与一所述时钟信号线电连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二薄膜晶体管的栅极、源极以及漏级均位于所述第一区域上方；所述第一薄膜晶体管、所述第三薄膜晶体管以及所述第四薄膜晶体管的栅极、源极以及漏级均位于所述第三区域上方。
6.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层还形成有多根连接走线以及多个连接金属块，每一所述连接金属块分别设置于一条所述电压讯号线上方，所述连接走线一端与所述连接金属块电连接，所述连接走线的另一端与一所述漏极电连接；
所述第二绝缘层上对应第一连接金属块的位置设置有第一金属化孔，所述第一金属化孔用于将所述连接金属块与对应电压讯号线电连接。
7.根据权利要求6所述的阵列基板，其特征在于，每一所述连接金属块均通过多个阵列排布的所述第一金属化孔与对应电压讯号线电连接。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层还形成多根位于所述第三区域的扫描线。
9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的阵列基板。
CN201910756346.7A 2019-08-16 2019-08-16 阵列基板及显示面板 Active CN110518019B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910756346.7A CN110518019B (zh) 2019-08-16 2019-08-16 阵列基板及显示面板
US16/623,258 US11217194B2 (en) 2019-08-16 2019-11-05 Array substrate and display panel
PCT/CN2019/115810 WO2021031367A1 (zh) 2019-08-16 2019-11-05 阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910756346.7A CN110518019B (zh) 2019-08-16 2019-08-16 阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN110518019A CN110518019A (zh) 2019-11-29
CN110518019B true CN110518019B (zh) 2020-11-24

Family

ID=68626198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910756346.7A Active CN110518019B (zh) 2019-08-16 2019-08-16 阵列基板及显示面板

Country Status (3)

Country Link
US (1) US11217194B2 (zh)
CN (1) CN110518019B (zh)
WO (1) WO2021031367A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430375B (zh) * 2020-04-01 2023-02-28 深圳市华星光电半导体显示技术有限公司 阵列基板和显示面板
CN113325637A (zh) * 2021-05-31 2021-08-31 Tcl华星光电技术有限公司 显示面板
CN113867062B (zh) * 2021-12-02 2022-04-01 惠科股份有限公司 阵列基板、显示面板及显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731405A (zh) * 2015-03-09 2015-06-24 上海天马微电子有限公司 一种触控显示装置及其制造方法
CN105807523A (zh) * 2016-05-27 2016-07-27 厦门天马微电子有限公司 阵列基板、包含其的显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5239924B2 (ja) * 2009-02-16 2013-07-17 Ｎｌｔテクノロジー株式会社 液晶表示装置及びそれを用いた電子機器
CN101825788B (zh) * 2009-03-04 2012-11-21 北京京东方光电科技有限公司 触摸显示器、tft-lcd阵列基板及其制造方法
KR101899375B1 (ko) * 2011-01-28 2018-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102212423B1 (ko) * 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
WO2018105589A1 (ja) * 2016-12-09 2018-06-14 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731405A (zh) * 2015-03-09 2015-06-24 上海天马微电子有限公司 一种触控显示装置及其制造方法
CN105807523A (zh) * 2016-05-27 2016-07-27 厦门天马微电子有限公司 阵列基板、包含其的显示面板和显示装置

Also Published As

Publication number Publication date
WO2021031367A1 (zh) 2021-02-25
US20210366427A1 (en) 2021-11-25
CN110518019A (zh) 2019-11-29
US11217194B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN107742481B (zh) 一种异形显示面板及显示装置
US9653494B2 (en) Array substrate, display panel and display apparatus
CN110518019B (zh) 阵列基板及显示面板
US11281058B2 (en) Display device
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
US6292237B1 (en) Active-matrix liquid-crystal display device and substrate therefor
KR100455437B1 (ko) 유리기판의 효율이 향상된 액정표시소자
CN104977740A (zh) 显示基板及其制备方法、显示装置
CN109407436B (zh) 阵列基板
CN108630735B (zh) 驱动基板和显示面板
WO2016179972A1 (zh) 阵列基板、液晶显示面板及显示装置
US20180074378A1 (en) Liquid Crystal Display Panel and Array Substrate Thereof
US11250786B2 (en) Array substrate, display panel and display apparatus
CN110600509A (zh) 折叠oled显示面板
CN101799605B (zh) 像素阵列
CN105280648B (zh) 阵列基板及其制作方法、显示面板和显示装置
US20210408050A1 (en) Array substrate and display panel
CN112071206B (zh) 显示面板及显示装置
US9425166B2 (en) GOA layout method, array substrate and display device
CN112147824B (zh) 阵列基板及其制作方法、显示装置
US11436990B2 (en) GOA device and gate driving circuit
CN108957814B (zh) 一种液晶显示装置及电路补偿方法
US20210364867A1 (en) Array substrate and display panel
US20200057519A1 (en) Array substrate
US20070171178A1 (en) Active matrix display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant