JP2018516384A - Ｇｏａ回路及び液晶表示装置 - Google Patents

Ｇｏａ回路及び液晶表示装置 Download PDF

Info

Publication number
JP2018516384A
JP2018516384A JP2017551664A JP2017551664A JP2018516384A JP 2018516384 A JP2018516384 A JP 2018516384A JP 2017551664 A JP2017551664 A JP 2017551664A JP 2017551664 A JP2017551664 A JP 2017551664A JP 2018516384 A JP2018516384 A JP 2018516384A
Authority
JP
Japan
Prior art keywords
stage
transistor
gate electrode
electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017551664A
Other languages
English (en)
Other versions
JP6518785B2 (ja
Inventor
肖軍城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, Wuhan China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018516384A publication Critical patent/JP2018516384A/ja
Application granted granted Critical
Publication of JP6518785B2 publication Critical patent/JP6518785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

【課題】 液晶表示装置におけるＧＯＡ回路のパワーの消費を低減させるＧＯＡ回路及び液晶表示装置を提供する。【解決手段】 複数のＧＯＡユニットを含むＧＯＡ回路のそれぞれの該ＧＯＡユニットが表示領域の第Ｎ段水平線Ｇ（Ｎ）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に対して順に充電し、該ＧＯＡユニットが、Ｎ段プルアップコントロール回路と、Ｎ＋１段プルアップコントロール回路と、Ｎ段プルアップ回路と、Ｎ＋１段プルアップ回路と、Ｎ段プルダウン回路と、Ｎ＋１段プルダウン回路と、プルダウンホールディング回路とを含み、該プルダウンホールディング回路が第Ｎ段水平走査線Ｇ（Ｎ）に充電した後、第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第Ｎ段水平走査線Ｇ（Ｎ）の電位を低電位に維持し、第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に充電した後、第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ段水平走査線Ｇ（Ｎ＋１）の電位を低電位に維持する。【選択図】図１

Description

この発明は、液晶表示技術に関し、特に一種のＧＯＡ回路と液晶表示装置に関する。
Ｇａｔｅ Ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙは、ＧＯＡと略称する。即ち、現有する薄膜トランジスタ液晶表示装置のアレイ製造工程を利用してゲートの行走査駆動信号回路をアレイ基板に作成して、ゲートに対するプログレッシブスキャンを実現する一種の技術である。
従来のＧＯＡ回路は、主にプルアップ回路（Ｐｕｌｌ−ｕｐ Ｐａｒｔ）と、プルアップコントロール回路（Ｐｕｌｌ−ｕｐ ＣｏｎｔｒｏｌＰａｒｔ）と、トランスファー回路（ＴｒａｎｓｆｅｒＰａｒｔ）Ｐａｒｔ）と、プルダウン回路（Ｋｅｙ Ｐｕｌｌ−ｄｏｗｎ Ｐａｒｔ）と、プルダウンホールディング回路（Ｐｕｌｌ−ｄｏｗｎ Ｈｏｌｄｉｎｇ Ｐａｒｔ）と、及び電位の増幅を行なうコンデンサ（Ｂｏｏｓｔ Ｐａｒｔ）とによって構成する。プルアップ回路は、入力したクロック信号（Ｃｌｏｃｋ）をゲート端に出力して表示装置の駆動信号とする。プルアップコントロール回路はプルアップ回路を制御してオンにする。一般には前１段ＧＯＡ回路から伝送される信号の作用による。プルダウン回路はゲートの出力が完了してからの第１時間にゲートをプルダウンして低電位とする。即ち、ゲート信号をオフにする。プルダウンホールディング回路はゲートの出力する信号とプルアップ回路のゲート信号（通常はＱ点と称する）をオフ状態（即ち、設定された不電に）に保持する。通常は、２つのプルダウンホールディング回路が交互に作用する。コンデンサ（Ｂｏｏｓｔ Ｐａｒｔ）はＱ点の電位に対して第２次増幅を行ない、かかる作用によって、プルアップ回路のＧ（Ｎ）の正常な出力を確保する。
然しながら、上述する設計は、それぞれの段がプルダウンホールディング回路を含み、かつ両部分が交互に作用することから、消費するパワーが大きくなり、環境保全に不利となる。
この発明は、周知の技術にみられる上述の問題を解決するためのものであって、即ち液晶表示装置におけるＧＯＡ回路のパワーの消費を低減させるＧＯＡ回路及び液晶表示装置を提供することを改題とする。
上述する課題を解決するためにこの発明の採用する技術プランは、一種のＧＯＡ回路を提供するものであって、複数のＧＯＡユニットを含むＧＯＡ回路において、それぞれの該ＧＯＡユニットが表示領域の第Ｎ段水平線Ｇ（Ｎ）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に対して順に充電し、該ＧＯＡユニットが、Ｎ段プルアップコントロール回路と、Ｎ＋１段プルアップコントロール回路と、Ｎ段プルアップ回路と、Ｎ＋１段プルアップ回路と、Ｎ段プルダウン回路と、Ｎ＋１段プルダウン回路と、プルダウンホールディング回路とを含み、該Ｎ段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ段ゲート電極信号点Ｑ（Ｎ）と、第Ｎ段水平走査線Ｇ（Ｎ）とに接続し、該Ｎ段プルアップコントロール回路と、Ｎ段プルダウン回路が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、該Ｎ＋１段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、該Ｎ＋１段プルアップコントロール回路と該Ｎ＋１段プルダウン回路とが第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、該プルダウンホールディング回路は、第Ｎ段水平走査線Ｇ（Ｎ）に充電した後、該第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第Ｎ段水平走査線Ｇ（Ｎ）の電位を低電位に維持し、該第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に充電した第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ段水平走査線Ｇ（Ｎ＋１）の電位を低電位に維持し、該プルダウンホールディング回路が、ゲート電極とドレイン電極が第１クロック信号ＬＣ１に接続する第１トランジスタＴ１と、ゲート電極が該第１トランジスタＴ１のソース電極に接続し、ドレイン電極が第１クロック信号ＬＣ１に接続し、ソース電極が第１コモン点Ｋ（Ｎ）に接続する第２トランジスタＴ２と、ゲート電極が第２クロック信号ＬＣ２に接続し、ドレイン電極が第１クロック信号ＬＣ１に接続し、ソース電極が第１コモン点Ｋ（Ｎ）に接続する第３トランジスタＴ３と、ゲート電極とドレイン電極とが該第１コモン点Ｋ（Ｎ）に接続する第４トランジスタＴ４と、ゲート電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ） に接続し、ドレイン電極が該第１トランジスタＴ１のソース電極と該第４トランジスタＴ４のソース電極とに接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第５トランジスタＴ５と、ゲート電極が該第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極が該第１トランジスタＴ１のソース電極に接続し、ソース電極が第１直流低電圧ＶＳＳ１ に接続する第６トランジスタＴ６と、ゲート電極が該第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第７トランジスタＴ７と、ゲート電極が該第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第８トランジスタＴ８と、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第９トランジスタＴ９と、ゲート電極が該第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第１０トランジスタＴ１０と、ゲート電極とドレイン電極とが該第２クロック信号ＬＣ２に接続する第１１トランジスタＴ１１と、ゲート電極が該第１１トランジスタＴ１１のソース電極に接続し、ドレイン電極が該第２クロック信号ＬＣ２に接続し、ソース電極が第２コモン点Ｐ（Ｎ）に接続する第１２トランジスタＴ１２と、ゲート電極が第１クロック信号ＬＣ１に接続し、ドレイン電極が該第２クロック信号ＬＣ２に接続し、ソース電極が該第２コモン点Ｐ（Ｎ）に接続する第１３トランジスタＴ１３と、ゲート電極とドレイン電極とが該第２コモン点Ｐ（Ｎ）に接続する第１４トランジスタＴ１４と、ゲート電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ドレイン電極が該第１１トランジスタＴ１１のソース電極と該第１４トランジスタＴ１４のソース電極に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第１５トランジスタＴ１５と、ゲート電極が該第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極が該第１１トランジスタＴ１１のソース電極に接続し、ソース電極が該第１直流低電位ＶＳＳ１に接続する第１６トランジスタＴ１６と、ゲート電極が該第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ソース電極が該第１直流低電位ＶＳＳ１に接続する第１７トランジスタＴ１７と、ゲート電極が該第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ソース電極が該第１直流定電圧ＶＳＳ１に接続する第１８トランジスタＴ１８と、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第１９トランジスタＴ１９と、ゲート電極が該第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第２０トランジスタＴ２０と、を含み、該ＧＯＡユニットがリセット回路を更に含み、該リセット回路が該第Ｎ段ゲート信号点Ｑ（Ｎ）と、第Ｎ＋１段ゲート信号点Ｑ（Ｎ＋１）と、第１直流低電圧ＶＳＳ１に接続し、リセット信号を受信した後、該第Ｎ段ゲート電極信号点Ｑ（Ｎ）及び第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）の電位をプルダウンして低電位にするために用いられる。
上述する課題を解決するためにこの発明の採用する技術プランは、一種のＧＯＡ回路を提供するものであって、該ＧＯＡ回路は液晶表示装置に用いるＧＯＡ回路であって、該ＧＯＡ回路が複数の複数のＧＯＡユニットを含み、それぞれの該ＧＯＡユニットが表示領域の第Ｎ段水平線Ｇ（Ｎ）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に対して順に充電する。また、該ＧＯＡユニットが、Ｎ段プルアップコントロール回路と、Ｎ＋１段プルアップコントロール回路と、Ｎ段プルアップ回路と、Ｎ＋１段プルアップ回路と、Ｎ段プルダウン回路と、Ｎ＋１段プルダウン回路と、プルダウンホールディング回路とを含み、 該Ｎ段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ段ゲート電極信号点Ｑ（Ｎ）と、第Ｎ段水平走査線Ｇ（Ｎ）とに接続し、該Ｎ段プルアップコントロール回路と、Ｎ段プルダウン回路が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、該Ｎ＋１段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、該Ｎ＋１段プルアップコントロール回路とプルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と該Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、該Ｎ＋１段プルアップコントロール回路とＮ＋１段プルダウン回路とが該第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、 該プルダウンホールディング回路は、該第Ｎ段水平走査線Ｇ（Ｎ）に充電した後、該第Ｎ段ゲート電極信号点Ｑ（Ｎ）と該第Ｎ段水平走査線Ｇ（Ｎ）の電位を低電位に維持し、該第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に充電した後、第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ段水平走査線Ｇ（Ｎ＋１）の電位を低電位に維持する。
該プルダウンホールディング回路が、ゲート電極とドレイン電極が第１クロック信号ＬＣ１に接続する第１トランジスタＴ１と、ゲート電極が該第１トランジスタＴ１のソース電極に接続し、ドレイン電極が第１クロック信号ＬＣ１に接続し、ソース電極が第１コモン点Ｋ（Ｎ）に接続する第２トランジスタＴ２と、ゲート電極が第２クロック信号ＬＣ２に接続し、ドレイン電極が第１クロック信号ＬＣ１に接続し、ソース電極が第１コモン点Ｋ（Ｎ）に接続する第３トランジスタＴ３と、ゲート電極とドレイン電極とが該第１コモン点ＫＮに接続する第４トランジスタＴ４と、ゲート電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ドレイン電極が該第１トランジスタＴ１のソース電極と該第４トランジスタＴ４のソース電極とに接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第５トランジスタＴ５と、ゲート電極が該第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極が該第１トランジスタＴ１のソース電極に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第６トランジスタＴ６と、ゲート電極が該第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第７トランジスタＴ７と、ゲート電極が該第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第８トランジスタＴ８と、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第９トランジスタＴ９と、ゲート電極が該第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第１０トランジスタ（Ｔ１０）と、ゲート電極とドレイン電極とが該第２クロック信号ＬＣ２に接続する第１１トランジスタＴ１１と、ゲート電極が該第１１トランジスタＴ１１のソース電極に接続し、ドレイン電極が該第２クロック信号ＬＣ２に接続し、ソース電極が第２コモン点Ｐ（Ｎ）に接続する第１２トランジスタＴ１２と、ゲート電極が第１クロック信号ＬＣ１に接続し、ドレイン電極が該第２クロック信号ＬＣ２に接続し、ソース電極が該第２コモン点Ｐ（Ｎ）に接続する第１３トランジスタＴ１３と、ゲート電極とドレイン電極とが該第２コモン点Ｐ（Ｎ）に接続する第１４トランジスタＴ１４と、ゲート電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ドレイン電極が該第１１トランジスタＴ１１のソース電極と該第１４トランジスタＴ１４のソース電極に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第１５トランジスタＴ１５と、ゲート電極が該第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極が該第１１トランジスタＴ１１のソース電極に接続し、ソース電極が該第１直流低電位ＶＳＳ１に接続する第１６トランジスタＴ１６と、ゲート電極が該第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ソース電極が該第１直流低電位ＶＳＳ１に接続する第１７トランジスタＴ１７と、ゲート電極が該第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ソース電極が該第１直流定電圧ＶＳＳ１に接続する第１８トランジスタＴ１８と、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第１９トランジスタＴ１９と、ゲート電極が該第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第２０トランジスタＴ２０と、を含む。
該プルダウンホールディング回路が、ゲート電極が該第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極とソース電極とが該第１コモン点Ｋ（Ｎ）と該第２コモン点Ｐ（Ｎ）とにそれぞれ接続する第２２トランジスタＴ２２をさらに含む
該ＧＯＡユニットが第Ｎ段トランスファー回路と、第Ｎ＋１段トランスファー回路とを含み、第Ｎ段トランスファー回路は第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続して第Ｎ＋１段トランスファー制御回路に第Ｎ段トランスファー信号ＳＴ（Ｎ）を提供する。第Ｎ＋１段トランスファー回路は、第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続して次の段のＧＯＡユニットの第Ｎ＋２段トランスファー制御回路に第Ｎ＋１段トランスファー信号ＳＴ（Ｎ＋１）を提供する。
該プルダウンホールディング回路が、ゲート電極が該第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ドレイン電極が該第１コモン点Ｋ（Ｎ）に接続し、ソース電極が該第１直流低電位ＶＳＳ１に接続する第２３トランジスタＴ２３と、ゲート電極が該第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ドレイン電極が該第２コモン点Ｐ（Ｎ）に接続し、ソース電極が該第１直流低電位ＶＳＳ１に接続する第２４トランジスタＴ２４と、をさらに含む
該第２３トランジスタＴ２３のゲート電極が該Ｎ＋１段トランスファー信号ＳＴ（Ｎ＋１）に接続し、該第２４トランジスタＴ２４のゲート電極が第Ｎ段トランスファー信号ＳＴ（Ｎ）に接続する。
該第７トランジスタＴ７のソース電極と、該第９トランジスタＴ９のソース電極と、該第１７トランジスタＴ１７のソース電極と、該第１９トランジスタＴ１９のソース電極とが、第２直流低電位ＶＳＳ２に接続する。
該プルダウンホールディング回路が、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段トランスファー信号ＳＴ（Ｎ＋１）に接続し、ソース電極が該第２直流低電位ＶＳＳ２に接続する第２５トランジスタＴ２５と、ゲート電極が該第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該Ｎ＋１段トランスファー信号ＳＴ（Ｎ＋１）に接続し、ソース電極が該第２直流低電位ＶＳＳ２に接続する第２６トランジスタＴ２６と、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が該Ｎ段トランスファー信号ＳＴ（Ｎ）に接続し、ソース電極が該第２直流低電位ＶＳＳ２に接続する第２７トランジスタＴ２７と、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が該Ｎ１段トランスファー信号ＳＴ（Ｎ）に接続し、ソース電極が該第２直流低電位ＶＳＳ２に接続する第２８トランジスタＴ２８を含む。
該ＧＯＡユニットがリセット回路を更に含み、該リセット回路が該第Ｎ段ゲート信号点Ｑ（Ｎ）と、第Ｎ＋１段ゲート信号点Ｑ（Ｎ＋１）と、第１直流低電圧ＶＳＳ１に接続し、リセット信号を受信した後、該第Ｎ段ゲート電極信号点Ｑ（Ｎ）及び第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）の電位をプルダウンして低電位にするために用いられる。
上述する課題を解決するためにこの発明の採用する技術プランは、一種の液晶表示装置を提供するものであって、該液晶表示装置はＧＯＡ回路を含み、該ＧＯＡ回路が複数の複数のＧＯＡユニットを含み、それぞれの該ＧＯＡユニットが表示領域の第Ｎ段水平線Ｇ（Ｎ）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に対して順に充電し、該ＧＯＡユニットが、Ｎ段プルアップコントロール回路と、Ｎ＋１段プルアップコントロール回路と、Ｎ段プルアップ回路と、Ｎ＋１段プルアップ回路と、Ｎ段プルダウン回路と、Ｎ＋１段プルダウン回路と、プルダウンホールディング回路とを含み、該Ｎ段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ段ゲート電極信号点Ｑ（Ｎ）と、第Ｎ段水平走査線Ｇ（Ｎ）とに接続し、該Ｎ段プルアップコントロール回路と、Ｎ段プルダウン回路が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、該Ｎ＋１段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、該Ｎ＋１段プルアップコントロール回路とプルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と該Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、該Ｎ＋１段プルアップコントロール回路とＮ＋１段プルダウン回路とが該第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、該プルダウンホールディング回路は、該第Ｎ段水平走査線Ｇ（Ｎ）に充電した後、該第Ｎ段ゲート電極信号点Ｑ（Ｎ）と該第Ｎ段水平走査線Ｇ（Ｎ）の電位を低電位に維持し、該第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に充電した後、第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ段水平走査線Ｇ（Ｎ＋１）の電位を低電位に維持する。
この発明は、周知の技術と異なり、隣り合う２段のＧＯＡユニットがカップリングし、２段の該ＧＯＡユニットが１つのプルダウンホールディング回路を共有する。該プルダウンホールディング回路は、第１段ＧＯＡ回路への充電が完了すると、第１段ＧＯＡ回路を低電位に維持し、第２段ＧＯＡユニットへの充電が完了した後、第２段ＧＯＡユニットを低電位に維持する。係る方式を採用することによって、表示装置全体においてプルダウンホールディング回路の消費電力を半減させ、ここからパワーの消費を低減させることができる。
この発明の第１の実施の形態におけるそれぞれのＧＯＡユニットの接続構造を示した説明図である。 この発明の第１の実施の形態によるＧＯＡユニットの接続構造を示した説明図である。 この発明の第２の実施の形態によるＧＯＡユニットの具体的な接続を示した説明図である。 この発明の第２の実施の形態によるＧＯＡユニットの具体的な回路におけるそれぞれの信号の波形を示した説明図である。 この発明の第３の実施の形態におけるＧＯＡユニットの具体的な回路の接続を示した説明図である。 この発明の第４の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。 この発明の第５の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。 この発明の第６の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。 この発明の第７の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。 この発明の第７の実施の形態におけるＧＯＡユニットの具体的な回路におけるそれぞれの信号の波形を示した説明図である。
図１は、この発明のＧＯＡ回路の第１の実施の形態におけるそれぞれのＧＯＡユニットの接続構造を開示した説明図である。図面の開示によれば、該ＧＯＡ回路は、複数のＧＯＡ素子を含み、それぞれのＧＯＡユニットは表示領域の隣り合う２段の水平走査線に対して順に充電を行なう。
以下は、第Ｎ段水平走査線Ｇ（Ｎ）及び第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に充電するＧＯＡユニットを例として述べる。図２には、この発明によるＧＯＡ回路の第１の実施の形態におけるＧＯＡユニットの回路の接続を示した説明図である。図面に開示するようにＧＯＡユニットは、Ｎ段プルアップコントロール回路１０１と、Ｎ＋１段プルアップコントロール回路１０２と、Ｎ段プルアップ回路２０１と、Ｎ＋１段プルアップ回路２０２と、Ｎ段プルダウン回路３０１と、Ｎ＋１段プルダウン回路３０２と、プルダウンホールディング回路４００とを含む。
Ｎ段プルアップ回路２０１とプルダウンホールディング回路４００は、それぞれ第Ｎ段ゲート電極信号点Ｑ（Ｎ）と、第Ｎ段水平走査線Ｇ（Ｎ）と接続し、Ｎ段プルアップコントロール回路１０１と、Ｎ段プルダウン回路３０１は、第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続する。
Ｎ＋１段プルアップ回路２０２とプルダウンホールディング回路４００とは、それぞれ第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続する。Ｎ＋１段プルアップコントロール回路１０２とＮ＋１段プルダウン回路とは、第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続する。
プルダウンホールディング回路４００は、第Ｎ段水平走査線Ｇ（Ｎ）に充電した後、第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第Ｎ段水平走査線Ｇ（Ｎ）の電位をプルダウンして低電位とし、第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に充電した後、第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）と第Ｎ段水平走査線Ｇ（Ｎ＋１）の電位をプルダウンして低電位とする。
具体的に述べると、Ｎ段プルアップコントロール回路１０１は、前１段ＧＯＡユニットのＧ（Ｎ‐１）信号を受信してから第Ｎ段ゲート電極信号点Ｑ（Ｎ）の電位を高数値の電位に増幅し、かつＮ段プルアップ回路２０１を制御してオンにして第Ｎ段クロック信号ＣＫ（Ｎ）を受信する。ここから第Ｎ段水平走査信号Ｇ（Ｎ）を充電する。充電が完了すると、第Ｎ段プルダウン回路３０１が第Ｎ段ゲート電極信号点Ｑ（Ｎ）の電位をプルダウンして低電位とする。同時にＮ段プルアップ回路２０１をオフにし、プルダウンホールディング回路４００が第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第Ｎ段水平走査線Ｇ（Ｎ）の電位をプルダウンして低電位とし、かつ維持する。
第Ｎ段水平走査線Ｇ（Ｎ）の出力する走査信号Ｇ（Ｎ）は、Ｎ＋１段回路におけるＮ＋１段プルアップコントロール回路の入力信号ともなる。Ｎ＋１段回路とＮ段回路の作動の原理は同様であって、プルアップコントロール回路とプルダウン回路の制御信号のみが異なる。２段の回路の作動時では、プルダウンホールディングモジュール４００が第１クロック信号ＬＣ１と第２クロック信号ＬＣ２との制御下に在って、２段の回路の電位を同時にプルダウンして低電位とし、かつこれを維持する。
周知の技術と異なり、この実施の形態では隣り合う２段のＧＯＡユニットに対してカップリングを行ない、２段の該ＧＯＡユニットで同一のプルダウンホールディング回路を共有する。該プルダウンホールディング回路は第１段ＧＯＡユニットに対する充電が完了すると、該第１段ＧＯＡユニットを低電位に維持し、第２段ＧＯＡユニットの充電が完了すると、該段ＧＯＡユニットを低電位に維持する。係る方式を採用することで、ディスプレー全体においてプルダウンホールディング回路の消費電力を半減させることができる。よって、エネルギーの消費を低減させることができる。
図３は、この発明の第２の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。図面に開示するようにＧＯＡユニットは、Ｎ段プルアップコントロール回路１０１と、Ｎ＋１段プルアップコントロール回路１０２と、Ｎ段プルアップ回路２０１と、Ｎ＋１段プルアップ回路２０２と、Ｎ段プルダウン回路３０１と、Ｎ＋１段プルダウン回路３０２と、プルダウンホールディング回路４００とを含む。プルダウンホールディング回路４００は、ゲート電極とドレイン電極が第１クロック信号ＬＣ１に接続する第１トランジスタＴ１と、ゲート電極が第１トランジスタＴ１のソース電極に接続し、ドレイン電極が第１クロック信号ＬＣ１に接続し、ソース電極が第１コモン点Ｋ（Ｎ）に接続する第２トランジスタＴ２と、ゲート電極が第２クロック信号ＬＣ２に接続し、ドレイン電極が第１クロック信号ＬＣ１に接続し、ソース電極が第１コモン点Ｋ（Ｎ）に接続する第３トランジスタＴ３と、ゲート電極とドレイン電極とが第１コモン点Ｋ（Ｎ）に接続する第４トランジスタＴ４と、ゲート電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ドレイン電極が第１トランジスタＴ１のソース電極と第４トランジスタＴ４のソース電極とに接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第５トランジスタＴ５と、ゲート電極が第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極が第１トランジスタＴ１のソース電極に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第６トランジスタＴ６と、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極がＮ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第７トランジスタＴ７と、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極がＮ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第８トランジスタＴ８と、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極がＮ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第９トランジスタＴ９と、ゲート電極が 第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極がＮ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第１０トランジスタＴ１０と、ゲート電極とドレイン電極とが第２クロック信号ＬＣ２に接続する第１１トランジスタＴ１１と、ゲート電極が第１１トランジスタＴ１１のソース電極に接続し、ドレイン電極が第２クロック信号ＬＣ２に接続し、ソース電極が第２コモン点Ｐ（Ｎ）に接続する第１２トランジスタＴ１２と、ゲート電極が第１クロック信号ＬＣ１に接続し、ドレイン電極が第２クロック信号ＬＣ２に接続し、ソース電極が第２コモン点Ｐ（Ｎ）に接続する第１３トランジスタＴ１３と、ゲート電極とドレイン電極とが第２コモン点Ｐ（Ｎ）に接続する第１４トランジスタＴ１４と、ゲート電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ドレイン電極が第１１トランジスタＴ１１のソース電極と第１４トランジスタＴ１４のソース電極に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第１５トランジスタＴ１５と、ゲート電極が第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極が第１１トランジスタＴ１１のソース電極に接続し、ソース電極が第１直流低電位ＶＳＳ１に接続する第１６トランジスタＴ１６と、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ソース電極が第１直流低電位ＶＳＳ１に接続する第１７トランジスタＴ１７と、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ソース電極が第１直流定電圧ＶＳＳ１に接続する第１８トランジスタＴ１８と、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第１９トランジスタＴ１９と、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ソース電極が第１直流低電圧ＶＳＳ１に接続する第２０トランジスタＴ２０と、を含む。
図４を同時に参照して述べる。この発明の第２の実施の形態によるＧＯＡユニットの具体的な回路におけるそれぞれの信号の波形を図４に開示する。図４に点線で、波形図を１〜８のワークエリアに区分けした。
第１ワークエリアは、Ｇ（Ｎ‐１）が低レベルであって、Ｎ段プルアップコントロール回路１０１がオフであって、Ｑ（Ｎ）点が低レベルである。Ｎ段プルアップ回路２０１はオフとなる。ＬＣ１とＬＣ２の作用によってＰ（Ｎ）点は高レベルとなる。Ｔ１２は導通状態となり、Ｇ（Ｎ）を低レベルに維持する。よって、Ｎ＋１段プルアップコントロール回路１０２はオフとなり、Ｑ（Ｎ＋１）点は低レベルとなって、Ｎ＋１プルアップ回路２０２はオフとなる。ＬＣ１とＬＣ２の作用によってＰ（Ｎ）は高レベルとなって、Ｔ１０は導通状態となり、Ｇ（Ｎ＋１）が低レベルを出力する。
第２ワークエリアは、Ｇ（Ｎ‐１）が高レベルであって、Ｎ段プルアップコントロール回路１０１がオンとなる。Ｑ（Ｎ）点は高レベルであって、Ｎ段プルアップ回路１０２はオンとなる。但し、ＣＫ（Ｎ）は依然として低レベルである。このため、Ｇ（Ｎ）は依然として低レベルを出力する。別途、Ｑ（Ｎ）が高レベルであることからＴ２１、Ｔ５、Ｔ１５が導通状態となる。即ち、Ｐ（Ｎ）とＫ（Ｎ）とが同時に低レベルとなり、Ｇ（Ｎ＋１）が継続して低レベルを保持する。
第３ワークエリアは、Ｇ（Ｎ‐１）が低レベルであって、Ｎ段プルアップコントロール回路１０１がオフとなり、Ｑ（Ｎ）点がやや低下し、その他キーポイントはほぼ変わらない。
第４ワークエリアは、Ｎ段プルアップ回路２０１の第１コンデンサＣｂ１のブーストラップ作用によってＱ（Ｎ）点の電位をさらに高く増幅し、Ｎ段プルアップ回路２０１は依然としてオン状態にある。この場合、Ｎ段クロック信号ＣＫ（Ｎ）は高電位に変わり、Ｇ（Ｎ）が充電される。
Ｇ（Ｎ）が高くなり、Ｎ＋１プルアップコントロール回路１０２がオンとなり、Ｑ（Ｎ＋１が高電位となる。但し、この場合Ｎ＋１段クロック信号は低くあって、Ｇ（Ｎ＋１）は依然として低い状態にある。
第５ワークエリアは、Ｎ段クロック信号ＣＫ（Ｎ）が低電位となり、Ｇ（Ｎ）の充電が完了し、Ｎ＋１段プルアップコントロール回路１０２がオフとなる。その他のキーポイントはほぼ変わらない。
第６ワークエリアは、Ｎ＋１段プルアップ回路２０２の第２コンデンサＣｂ２のブーストラップ作用によって、Ｑ（Ｎ＋１）点の電位をさらに高く増幅し、Ｎ＋１プルアップ回路２０２は依然としてオン状態にある。この場合、Ｎ＋１段クロック信号ＣＫ（Ｎ＋１）が高電位となり、Ｇ（Ｎ＋１）が充電される。
Ｇ（Ｎ＋１）が高くなり、Ｎ＋１プルアップコントロール回路３０１がオンとなり、Ｑ（Ｎ）の電位をプルダウンする。Ｔ２１、Ｔ５、Ｔ５１はオフとなる。但し、Ｑ（Ｎ＋１）の作用によって、またＬＣ１とＬＣ２の変化によって、Ｐ（Ｎ）とＫ（Ｎ）は依然として低い状態にある。
第７ワークエリアは、Ｎ＋１段クロック信号ＣＫ（Ｎ＋１）は低電位となり、Ｇ（Ｎ＋１）の充電が完了する。その他キーポイントはほぼ変わらない。
図５は、この発明の第３の実施の形態によつＧＯＡ回路のＧＯＡユニットの具他的な回路の接続を示した説明図である。図面に開示するＧＯＡユニットの上述する実施例２との相違点は次のとおりである。
プルダウンホールディング回路４００が、ゲート電極が第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続し、ドレイン電極とソース電極とが第１コモン点Ｋ（Ｎ）と第２コモン点Ｐ（Ｎ）とにそれぞれ接続する第２２トランジスタＴ２２をさらに含む。
プルダウンホールディング回路４００は、２段の回路を同時にプルダウンし、かつ維持する必要があるため、Ｔ２２とＴ２１とが共同で作用する方式を採用することで２段の回路の正常な出力を保証し、回路をさらにリスクヘッジし、さらに安定させる。
図６は、この発明の第４の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。図面に開示するＧＯＡユニットの上述する実施例３との相違点は次のとおりである。
ＧＯＡユニットが、第Ｎ段トランスファー回路５０１と第Ｎ＋１トランスファー回路５０２とをさらに含む。第Ｎ段トランスファー回路５０１は、第Ｎ段ゲート電極信号点Ｑ（Ｎ）に接続して第Ｎ＋１段トランスファー制御回路に第Ｎ段トランスファー信号ＳＴ（Ｎ）を提供する。第Ｎ＋１段トランスファー回路５０２は、第Ｎ＋１段ゲート電極信号点Ｑ（Ｎ＋１）に接続して次の段のＧＯＡユニットの第Ｎ＋２段トランスファー制御回路に第Ｎ＋１段トランスファー信号ＳＴ（Ｎ＋１）を提供する。
この実施の形態においては、第Ｎ段プルアップコントロール回路１０１と第Ｎ＋１段プルアップコントロール回路１０２の制御信号が、それぞれＳＴ（Ｎ‐１）とＳＴ（Ｎ）に変換する。即ち、Ｎ段プルアップコントロール回路１０１とＮ＋１段プルアップコントロール回路１０２のＴＦＴトランジスタのゲート電極が、それぞれＳＴ（Ｎ‐１）とＳＴ（Ｎ）とに接続する。
図７は、この発明の第５の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。図面に開示するＧＯＡユニットの上述する実施例４との相違点は次のとおりである。
プルダウンホールディング回路が、ゲート電極が第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に接続し、ドレイン電極が第１コモン点Ｋ（Ｎ）に接続し、ソース電極が第１直流低電位ＶＳＳ１に接続する第２３トランジスタＴ２３と、ゲート電極が第Ｎ段水平走査線Ｇ（Ｎ）に接続し、ドレイン電極が第２コモン点Ｐ（Ｎ）に接続し、ソース電極が第１直流低電位ＶＳＳ１に接続する第２４トランジスタＴ２４と、をさらに含む。
この実施例において新たに加える２つのＴＦＴトランジスタは、作用する時間にＰ（Ｎ）とＫ（Ｎ）に対するプルダウン強化を増強するためのものである。出力時のプルダウンは極めて重要であって、プルダウンが不十分であれば表示の異常を直接招く。
別途、Ｎ段プルダウン回路のゲート電極信号をＳＴ（Ｎ＋１）に変換し、Ｎ＋１段プルダウン回路のゲート信号をＳＴ（Ｎ＋２）に変換してもよく、Ｔ２３のゲート信号をＳＴ（Ｎ＋１）に変換し、Ｔ２４のゲート信号をＳＴ（Ｎ）に変換してもよい。係る変換によってトランジスタの漏電を防ぐことができる。
図８は、この発明の第６の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。図面に開示するＧＯＡユニットの上述する実施例５との相違点は次のとおりである。
第７トランジスタＴ７のソース電極と、第９トランジスタＴ９のソース電極と、第１７トランジスタＴ１７のソース電極と、第１９トランジスタＴ１９のソース電極とが、第２直流低電位ＶＳＳ２に接続する。
図９は、この発明の第７の実施の形態によるＧＯＡユニットの具体的な回路の接続を示した説明図である。図面に開示するＧＯＡユニットは、上述する実施例６と異なり、プルダウンホールディング回路が以下を含む。
ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極がＮ＋１段トランスファー信号ＳＴ（Ｎ＋１）に接続し、ソース電極が第２直流低電位ＶＳＳ２に接続する第２５トランジスタＴ２５を含む。
また、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極がＮ＋１段トランスファー信号ＳＴ（Ｎ＋１）に接続し、ソース電極が第２直流低電位ＶＳＳ２に接続する第２６トランジスタＴ２６を含む。
また、ゲート電極が第２コモン点Ｐ（Ｎ）に接続し、ドレイン電極がＮ段トランスファー信号ＳＴ（Ｎ）に接続し、ソース電極が第２直流低電位ＶＳＳ２に接続する第２７トランジスタＴ２７を含む。
また、ゲート電極が第１コモン点Ｋ（Ｎ）に接続し、ドレイン電極がＮ１段トランスファー信号ＳＴ（Ｎ）に接続し、ソース電極が第２直流低電位ＶＳＳ２に接続する第２８トランジスタＴ２８を含む。
別途、Ｎ段プルダウン回路のゲート電極信号をＳＴ（Ｎ＋２）に変換し、Ｎ＋１段プルダウン回路のゲート電極信号をＳＴ（Ｎ＋３）に変換してもよく、係る変換はＱ（Ｎ）点に好ましい凸字状波形を形成するのに利する。
図１０は、この発明の第７の実施の形態によるＧＯＡユニットの具体的な回路におけるそれぞれの信号の波形を示した説明図である。図面に開示するように、波形は図４に近似するが、但しＱ（Ｎ）とＱ（Ｎ＋１）の凸字状波形がさらに完全になる点が異なる。
上述するそれぞれの実施例におけるＴＦＴは、いずれも例としてＮＴＦＴを挙げているが、実際の操作においてはＰＴＦＴで代替してもよい。この場合、ゲート電極の制御電位は高低を互いに変換する。電位の順序は変更が発生しない。
以上はこの発明の好ましい実施の形態であって、この発明の実施の範囲を限定する者ではない。よって、凡そこの発明の明細書と添付の図面の内容を利用してなし得る。均等の効果を有する構造、又はプロセスの変換、もしくは直接、間接的にその他関連技術の分野に転用することは、いずれもこの発明の特許請求の範囲に含まれるものとする。
１０１ Ｎ段プルアップコントロール回路
１０２ Ｎ＋１段プルアップコントロール回路
２０１ Ｎ段プルアップ回路
２０２ Ｎ＋１段プルアップ回路
３０１ Ｎ段プルダウン回路
３０２ Ｎ＋１段プルダウン回路
４００ プルダウンホールディング回路
５０１ 第Ｎ段トランスファー回路
５０２ 第Ｎ＋１段トランスファー回路
ＣＫ（Ｎ） 第Ｎ段クロック信号
Ｇ（Ｎ） 第Ｎ段水平走査線
Ｇ（Ｎ＋１） 第Ｎ＋１段水平走査線
Ｇ（Ｎ―１） 前１段ＧＯＡユニット
Ｋ（Ｎ） 第１コモン点
ＬＣ１ 第１クロック信号
ＬＣ２ 第２クロック信号
Ｐ（Ｎ） 第２コモン点
Ｑ（Ｎ） 第Ｎ段ゲート電極信号点
Ｑ（Ｎ＋１） 第Ｎ＋１段ゲート電極信号点
ＳＴ（Ｎ） 第Ｎ段トランスファー信号
ＳＴ（Ｎ＋１） 第Ｎ段トランスファー信号
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
Ｔ７ 第７トランジスタ
Ｔ８ 第８トランジスタ
Ｔ９ 第９トランジスタ
Ｔ１０ 第１０トランジスタ
Ｔ１１ 第１１トランジスタ
Ｔ１２ 第１２トランジスタ
Ｔ１３ 第１３トランジスタ
Ｔ１４ 第１４トランジスタ
Ｔ１５ 第１５トランジスタ
Ｔ１６ 第１６トランジスタ
Ｔ１７ 第１７トランジスタ
Ｔ１８ 第１８トランジスタ
Ｔ１９ 第１９トランジスタ
Ｔ２０ 第２０トランジスタ
Ｔ２２ 第２２トランジスタ
Ｔ２３ 第２３トランジスタ
Ｔ２４ 第２４トランジスタ
Ｔ２５ 第２５トランジスタ
Ｔ２６ 第２６トランジスタ
Ｔ２７ 第２７トランジスタ
Ｔ２８ 第２８トランジスタ
ＶＳＳ１ 第１直流低電位
ＶＳＳ２ 第２直流低電位

Claims (18)

  1. 複数のＧＯＡユニットを含むＧＯＡ回路において、それぞれの該ＧＯＡユニットが表示領域の第Ｎ段水平線（Ｇ（Ｎ））と第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に対して順に充電し、
    該ＧＯＡユニットが、Ｎ段プルアップコントロール回路と、Ｎ＋１段プルアップコントロール回路と、Ｎ段プルアップ回路と、Ｎ＋１段プルアップ回路と、Ｎ段プルダウン回路と、Ｎ＋１段プルダウン回路と、プルダウンホールディング回路とを含み、
    該Ｎ段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ段ゲート電極信号点（Ｑ（Ｎ））と、第Ｎ段水平走査線（Ｇ（Ｎ））とに接続し、該Ｎ段プルアップコントロール回路と、Ｎ段プルダウン回路が第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、
    該Ｎ＋１段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、該Ｎ＋１段プルアップコントロール回路と該Ｎ＋１段プルダウン回路とが第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、
    該プルダウンホールディング回路は、第Ｎ段水平走査線（Ｇ（Ｎ））に充電した後、該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））と第Ｎ段水平走査線（Ｇ（Ｎ））の電位を低電位に維持し、該第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に充電した後、第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と第Ｎ段水平走査線（Ｇ（Ｎ＋１））の電位を低電位に維持し、
    該プルダウンホールディング回路が、ゲート電極とドレイン電極が第１クロック信号（ＬＣ１）に接続する第１トランジスタ（Ｔ１）と、
    ゲート電極が該第１トランジスタ（Ｔ１）のソース電極に接続し、ドレイン電極が第１クロック信号（ＬＣ１）に接続し、ソース電極が第１コモン点（Ｋ（Ｎ））に接続する第２トランジスタ（Ｔ２）と、
    ゲート電極が第２クロック信号（ＬＣ２）に接続し、ドレイン電極が第１クロック信号（ＬＣ１）に接続し、ソース電極が第１コモン点（Ｋ（Ｎ））に接続する第３トランジスタ（Ｔ３）と、
    ゲート電極とドレイン電極とが該第１コモン点Ｋ（Ｎ）に接続する第４トランジスタ（Ｔ４）と、
    ゲート電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ドレイン電極が該第１トランジスタ（Ｔ１）のソース電極と該第４トランジスタ（Ｔ４）のソース電極とに接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第５トランジスタ（Ｔ５）と、
    ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極が該第１トランジスタ（Ｔ１）のソース電極に接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第６トランジスタ（Ｔ６）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第７トランジスタ（Ｔ７）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第８トランジスタ（Ｔ８）と、
    ゲート電極が第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第９トランジスタ（Ｔ９）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧ＶＳＳ１に接続する第１０トランジスタ（Ｔ１０）と、
    ゲート電極とドレイン電極とが該第２クロック信号（ＬＣ２）に接続する第１１トランジスタ（Ｔ１１）と、
    ゲート電極が該第１１トランジスタ（Ｔ１１）のソース電極に接続し、ドレイン電極が該第２クロック信号（ＬＣ２）に接続し、ソース電極が第２コモン点（Ｐ（Ｎ））に接続する第１２トランジスタ（Ｔ１２）と、
    ゲート電極が第１クロック信号（ＬＣ１）に接続し、ドレイン電極が該第２クロック信号（ＬＣ２）に接続し、ソース電極が該第２コモン点（Ｐ（Ｎ））に接続する第１３トランジスタ（Ｔ１３）と、
    ゲート電極とドレイン電極とが該第２コモン点（Ｐ（Ｎ））に接続する第１４トランジスタ（Ｔ１４）と、
    ゲート電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ドレイン電極が該第１１トランジスタ（Ｔ１１）のソース電極と該第１４トランジスタ（Ｔ１４）のソース電極に接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第１５トランジスタ（Ｔ１５）と、
    ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極が該第１１トランジスタ（Ｔ１１）のソース電極に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第１６トランジスタ（Ｔ１６）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第１７トランジスタ（Ｔ１７）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ソース電極が該第１直流定電圧（ＶＳＳ１）に接続する第１８トランジスタ（Ｔ１８）と、
    ゲート電極が第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第１９トランジスタ（Ｔ１９）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第２０トランジスタ（Ｔ２０）と、を含み、
    該ＧＯＡユニットがリセット回路を更に含み、該リセット回路が該第Ｎ段ゲート信号点（Ｑ（Ｎ））と、第Ｎ＋１段ゲート信号点（Ｑ（Ｎ＋１））と、第１直流低電圧（ＶＳＳ１）に接続し、リセット信号を受信した後、該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））及び第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１）の電位をプルダウンして低電位にするために用いられること、を特徴とするＧＯＡ回路。
  2. 前記プルダウンホールディング回路が、ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極とソース電極とが該第１コモン点（Ｋ（Ｎ））と該第２コモン点（Ｐ（Ｎ））とにそれぞれ接続する第２２トランジスタ（Ｔ２２）をさらに含むことを特徴とする請求項１に記載のＧＯＡ回路。
  3. 前記ＧＯＡユニットが、第Ｎ段トランスファー回路と第Ｎ＋１トランスファー回路とをさらに含み、
    該第Ｎ段トランスファー回路が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続して第Ｎ＋１段トランスファー制御回路に第Ｎ段トランスファー信号（ＳＴ（Ｎ））を提供し、
    該第Ｎ＋１段トランスファー回路が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続して次の段のＧＯＡユニットの第Ｎ＋２段トランスファー制御回路に第Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））を提供することを特徴とする請求項２に記載のＧＯＡ回路。
  4. 前記プルダウンホールディング回路が、ゲート電極が該第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ドレイン電極が該第１コモン点（Ｋ（Ｎ））に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第２３トランジスタ（Ｔ２３）と、
    ゲート電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ドレイン電極が該第２コモン点（Ｐ（Ｎ））に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第２４トランジスタ（Ｔ２４）と、をさらに含むことを特徴とする請求項３に記載のＧＯＡ回路。
  5. 前記第２３トランジスタ（Ｔ２３）のゲート電極が該Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））に接続し、該第２４トランジスタ（Ｔ２４）のゲート電極が第Ｎ段トランスファー信号（ＳＴ（Ｎ））に接続することを特徴とする請求項４に記載のＧＯＡ回路。
  6. 前記第７トランジスタ（Ｔ７）のソース電極と、該第９トランジスタ（Ｔ９）のソース電極と、該第１７トランジスタ（Ｔ１７）のソース電極と、該第１９トランジスタ（Ｔ１９）のソース電極とが、第２直流低電位（ＶＳＳ２）に接続することを特徴とする請求項５に記載のＧＯＡ回路。
  7. 前記プルダウンホールディング回路が、ゲート電極が第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２５トランジスタ（Ｔ２５）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２６トランジスタ（Ｔ２６）と、
    ゲート電極が第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ段トランスファー信号（ＳＴ（Ｎ））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２７トランジスタＴ２７と、
    ゲート電極が第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ１段トランスファー信号（ＳＴ（Ｎ））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２８トランジスタ（Ｔ２８）を含むことを特徴とする請求項６に記載のＧＯＡ回路。
  8. 液晶表示装置に用いるＧＯＡ回路であって、該ＧＯＡ回路が複数の複数のＧＯＡユニットを含み、それぞれの該ＧＯＡユニットが表示領域の第Ｎ段水平線（Ｇ（Ｎ））と第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１）に対して順に充電し、
    該ＧＯＡユニットが、Ｎ段プルアップコントロール回路と、Ｎ＋１段プルアップコントロール回路と、Ｎ段プルアップ回路と、Ｎ＋１段プルアップ回路と、Ｎ段プルダウン回路と、Ｎ＋１段プルダウン回路と、プルダウンホールディング回路とを含み、
    該Ｎ段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ段ゲート電極信号点（Ｑ（Ｎ））と、第Ｎ段水平走査線（Ｇ（Ｎ））とに接続し、該Ｎ段プルアップコントロール回路と、Ｎ段プルダウン回路が第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、
    該Ｎ＋１段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、
    該Ｎ＋１段プルアップコントロール回路とプルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））接続し、該Ｎ＋１段プルアップコントロール回路とＮ＋１段プルダウン回路とが該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、
    該プルダウンホールディング回路は、該第Ｎ段水平走査線（Ｇ（Ｎ））に充電した後、該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））と該第Ｎ段水平走査線（Ｇ（Ｎ））の電位を低電位に維持し、該第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に充電した後、第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と第Ｎ段水平走査線（Ｇ（Ｎ＋１））の電位を低電位に維持することを特徴とするＧＯＡ回路。
  9. 前記プルダウンホールディング回路が、ゲート電極とドレイン電極が第１クロック信号（ＬＣ１）に接続する第１トランジスタ（Ｔ１）と、
    ゲート電極が該第１トランジスタ（Ｔ１）のソース電極に接続し、ドレイン電極が第１クロック信号（ＬＣ１）に接続し、ソース電極が第１コモン点（Ｋ（Ｎ））に接続する第２トランジスタ（Ｔ２）と、
    ゲート電極が第２クロック信号（ＬＣ２）に接続し、ドレイン電極が第１クロック信号（ＬＣ１）に接続し、ソース電極が第１コモン点（Ｋ（Ｎ））に接続する第３トランジスタ（Ｔ３）と、
    ゲート電極とドレイン電極とが該第１コモン点Ｋ（Ｎ）に接続する第４トランジスタ（Ｔ４）と、
    ゲート電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ドレイン電極が該第１トランジスタ（Ｔ１）のソース電極と該第４トランジスタ（Ｔ４）のソース電極とに接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第５トランジスタ（Ｔ５）と、
    ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極が該第１トランジスタ（Ｔ１）のソース電極に接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第６トランジスタ（Ｔ６）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第７トランジスタ（Ｔ７）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第８トランジスタ（Ｔ８）と、
    ゲート電極が第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第９トランジスタ（Ｔ９）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第１０トランジスタ（Ｔ１０）と、
    ゲート電極とドレイン電極とが該第２クロック信号（ＬＣ２）に接続する第１１トランジスタ（Ｔ１１）と、
    ゲート電極が該第１１トランジスタ（Ｔ１１）のソース電極に接続し、ドレイン電極が該第２クロック信号（ＬＣ２）に接続し、ソース電極が第２コモン点（Ｐ（Ｎ））に接続する第１２トランジスタ（Ｔ１２）と、
    ゲート電極が第１クロック信号（ＬＣ１）に接続し、ドレイン電極が該第２クロック信号（ＬＣ２）に接続し、ソース電極が該第２コモン点（Ｐ（Ｎ））に接続する第１３トランジスタ（Ｔ１３）と、
    ゲート電極とドレイン電極とが該第２コモン点（Ｐ（Ｎ））に接続する第１４トランジスタ（Ｔ１４）と、
    ゲート電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ドレイン電極が該第１１トランジスタ（Ｔ１１）のソース電極と該第１４トランジスタ（Ｔ１４）のソース電極に接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第１５トランジスタ（Ｔ１５）と、
    ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極が該第１１トランジスタ（Ｔ１１）のソース電極に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第１６トランジスタ（Ｔ１６）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第１７トランジスタ（Ｔ１７）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ソース電極が該第１直流定電圧（ＶＳＳ１）に接続する第１８トランジスタ（Ｔ１８）と、
    ゲート電極が第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第１９トランジスタ（Ｔ１９）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第２０トランジスタ（Ｔ２０）と、を含むことを特徴とする請求項８に記載のＧＯＡ回路。
  10. 前記プルダウンホールディング回路が、ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極とソース電極とが該第１コモン点（Ｋ（Ｎ））と該第２コモン点（Ｐ（Ｎ））とにそれぞれ接続する第２２トランジスタ（Ｔ２２）をさらに含むことを特徴とする請求項９に記載のＧＯＡ回路。
  11. 前記ＧＯＡユニットが、第Ｎ段トランスファー回路と第Ｎ＋１トランスファー回路とをさらに含み、
    該第Ｎ段トランスファー回路が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続して該第Ｎ＋１段トランスファー制御回路に第Ｎ段トランスファー信号（ＳＴ（Ｎ））を提供し、
    該第Ｎ＋１段トランスファー回路が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続して次の段のＧＯＡユニットの第Ｎ＋２段トランスファー制御回路に第Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））を提供することを特徴とする請求項１０に記載のＧＯＡ回路。
  12. 前記プルダウンホールディング回路が、ゲート電極が該第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ドレイン電極が該第１コモン点（Ｋ（Ｎ））に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第２３トランジスタ（Ｔ２３）と、
    ゲート電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ドレイン電極が該第２コモン点（Ｐ（Ｎ））に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第２４トランジスタ（Ｔ２４）と、をさらに含むことを特徴とする請求項１１に記載のＧＯＡ回路。
  13. 前記第２３トランジスタ（Ｔ２３）のゲート電極が該Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））に接続し、該第２４トランジスタ（Ｔ２４）のゲート電極が第Ｎ段トランスファー信号（ＳＴ（Ｎ））に接続することを特徴とする請求項１２に記載のＧＯＡ回路。
  14. 前記第７トランジスタ（Ｔ７）のソース電極と、該第９トランジスタ（Ｔ９）のソース電極と、該第１７トランジスタ（Ｔ１７）のソース電極と、該第１９トランジスタ（Ｔ１９）のソース電極とが、第２直流低電位（ＶＳＳ２）に接続することを特徴とする請求項１３に記載のＧＯＡ回路。
  15. 前記プルダウンホールディング回路が、ゲート電極が第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２５トランジスタ（Ｔ２５）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段トランスファー信号（ＳＴ（Ｎ＋１））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２６トランジスタ（Ｔ２６）と、
    ゲート電極が第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ段トランスファー信号（ＳＴ（Ｎ））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２７トランジスタ（Ｔ２７）と、
    ゲート電極が第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ１段トランスファー信号（ＳＴ（Ｎ））に接続し、ソース電極が該第２直流低電位（ＶＳＳ２）に接続する第２８トランジスタ（Ｔ２８）を含むことを特徴とする請求項１４に記載のＧＯＡ回路。
  16. 該ＧＯＡユニットがリセット回路を更に含み、該リセット回路が該第Ｎ段ゲート信号点（Ｑ（Ｎ））と、第Ｎ＋１段ゲート信号点（Ｑ（Ｎ＋１））と、第１直流低電圧（ＶＳＳ１）に接続し、リセット信号を受信した後、該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））及び第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１）の電位をプルダウンして低電位にするために用いられること、を特徴とする請求項８に記載のＧＯＡ回路。
  17. ＧＯＡ回路を含む液晶表示装置であって、該ＧＯＡ回路が複数の複数のＧＯＡユニットを含み、それぞれの該ＧＯＡユニットが表示領域の第Ｎ段水平線（Ｇ（Ｎ））と第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１）に対して順に充電し、
    該ＧＯＡユニットが、Ｎ段プルアップコントロール回路と、Ｎ＋１段プルアップコントロール回路と、Ｎ段プルアップ回路と、Ｎ＋１段プルアップ回路と、Ｎ段プルダウン回路と、Ｎ＋１段プルダウン回路と、プルダウンホールディング回路とを含み、
    該Ｎ段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ段ゲート電極信号点（Ｑ（Ｎ））と、第Ｎ段水平走査線（Ｇ（Ｎ））とに接続し、該Ｎ段プルアップコントロール回路と、Ｎ段プルダウン回路が第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、
    該Ｎ＋１段プルアップ回路と該プルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、
    該Ｎ＋１段プルアップコントロール回路とプルダウンホールディング回路とが、それぞれ第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１）に接続し、該Ｎ＋１段プルアップコントロール回路とＮ＋１段プルダウン回路とが該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、
    該プルダウンホールディング回路は、該第Ｎ段水平走査線（Ｇ（Ｎ））に充電した後、該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））と該第Ｎ段水平走査線（Ｇ（Ｎ））の電位を低電位に維持し、該第Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に充電した後、第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））と第Ｎ段水平走査線（Ｇ（Ｎ＋１））の電位を低電位に維持することを特徴とする液晶表示装置。
  18. 前記プルダウンホールディング回路が、ゲート電極とドレイン電極が第１クロック信号（ＬＣ１）に接続する第１トランジスタ（Ｔ１）と、
    ゲート電極が該第１トランジスタ（Ｔ１）のソース電極に接続し、ドレイン電極が第１クロック信号（ＬＣ１）に接続し、ソース電極が第１コモン点（Ｋ（Ｎ））に接続する第２トランジスタ（Ｔ２）と、
    ゲート電極が第２クロック信号（ＬＣ２）に接続し、ドレイン電極が第１クロック信号（ＬＣ１）に接続し、ソース電極が第１コモン点（Ｋ（Ｎ））に接続する第３トランジスタ（Ｔ３）と、
    ゲート電極とドレイン電極とが該第１コモン点Ｋ（Ｎ）に接続する第４トランジスタ（Ｔ４）と、
    ゲート電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ドレイン電極が該第１トランジスタ（Ｔ１）のソース電極と該第４トランジスタ（Ｔ４）のソース電極とに接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第５トランジスタ（Ｔ５）と、
    ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極が該第１トランジスタ（Ｔ１）のソース電極に接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第６トランジスタ（Ｔ６）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第７トランジスタ（Ｔ７）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第８トランジスタ（Ｔ８）と、
    ゲート電極が第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第９トランジスタ（Ｔ９）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該Ｎ＋１段水平走査線（Ｇ（Ｎ＋１））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第１０トランジスタ（Ｔ１０）と、
    ゲート電極とドレイン電極とが該第２クロック信号（ＬＣ２）に接続する第１１トランジスタ（Ｔ１１）と、
    ゲート電極が該第１１トランジスタ（Ｔ１１）のソース電極に接続し、ドレイン電極が該第２クロック信号（ＬＣ２）に接続し、ソース電極が第２コモン点（Ｐ（Ｎ））に接続する第１２トランジスタ（Ｔ１２）と、
    ゲート電極が第１クロック信号（ＬＣ１）に接続し、ドレイン電極が該第２クロック信号（ＬＣ２）に接続し、ソース電極が該第２コモン点（Ｐ（Ｎ））に接続する第１３トランジスタ（Ｔ１３）と、
    ゲート電極とドレイン電極とが該第２コモン点（Ｐ（Ｎ））に接続する第１４トランジスタ（Ｔ１４）と、
    ゲート電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ドレイン電極が該第１１トランジスタ（Ｔ１１）のソース電極と該第１４トランジスタ（Ｔ１４）のソース電極に接続し、ソース電極が第１直流低電圧（ＶＳＳ１）に接続する第１５トランジスタ（Ｔ１５）と、
    ゲート電極が該第Ｎ＋１段ゲート電極信号点（Ｑ（Ｎ＋１））に接続し、ドレイン電極が該第１１トランジスタ（Ｔ１１）のソース電極に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第１６トランジスタ（Ｔ１６）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ソース電極が該第１直流低電位（ＶＳＳ１）に接続する第１７トランジスタ（Ｔ１７）と、
    ゲート電極が該第２コモン点（Ｐ（Ｎ））に接続し、ドレイン電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ソース電極が該第１直流定電圧（ＶＳＳ１）に接続する第１８トランジスタ（Ｔ１８）と、
    ゲート電極が第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点（Ｑ（Ｎ））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第１９トランジスタ（Ｔ１９）と、
    ゲート電極が該第１コモン点（Ｋ（Ｎ））に接続し、ドレイン電極が該第Ｎ段水平走査線（Ｇ（Ｎ））に接続し、ソース電極が該第１直流低電圧（ＶＳＳ１）に接続する第２０トランジスタ（Ｔ２０）と、を含むことを特徴とする請求項１７に記載のＧＯＡ回路。
JP2017551664A 2015-04-07 2015-04-30 Ｇｏａ回路及び液晶表示装置 Active JP6518785B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510160697.3 2015-04-07
CN201510160697.3A CN104766575B (zh) 2015-04-07 2015-04-07 一种goa电路及液晶显示器
PCT/CN2015/077999 WO2016161679A1 (zh) 2015-04-07 2015-04-30 一种goa电路及液晶显示器

Publications (2)

Publication Number Publication Date
JP2018516384A true JP2018516384A (ja) 2018-06-21
JP6518785B2 JP6518785B2 (ja) 2019-05-22

Family

ID=53648361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551664A Active JP6518785B2 (ja) 2015-04-07 2015-04-30 Ｇｏａ回路及び液晶表示装置

Country Status (8)

Country Link
US (1) US9558704B2 (ja)
JP (1) JP6518785B2 (ja)
KR (1) KR102019577B1 (ja)
CN (1) CN104766575B (ja)
DE (1) DE112015005415T5 (ja)
GB (1) GB2548274B (ja)
RU (1) RU2669520C1 (ja)
WO (1) WO2016161679A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN105161060B (zh) * 2015-08-18 2017-12-15 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105139796B (zh) * 2015-09-23 2018-03-09 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105161134B (zh) * 2015-10-09 2018-10-23 京东方科技集团股份有限公司 移位寄存器单元及其操作方法、移位寄存器
CN105702194B (zh) 2016-04-26 2019-05-10 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106023933B (zh) * 2016-07-21 2019-02-15 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106128380B (zh) * 2016-08-16 2019-01-01 深圳市华星光电技术有限公司 Goa电路
CN106205458A (zh) * 2016-08-30 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元
CN106297704B (zh) * 2016-08-31 2019-06-11 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106157914B (zh) * 2016-08-31 2019-05-03 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106652936B (zh) * 2016-12-09 2019-10-22 深圳市华星光电技术有限公司 Goa电路及显示装置
CN106683624B (zh) * 2016-12-15 2019-12-31 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
CN107068077B (zh) * 2017-01-03 2019-02-22 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置
CN106548759B (zh) * 2017-01-14 2018-09-18 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN107180618B (zh) * 2017-06-30 2019-06-11 深圳市华星光电技术有限公司 基于goa电路的hva接线方法
CN109215557A (zh) * 2018-10-18 2019-01-15 深圳市华星光电技术有限公司 Goa驱动电路及显示面板
CN110223649A (zh) * 2019-05-16 2019-09-10 深圳市华星光电技术有限公司 Goa电路及液晶显示器
CN111128087A (zh) * 2019-11-27 2020-05-08 南京中电熊猫平板显示科技有限公司 一种栅极扫描驱动电路和液晶显示装置
CN111986609B (zh) 2020-08-31 2021-11-23 武汉华星光电技术有限公司 栅极驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140593A (ja) * 2008-12-15 2010-06-24 Au Optronics Corp シフトレジスタ
JP2011204343A (ja) * 2010-03-24 2011-10-13 Au Optronics Corp 低電力消費のシフトレジスタ
CN103730094A (zh) * 2013-12-30 2014-04-16 深圳市华星光电技术有限公司 Goa电路结构
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917019B1 (ko) * 2003-02-04 2009-09-10 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
TWI397038B (zh) * 2008-11-05 2013-05-21 Au Optronics Corp 使用半源極驅動架構之顯示面板及其顯示資料供應方法
KR101341909B1 (ko) * 2009-02-25 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
BR112012005098A2 (pt) * 2009-09-07 2016-05-03 Sharp Kk circuito de pixel e dispositivo de exibição
TWI407400B (zh) * 2009-09-14 2013-09-01 Au Optronics Corp 液晶顯示器、平面顯示器及其閘極驅動方法
CN101661798B (zh) * 2009-09-24 2012-08-29 友达光电股份有限公司 移位寄存器电路与其栅极信号产生方法
TWI407227B (zh) * 2009-10-01 2013-09-01 Au Optronics Corp 具控制電路保護功能之平面顯示裝置
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
TWI483230B (zh) * 2013-01-14 2015-05-01 Novatek Microelectronics Corp 閘極驅動器及顯示面板的閘極線驅動方法
CN104424876B (zh) * 2013-08-22 2018-07-20 北京京东方光电科技有限公司 一种goa单元、goa电路及显示装置
CN103761952B (zh) * 2013-12-31 2016-01-27 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法
CN104299583B (zh) * 2014-09-26 2016-08-17 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104464665B (zh) * 2014-12-08 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140593A (ja) * 2008-12-15 2010-06-24 Au Optronics Corp シフトレジスタ
JP2011204343A (ja) * 2010-03-24 2011-10-13 Au Optronics Corp 低電力消費のシフトレジスタ
CN103730094A (zh) * 2013-12-30 2014-04-16 深圳市华星光电技术有限公司 Goa电路结构
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置

Also Published As

Publication number Publication date
DE112015005415T5 (de) 2017-09-07
GB2548274B (en) 2021-04-28
GB201708785D0 (en) 2017-07-19
CN104766575A (zh) 2015-07-08
JP6518785B2 (ja) 2019-05-22
KR102019577B1 (ko) 2019-09-06
RU2669520C1 (ru) 2018-10-11
US9558704B2 (en) 2017-01-31
GB2548274A8 (en) 2017-11-22
KR20170107549A (ko) 2017-09-25
WO2016161679A1 (zh) 2016-10-13
GB2548274A (en) 2017-09-13
CN104766575B (zh) 2017-10-17
US20160307531A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
JP6518785B2 (ja) Ｇｏａ回路及び液晶表示装置
US10121436B2 (en) Shift register, a gate driving circuit, a display panel and a display apparatus
US9626928B2 (en) Liquid crystal display device comprising gate driver on array circuit
JP6593891B2 (ja) シフトレジスタ、及び段伝送ゲートドライバ回路及び表示パネル
TWI404036B (zh) 液晶顯示器
US9576677B2 (en) Scan driving circuit
US20160189647A1 (en) Goa circuit applied to liquid crystal display device
WO2020019426A1 (zh) 包括goa电路的液晶面板及其驱动方法
WO2017096658A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
JP6231692B2 (ja) ゲート駆動回路及び駆動方法
WO2019095435A1 (zh) 一种goa电路
WO2016037381A1 (zh) 基于igzo制程的栅极驱动电路
US9444450B2 (en) Scan driving circuit
US9401120B2 (en) GOA circuit of LTPS semiconductor TFT
JP2019179239A (ja) 走査駆動回路
CN104700805A (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
JP2017534924A (ja) 液晶表示用ｇｏａ回路及び液晶表示装置
WO2017096704A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
TW201415798A (zh) 移位暫存器
CN107564459B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
JP6773305B2 (ja) Ｇｏａ回路及び液晶ディスプレイ
CN110060639B (zh) 阵列基板
TW201514959A (zh) 閘極驅動電路
US10825412B2 (en) Liquid crystal panel including GOA circuit and driving method thereof
WO2019075792A1 (zh) 一种goa电路及液晶面板、显示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6518785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250