JP6773305B2

JP6773305B2 - Ｇｏａ回路及び液晶ディスプレイ

Info

Publication number: JP6773305B2
Application number: JP2019531400A
Authority: JP
Inventors: 龍強石; 書志陳
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2016-12-30
Filing date: 2017-01-16
Publication date: 2020-10-21
Anticipated expiration: 2037-01-16
Also published as: EP3564944B1; EP3564944A4; US20180211623A1; CN106531109A; US10204584B2; EP3564944A1; KR20190091367A; PL3564944T3; JP2020501196A; WO2018120316A1; KR102222921B1

Description

本発明は液晶表示の技術分野に関するものであり、特にＧＯＡ回路及び液晶ディスプレイに関する。

ＧＯＡ（Gate Driver ON Array、アレイ基板行駆動）技術は、狭額ベゼルまたはボーダーレスのディスプレイ製品の製造に有利であり、外付け集積回路（ＩＣ）のバインド工程を減少させることができ、生産性の向上及び製品コストの削減に有利であるため、幅広く応用されているとともに、その研究もなされている。

ＩＧＺＯ（indium gallium zinc oxide、インジウム・ガリウム・亜鉛酸化物）は、その高い移動度および良好なデバイス安定性のために、ＧＯＡ回路を製造する際に、ＧＯＡ回路の複雑さを低減することができ、広く使用されてきた。具体的には、その高い移動度のために、ＧＯＡ回路における薄膜トランジスタの製造に用いられる場合は、当該薄膜トランジスタの寸法はa-Si（非晶質シリコン）を用いて製造された薄膜トランジスタの寸法と比べて小さいため、狭額ベゼルのディスプレイの製造に有利である。また、良好なデバイス安定性のために、薄膜トランジスタの性能を安定させるための電源及び薄膜トランジスタの数を削減することができるため、比較的簡易なＧＯＡ回路を製造することができ、且つ電力消費を減少させることができる。

しかしながら、ＩＧＺＯ型の薄膜トランジスタの始動電圧Ｖｔｈは負の値になりやすいため、ＧＯＡ回路の故障を引き起こす。

本発明で主に解決しようとする技術課題は、トランジスタが閾値変動により誤ってオンまたはオフとなることで引き起こされる、回路の誤出力の問題を回避することのできるＧＯＡ回路及び液晶ディスプレイを提供することである。

上述の技術課題を解決するために、本発明の採用する技術案の一つとして、ＧＯＡ回路を提供する。当該ＧＯＡ回路は、プルアップ回路とプルアップ制御回路とを含み、
前記プルアップ回路は、第１スイッチ管と、前記第１スイッチ管の第２接続端子に連結されている走査出力端子とを含み、
前記プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含み、前記第３スイッチ管の第１接続端子は前記第２スイッチ管の第２接続端子に連結されており、前記第３スイッチ管の第２接続端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の制御端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の第１接続端子は前記第３スイッチ管の第１接続端子に連結されており、前記第４スイッチ管の第２接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第３スイッチ管の制御端子のレベルが前記第３スイッチ管の第１接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第１スイッチ管の第１接続端子は第１クロック信号を受信し、前記第２スイッチ管及び前記第３スイッチ管の制御端子は第２クロック信号を受信し、前記第２スイッチ管の第１接続端子はステージ伝送信号を受信し、前記第１クロック信号は前記第２クロック信号と逆である。

ここで、前記ＧＯＡ回路はさらに伝送回路を含み、前記伝送回路は第５スイッチ管を含み、前記第５スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第５スイッチ管の第２接続端子はステージ伝送出力端子に連結されている。

ここで、前記ＧＯＡ回路はさらに第１プルダウン回路とクランプ回路とを含み、
前記第１プルダウン回路は、第６スイッチ管と、第７スイッチ管と、第８スイッチ管とを含み、前記第６スイッチ管の第１接続端子は前記走査出力端子に連結されており、前記第７スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第８スイッチ管の第１接続端子は前記第３スイッチ管の第２出力端子に連結されており、
前記クランプ回路は、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも高くなるよう制御する。

ここで、前記ＧＯＡ回路はさらに第２プルダウン回路を含み、
前記第２プルダウン回路は、第９スイッチ管と、第１０スイッチ管と、第１１スイッチ管とを含み、前記第９スイッチ管の第１接続端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１０スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第１１スイッチ管の第１接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも高くなるよう制御する。

ここで、前記クランプ回路は、前記第１プルダウン回路と前記第２プルダウン回路とが交互に作動するよう制御する。

ここで、前記クランプ回路は、第１制御回路と、第１クランプ端子と、第２クランプ端子とを含み、
前記第１クランプ端子には第３のレベルが供給され、前記第１クランプ端子は、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子に連結されており、
前記第２クランプ端子には第４のレベルが供給され、前記第３のレベルは前記第４のレベルよりも高く、
前記第１制御回路は、第１２スイッチ管と、第１３スイッチ管と、第１４スイッチ管と、第１５スイッチ管とを含み、前記第１２スイッチ管の制御端子及び第１接続端子は第１制御信号を受信し、前記第１３スイッチ管の制御端子は前記第１２スイッチ管の第２接続端子に連結されており、前記第１３スイッチ管の第１接続端子は前記第１制御信号を受信し、前記第１３スイッチ管の第２接続端子は前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子に連結されており、前記第１４スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１４スイッチ管の第１接続端子は前記第１２スイッチ管の第２接続端子に連結されており、前記第１４スイッチ管の第２接続端子は前記第２クランプ端子に連結されており、前記第１５スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１５スイッチ管の第１接続端子は前記第１３スイッチ管の第２接続端子に連結されており、前記第１５スイッチ管の第２接続端子は前記第２クランプ端子に連結されている。

ここで、前記クランプ回路はさらに第２制御回路を含み、
前記第２制御回路は、第１６スイッチ管と、第１７スイッチ管と、第１８スイッチ管と、第１９スイッチ管とを含み、前記第１６スイッチ管の制御端子及び第１接続端子は第２制御信号を受信し、前記第１７スイッチ管の制御端子は前記第１６スイッチ管の第２接続端子に連結されており、前記第１７スイッチ管の第１接続端子は前記第２制御信号を受信し、前記第１７スイッチ管の第２接続端子は前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子に連結されており、前記第１８スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１８スイッチ管の第１接続端子は前記第１６スイッチ管の第２接続端子に連結されており、前記第１８スイッチ管の第２接続端子は前記第２クランプ端子に連結されており、前記第１９スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１９スイッチ管の第１接続端子は前記第１７スイッチ管の第２接続端子に連結されており、前記第１９スイッチ管の第２接続端子は前記第２クランプ端子に連結されている。

ここで、前記プルアップ回路はさらに、前記走査出力端子と前記第１スイッチ管の制御端子との間に連結されているキャパシタを含む。

上述の技術課題を解決するために、本発明の採用するさらなる技術案として、液晶ディスプレイを提供する。当該液晶ディスプレイはＧＯＡ回路を含むものである。前記ＧＯＡ回路はプルアップ回路とプルアップ制御回路とを含み、
前記プルアップ回路は、第１スイッチ管と、前記第１スイッチ管の第２接続端子に連結されている走査出力端子とを含み、前記プルアップ回路はさらに、前記走査出力端子と前記第１スイッチ管の制御端子との間に連結されているキャパシタを含み、
前記プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含み、前記第３スイッチ管の第１接続端子は前記第２スイッチ管の第２接続端子に連結されており、前記第３スイッチ管の第２接続端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の制御端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の第１接続端子は前記第３スイッチ管の第１接続端子に連結されており、前記第４スイッチ管の第２接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第３スイッチ管の制御端子のレベルが前記第３スイッチ管の第１接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第１スイッチ管の第１接続端子は第１クロック信号を受信し、前記第２スイッチ管及び前記第３スイッチ管の制御端子は第２クロック信号を受信し、前記第２スイッチ管の第１接続端子はステージ伝送信号を受信し、前記第１クロック信号は前記第２クロック信号と逆である。

上述の技術課題を解決するために、本発明の採用するさらなる技術案として、液晶ディスプレイを提供する。当該液晶ディスプレイはＧＯＡ回路を含むものである。前記ＧＯＡ回路はプルアップ回路とプルアップ制御回路とを含み、
前記プルアップ回路は、第１スイッチ管と、前記第１スイッチ管の第２接続端子に連結されている走査出力端子とを含み、
前記プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含み、前記第３スイッチ管の第１接続端子は前記第２スイッチ管の第２接続端子に連結されており、前記第３スイッチ管の第２接続端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の制御端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の第１接続端子は前記第３スイッチ管の第１接続端子に連結されており、前記第４スイッチ管の第２接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第３スイッチ管の制御端子のレベルが前記第３スイッチ管の第１接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第１スイッチ管の第１接続端子は第１クロック信号を受信し、前記第２スイッチ管及び前記第３スイッチ管の制御端子は第２クロック信号を受信し、前記第２スイッチ管の第１接続端子はステージ伝送信号を受信し、前記第１クロック信号は前記第２クロック信号と逆である。

本発明の有益な効果は以下の通りである。従来技術と異なり、本発明のＧＯＡ回路はプルアップ回路とプルアップ制御回路とを含み、
プルアップ回路は、第１スイッチ管と、第１スイッチ管の第２接続端子に連結されている走査出力端子とを含み、
プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含み、第３スイッチ管の第１接続端子は第２スイッチ管の第２接続端子に連結されており、第３スイッチ管の第２接続端子は第１スイッチ管の制御端子に連結されており、第４スイッチ管の制御端子は第１スイッチ管の制御端子に連結されており、第４スイッチ管の第１接続端子は第３スイッチ管の第１接続端子に連結されており、第４スイッチ管の第２接続端子は走査出力端子に連結されている。このように、第４スイッチ管の作用により、走査段階において、第３スイッチ管の第１接続端子のレベルを上げ、第３スイッチ管の制御端子のレベルを第１接続端子のレベルよりも小さくすることで、第３スイッチ管が閾値変動を起こした際に誤ってオンとなり、走査端子の出力に影響を及ぼすことを回避することができる。

本発明の第１実施形態におけるＧＯＡ回路の構造を示す図である。

本発明の第２実施形態におけるＧＯＡ回路の構造を示す図である。

本発明の第３実施形態におけるＧＯＡ回路の構造を示す図である。

本発明の第４実施形態におけるＧＯＡ回路の回路接続を示す図である。

本発明の第４実施形態におけるＧＯＡ回路のクロック信号を示す図である。

本発明の第４実施形態におけるＧＯＡ回路の出力信号を示す図である。

本発明の一実施形態における液晶ディスプレイの構造を示す図である。

図１を参照する。図１は、本発明の第１実施形態に係るＧＯＡ回路の構造を示す図である。ＧＯＡ回路は、プルアップ回路１１とプルアップ制御回路１２とを含む。

プルアップ回路１１は、第１スイッチ管Ｔ１と走査出力端子Ｇ（Ｎ）とを含む。

走査出力端子Ｇ（Ｎ）は、第１スイッチ管Ｔ１の第２接続端子に連結されている。

ここで、第１スイッチ管Ｔ１の第１接続端子は第１クロック信号ＣＫを受信し、第１スイッチ管Ｔ１の制御端子が高レベルにあるときに、第１スイッチ管Ｔ１がオンとなり、第１クロック信号ＣＫは走査出力端子Ｇ（Ｎ）から出力される。

プルアップ制御回路１２は、

第２スイッチ管Ｔ２と、第３スイッチ管Ｔ３と、第４スイッチ管Ｔ４とを含む。

第３スイッチ管Ｔ３の第１接続端子は第２スイッチ管Ｔ２の第２接続端子に連結されており、第３スイッチ管Ｔ３の第２接続端子は第１スイッチ管Ｔ１の制御端子に連結されている。

第４スイッチ管Ｔ４の制御端子は第１スイッチ管Ｔ１の制御端子に連結されており、第４スイッチ管Ｔ４の第１接続端子は第３スイッチ管Ｔ３の第１接続端子に連結されており、第４スイッチ管Ｔ４の第２接続端子は走査出力端子Ｇ（Ｎ）に連結されており、プルアップ制御回路１２は、走査出力端子が第１のレベルを出力する際に、第３スイッチ管Ｔ３の制御端子のレベルが第３スイッチ管Ｔ３の第１接続端子のレベルよりも低くなるよう制御するのに用いられる。

ここで、第２スイッチ管Ｔ２の第１接続端子は、前ステージ（または前ｎステージ）におけるＧＯＡ回路によって出力されたステージ伝送信号ＳＴ（Ｎ-ｎ）を受信し、第２スイッチ管Ｔ２及び第３スイッチ管Ｔ３の制御端子は第２クロック信号ＸＣＫを受信する。

これらからわかるように、現ステージのＧＯＡ回路の走査準備段階（すなわち、走査段階の前段階）では、ＸＣＫは高レベルにあり、前ステージのＧＯＡ回路によって出力されたステージ伝送信号ＳＴ（Ｎ‐ｎ）は高レベルにあり、ＣＫは低レベルにある。

具体的には、ＸＣＫの高レベルの作用の下、Ｔ２及びＴ３がオンとなり、高レベルのＳＴ（Ｎ-ｎ）がＱ（Ｎ）に対して充電を行い、Ｑ（Ｎ）のレベルを上げる。Ｑ（Ｎ）の高レベルの作用の下、Ｔ１がオンとなるが、その際、ＣＫは低レベルにあるため、Ｇ（Ｎ）から低レベルが出力される。

走査段階において、ＸＣＫは低レベルにあり、ＣＫは高レベルにある。

具体的には、ＸＣＫの低レベルの作用の下、Ｔ２及びＴ３がオフとなり、Ｑ（Ｎ）は引き続き高レベルを維持する。Ｑ（Ｎ）の高レベルの作用の下、Ｔ１は引き続きオンの状態を維持し、その際、ＣＫは高レベルにあるため、Ｇ（Ｎ）から高レベルが出力される。

ここで留意すべき点としては、当該段階において、Ｑ（Ｎ）の高レベルの作用の下、Ｔ４がオンとなり、高レベルのＧ（Ｎ）がＴ３の第１接続端子に供給され、Ｔ３の第１接続端子のレベルをＴ３の制御端子のレベルよりも高いものとすることで、Ｔ３が当該段階において閾値変動を起こし、オンとなることを防ぐことができる。

従来技術とは異なり、本実施形態のＧＯＡ回路は、プルアップ回路とプルアップ制御回路とを含むものである。プルアップ回路は、第１スイッチ管と、第１スイッチ管の第２接続端子に連結された走査出力端子とを含む。プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含む。第３スイッチ管の第１接続端子は第２スイッチ管の第２接続端子に連結されており、第３スイッチ管の第２接続端子は第１スイッチ管の制御端子に連結されている。第４スイッチ管の制御端子は第１スイッチ管の制御端子に連結されており、第４スイッチ管の第１接続端子は第３スイッチ管の第１接続端子に連結されており、第４スイッチ管の第２接続端子は走査出力端子に連結されている。このように、第４スイッチ管の作用により、走査段階において、第３スイッチ管の第１接続端子のレベルを上げ、第３スイッチ管の制御端子のレベルを第１接続端子のレベルよりも小さくすることで、第３スイッチ管が閾値変動を起こした際に誤ってオンとなり、走査端子の出力に影響を及ぼすことを回避することができる。

図２を参照する。図２は、本発明の第２実施形態に係るＧＯＡ回路の構造を示す図である。該ＧＯＡ回路は、プルアップ回路１１と、プルアップ制御回路１２と、伝送回路１３と、第１プルダウン回路１４と、クランプ回路１５と、走査出力端子Ｇ（Ｎ）と、ステージ伝送出力端子ＳＴ（Ｎ）とを含む。

なお、プルアップ回路１１とプルアップ制御回路１２とは、上述した第１実施形態と同様に接続されているため、ここではその説明を省略する。

伝送回路１３は第５スイッチ管Ｔ５を含んでおり、第５スイッチ管Ｔ５の制御端子は第３スイッチ管Ｔ３の第２接続端子に連結されており、第５スイッチ管Ｔ５の第２接続端子はステージ伝送出力端子ＳＴ（Ｎ）に連結されている。

ここで、ステージ伝送出力端子ＳＴ（Ｎ）は走査出力端子Ｇ（Ｎ）に類似しており、同様に、Ｔ５がオンのときにＣＫ信号を出力するが、当該出力された信号は次のステージまたは次のｎステージにおけるＧＯＡ回路のプルアップ制御回路に入力されるものである。

ここで、第１プルダウン回路１４は、第６スイッチ管Ｔ６と、第７スイッチ管Ｔ７と、第８スイッチ管Ｔ８とを含む。

第６スイッチ管Ｔ６の第１接続端子は、走査出力端子Ｇ（Ｎ）に連結されている。

第７スイッチ管Ｔ７の第１接続端子は、ステージ伝送出力端子ＳＴ（Ｎ）に連結されている。

第８スイッチ管Ｔ８の第１接続端子は、第３スイッチ管Ｔ３の第２出力端子に連結されている。

クランプ回路１５は、第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の制御端子及び第２接続端子に連結されている。クランプ回路１５は、走査出力端子Ｇ（Ｎ）が第１のレベルを出力する際に、第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の制御端子のレベルが、第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の第２接続端子のレベルよりも低くなるよう制御し、走査出力端子が第２のレベルを出力する際には、第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の制御端子のレベルが、第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の第２接続端子のレベルよりも高くなるよう制御し、第１のレベルが第２のレベルよりも高くなるよう制御する。

これらからわかるように、Ｇ（Ｎ）が高レベルを出力する際に、Ｔ１及びＴ５がオンとなり、Ｑ（Ｎ）は高レベルにある。その際、Ｔ６、Ｔ７及びＴ８の完全停止を確保すべきであり、Ｔ６、Ｔ７及びＴ８の導通閾値の変動を防ぐために、クランプ回路１５はＴ６、Ｔ７及びＴ８の制御端子にＶｓｓ２を供給し、Ｔ６、Ｔ７及びＴ８の第２接続端子にＶｓｓ１を供給する。ここで、Ｖｓｓ１＞Ｖｓｓ２であり、Ｔ６、Ｔ７及びＴ８の完全停止が確保される。

Ｇ（Ｎ）が低レベルを出力する際、Ｔ６、Ｔ７及びＴ８はオンである必要があり、低レベルのＶｓｓ１でＧ（Ｎ）のレベルを下げる。このため、クランプ回路１５は、Ｔ６、Ｔ７及びＴ８の制御端子に高レベルを供給し、Ｔ６、Ｔ７及びＴ８の第２接続端子にＶｓｓ１を供給することで、Ｔ６、Ｔ７及びＴ８の導通を確保する。

図３を参照する。図３は、本発明の第３実施形態に係るＧＯＡ回路の構造を示す図である。該ＧＯＡ回路は、プルアップ回路１１と、プルアップ制御回路１２と、伝送回路１３と、第１プルダウン回路１４と、クランプ回路１５と、第２プルダウン回路１６と、走査出力端子Ｇ（Ｎ）と、ステージ伝送出力端子ＳＴ（Ｎ）とを含む。

なお、プルアップ回路１１、プルアップ制御回路１２、伝送回路１３、第１プルダウン回路１４及びクランプ回路１５は上記第２実施形態と同様に接続されているため、ここではその説明を省略する。

ここで、第２プルダウン回路１６は、第９スイッチ管Ｔ９と、第１０スイッチ管Ｔ１０と、第１１スイッチ管Ｔ１１とを含む。

第９スイッチ管Ｔ９の第１接続端子は、第３スイッチ管Ｔ３の第２接続端子に連結されている。

第１０スイッチ管Ｔ１０の第１接続端子は、ステージ伝送出力端子ＳＴ（Ｎ）に連結されている。

第１１スイッチ管Ｔ１１の第１接続端子は、走査出力端子Ｇ（Ｎ）に連結されている。

クランプ回路１５は、第９スイッチ管Ｔ９、第１０スイッチ管Ｔ１０及び第１１スイッチ管Ｔ１１の制御端子及び第２接続端子に連結されている。クランプ回路１５は、走査出力端子が第１のレベルを出力する際に、第９スイッチ管Ｔ９、第１０スイッチ管Ｔ１０及び第１１スイッチ管Ｔ１１の制御端子のレベルが第９スイッチ管Ｔ９、第１０スイッチ管Ｔ１０及び第１１スイッチ管Ｔ１１の第２接続端子のレベルよりも低くなるよう制御し、走査出力端子が第２のレベルを出力する際には、第９スイッチ管Ｔ９、第１０スイッチ管Ｔ１０及び第１１スイッチ管Ｔ１１の制御端子のレベルが第９スイッチ管Ｔ９、第１０スイッチ管Ｔ１０及び第１１スイッチ管Ｔ１１の第２接続端子のレベルよりも高くなるよう制御する。

これらからわかるように、本実施形態の第２プルダウン回路１６の実施原理は上述の第１プルダウン回路１４と同一であるため、ここではその説明を省略する。

本実施形態では任意に、クランプ回路１５が、第１プルダウン回路１４と第２プルダウン回路１６とが交互に作動するように制御する。

図４を参照する。図４は、本発明の第４実施形態におけるＧＯＡ回路の回路接続を示す図である。該ＧＯＡ回路は、プルアップ回路１１と、プルアップ制御回路１２と、伝送回路１３と、第１プルダウン回路１４と、クランプ回路１５と、第２プルダウン回路１６と、走査出力端子Ｇ（Ｎ）と、ステージ伝送出力端子ＳＴ（Ｎ）とを含む。

なお、プルアップ回路１１、プルアップ制御回路１２、伝送回路１３、第１プルダウン回路１４及び第２プルダウン回路１６は上記の実施形態と同一であるため、ここではその説明を省略する。

ここで、クランプ回路１５は、第１制御回路と、第２制御回路と、第１クランプ端子と、第２クランプ端子とを含む。

第１クランプ端子には第３のレベルＶｓｓ１が供給され、第１クランプ端子は、第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の第２接続端子に連結されている。第２クランプ端子には第４のレベルＶｓｓ２が供給され、第３のレベルＶｓｓ１は第４のレベルＶｓｓ２よりも高い。

第１制御回路は、第１２スイッチ管Ｔ１２と、第１３スイッチ管Ｔ１３と、第１４スイッチ管Ｔ１４と、第１５スイッチ管Ｔ１５とを含む。

第１２スイッチ管Ｔ１２の制御端子及び第１接続端子は、第１制御信号ＬＣ１を受信する。

第１３スイッチ管Ｔ１３の制御端子は第１２スイッチ管Ｔ１２の第２接続端子に連結されており、第１３スイッチ管Ｔ１３の第１接続端子は第１制御信号ＬＣ１を受信し、第１３スイッチ管Ｔ１３の第２接続端子は第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の制御端子に連結されている。

第１４スイッチ管Ｔ１４の制御端子は第３スイッチ管Ｔ３の第２接続端子に連結されており、第１４スイッチ管Ｔ１４の第１接続端子は第１２スイッチ管Ｔ１２の第２接続端子に連結されており、第１４スイッチ管Ｔ１４の第２接続端子は第２クランプ端子に連結されている。

第１５スイッチ管Ｔ１５の制御端子は第３スイッチ管Ｔ３の第２接続端子に連結されており、第１５スイッチ管Ｔ１５の第１接続端子は第１３スイッチ管Ｔ１３の第２接続端子に連結されており、第１５スイッチ管Ｔ１５の第２接続端子は第２クランプ端子に連結されている。

ここで、第６スイッチ管Ｔ６、第７スイッチ管Ｔ７及び第８スイッチ管Ｔ８の制御端子のレベルをＰ（Ｎ）とする。

第２制御回路は、第１６スイッチ管Ｔ１６と、第１７スイッチ管Ｔ１７と、第１８スイッチ管Ｔ１８と、第１９スイッチ管Ｔ１９とを含む。

第１６スイッチ管Ｔ１６の制御端子及び第１接続端子は、第２制御信号ＬＣ２を受信する。

第１７スイッチ管Ｔ１７の制御端子は第１６スイッチ管Ｔ１６の第２接続端子に連結されており、第１７スイッチ管Ｔ１７の第１接続端子は第２制御信号ＬＣ２を受信し、第１７スイッチ管Ｔ１７の第２接続端子は第９スイッチ管Ｔ９、第１０スイッチ管Ｔ１０及び第１１スイッチ管Ｔ１１の制御端子に連結されている。

第１８スイッチ管Ｔ１８の制御端子は第３スイッチ管Ｔ３の第２接続端子に連結されており、第１８スイッチ管Ｔ１８の第１接続端子は第１６スイッチ管Ｔ１６の第２接続端子に連結されており、第１８スイッチ管Ｔ１８の第２接続端子は第２クランプ端子に連結されている。

第１９スイッチ管Ｔ１９の制御端子は第３スイッチ管Ｔ３の第２接続端子に連結されており、第１９スイッチ管Ｔ１９の第１接続端子は第１７スイッチ管Ｔ１７の第２接続端子に連結されており、第１９スイッチ管Ｔ１９の第２接続端子は第２クランプ端子に連結されている。

ここで、第９スイッチ管Ｔ９、第１０スイッチ管Ｔ１０及び第１１スイッチ管Ｔ１１の制御端子のレベルをＱ（Ｎ）と定義する。

プルアップ回路１１は任意にキャパシタＣｂをさらに含むことが可能であり、キャパシタＣｂは走査出力端子Ｇ（Ｎ）と第１スイッチ管Ｔ１の制御端子との間に連結されている。

任意的に、具体的な一実施例を通じて、本実施形態に対する説明を以下に行う。

本実施例において、第１スイッチ管Ｔ１の第１接続端子は第１クロック信号ＣＫを受信し、第２スイッチ管Ｔ２及び第３スイッチ管Ｔ３の制御端子は第２クロック信号ＸＣＫを受信し、第２スイッチ管Ｔ２の第１接続端子はステージ伝送信号ＳＴ（Ｎ−４）を受信する。第１クロック信号ＣＫは第２クロック信号ＸＣＫと逆である。

具体的には、図５に示すように、本実施例では８つのクロック信号ＣＫを用いており、即ち、Ｎ番目のＧＯＡ回路のＣＫ信号はＮ＋８番目のＧＯＡ回路のＣＫ信号と同一であるが、Ｎ＋４番目のＧＯＡ回路のＣＫ信号とは逆である。ＬＣ１及びＬＣ２は、波形が相反する一組の低周波交流電源であり、１００フレームごとに１回反転する。Ｖｓｓ１及びＶｓｓ２は二つのＤＣ直流電源であり、Ｖｓｓ１＞Ｖｓｓ２である。

上述した波形を回路に取り入れ、以下において図６を参照して、第３２ステージのＧＯＡ（Ｇ３２）を例にとり、回路動作の工程を説明する。

該フレームにおいて、ＬＣ１が高レベルＨにあり、ＬＣ２が低レベルＬにあると仮定する。

Ｇ（Ｎ）＝Ｇ（３２）のとき、ＳＴ（Ｎ−４）＝ＳＴ（２８）であり、Ｇ（３２）はＣＫ８によって制御され、ＳＴ（２８）はＣＫ４によって制御され、ＸＣＫはＣＫ４である。

ＳＴ（２８）が高レベルにあるとき、ＣＫ４は高レベルにあり、Ｔ２及びＴ３がオンとなり、高レベルのＳＴ（２８）がＱ（３２）に供給され、Ｑ点が高レベルとなる。同時に、Ｔ１及びＴ５がオンとなり、その際、ＣＫ８は低レベルにあるため、Ｇ（３２）及びＳＴ（３２）は低レベルにある。同時に、Ｑ点が高レベルにあるため、Ｔ１４、Ｔ１５、Ｔ１８及びＴ１９がオンとなり、Ｖｓｓ２がＰ（３２）及びＫ（３２）を低レベルにさせ、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０及びＴ１１はオフとなり、その際、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０及びＴ１１の制御端子はＶｓｓ２であり、第２接続端子はＶｓｓ１であり、Ｖｓｓ１はＶｓｓ２よりも大きいため、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０及びＴ１１は導通閾値の変動により誤ってオンとなることはなく、Ｇ（Ｎ）のレベルに影響を及ぼすことはない。

その後、ＳＴ（２８）が低レベルとなり、ＣＫ４が低レベルとなることで、Ｔ２及びＴ３がオフとなる。その際、ＣＫ８は高レベルにあり、Ｇ（３２）は高レベルを出力し、Ｑ（３２）はキャパシタＣｂのカップリング効果を受け、より高いレベルに引き上げられる。Ｐ（３２）及びＫ（３２）は引き続き、低レベルを維持する。

その後、ＣＫ４は高レベルとなり、低レベルのＳＴ（２８）がＱ（３２）に供給され、Ｑ（３２）は低レベルに引き下げられる。同時に、Ｋ（３２）は低レベルにあり、Ｐ（３２）は高レベルにあるため、Ｔ６、Ｔ７及びＴ８はオンとなり、Ｑ（３２）、Ｇ（３２）及びＳＴ（３２）は低レベルに引き下げられる。

当業者には明らかなように、上述のスイッチ管の第１接続端子及び第２接続端子はスイッチ管のピンの順序ではなく、スイッチ管のピンの特定の名称を表している。上記各実施形態で述べたスイッチ管はＩＧＺＯで製作されたＴＦＴ（薄膜トランジスタ）であり、任意的に、上記実施形態におけるＴＦＴをＮ型とし、その制御端子をゲート電極とし、第１接続端子をソース電極とし、第２接続端子をドレイン電極とすることができ、或いは、その制御端子をゲート電極とし、第１接続端子をドレイン電極とし、第２接続端子をソース電極とすることができる。

また、他の実施形態では、Ｐ型ＴＦＴを用いて回路の接続を行うことが可能であり、上述の実施形態を基に、制御端子のレベル又はソース電極及びドレイン電極の順序に対して相応の調整を施すだけで実現することができる。

図７を参照して、図７は本発明の液晶ディスプレイの一実施形態の構造を示す図であり、該液晶ディスプレイは、表示パネル７１と駆動回路７２とを含む。ここで、駆動回路７２は表示パネル７１の側部に配置されており、該表示パネル７１を駆動させるのに用いられる。

具体的には、該駆動回路７２は上記各実施形態で説明したようなＧＯＡ回路であり、その動作原理及び回路構造が類似するため、ここではその説明を省略する。

上記は単に本発明の実施形態であり、本発明の特許請求の範囲を限定するものではない。本発明の明細書及び図に記載の内容と同等の効果を有するよう構造又は工程に施す変更、または直接或いは間接的にその他の関連する技術分野における運用はいずれも本発明の特許請求の保護範囲に含まれる。

Claims

ＧＯＡ回路を含む液晶ディスプレイにおいて、前記ＧＯＡ回路はプルアップ回路とプルアップ制御回路とを含み、
前記プルアップ回路は、第１スイッチ管と、前記第１スイッチ管の第２接続端子に連結されている走査出力端子とを含み、前記プルアップ回路はさらに、前記走査出力端子と前記第１スイッチ管の制御端子との間に連結されているキャパシタを含み、
前記プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含み、前記第３スイッチ管の第１接続端子は前記第２スイッチ管の第２接続端子に連結されており、前記第３スイッチ管の第２接続端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の制御端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の第１接続端子は前記第３スイッチ管の第１接続端子に連結されており、前記第４スイッチ管の第２接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第３スイッチ管の制御端子のレベルが前記第３スイッチ管の第１接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第１スイッチ管の第１接続端子は第１クロック信号を受信し、前記第２スイッチ管及び前記第３スイッチ管の制御端子は第２クロック信号を受信し、前記第２スイッチ管の第１接続端子はステージ伝送信号を受信し、前記第１クロック信号は前記第２クロック信号と逆であることを特徴とする液晶ディスプレイ。
前記ＧＯＡ回路はさらに伝送回路を含み、前記伝送回路は第５スイッチ管を含み、前記第５スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第５スイッチ管の第２接続端子はステージ伝送出力端子に連結されていることを特徴とする請求項１に記載の液晶ディスプレイ。
前記ＧＯＡ回路はさらに第１プルダウン回路とクランプ回路とを含み、
前記第１プルダウン回路は、第６スイッチ管と、第７スイッチ管と、第８スイッチ管とを含み、前記第６スイッチ管の第１接続端子は前記走査出力端子に連結されており、前記第７スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第８スイッチ管の第１接続端子は前記第３スイッチ管の第２出力端子に連結されており、
前記クランプ回路は、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも高くなるよう制御することを特徴とする請求項２に記載の液晶ディスプレイ。
前記ＧＯＡ回路はさらに第２プルダウン回路を含み、
前記第２プルダウン回路は、第９スイッチ管と、第１０スイッチ管と、第１１スイッチ管とを含み、前記第９スイッチ管の第１接続端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１０スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第１１スイッチ管の第１接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも高くなるよう制御することを特徴とする請求項３に記載の液晶ディスプレイ。
前記クランプ回路は、前記第１プルダウン回路と前記第２プルダウン回路とが交互に作動するよう制御することを特徴とする請求項４に記載の液晶ディスプレイ。
前記クランプ回路は、第１制御回路と、第１クランプ端子と、第２クランプ端子とを含み、
前記第１クランプ端子には第３のレベルが供給され、前記第１クランプ端子は、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子に連結されており、
前記第２クランプ端子には第４のレベルが供給され、前記第３のレベルは前記第４のレベルよりも高く、
前記第１制御回路は、第１２スイッチ管と、第１３スイッチ管と、第１４スイッチ管と、第１５スイッチ管とを含み、前記第１２スイッチ管の制御端子及び第１接続端子は第１制御信号を受信し、前記第１３スイッチ管の制御端子は前記第１２スイッチ管の第２接続端子に連結されており、前記第１３スイッチ管の第１接続端子は前記第１制御信号を受信し、前記第１３スイッチ管の第２接続端子は前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子に連結されており、前記第１４スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１４スイッチ管の第１接続端子は前記第１２スイッチ管の第２接続端子に連結されており、前記第１４スイッチ管の第２接続端子は前記第２クランプ端子に連結されており、前記第１５スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１５スイッチ管の第１接続端子は前記第１３スイッチ管の第２接続端子に連結されており、前記第１５スイッチ管の第２接続端子は前記第２クランプ端子に連結されていることを特徴とする請求項４に記載の液晶ディスプレイ。
前記クランプ回路はさらに第２制御回路を含み、
前記第２制御回路は、第１６スイッチ管と、第１７スイッチ管と、第１８スイッチ管と、第１９スイッチ管とを含み、前記第１６スイッチ管の制御端子及び第１接続端子は第２制御信号を受信し、前記第１７スイッチ管の制御端子は前記第１６スイッチ管の第２接続端子に連結されており、前記第１７スイッチ管の第１接続端子は前記第２制御信号を受信し、前記第１７スイッチ管の第２接続端子は前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子に連結されており、前記第１８スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１８スイッチ管の第１接続端子は前記第１６スイッチ管の第２接続端子に連結されており、前記第１８スイッチ管の第２接続端子は前記第２クランプ端子に連結されており、前記第１９スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１９スイッチ管の第１接続端子は前記第１７スイッチ管の第２接続端子に連結されており、前記第１９スイッチ管の第２接続端子は前記第２クランプ端子に連結されていることを特徴とする請求項６に記載の液晶ディスプレイ。
プルアップ回路とプルアップ制御回路とを含むＧＯＡ回路において、
前記プルアップ回路は、第１スイッチ管と、前記第１スイッチ管の第２接続端子に接続されている走査出力端子とを含み、
前記プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含み、前記第３スイッチ管の第１接続端子は前記第２スイッチ管の第２接続端子に連結されており、前記第３スイッチ管の第２接続端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の制御端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の第１接続端子は前記第３スイッチ管の第１接続端子に連結されており、前記第４スイッチ管の第２接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第３スイッチ管の制御端子のレベルが前記第３スイッチ管の第１接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第１スイッチ管の第１接続端子は第１クロック信号を受信し、前記第２スイッチ管及び前記第３スイッチ管の制御端子は第２クロック信号を受信し、前記第２スイッチ管の第１接続端子はステージ伝送信号を受信し、前記第１クロック信号は前記第２クロック信号と逆であることを特徴とするＧＯＡ回路。
前記ＧＯＡ回路はさらに伝送回路を含み、前記伝送回路は第５スイッチ管を含み、前記第５スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第５スイッチ管の第２接続端子はステージ伝送出力端子に連結されていることを特徴とする請求項８に記載のＧＯＡ回路。
前記ＧＯＡ回路はさらに第１プルダウン回路とクランプ回路とを含み、
前記第１プルダウン回路は、第６スイッチ管と、第７スイッチ管と、第８スイッチ管とを含み、前記第６スイッチ管の第１接続端子は前記走査出力端子に連結されており、前記第７スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第８スイッチ管の第１接続端子は前記第３スイッチ管の第２出力端子に連結されており、
前記クランプ回路は、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも高くなるよう制御することを特徴とする請求項９に記載のＧＯＡ回路。
前記ＧＯＡ回路はさらに第２プルダウン回路を含み、
前記第２プルダウン回路は、第９スイッチ管と、第１０スイッチ管と、第１１スイッチ管とを含み、前記第９スイッチ管の第１接続端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１０スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第１１スイッチ管の第１接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも高くなるよう制御することを特徴とする請求項１０に記載のＧＯＡ回路。
前記クランプ回路は、前記第１プルダウン回路と前記第２プルダウン回路とが交互に作動するよう制御することを特徴とする請求項１１に記載のＧＯＡ回路。
前記クランプ回路は、第１制御回路と、第１クランプ端子と、第２クランプ端子とを含み、
前記第１クランプ端子には第３のレベルが供給され、前記第１クランプ端子は、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子に連結されており、
前記第２クランプ端子には第４のレベルが供給され、前記第３のレベルは前記第４のレベルよりも高く、
前記第１制御回路は、第１２スイッチ管と、第１３スイッチ管と、第１４スイッチ管と、第１５スイッチ管とを含み、前記第１２スイッチ管の制御端子及び第１接続端子は第１制御信号を受信し、前記第１３スイッチ管の制御端子は前記第１２スイッチ管の第２接続端子に連結されており、前記第１３スイッチ管の第１接続端子は前記第１制御信号を受信し、前記第１３スイッチ管の第２接続端子は前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子に連結されており、前記第１４スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１４スイッチ管の第１接続端子は前記第１２スイッチ管の第２接続端子に連結されており、前記第１４スイッチ管の第２接続端子は前記第２クランプ端子に連結されており、前記第１５スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１５スイッチ管の第１接続端子は前記第１３スイッチ管の第２接続端子に連結されており、前記第１５スイッチ管の第２接続端子は前記第２クランプ端子に連結されていることを特徴とする請求項１１に記載のＧＯＡ回路。
前記クランプ回路はさらに第２制御回路を含み、
前記第２制御回路は、第１６スイッチ管と、第１７スイッチ管と、第１８スイッチ管と、第１９スイッチ管とを含み、前記第１６スイッチ管の制御端子及び第１接続端子は第２制御信号を受信し、前記第１７スイッチ管の制御端子は前記第１６スイッチ管の第２接続端子に連結されており、前記第１７スイッチ管の第１接続端子は前記第２制御信号を受信し、前記第１７スイッチ管の第２接続端子は前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子に連結されており、前記第１８スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１８スイッチ管の第１接続端子は前記第１６スイッチ管の第２接続端子に連結されており、前記第１８スイッチ管の第２接続端子は前記第２クランプ端子に連結されており、前記第１９スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１９スイッチ管の第１接続端子は前記第１７スイッチ管の第２接続端子に連結されており、前記第１９スイッチ管の第２接続端子は前記第２クランプ端子に連結されていることを特徴とする請求項１３に記載のＧＯＡ回路。
前記プルアップ回路はさらに、前記走査出力端子と前記第１スイッチ管の制御端子との間に連結されているキャパシタを含むことを特徴とする請求項８に記載のＧＯＡ回路。
ＧＯＡ回路を含む液晶ディスプレイにおいて、前記ＧＯＡ回路はプルアップ回路とプルアップ制御回路とを含み、
前記プルアップ回路は、第１スイッチ管と、前記第１スイッチ管の第２接続端子に連結されている走査出力端子とを含み、
前記プルアップ制御回路は、第２スイッチ管と、第３スイッチ管と、第４スイッチ管とを含み、前記第３スイッチ管の第１接続端子は前記第２スイッチ管の第２接続端子に連結されており、前記第３スイッチ管の第２接続端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の制御端子は前記第１スイッチ管の制御端子に連結されており、前記第４スイッチ管の第１接続端子は前記第３スイッチ管の第１接続端子に連結されており、前記第４スイッチ管の第２接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第３スイッチ管の制御端子のレベルが前記第３スイッチ管の第１接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第１スイッチ管の第１接続端子は第１クロック信号を受信し、前記第２スイッチ管及び前記第３スイッチ管の制御端子は第２クロック信号を受信し、前記第２スイッチ管の第１接続端子はステージ伝送信号を受信し、前記第１クロック信号は前記第２クロック信号と逆であることを特徴とする液晶ディスプレイ。
前記ＧＯＡ回路はさらに伝送回路を含み、前記伝送回路は第５スイッチ管を含み、前記第５スイッチ管の制御端子は前記第３スイッチ管の第２接続端子に連結されており、前記第５スイッチ管の第２接続端子はステージ伝送出力端子に連結されていることを特徴とする請求項１６に記載の液晶ディスプレイ。
前記ＧＯＡ回路はさらに第１プルダウン回路とクランプ回路とを含み、
前記第１プルダウン回路は、第６スイッチ管と、第７スイッチ管と、第８スイッチ管とを含み、前記第６スイッチ管の第１接続端子は前記走査出力端子に連結されており、前記第７スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第８スイッチ管の第１接続端子は前記第３スイッチ管の第２出力端子に連結されており、
前記クランプ回路は、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の制御端子のレベルが、前記第６スイッチ管、前記第７スイッチ管及び前記第８スイッチ管の第２接続端子のレベルよりも高くなるよう制御することを特徴とする請求項１７に記載の液晶ディスプレイ。
前記ＧＯＡ回路はさらに第２プルダウン回路を含み、
前記第２プルダウン回路は、第９スイッチ管と、第１０スイッチ管と、第１１スイッチ管とを含み、前記第９スイッチ管の第１接続端子は前記第３スイッチ管の第２接続端子に連結されており、前記第１０スイッチ管の第１接続端子は前記ステージ伝送出力端子に連結されており、前記第１１スイッチ管の第１接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子及び第２接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の制御端子のレベルが、前記第９スイッチ管、前記第１０スイッチ管及び前記第１１スイッチ管の第２接続端子のレベルよりも高くなるよう制御することを特徴とする請求項１８に記載の液晶ディスプレイ。