JP6874261B2 - Igzo薄膜トランジスタのgoa回路及び表示装置 - Google Patents
Igzo薄膜トランジスタのgoa回路及び表示装置 Download PDFInfo
- Publication number
- JP6874261B2 JP6874261B2 JP2019528070A JP2019528070A JP6874261B2 JP 6874261 B2 JP6874261 B2 JP 6874261B2 JP 2019528070 A JP2019528070 A JP 2019528070A JP 2019528070 A JP2019528070 A JP 2019528070A JP 6874261 B2 JP6874261 B2 JP 6874261B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- node
- constant voltage
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 490
- 230000005540 biological transmission Effects 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Description
第nステージの前記GOAユニットは:
現ステージの走査線の走査駆動信号を高レベルの状態に制御するために、第1ノードを高電位にするプルアップ制御ユニットと、
前記第1ノードが高電位であると、現ステージの走査線の走査駆動信号をプルアップするプルアップユニットと、
現ステージの走査線の走査駆動信号をプルダウンするためのプルダウンユニットと、
現ステージの走査線の走査駆動信号を低レベルに維持するためのプルダウン保持ユニットと、
現ステージのステージ伝送信号を出力するための転送ユニットと、
現ステージの走査線の走査駆動信号を確実にプルアップさせるために、前記第1ノードを前記高電位よりも高い電位に引き上げるブートストラップキャパシタと、
第1定電圧負レベルの信号を供給するための第1定電圧負レベルの電源と、
第2定電圧負レベルの信号を供給するための第2定電圧負レベルの電源と、を含み、
前記第1定電圧負レベルの電源は前記プルダウン保持ユニット及び前記プルダウンユニットにそれぞれ接続されており、前記第2定電圧負レベルの電源は前記プルダウン保持ユニットに接続されていることを特徴とするIGZO薄膜トランジスタのGOA回路。
前記第1薄膜トランジスタのソース電極は、第n−4ステージのステージ伝送信号の入力端子ST(n−4)または開始信号の入力端子のいずれかに接続されており、前記第1薄膜トランジスタのドレイン電極は、前記第2薄膜トランジスタ及び前記第3薄膜トランジスタのソース電極にそれぞれ接続されており、前記第1薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第2薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第2薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第3薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第3薄膜トランジスタのゲート電極は、第n−4ステージにおけるステージ伝送信号の入力端子ST(n−4)又は開始信号の入力端子のいずれかに接続されている。
前記第6薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第6薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第6薄膜トランジスタのソース電極は、前記第7薄膜トランジスタのソース電極及び前記第8薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第7薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第7薄膜トランジスタのソース電極は、前記第8薄膜トランジスタのドレイン電極に接続されており、前記第7薄膜トランジスタのゲート電極は、前記第8薄膜トランジスタのゲート電極に接続されており、
前記第8薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第8薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、
前記第9薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第9薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されており、前記第9薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第10薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、前記第10薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、
前記第11薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第11薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第11薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されている。
前記第12薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第12薄膜トランジスタのドレイン電極は、現ステージのステージ伝送信号の出力端子に接続されており、前記第12薄膜トランジスタのゲート電極は、第2ノードに接続されており、
前記第13薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第13薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第13薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、
前記第14薄膜トランジスタのソース電極は、前記第2ノードに接続されており、前記第14薄膜トランジスタのドレイン電極は、定電圧高レベルの電源入力端子又は現ステージのクロック信号の入力端子のいずれかに接続されており、前記第14薄膜トランジスタのゲート電極は、前記第17薄膜トランジスタのソース電極及び前記第16薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第15薄膜トランジスタのドレイン電極は、前記第2ノードに接続されており、前記第15薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第15薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第16薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第16薄膜トランジスタのドレイン電極は、前記第17薄膜トランジスタのソース電極に接続されており、前記第16薄膜トランジスタのゲート電極は、前記第1
ノードに接続されており、
前記第17薄膜トランジスタのドレイン電極は、前記第14薄膜トランジスタのドレイン電極に接続されており、前記第17薄膜トランジスタのゲート電極は、前記定電圧高レベルの電源入力端子又は現ステージの前記クロック信号の入力端子のいずれかに接続されており、
前記第18薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、前記第18薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第18薄膜トランジスタのドレイン電極は、前記第1ノードに接続されている。
当該IGZO薄膜トランジスタのGOA回路は、
複数のカスケード接続されたGOAユニットを含み、nを5以上の整数として、第nステージの前記GOAユニットは:
現ステージの走査線の走査駆動信号を高レベルの状態に制御するために、第1ノードを高電位にするプルアップ制御ユニットと、
前記第1ノードが高電位であると、現ステージの走査線の走査駆動信号をプルアップするプルアップユニットと、
現ステージの走査線の走査駆動信号をプルダウンするためのプルダウンユニットと、
現ステージの走査線の走査駆動信号を低レベルに維持するためのプルダウン保持ユニットと、
現ステージのステージ伝送信号を出力するための転送ユニットと、
現ステージの走査線の走査駆動信号を確実にプルアップさせるために、前記第1ノードを前記高電位よりも高い電位に引き上げるブートストラップキャパシタと、
第1定電圧負レベルの信号を供給するための第1定電圧負レベルの電源と、
第2定電圧負レベルの信号を供給するための第2定電圧負レベルの電源と、を含み、
前記第1定電圧負レベルの電源は前記プルダウン保持ユニット及び前記プルダウンユニットにそれぞれ接続されており、前記第2定電圧負レベルの電源は前記プルダウン保持ユニットに接続されていることを特徴とする表示装置。
前記第1薄膜トランジスタのソース電極は、第n−4ステージのステージ伝送信号の入力端子ST(n−4)または開始信号の入力端子のいずれかに接続されており、前記第1薄膜トランジスタのドレイン電極は、前記第2薄膜トランジスタ及び前記第3薄膜トランジスタのソース電極にそれぞれ接続されており、前記第1薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第2薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第2薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第3薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第3薄膜トランジスタのゲート電極は、第n−4ステージにおけるステージ伝送信号の入力端子ST(n−4)又は開始信号の入力端子のいずれかに接続されている。
前記第6薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第6薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第6薄膜トランジスタのソース電極は、前記第7薄膜トランジスタのソース電極及び前記第8薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第7薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第7薄膜トランジスタのソース電極は、前記第8薄膜トランジスタのドレイン電極に接続されており、前記第7薄膜トランジスタのゲート電極は、前記第8薄膜トランジスタのゲート電極に接続されており、
前記第8薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第8薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、
前記第9薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第9薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されており、前記第9薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第10薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、前記第10薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、
前記第11薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第11薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第11薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されている。
前記第12薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第12薄膜トランジスタのドレイン電極は、現ステージのステージ伝送信号の出力端子に接続されており、前記第12薄膜トランジスタのゲート電極は、第2ノードに接続されており、
前記第13薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第13薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第13薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、
前記第14薄膜トランジスタのソース電極は、前記第2ノードに接続されており、前記第14薄膜トランジスタのドレイン電極は、定電圧高レベルの電源入力端子又は現ステージのクロック信号の入力端子のいずれかに接続されており、前記第14薄膜トランジスタのゲート電極は、前記第17薄膜トランジスタのソース電極及び前記第16薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第15薄膜トランジスタのドレイン電極は、前記第2ノードに接続されており、前記第15薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第15薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第16薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第16薄膜トランジスタのドレイン電極は、前記第17薄膜トランジスタのソース電極に接続されており、前記第16薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第17薄膜トランジスタのドレイン電極は、前記第14薄膜トランジスタのドレイン電極に接続されており、前記第17薄膜トランジスタのゲート電極は、前記定電圧高レベルの電源入力端子又は現ステージの前記クロック信号の入力端子のいずれかに接続されており、
前記第18薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、前記第18薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第18薄膜トランジスタのドレイン電極は、前記第1ノードに接続されている。
IGZO(Indium Gallium Zinc Oxide)は、インジウム・ガリウム・亜鉛の酸化物の略語であり、金属酸化物層をTFT−LCDの活性層上に塗布された薄膜トランジスタ技術である。IGZO材料は、比較的高い移動度と良好なデバイス安定性を有する。
現ステージの走査線の走査駆動信号を高レベルの状態に制御するために、第1ノードを高電位にするプルアップ制御ユニット100と、
前記第1ノードが高電位であると、現ステージの走査線の走査駆動信号をプルアップするプルアップユニット200と、
現ステージの走査線の走査駆動信号をプルダウンするためのプルダウンユニット500と、
現ステージの走査線の走査駆動信号を低レベルに維持するためのプルダウン保持ユニット400と、
現ステージのステージ伝送信号を出力するための転送ユニット300と、
現ステージの走査線の走査駆動信号を確実にプルアップさせるために、前記第1ノードを前記高電位よりも高い電位に引き上げるブートストラップキャパシタCbと、
第1定電圧負レベルの信号を供給するとともに、負の直流DC電源として構成されている第1定電圧負レベルの電源VSS1と、
第2定電圧負レベルの信号を供給するとともに、負の直流DC電源として構成されている第2定電圧負レベルの電源VSS2と、を含む。
プルダウンユニット500のそれぞれに接続し、前記第2定電圧負レベルの電源VSS2を前記プルダウン保持ユニット400に接続し、且つ、前記第1定電圧負レベルの信号及び前記第2定電圧負レベルの信号の電位は、いずれも前記IGZO薄膜トランジスタの閾値電位よりも低いため、IGZO薄膜トランジスタの閾値電圧が容易に負の値となることで、GOA回路が故障するという問題を解決することができる。
本実施形態は表示装置を提供するものであり、当該表示装置は実施例1で述べたIGZO薄膜トランジスタのGOA回路を含む。当該IGZO薄膜トランジスタのGOA回路については既に実施例1で詳細に説明しているため、ここではその説明を省略する。
Claims (12)
- 複数のカスケード接続されたGOAユニットを含み、nを5以上の整数とするIGZO薄膜トランジスタのGOA回路において、
第nステージの前記GOAユニットは:
現ステージの走査線の走査駆動信号を高レベルの状態に制御するために、第1ノードを高電位にするプルアップ制御ユニットと、
前記第1ノードが高電位であると、現ステージの走査線の走査駆動信号をプルアップするプルアップユニットと、
現ステージの走査線の走査駆動信号をプルダウンするためのプルダウンユニットと、
現ステージの走査線の走査駆動信号を低レベルに維持するためのプルダウン保持ユニットと、
現ステージのステージ伝送信号を出力するための転送ユニットと、
現ステージの走査線の走査駆動信号を確実にプルアップさせるために、前記第1ノードを前記高電位よりも高い電位に引き上げるブートストラップキャパシタと、
第1定電圧負レベルの信号を供給するための第1定電圧負レベルの電源と、
第2定電圧負レベルの信号を供給するための第2定電圧負レベルの電源と、を含み、
前記第1定電圧負レベルの電源は前記プルダウン保持ユニット及び前記プルダウンユニットにそれぞれ接続されており、前記第2定電圧負レベルの電源は前記プルダウン保持ユニットに接続されており、
前記プルアップ制御ユニットは第1薄膜トランジスタ、第2薄膜トランジスタ及び第3薄膜トランジスタを含み、
前記第1薄膜トランジスタのソース電極は、第n−4ステージのステージ伝送信号の入力端子ST(n−4)または開始信号の入力端子のいずれかに接続されており、前記第1薄膜トランジスタのドレイン電極は、前記第2薄膜トランジスタ及び前記第3薄膜トランジスタのソース電極にそれぞれ接続されており、前記第1薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第2薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第2薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第3薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第3薄膜トランジスタのゲート電極は、第n−4ステージにおけるステージ伝送信号の入力端子ST(n−4)又は開始信号の入力端子のいずれかに接続されており、
前記プルダウンユニットは、第6薄膜トランジスタ、第7薄膜トランジスタ、第8薄膜トランジスタ、第9薄膜トランジスタ、第10薄膜トランジスタ及び第11薄膜トランジスタを含み、
前記第6薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第6薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第6薄膜トランジスタのソース電極は、前記第7薄膜トランジスタのソース電極及び前記第8薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第7薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第7薄膜トランジスタのソース電極は、前記第8薄膜トランジスタのドレイン電極に接続されており、前記第7薄膜トランジスタのゲート電極は、前記第8薄膜トランジスタのゲート電極に接続されており、
前記第8薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第8薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、
前記第9薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第9薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されており、前記第9薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第10薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、前記第10薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、
前記第11薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第11薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第11薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されており、
前記プルダウン保持ユニットは、第12薄膜トランジスタ、第13薄膜トランジスタ、第14薄膜トランジスタ、第15薄膜トランジスタ、第16薄膜トランジスタ、第17薄膜トランジスタ及び第18薄膜トランジスタを含み、
前記第12薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第12薄膜トランジスタのドレイン電極は、現ステージのステージ伝送信号の出力端子に接続されており、前記第12薄膜トランジスタのゲート電極は、第2ノードに接続されており、
前記第13薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第13薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第13薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、
前記第14薄膜トランジスタのソース電極は、前記第2ノードに接続されており、前記第14薄膜トランジスタのドレイン電極は、定電圧高レベルの電源入力端子又は現ステージのクロック信号の入力端子のいずれかに接続されており、前記第14薄膜トランジスタのゲート電極は、前記第17薄膜トランジスタのソース電極及び前記第16薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第15薄膜トランジスタのドレイン電極は、前記第2ノードに接続されており、前記第15薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第15薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第16薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第16薄膜トランジスタのドレイン電極は、前記第17薄膜トランジスタのソース電極に接続されており、前記第16薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第17薄膜トランジスタのドレイン電極は、前記第14薄膜トランジスタのドレイン電極に接続されており、前記第17薄膜トランジスタのゲート電極は、前記定電圧高レベルの電源入力端子又は現ステージの前記クロック信号の入力端子のいずれかに接続されており、
前記第18薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、前記第18薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第18薄膜トランジスタのドレイン電極は、前記第1ノードに接続されていることを特徴とするIGZO薄膜トランジスタのGOA回路。 - 前記第2定電圧負レベルの電源によって出力される電位レベルは、前記第1定電圧負レベルの電源によって出力される電位レベルよりも小さいことを特徴とする請求項1に記載のIGZO薄膜トランジスタのGOA回路。
- 前記第1定電圧負レベルの信号及び前記第2定電圧負レベルの信号の電位は、いずれも前記IGZO薄膜トランジスタの閾値電位より小さいことを特徴とする請求項1に記載のIGZO薄膜トランジスタのGOA回路。
- 前記転送ユニットは第4薄膜トランジスタを含み、前記第4薄膜トランジスタのソース電極に現ステージのクロック信号が入力され、前記第4薄膜トランジスタのドレイン電極は、現ステージのステージ伝送信号の出力端子に接続されており、前記第4薄膜トランジスタのゲート電極は、前記第1ノードに接続されていることを特徴とする請求項1に記載のIGZO薄膜トランジスタのGOA回路。
- 前記プルアップユニットは第5薄膜トランジスタを含み、前記第5薄膜トランジスタのソース電極に現ステージのクロック信号が入力され、前記第5薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第5薄膜トランジスタのゲート電極は、前記第1ノードに接続されていることを特徴とする請求項1に記載のIGZO薄膜トランジスタのGOA回路。
- 前記ブートストラップキャパシタの一方の端子は、前記第1ノードに接続されており、他方の端子は、現ステージの走査駆動信号の出力端子に接続されていることを特徴とする請求項1に記載のIGZO薄膜トランジスタのGOA回路。
- IGZO薄膜トランジスタのGOA回路を含む表示装置において、
当該IGZO薄膜トランジスタのGOA回路は、複数のカスケード接続されたGOAユニットを含み、nを5以上の整数として、第nステージの前記GOAユニットは:
現ステージの走査線の走査駆動信号を高レベルの状態に制御するために、第1ノードを高電位にするプルアップ制御ユニットと、
前記第1ノードが高電位であると、現ステージの走査線の走査駆動信号をプルアップするプルアップユニットと、
現ステージの走査線の走査駆動信号をプルダウンするためのプルダウンユニットと、
現ステージの走査線の走査駆動信号を低レベルに維持するためのプルダウン保持ユニットと、
現ステージのステージ伝送信号を出力するための転送ユニットと、
現ステージの走査線の走査駆動信号を確実にプルアップさせるために、前記第1ノードを前記高電位よりも高い電位に引き上げるブートストラップキャパシタと、
第1定電圧負レベルの信号を供給するための第1定電圧負レベルの電源と、
第2定電圧負レベルの信号を供給するための第2定電圧負レベルの電源と、を含み、
前記第1定電圧負レベルの電源は前記プルダウン保持ユニット及び前記プルダウンユニットにそれぞれ接続されており、前記第2定電圧負レベルの電源は前記プルダウン保持ユニットに接続されており、
前記プルアップ制御ユニットは第1薄膜トランジスタ、第2薄膜トランジスタ及び第3薄膜トランジスタを含み、
前記第1薄膜トランジスタのソース電極は、第n−4ステージのステージ伝送信号の入力端子ST(n−4)または開始信号の入力端子のいずれかに接続されており、前記第1薄膜トランジスタのドレイン電極は、前記第2薄膜トランジスタ及び前記第3薄膜トランジスタのソース電極にそれぞれ接続されており、前記第1薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第2薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第2薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第3薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第3薄膜トランジスタのゲート電極は、第n−4ステージにおけるステージ伝送信号の入力端子ST(n−4)又は開始信号の入力端子のいずれかに接続されており、
前記プルダウンユニットは、第6薄膜トランジスタ、第7薄膜トランジスタ、第8薄膜トランジスタ、第9薄膜トランジスタ、第10薄膜トランジスタ及び第11薄膜トランジスタを含み、
前記第6薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第6薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第6薄膜トランジスタのソース電極は、前記第7薄膜トランジスタのソース電極及び前記第8薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第7薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第7薄膜トランジスタのソース電極は、前記第8薄膜トランジスタのドレイン電極に接続されており、前記第7薄膜トランジスタのゲート電極は、前記第8薄膜トランジスタのゲート電極に接続されており、
前記第8薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第8薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、
前記第9薄膜トランジスタのドレイン電極は、前記第1ノードに接続されており、前記第9薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されており、前記第9薄膜トランジスタのゲート電極は、前記第3薄膜トランジスタのゲート電極に接続されており、
前記第10薄膜トランジスタのゲート電極は、第n+4ステージの走査駆動信号の出力端子に接続されており、前記第10薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、
前記第11薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、前記第11薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第11薄膜トランジスタのソース電極は、前記第10薄膜トランジスタのドレイン電極に接続されており、
前記プルダウン保持ユニットは、第12薄膜トランジスタ、第13薄膜トランジスタ、第14薄膜トランジスタ、第15薄膜トランジスタ、第16薄膜トランジスタ、第17薄膜トランジスタ及び第18薄膜トランジスタを含み、
前記第12薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第12薄膜トランジスタのドレイン電極は、現ステージのステージ伝送信号の出力端子に接続されており、前記第12薄膜トランジスタのゲート電極は、第2ノードに接続されており、
前記第13薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第13薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第13薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、
前記第14薄膜トランジスタのソース電極は、前記第2ノードに接続されており、前記第14薄膜トランジスタのドレイン電極は、定電圧高レベルの電源入力端子又は現ステージのクロック信号の入力端子のいずれかに接続されており、前記第14薄膜トランジスタのゲート電極は、前記第17薄膜トランジスタのソース電極及び前記第16薄膜トランジスタのドレイン電極にそれぞれ接続されており、
前記第15薄膜トランジスタのドレイン電極は、前記第2ノードに接続されており、前記第15薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第15薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第16薄膜トランジスタのソース電極は、前記第2定電圧負レベルの電源に接続されており、前記第16薄膜トランジスタのドレイン電極は、前記第17薄膜トランジスタのソース電極に接続されており、前記第16薄膜トランジスタのゲート電極は、前記第1ノードに接続されており、
前記第17薄膜トランジスタのドレイン電極は、前記第14薄膜トランジスタのドレイン電極に接続されており、前記第17薄膜トランジスタのゲート電極は、前記定電圧高レベルの電源入力端子又は現ステージの前記クロック信号の入力端子のいずれかに接続されており、
前記第18薄膜トランジスタのゲート電極は、前記第2ノードに接続されており、前記第18薄膜トランジスタのソース電極は、前記第1定電圧負レベルの電源に接続されており、前記第18薄膜トランジスタのドレイン電極は、前記第1ノードに接続されていることを特徴とする表示装置。 - 前記第2定電圧負レベルの電源によって出力される電位レベルは、前記第1定電圧負レベルの電源によって出力される電位レベルよりも小さいことを特徴とする請求項7に記載の表示装置。
- 前記第1定電圧負レベルの信号及び前記第2定電圧負レベルの信号の電位は、いずれも前記IGZO薄膜トランジスタの閾値電位より小さいことを特徴とする請求項7に記載の表示装置。
- 前記転送ユニットは第4薄膜トランジスタを含み、前記第4薄膜トランジスタのソース電極に現ステージのクロック信号が入力され、前記第4薄膜トランジスタのドレイン電極は、現ステージのステージ伝送信号の出力端子に接続されており、前記第4薄膜トランジスタのゲート電極は、前記第1ノードに接続されていることを特徴とする請求項7に記載の表示装置。
- 前記プルアップユニットは第5薄膜トランジスタを含み、前記第5薄膜トランジスタのソース電極に現ステージのクロック信号が入力され、前記第5薄膜トランジスタのドレイン電極は、現ステージの走査駆動信号の出力端子に接続されており、前記第5薄膜トランジスタのゲート電極は、前記第1ノードに接続されていることを特徴とする請求項7に記載の表示装置。
- 前記ブートストラップキャパシタの一方の端子は、前記第1ノードに接続されており、他方の端子は、現ステージの走査駆動信号の出力端子に接続されていることを特徴とする請求項7に記載の表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611262910.2 | 2016-12-30 | ||
CN201611262910.2A CN106683631B (zh) | 2016-12-30 | 2016-12-30 | 一种igzo薄膜晶体管的goa电路及显示装置 |
PCT/CN2017/071156 WO2018120303A1 (zh) | 2016-12-30 | 2017-01-13 | 一种igzo薄膜晶体管的goa电路及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020500333A JP2020500333A (ja) | 2020-01-09 |
JP6874261B2 true JP6874261B2 (ja) | 2021-05-19 |
Family
ID=58848824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019528070A Active JP6874261B2 (ja) | 2016-12-30 | 2017-01-13 | Igzo薄膜トランジスタのgoa回路及び表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10109251B2 (ja) |
EP (1) | EP3564943B1 (ja) |
JP (1) | JP6874261B2 (ja) |
KR (1) | KR102323913B1 (ja) |
CN (1) | CN106683631B (ja) |
WO (1) | WO2018120303A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105336291B (zh) * | 2015-12-04 | 2018-11-02 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法与显示装置 |
CN107103887B (zh) * | 2017-05-16 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路以及液晶显示器 |
KR102348667B1 (ko) * | 2017-06-15 | 2022-01-06 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치 |
CN107146589A (zh) * | 2017-07-04 | 2017-09-08 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示装置 |
CN107393473B (zh) * | 2017-08-25 | 2018-11-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
US10446085B2 (en) | 2017-08-25 | 2019-10-15 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | GOA circuit for solving problem of voltage level maintenance at the node Q |
CN107689205B (zh) * | 2017-10-25 | 2019-12-24 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
CN107808650B (zh) * | 2017-11-07 | 2023-08-01 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
CN108182917B (zh) * | 2018-01-02 | 2020-07-07 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
CN108648686B (zh) * | 2018-07-27 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器单元及栅极驱动电路 |
TWI690931B (zh) * | 2019-03-08 | 2020-04-11 | 友達光電股份有限公司 | 閘極驅動電路以及移位暫存器的控制方法 |
CN110111715B (zh) * | 2019-04-22 | 2023-02-28 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN110070839A (zh) * | 2019-04-23 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN110767190B (zh) | 2019-10-14 | 2021-09-24 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
CN111105763A (zh) * | 2019-12-19 | 2020-05-05 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN111179871B (zh) * | 2020-02-12 | 2021-01-15 | 武汉华星光电技术有限公司 | 一种goa电路及其显示面板 |
CN111883041B (zh) * | 2020-08-13 | 2023-09-26 | 厦门天马微电子有限公司 | 驱动电路、显示面板及电子设备 |
CN112068372A (zh) | 2020-09-10 | 2020-12-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
CN112185311B (zh) | 2020-09-17 | 2021-10-01 | 深圳市华星光电半导体显示技术有限公司 | Goa驱动电路及显示面板 |
CN113674656B (zh) * | 2021-08-13 | 2022-07-12 | Tcl华星光电技术有限公司 | Goa电路及其电学老化测试方法 |
CN114242016A (zh) * | 2021-12-20 | 2022-03-25 | 惠科股份有限公司 | 扫描驱动电路、阵列基板和显示终端 |
CN114360431B (zh) * | 2022-01-28 | 2023-08-22 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101712340B1 (ko) * | 2009-10-30 | 2017-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기 |
KR101810517B1 (ko) * | 2011-05-18 | 2017-12-20 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 구비한 표시 장치 |
TWI460702B (zh) * | 2012-07-19 | 2014-11-11 | Au Optronics Corp | 顯示裝置及其移位暫存電路 |
KR102013158B1 (ko) * | 2012-08-22 | 2019-08-23 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시장치 |
KR102007906B1 (ko) * | 2012-09-28 | 2019-08-07 | 삼성디스플레이 주식회사 | 표시 패널 |
CN103413514A (zh) * | 2013-07-27 | 2013-11-27 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器和显示装置 |
KR20150069317A (ko) * | 2013-12-13 | 2015-06-23 | 한국전자통신연구원 | 중첩된 펄스들을 출력하는 게이트 드라이버 회로 |
US9501989B2 (en) * | 2014-04-29 | 2016-11-22 | Shenzhen China Star Optoelectronics Technology Co. | Gate driver for narrow bezel LCD |
US10810920B2 (en) * | 2014-05-02 | 2020-10-20 | Lg Display Co., Ltd. | Shift register and display device using the same |
CN104157260B (zh) | 2014-09-10 | 2016-09-28 | 深圳市华星光电技术有限公司 | 基于igzo制程的栅极驱动电路 |
CN104579555B (zh) | 2014-12-02 | 2017-11-14 | 中国电子科技集团公司第五十四研究所 | 基于电平检测的散射通信链路控制装置 |
KR102244015B1 (ko) * | 2015-01-29 | 2021-04-27 | 삼성디스플레이 주식회사 | 게이트 구동회로를 포함하는 표시 장치 |
CN104700801B (zh) * | 2015-03-24 | 2016-11-02 | 深圳市华星光电技术有限公司 | Pmos栅极驱动电路 |
TWI556222B (zh) * | 2015-10-29 | 2016-11-01 | 友達光電股份有限公司 | 移位暫存器 |
CN106057157B (zh) * | 2016-08-01 | 2018-10-16 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示面板 |
CN106128409B (zh) * | 2016-09-21 | 2018-11-27 | 深圳市华星光电技术有限公司 | 扫描驱动电路及显示装置 |
CN106228942B (zh) * | 2016-09-23 | 2018-05-15 | 南京华东电子信息科技股份有限公司 | 用于液晶显示器的栅极驱动电路 |
-
2016
- 2016-12-30 CN CN201611262910.2A patent/CN106683631B/zh active Active
-
2017
- 2017-01-13 EP EP17885663.9A patent/EP3564943B1/en active Active
- 2017-01-13 KR KR1020197021131A patent/KR102323913B1/ko active IP Right Grant
- 2017-01-13 WO PCT/CN2017/071156 patent/WO2018120303A1/zh active Application Filing
- 2017-01-13 US US15/329,251 patent/US10109251B2/en active Active
- 2017-01-13 JP JP2019528070A patent/JP6874261B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US10109251B2 (en) | 2018-10-23 |
EP3564943A4 (en) | 2020-08-12 |
WO2018120303A1 (zh) | 2018-07-05 |
US20180190231A1 (en) | 2018-07-05 |
KR20190093668A (ko) | 2019-08-09 |
CN106683631A (zh) | 2017-05-17 |
EP3564943A1 (en) | 2019-11-06 |
KR102323913B1 (ko) | 2021-11-10 |
EP3564943B1 (en) | 2021-07-28 |
CN106683631B (zh) | 2018-06-22 |
JP2020500333A (ja) | 2020-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6874261B2 (ja) | Igzo薄膜トランジスタのgoa回路及び表示装置 | |
KR101944641B1 (ko) | Igzo 프로세스 기반인 게이트 전극 구동회로 | |
WO2017121176A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
US9715860B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display apparatus | |
JP6419325B2 (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
JP6542901B2 (ja) | Goa回路と液晶ディスプレイ | |
US9472155B2 (en) | Gate driver circuit basing on IGZO process | |
JP6419324B2 (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
JP6334060B2 (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
WO2019210830A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN107808650B (zh) | Goa电路 | |
JP6773305B2 (ja) | Goa回路及び液晶ディスプレイ | |
CN110689858B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路 | |
JP2020527818A (ja) | シフトレジスタユニット及びその駆動方法、ゲート駆動回路 | |
WO2021012313A1 (zh) | 栅极驱动电路 | |
CN110148382B (zh) | 一种goa电路、显示面板及显示装置 | |
KR20080104726A (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
WO2021103164A1 (zh) | 一种 goa 电路及液晶显示面板 | |
WO2020215582A1 (zh) | 一种goa电路、tft基板及显示装置 | |
JP6317528B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 | |
WO2022047932A1 (zh) | 栅极驱动电路和显示面板 | |
US9590620B2 (en) | Gate driving circuit and display panel using the same | |
CN110767189B (zh) | Goa电路及显示装置 | |
CN113035109B (zh) | 一种内嵌式显示屏的gip驱动电路及其控制方法 | |
TWI442703B (zh) | 移位暫存器及其顯示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6874261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |