JP6334060B2 - 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 - Google Patents

酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 Download PDF

Info

Publication number
JP6334060B2
JP6334060B2 JP2017519235A JP2017519235A JP6334060B2 JP 6334060 B2 JP6334060 B2 JP 6334060B2 JP 2017519235 A JP2017519235 A JP 2017519235A JP 2017519235 A JP2017519235 A JP 2017519235A JP 6334060 B2 JP6334060 B2 JP 6334060B2
Authority
JP
Japan
Prior art keywords
transistor
electrically connected
node
clock signal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017519235A
Other languages
English (en)
Other versions
JP2017537339A (ja
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017537339A publication Critical patent/JP2017537339A/ja
Application granted granted Critical
Publication of JP6334060B2 publication Critical patent/JP6334060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)

Description

本発明は、液晶ディスプレイの分野に関し、特に、酸化物半導体薄膜トランジスタにおけるスキャン駆動回路に関する。
ＧＯＡ（ＧＡＴＥ ＤＲＩＶＥ ＯＮ ＡＲＲＡＹ）とは、薄膜トランジスタ（ＴＨＩＮ ＦＩＬＭ ＴＲＡＮＳＩＳＴＯＲ，ＴＦＴ）を利用した液晶表示装置の配列（ＡＲＲＡＹ）プロセスであって、グリッドドライブを薄膜トランジスタ配列の基板に製作することによって、スキャンを行う駆動方法である。
通常，ＧＯＡ回路は、主にプルアップ部（Ｐｕｌｌ−ｕｐ ｐａｒｔ）と、プルアップ制御部（Ｐｕｌｌ−ｕｐ ｃｏｎｔｒｏｌ ｐａｒｔ）と、トランスファ部（Ｔｒａｎｓｆｅｒ ｐａｒｔ）と、プルダウン部（Ｐｕｌｌ−ｄｏｗｎ ｐａｒｔ）と、プルダウン保持回路部（Ｐｕｌｌ−ｄｏｗｎ Ｈｏｌｄｉｎｇ ｐａｒｔ）と、電位を上げる昇圧部（Ｂｏｏｓｔ ｐａｒｔ） と、からなり、一般に昇圧部はブートストラップコンデンサからなる。
プルアップ部は、主に入力したクロック信号（Ｃｌｏｃｋ）を薄膜トランジスタのグリッド電極に出力し、液晶表示装置の駆動信号とする。プルアップ制御部は、主にプルアップ部のスイッチを制御し、一般的に上級ＧＯＡ回路からの信号によって制御される。プルダウン部は、主にスキャン信号を出力した後、迅速にスキャン信号（つまり薄膜トランジスタのグリッド電極の電位）を低レベルに下げる。プルダウン保持回路部は、主にスキャン信号とプルダウン部の信号をオフ状態（つまり所定のマイナス電位）に保つ。昇圧部は、プルアップ部の電位を二度上げ、プルアップ部が正常に出力するようにする。
酸化物半導体薄膜トランジスタの発展に伴い、酸化物半導体に対応するパネル周辺の整合回路も注目を浴びている。酸化物薄膜トランジスタのキャリア移動率は、アモルファスシリコン薄膜トランジスタの２０倍から３０倍であり、ＴＦＴの画素電極への充放電速度を大幅に向上させることができる。画素の応答速度も向上させることができ、さらに速いリフレッシュレートを達成することができると同時に、より速く応答することによって画素のスキャン速度も大幅に向上させることができ、ＴＦＴ−ＬＣＤにおける非常に高度な解像度を可能にする。従って、酸化物半導体薄膜トランジスタのＧＯＡ回路は、将来的にアモルファスシリコンのＧＯＡ回路に取って代わる可能性がある。しかしながら、従来技術において、酸化物半導体薄膜トランジスタのＧＯＡ回路は比較的開発が進んでおらず、特に酸化物薄膜トランジスタの電気特性自体の問題を解決する必要がある。例えば、従来のアモルファスシリコン薄膜トランジスタの電気特性における閾値電圧は一般にＯＶより大きく、閾値以下の領域における電圧は電流の振幅に対して大きいため、回路設計において仮にいくつかのトランジスタが作動している時でも、トランジスタのグリッド電極とソース電極間の電圧ＶＧＳがＯＶに等しい電圧付近で発生する漏れ電流は比較的小さい。しかし、酸化物半導体薄膜トランジスタは、原材料自体の特性からアモルファスシリコンとは明らかに異なり、その閾値電圧がＯＶ付近で、閾値以下の領域における振幅が比較的小さく、ＧＯＡ回路がオフ状態の時に、多くの部品はＶＧＳ＝ＯＶで作動するため、酸化物半導体薄膜トランジスタのＧＯＡ回路の設計の難易度は高く、アモルファスシリコントランジスタに適用できるスキャン駆動回路の中には、酸化物半導体に適用した時に機能面の問題が生じるものもある。さらに、何らかの外的要因の誘発と応力作用によって、酸化物半導体薄膜トランジスタは、閾値電圧が負値へと減少することがあり、それによって、酸化物半導体薄膜トランジスタのＧＯＡ回路が作動しなくなるため、回路の設計時に部品の特性がＧＯＡ回路に与える影響を考慮する必要がある。
本発明は、酸化物薄膜トランジスタの電気特性がＧＯＡ駆動回路に与える影響、特に、漏れ電流の問題による機能不良を解決し、従来の酸化物薄膜トランジスタのスキャン駆動回路においてプルダウン保持回路部が作動していないときに比較的高い電位にならない問題を解決することのできる、酸化物半導体薄膜トランジスタにおけるスキャン駆動回路を提供することを目的とする。
上述の目的を達成するために、本発明は、縦続接続の複数のＧＯＡユニットからなる酸化物半導体薄膜トランジスタにおけるスキャン駆動回路を提供する。第Ｎ級ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、トランスファ部と、第１プルダウン部と、ブートストラップコンデンサ部と、プルダウン保持部とを備え、Ｎは正整数とする。
前記プルアップ制御部は、第１１トランジスタを備え、前記第１１トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの駆動出力端子に電気接続され、ドレイン電極は、前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は、第１ノードに電気接続される。
前記第１プルダウン部は、第４１トランジスタを備え、前記第４１トランジスタのグリッド電極は、第Ｍ＋２組クロック信号に電気接続され、ドレイン電極は、第１ノードに電気接続され、ソース電極は、第２負電位または出力端子に電気接続される。
前記プルダウン保持部は、第５１トランジスタと、第５２トランジスタと、第５３トランジスタと、第５４トランジスタと、第７３トランジスタと、第７４トランジスタと、第４２トランジスタと、第３２トランジスタとを備える。前記第５１トランジスタのグリッド電極とドレイン電極はどちらも定電圧高電位に電気接続され、ソース電極は第４ノードに電気接続される。前記第５２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第４ノードに電気接続され、ソース電極は第１負電位に電気接続される。前記第５３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は定電圧高電位に電気接続され、ソース電極は第２ノードに電気接続される。前記第５４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第２ノードに電気接続され、ソース電極は第３ノードに電気接続される。前記第７３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は定電圧高電位に電気接続され、ソース電極は第３ノードに電気接続される。前記第７４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第３ノードに電気接続され、ソース電極は定電圧低電位に電気接続される。前記第４２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続される。前記第３２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続される。
主インバータは、前記第５１トランジスタ、第５２トランジスタ、第５３トランジスタ、第５４トランジスタからなり、前記主インバータは、第３２トランジスタと第４２トランジスタを制御する。補助インバータは、前記第７３トランジスタと第７４トランジスタからなり、前記補助インバータが作動している時には主インバータに低電位を供給し、作動していない時には主インバータに高電位を供給する。
前記第１負電位と、第２負電位と、定電圧低電位の関係は、定電圧低電位＜第２負電位＜第１負電位である。
前記補助インバータは、第７１トランジスタと第７２トランジスタをも備え、前記第７１トランジスタのグリッド電極とドレイン電極はどちらも定電圧高電位に電気接続され、ソース電極は第７３トランジスタのグリッド電極に電気接続される。前記第７２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第７３トランジスタのグリッド電極に電気接続され、ソース電極は定電圧低電位に電気接続される。前記第７３トランジスタのグリッド電極と第４ノードは切断される。
前記酸化物半導体薄膜トランジスタにおけるスキャン駆動回路が採用する級の送信方法は、第Ｎ−１級が第Ｎ級に送信する。
前記プルアップ部は、第２１トランジスタを備え、前記第２１トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は出力端子に電気接続される。
前記トランスファ部は、第２２トランジスタを備え、前記第２２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は駆動出力端子に電気接続される。
前記ブーストラップコンデンサ部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続される。
前記スキャン駆動回路の第１級接続関係において、第１１トランジスタのグリッド電極とドレイン電極は、どちらも回路の起動信号端子に電気接続される。
前記クロック信号の波形デューティ比は、２５／７５より大きくない。
前記クロック信号の波形デューティ比は、２５／７５である。
前記第１ノードの信号の出力波形は、"凸"の字の形である。
前記クロック信号は、第１クロック信号と、第２クロック信号と、第３クロック信号と、第４クロック信号の４組のクロック信号を備える。前記クロック信号が第３クロック信号の時、前記第Ｍ＋２組クロック信号は第１クロック信号であり、前記クロック信号が第４クロック信号の時、前記第Ｍ＋２組クロック信号は第２クロック信号である。
本発明が提供する酸化物半導体薄膜トランジスタにおけるスキャン駆動回路は、前記酸化物半導体薄膜トランジスタにおけるスキャン駆動回路のプルダウン保持回路部が主インバータと補助インバータを備え、定電圧低電位を導入すると共に、定電圧低電位＜第２負電位＜第１負電位に設定されているため、酸化物半導体薄膜トランジスタの電気特性がスキャン駆動回路に与える影響、特に、漏れ電流の問題による機能不良といった影響を防ぐことができ、プルダウン保持部が作動中には正常にプルダウンされ、作動していないときには比較的高い電位になるようにすることができ、効果的に第１ノードと出力端子を低電位に保つことができる。
本発明の特徴及び技術内容を更に分かりやすくするため、以下に本発明に関する詳しい説明と図を参照する。しかしながら、図は参考と説明のためにのみ提供するものであって、本発明に制限を加えないものとする。
本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第１実施例の回路図である。 図１に示した第１実施例における第１級ＧＯＡユニットの回路図である。 本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第２実施例の回路図である。 本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第３実施例の回路図である。 本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第４実施例の回路図である。 本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の波形設定とキーノードの出力オシログラムである。
本発明が採用した技術手段及びその効果を更に詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳細する。
参照する図１と図２は、本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第１実施例の回路図である。図１に示すように、前記酸化物半導体薄膜トランジスタにおけるスキャン駆動回路は、アモルファス半導体（ＩＮＤＩＵＭ ＧＡＬＬＩＵＭ ＺＩＮＣ ＯＸＩＤＥ，ＩＧＺＯ）薄膜トランジスタのスキャン駆動回路であって、縦続接続の複数のＧＯＡユニットからなり、第Ｎ級ＧＯＡユニットは、プルアップ制御部１００と、プルアップ部２００と、トランスファ部３００と、第１プルダウン部４００と、ブートストラップコンデンサ部５００と、プルダウン保持部６００と、からなり、Ｎは正整数とする。
上述の各部分の構成と具体的な接続方法は以下の通りである。
プルアップ制御部１００は、第１１トランジスタＴ１１を備え、第１１トランジスタＴ１１のグリッド電極は前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの駆動出力端子ＳＴ（Ｎ−１）に電気接続され、ドレイン電極は、前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）に電気接続され、ソース電極は、第１ノードＱ（Ｎ）に電気接続される。
プルアップ部２００は、第２１トランジスタＴ２１を備え、第２１トランジスタＴ２１のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極はクロック信号ＣＫ（Ｍ）に電気接続され、ソース電極は出力端子Ｇ（Ｎ）に電気接続される。
トランスファ部３００は、第２２トランジスタＴ２２を備え、第２２トランジスタＴ２２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極はクロック信号ＣＫ（Ｍ）に電気接続され、ソース電極は駆動出力端子ＳＴ（Ｎ）に電気接続される。
第１プルダウン部４００は、第４１トランジスタＴ４１を備え、第４１トランジスタＴ４１のグリッド電極は、第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）に電気接続され、ドレイン電極は、第１ノードＱ（Ｎ）に電気接続され、ソース電極は、第２負電位ＶＳＳ２に電気接続される。
ブーストラップコンデンサ部５００は、コンデンサＣＢを備え、コンデンサＣＢの一端は第１ノードＱ（Ｎ）に電気接続され、他端は出力端子Ｇ（Ｎ）に電気接続される。
プルダウン保持部６００は、第５１トランジスタＴ５１と、第５２トランジスタＴ５２と、第５３トランジスタＴ５３と、第５４トランジスタＴ５４と、第７１トランジスタＴ７１と、第７２トランジスタＴ７２と、第７３トランジスタＴ７３と、第７４トランジスタＴ７４と、第４２トランジスタＴ４２と、第３２トランジスタＴ３２とを備える。第５１トランジスタＴ５１のグリッド電極とドレイン電極はどちらも定電圧高電位ＤＣＨに電気接続され、ソース電極は第４ノードＳ（Ｎ）に電気接続される。
第５２トランジスタＴ５２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第４ノードＳ（Ｎ）に電気接続され、ソース電極は第１負電位ＶＳＳ１に電気接続される。
第５３トランジスタＴ５３のグリッド電極は第４ノードＳ（Ｎ）に電気接続され、ドレイン電極は定電圧高電位ＤＣＨに電気接続され、ソース電極は第２ノードＰ（Ｎ）に電気接続される。
第５４トランジスタＴ５４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第２ノードＰ（Ｎ）に電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続される。
第７１トランジスタＴ７１のグリッド電極とドレイン電極はどちらも定電圧高電位ＤＣＨに電気接続され、ソース電極は第７３トランジスタＴ７３のグリッド電極に電気接続される。
第７２トランジスタＴ７２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第７３トランジスタＴ７３のグリッド電極に電気接続され、ソース電極は一定の低さ電位ＤＣＬに電気接続される。
第７３トランジスタＴ７３のグリッド電極は第７１トランジスタＴ７１のソース電極に電気接続され、ドレイン電極は定電圧高電位ＤＣＨに電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続される。
第７４トランジスタＴ７４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第３ノードＫ（Ｎ）に電気接続され、ソース電極は定電圧低電位ＤＣＬに電気接続される。
前記第４２トランジスタＴ４２のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第２負電位ＶＳＳ２に電気接続される。
第３２トランジスタＴ３２のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は出力端子Ｇ（Ｎ）に電気接続され、ソース電極は第１負電位ＶＳＳ１に電気接続される。
特に説明すべき点として、まず、第１負電位ＶＳＳ１と、第２負電位ＶＳＳ２と、定電圧低電位ＤＣＬとの関係は、定電圧低電位ＤＣＬ＜第２負電位ＶＳＳ２＜第１負電位ＶＳＳ１である。
さらに、前記スキャン駆動回路が採用する級の送信方法は、第Ｎ−１級が第Ｎ級に送信する。図２に示すように、前記スキャン駆動回路の第１級接続関係において、第１１トランジスタＴ１１のグリッド電極とドレイン電極はどちらも回路の起動信号端子ＳＴＶに電気接続される。
さらに、第１プルダウン部４００は、第４１トランジスタＴ４１のみが第１ノードＱ（Ｎ）をプルダウンすると共に、第４１トランジスタＴ４１のグリッド電極は第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）に電気接続され、Ｔ４１のソース電極は第２負電位ＶＳＳ２に電気接続される。クロック信号ＣＫ（Ｍ）は、第１クロック信号ＣＫ（１）と、第２クロック信号ＣＫ（２）と、第３クロック信号ＣＫ（３）と、第４クロック信号ＣＫ（４）の４組のクロック信号を備え、クロック信号ＣＫ（Ｍ）が第３クロック信号ＣＫ（３）の時、第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）は第１クロック信号ＣＫ（１）であり、クロック信号ＣＫ（Ｍ）が第４クロック信号ＣＫ（４）の時、第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）は第２クロック信号ＣＫ（２）である。さらに、クロック信号ＣＫ（Ｍ）の波形デューティ比は、２５／７５より大きくないことによって、第１ノードＱ（Ｎ）の信号の出力波形は、"凸"の字の形にすることができる。クロック信号ＣＫ（Ｍ）の波形デューティ比は、２５／７５であることが好ましい。
最も重要な点として、プルダウン保持回路部６００は、特殊な二重インバータ設計を採用している。そのうち、主インバータは、第５１トランジスタＴ５１、第５２トランジスタＴ５２、第５３トランジスタＴ５３、第５４トランジスタＴ５４の４つのトランジスタからなり、補助インバータは、第７１トランジスタＴ７１、第７２トランジスタＴ７２、第７３トランジスタＴ７３と第７４トランジスタＴ７４の４つのトランジスタからなる。前記主インバータは、第３２トランジスタＴ３２と第４２トランジスタＴ４２の２つのトランジスタを制御し、補助インバータは、作動中には主インバータに低電位を供給し、作動していない時には主インバータに１つの適当な高電位を供給することによって、第５４トランジスタＴ５４の漏れ電流を減少させ、主インバータが作動していない時に比較的高い電位を発生させることができるようにする。
作動中、補助インバータは、定電圧高電位ＤＣＨと定電圧低電位ＤＣＬの高・低電圧を駆動した後、第５２トランジスタＴ５２は第１負電位ＶＳＳ１にまでプルダウンされ、第７４トランジスタＴ７４と第７２トランジスタＴ７２が第１ノードＱ（Ｎ）において高電位の時、高電位ＤＣＨを起動すると共にプルダウンすることによって、第３ノードＫ（Ｎ）はさらに低い電位になり、第２ノードＰ（Ｎ）もさらに低い電位にプルダウンされる。すなわち、補助インバータは作動中に主インバータに低電位を供給することによって、第３２トランジスタＴ３２と第４２トランジスタＴ４２の闘値電圧が比較的低いまたはＯＶに近づくという物理的特性によって漏れ電流が発生するのを防止することができ、プルダウン保持部６００の作動中、正常にプルダウンすることができる。
作動していない時、第５２トランジスタＴ５２、第５４トランジスタＴ５４、第７２トランジスタＴ７２、第７４トランジスタＴ７４は全て切断されてオフになる。第５４トランジスタＴ５４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続されることによって、第５４トランジスタＴ５４のグリッド電極は負電位になり、ソース電極は正電位になる。このように、ＶＧＳは相対的にかなり負の電位であって、第５４トランジスタＴ５４をしっかりオフにすることができ、その漏れ電流を減少させることができる。すなわち、補助インバータは作動していない時に主インバータに適当な高さの電位を供給することによって、第５４トランジスタＴ５４の漏れ電流を少なくし、プルダウン保持部６００が作動していないときに比較的高い電位になるようにし、効果的に第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保つ。さらに、第３ノードＫ（Ｎ）が高電位の時、抵抗分圧の機能によって、第２ノードＰ（Ｎ）の電位をさらに高くすることができ、それによって第２ノードＰ（Ｎ）の電位を安定させることができる。
図３を参照する。図３は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第２実施例である。前記第２実施例と第１実施例の違いは、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されており、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されることによって、第１ノードＱ（Ｎ）の作動中に発生する第４１トランジスタＴ４１による漏れ電流を少なくすることができる点にある。さらに、図３と図１は同じ記号の構成、接続関係を備え、機能と操作原理も同じであるため、ここでは贅言しない。
図４を参照する。図４は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第３実施例である。前記第３実施例と第１実施例の違いは、前記補助インバータが第７１トランジスタＴ７１と第７２トランジスタＴ７２を削減し、第７３トランジスタＴ７３のグリッド電極を第４ノードＳ（Ｎ）に電気接続し、補助インバータが第７３トランジスタＴ７３と第７４トランジスタＴ７４のみからなり、前記補助インバータが主インバータの第４ノードＳ（Ｎ）を引用することによって第７３トランジスタＴ７３を制御することで、補助インバータの部品の数を減らすことができ、他の部品でＳ（Ｎ）ノードに類似した波形を生成して第７３トランジスタＴ７３を制御する必要がない点にある。
作動中、補助インバータは、第４ノードＳ（Ｎ）と定電圧低電位ＤＣＬの高・低電圧を駆動した後、第５２トランジスタＴ５２は第１負電位ＶＳＳ１にまでプルダウンされ、第７４トランジスタＴ７４が第１ノードＱ（Ｎ）において高電位の時、定電圧高電位ＤＣＨを起動すると共にプルダウンすることによって、第３ノードＫ（Ｎ）はさらに低い電位になり、第２ノードＰ（Ｎ）もさらに低い電位にプルダウンされる。すなわち、補助インバータは作動中に主インバータに低電位を供給することによって、第３２トランジスタＴ３２と第４２トランジスタＴ４２の闘値電圧が比較的低いまたはＯＶに近づくという物理的特性によって漏れ電流が発生するのを防止することができ、プルダウン保持部６００の作動中、正常にプルダウンすることができる。
作動していない時、第５２トランジスタＴ５２、第５４トランジスタＴ５４、第７４トランジスタＴ７４は全て切断されてオフになる。第５４トランジスタＴ５４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続されることによって、第５４トランジスタＴ５４のグリッド電極は負電位になり、ソース電極は正電位になる。このように、ＶＧＳは相対的にかなり負の電位であって、第５４トランジスタＴ５４をしっかりオフにすることができ、その漏れ電流を減少させることができる。すなわち、補助インバータは作動していない時に主インバータに適当な高さの電位を供給することによって、第５４トランジスタＴ５４の漏れ電流を少なくし、プルダウン保持部６００が作動していないときに比較的高い電位になるようにし、効果的に第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保つ。さらに、第３ノードＫ（Ｎ）が高電位の時、抵抗分圧の機能によって、第２ノードＰ（Ｎ）の電位をさらに高くすることができ、それによって第２ノードＰ（Ｎ）の電位を安定させることができる。さらに、図４と図１は同じ記号の構成、接続関係を備え、機能と操作原理も同じであるため、ここでは贅言しない。
図５を参照する。図５は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第４実施例である。前記第４実施例と第３実施例の違いは、、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されており、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されることによって、第１ノードＱ（Ｎ）の作動中に発生する第４１トランジスタＴ４１による漏れ電流を少なくすることができる点にある。さらに、図５と図４は同じ記号の構成、接続関係を備え、機能と操作原理も同じであるため、ここでは贅言しない。
図６を参照する。図６は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の波形設定とキーノードの出力オシログラムである。そのうち、ＳＴＶは回路の起動信号である。ＣＫ（１）−ＣＫ（４）は回路のクロック信号であり、見て分かる通り、ここに示すクロック信号の波形デューティ比は２５／７５であり、第１ノードＱ（Ｎ）の信号の出力波形は"凸"の字の形にすることができる。ＶＳＳ１、ＶＳＳ２、ＤＣＨ、ＤＣＬは、入力された定電圧制御信号であって、ＤＣＨは高電圧であり、ＶＳＳ１、ＶＳＳ２、ＤＣＬはみな定電圧低電位であると共に、ＤＣＬ＜ＶＳＳ２＜ＶＳＳ１である。その他は回路のキーノードによって生成された出力信号波形である。図から分かる通り、第１ノードＱ（Ｎ）の信号の出力波形は"凸"の字の形であり、出力端子Ｇ（Ｎ）は正常に出力される。作動していない時、第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）は低電位である。
要約すると、本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路のプルダウン保持回路部が主インバータと補助インバータを備え、定電圧低電位を導入すると共に、定電圧低電位＜第２負電位＜第１負電位に設定されているため、酸化物半導体薄膜トランジスタの電気特性がスキャン駆動回路に与える影響、特に、漏れ電流の問題による機能不良といった影響を防ぐことができ、プルダウン保持部が作動中に正常にプルダウンされ、作動していないときには比較的高い電位になるようにすることができ、効果的に第１ノードと出力端子を低電位に保つことができる。
上述の通り、本発明は好ましい実施例を提示しているが、前記好ましい実施例は
本発明を制限するものではなく、本領域の一般の技術者は、本発明の精神と範囲を逸脱しない範囲内で、各種変更や潤飾をすることができ、本発明の申請範囲は請求項によって定義された範囲であるものとする。
１００ プルアップ制御部
２００ プルアップ部
３００ トランスファ部
４００ 第１プルダウン部
５００ ブートストラップコンデンサ部
６００ プルダウン保持部６００
Ｔ１１ 第１１トランジスタ
Ｔ２１ 第２１トランジスタ
Ｔ２２ 第２２トランジスタ
Ｔ４１ 第４１トランジスタ
Ｔ５１ 第５１トランジスタ
Ｔ５２ 第５２トランジスタ
Ｔ５３ 第５３トランジスタ
Ｔ５４ 第５４トランジスタ
Ｔ７１ 第７１トランジスタ
Ｔ７２ 第７２トランジスタ
Ｔ７３ 第７３トランジスタ
Ｔ７４ 第７４トランジスタ
Ｔ４２ 第４２トランジスタ
Ｔ３２ 第３２トランジスタ
ＳＴ（Ｎ１） 駆動出力端子
Ｇ（Ｎ１） 出力端子
Ｑ（Ｎ） 第１ノード
Ｐ（Ｎ） 第２ノード
Ｋ（Ｎ） 第３ノード
Ｓ（Ｎ） 第４ノード
ＣＫ（Ｍ） クロック信号
ＣＫ（１） 第１クロック信号
ＣＫ（２） 第２クロック信号
ＣＫ（３） 第３クロック信号
ＣＫ（４） 第４クロック信号
ＶＳＳ１ 第１負電位
ＶＳＳ２ 第２負電位
ＣＢ コンデンサ
ＤＣＨ 定電圧高電位
ＤＣＬ 定電圧低電位

Claims (13)

  1. 縦続接続の複数のＧＯＡユニットからなる酸化物半導体薄膜トランジスタにおけるスキャン駆動回路であって、第Ｎ級ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、トランスファ部と、第１プルダウン部と、ブートストラップコンデンサ部と、プルダウン保持部とを備え、Ｎは正整数であり、
    前記プルアップ制御部は、第１１トランジスタを備え、前記第１１トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの駆動出力端子に電気接続され、ドレイン電極は前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第１ノードに電気接続され、
    前記第１プルダウン部は、第４１トランジスタを備え、前記第４１トランジスタのグリッド電極は第Ｍ＋２組クロック信号に電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位または出力端子に電気接続され、
    前記プルダウン保持部は、第５１トランジスタと、第５２トランジスタと、第５３トランジスタと、第５４トランジスタと、第７３トランジスタと、第７４トランジスタと、第４２トランジスタと、第３２トランジスタとを備え、前記第５１トランジスタのグリッド電極とドレイン電極はどちらも定電圧高電位に電気接続され、ソース電極は第４ノードに電気接続され、前記第５２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第４ノードに電気接続され、ソース電極は第１負電位に電気接続され、前記第５３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は定電圧高電位に電気接続され、ソース電極は第２ノードに電気接続され、前記第５４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第２ノードに電気接続され、ソース電極は第３ノードに電気接続され、前記第７３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は定電圧高電位に電気接続され、ソース電極は第３ノードに電気接続され、前記第７４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第３ノードに電気接続され、ソース電極は定電圧低電位に電気接続され、前記第４２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続され、前記第３２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続され、
    主インバータは、前記第５１トランジスタ、第５２トランジスタ、第５３トランジスタ、第５４トランジスタからなり、前記主インバータは、前記第３２トランジスタと第４２トランジスタを制御し、補助インバータは、前記第７３トランジスタと第７４トランジスタからなり、前記補助インバータが作動している時には主インバータに低電位を供給し、作動していない時には主インバータに高電位を供給し、
    前記第１負電位と、第２負電位と、定電圧低電位との関係は、定電圧低電位＜第２負電位＜第１負電位であることを特徴とする、酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  2. 前記補助インバータは、第７１トランジスタと第７２トランジスタをも備え、前記第７１トランジスタのグリッド電極とドレイン電極はどちらも定電圧高電位に電気接続され、ソース電極は第７３トランジスタのグリッド電極に電気接続され、前記第７２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第７３トランジスタのグリッド電極に電気接続され、ソース電極は定電圧低電位に電気接続され、前記第７３トランジスタのグリッド電極と第４ノードは切断されることを特徴とする、請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  3. 採用する級の送信方法は、第Ｎ−１級から第Ｎ級への送信であることを特徴とする、請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  4. 前記プルアップ部は、第２１トランジスタを備え、前記第２１トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は出力端子に電気接続され、
    前記トランスファ部は、第２２トランジスタを備え、前記第２２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は駆動出力端子に電気接続され、
    前記ブートスラップコンデンサ部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続されることを特徴とする、請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  5. 前記スキャン駆動回路の第１級接続関係において、第１１トランジスタのグリッド電極とドレイン電極はどちらも回路の起動信号端子に電気接続されることを特徴とする、請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  6. 前記クロック信号の波形デューティ比は、２５／７５より大きくないことを特徴とする、請求項４に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  7. 前記クロック信号の波形デューティ比は、２５／７５であることを特徴とする、請求項６に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  8. 前記第１ノードの信号の出力波形は、"凸"の字の形であることを特徴とする、請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  9. 前記クロック信号は、第１クロック信号と、第２クロック信号と、第３クロック信号と、第４クロック信号の４組のクロック信号を備え、前記クロック信号が第３クロック信号の時、前記第Ｍ＋２組クロック信号は第１クロック信号であり、前記クロック信号が第４クロック信号の時、前記第Ｍ＋２組クロック信号は第２クロック信号であることを特徴とする、請求項４に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  10. 縦続接続の複数のＧＯＡユニットからなる酸化物半導体薄膜トランジスタにおけるスキャン駆動回路であって、第Ｎ級ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、トランスファ部と、第１プルダウン部と、ブートストラップコンデンサ部と、プルダウン保持部とを備え、Ｎは正整数であり、
    前記プルアップ制御部は、第１１トランジスタを備え、前記第１１トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの駆動出力端子に電気接続され、ドレイン電極は前記第Ｎ級ＧＯＡユニットの一つ前のＧＯＡユニットである第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第１ノードに電気接続され、
    前記第１プルダウン部は、第４１トランジスタを備え、前記第４１トランジスタのグリッド電極は第Ｍ＋２組クロック信号に電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位または出力端子に電気接続され、
    前記プルダウン保持部は、第５１トランジスタと、第５２トランジスタと、第５３トランジスタと、第５４トランジスタと、第７３トランジスタと、第７４トランジスタと、第４２トランジスタと、第３２トランジスタとを備え、前記第５１トランジスタのグリッド電極とドレイン電極はどちらも定電圧高電位に電気接続され、ソース電極は第４ノードに電気接続され、前記第５２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第４ノードに電気接続され、ソース電極は第１負電位に電気接続され、前記第５３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は定電圧高電位に電気接続され、ソース電極は第２ノードに電気接続され、前記第５４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第２ノードに電気接続され、ソース電極は第３ノードに電気接続され、前記第７３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は定電圧高電位に電気接続され、ソース電極は第３ノードに電気接続され、前記第７４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第３ノードに電気接続され、ソース電極は定電圧低電位に電気接続され、前記第４２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続され、前記第３２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続され、
    主インバータは、前記第５１トランジスタ、第５２トランジスタ、第５３トランジスタ、第５４トランジスタからなり、前記主インバータは、前記第３２トランジスタと第４２トランジスタを制御し、補助インバータは、前記第７３トランジスタと第７４トランジスタからなり、前記補助インバータが作動している時には主インバータに低電位を供給し、作動していない時には主インバータに高電位を供給し、
    前記第１負電位と、第２負電位と、定電圧低電位との関係は、定電圧低電位＜第２負電位＜第１負電位であり、
    そのうち、前記プルアップ部は、第２１トランジスタを備え、前記第２１トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は出力端子に電気接続され、
    前記トランスファ部は、第２２トランジスタを備え、前記第２２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は駆動出力端子に電気接続され、
    前記ブーストトラップコンデンサ部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続され、
    そのうち、前記クロック信号の波形デューティ比は、２５／７５より大きくなく、
    前記クロック信号の波形デューティ比は、２５／７５であり、
    前記第１ノードの信号の出力波形は、"凸"の字の形であることを特徴とする、酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  11. 採用する級の送信方法は、第Ｎ−１級から第Ｎ級への送信であることを特徴とする、請求項１０に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  12. 前記スキャン駆動回路の第１級接続関係において、第１１トランジスタのグリッド電極とドレイン電極は、どちらも回路の起動信号端子に電気接続されることを特徴とする、請求項１０に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
  13. 前記クロック信号は、第１クロック信号と、第２クロック信号と、第３クロック信号と、第４クロック信号の４組のクロック信号を備え、前記クロック信号が第３クロック信号の時、前記第Ｍ＋２組クロック信号は第１クロック信号であり、前記クロック信号が第４クロック信号の時、前記第Ｍ＋２組クロック信号は第２クロック信号であることを特徴とする、請求項１０に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
JP2017519235A 2014-11-07 2015-02-06 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 Active JP6334060B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410624066.8 2014-11-07
CN201410624066.8A CN104409055B (zh) 2014-11-07 2014-11-07 用于氧化物半导体薄膜晶体管的扫描驱动电路
PCT/CN2015/072361 WO2016070516A1 (zh) 2014-11-07 2015-02-06 用于氧化物半导体薄膜晶体管的扫描驱动电路

Publications (2)

Publication Number Publication Date
JP2017537339A JP2017537339A (ja) 2017-12-14
JP6334060B2 true JP6334060B2 (ja) 2018-05-30

Family

ID=52646679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519235A Active JP6334060B2 (ja) 2014-11-07 2015-02-06 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路

Country Status (6)

Country Link
US (2) US9548036B2 (ja)
JP (1) JP6334060B2 (ja)
KR (1) KR101943236B1 (ja)
CN (1) CN104409055B (ja)
GB (1) GB2544933B (ja)
WO (1) WO2016070516A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN104851403B (zh) * 2015-06-01 2017-04-05 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN106251816B (zh) * 2016-08-31 2018-10-12 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示装置
CN106448606A (zh) * 2016-11-23 2017-02-22 深圳市华星光电技术有限公司 一种goa驱动电路
CN107633831B (zh) * 2017-10-18 2020-02-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN107863077B (zh) * 2017-11-16 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种改善goa电路开机大电流的方法
CN108492789A (zh) * 2018-03-13 2018-09-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板行驱动单元、电路以及液晶显示面板
US20200035179A1 (en) * 2018-07-26 2020-01-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel including goa circuit and driving method thereof
CN110136652B (zh) 2019-05-24 2020-10-16 深圳市华星光电半导体显示技术有限公司 一种goa电路及阵列基板
CN110570799B (zh) * 2019-08-13 2022-10-04 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111292672B (zh) 2020-03-31 2023-11-28 Tcl华星光电技术有限公司 Goa电路及显示面板
CN113674656B (zh) * 2021-08-13 2022-07-12 Tcl华星光电技术有限公司 Goa电路及其电学老化测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831010B2 (en) * 2007-11-12 2010-11-09 Mitsubishi Electric Corporation Shift register circuit
KR20100075141A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
KR101641312B1 (ko) * 2009-12-18 2016-07-21 삼성디스플레이 주식회사 표시 패널
JP5419762B2 (ja) * 2010-03-18 2014-02-19 三菱電機株式会社 シフトレジスタ回路
CN102708778B (zh) * 2011-11-28 2014-04-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
KR101963595B1 (ko) * 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
TWI505245B (zh) * 2012-10-12 2015-10-21 Au Optronics Corp 移位暫存器
KR102034140B1 (ko) 2013-01-23 2019-10-21 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN103400558B (zh) * 2013-07-31 2015-09-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103761952B (zh) 2013-12-31 2016-01-27 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法
CN104392701B (zh) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路

Also Published As

Publication number Publication date
GB201703826D0 (en) 2017-04-26
KR101943236B1 (ko) 2019-01-28
US9767754B2 (en) 2017-09-19
JP2017537339A (ja) 2017-12-14
US9548036B2 (en) 2017-01-17
KR20170042353A (ko) 2017-04-18
CN104409055B (zh) 2017-01-11
GB2544933B (en) 2021-03-03
US20170061915A1 (en) 2017-03-02
WO2016070516A1 (zh) 2016-05-12
GB2544933A (en) 2017-05-31
US20160343330A1 (en) 2016-11-24
CN104409055A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
JP6334060B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
JP6419325B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
JP6419324B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
JP6472065B2 (ja) 酸化物半導体薄膜トランジスタに基づくｇｏａ回路
KR101944641B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
KR101933332B1 (ko) 산화물 반도체 박막 트랜지스터에 의한 goa회로
JP6440224B2 (ja) 酸化物半導体薄膜トランジスタに用いる行駆動回路
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
KR101943234B1 (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
GB2548018A (en) Low-temperature polycrystalline silicon semiconductor thin-film transistor-based GOA circuit
GB2548046A (en) Scanning driving circuit for oxide semiconductor thin film transistor
KR101943233B1 (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180425

R150 Certificate of patent or registration of utility model

Ref document number: 6334060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250