TWI442703B - 移位暫存器及其顯示器 - Google Patents
移位暫存器及其顯示器 Download PDFInfo
- Publication number
- TWI442703B TWI442703B TW99129763A TW99129763A TWI442703B TW I442703 B TWI442703 B TW I442703B TW 99129763 A TW99129763 A TW 99129763A TW 99129763 A TW99129763 A TW 99129763A TW I442703 B TWI442703 B TW I442703B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage level
- signal
- clock signal
- transistor
- output transistor
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
Description
本發明是有關於一種移位暫存器及其顯示器,且特別是有關於一種減少功率消耗之移位暫存器及其顯示器。
請同時參照第1圖及第2圖,第1圖繪示係為傳統移位暫存器之電路圖,第2圖繪示係為第1圖之訊號時序圖。傳統移位暫存器120包括電晶體T1至T15,並於接收啟動訊號後根據時脈訊號CK1輸出輸出訊號O(N)。所以電晶體T1又可稱為輸出電晶體T1。
請參照第3圖,第3圖繪示係為輸出電晶體T1之漏電流示意圖。當輸出電晶體T1不輸出輸出訊號O(N)時,輸出電晶體T1之源極經電晶體T2偏壓至電壓位準VSS,而輸出電晶體T1之閘極經電晶體T9偏壓至電壓位準VSS。如此一來,輸出電晶體T1之閘-源極電壓Vgs等於0。然而,當輸出電晶體T1之閘-源極電壓Vgs等於0時,輸出電晶體T1仍會產生如第3圖繪示之漏電流,而導致不必要的功率消耗。
本發明係有關於一種移位暫存器及其顯示器,能減少漏電流並進一步降低功率消耗。
根據本發明之一方面,提出一種移位暫存器。移位暫存器包括輸出電晶體及逆偏電路。輸出電晶體用以根據時脈訊號輸出對應於掃描訊號之輸出訊號。逆偏電路用以控制輸出電晶體之閘-源極電壓小於0伏特。
根據本發明之另一方面,提出一種顯示器。顯示器包括面板、資料驅動器及掃描驅動器。面板包括像素、資料線及掃描線。資料線用以傳遞資料訊號至像素,而掃描線用以傳掃描訊號至像素。資料驅動器用以提供資料訊號,而掃描驅動器用以提供掃描訊號。掃描驅動器包括移位暫存器。移位暫存器包括輸出電晶體及逆偏電路。輸出電晶體用以根據時脈訊號輸出對應於掃描訊號其中之一的輸出訊號,而逆偏電路用以控制輸出電晶體之閘-源極電壓小於0伏特。
為讓本發明之上述內容能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下:
請同時參照第4圖及第5圖,第4圖繪示係為一種顯示器之示意圖,第5圖繪示係為一種面板之示意圖。顯示器2包括面板21、掃描驅動器22及資料驅動器23。面板21包括像素210、掃描線212及資料線214。資料驅動器23用以提供資料訊號D1至Dm,而掃描驅動器22用以提供掃描訊號S1至Sn。資料線214用以傳遞資料訊號D1至Dm至像素210,而掃描線212用以傳遞掃描訊號S1至Sn至像素210。前述掃描驅動器22例如為非晶矽閘極驅動器(Amorphous Silicon Gate,ASG),且形成於面板21。
掃描驅動器22包括數級移位暫存器用以提供分別對應於掃描訊號S1至Sn之輸出訊號。各級移位暫存器包括輸出電晶體及逆偏電路。輸出電晶體根據時脈訊號輸出對應於掃描訊號之輸出訊號。逆偏電路用以控制輸出電晶體之閘-源極電壓(Vgs)小於0伏特。如此一來,可減少輸出電晶體之漏電流,而進一步減少功率消耗。
請同時參照第6圖及第7圖,第6圖繪示係為第一實施例之移位暫存器,第7圖繪示係為第6圖之訊號時序圖。移位暫存器30包括電容CB、輸出電晶體T1、進位電晶體T13及逆偏電路31。電容CB一端耦接至輸出電晶體1之閘極端,而電容CB之另一端耦接至輸出電晶體T1之源極端。逆偏電路31用以使輸出電晶體T1之源極端偏壓於電壓位準VSS1,且使輸出電晶體T1之閘極端偏壓於電壓位準VSS2。其中,電壓位準VSS2小於電壓位準VSS1。逆偏電路進一步包括電晶體T2至T12。進位電晶體T13係受控於逆偏電路31並根據時脈訊號CK1輸出啟動訊號C(N)。逆偏電路31根據啟動訊號C(N-1)、時脈訊號CK1及時脈訊號CK2控制輸出電晶體T1。
於第一實施例中,啟動訊號C(N-1)、時脈訊號CK1及時脈訊號CK2之高位準為電壓位準Vgh,而啟動訊號C(N-1)、時脈訊號CK1及時脈訊號CK2之低位準為電壓位準VSS2。電晶體T2、電晶體T3及電晶體T5之源極端的電壓位準為電壓位準VSS1,而電晶體T6、電晶體T9、電晶體T10及電晶體T12之源極端的電壓位準為電壓位準VSS2。
於時段P1時,啟動訊號C(N-1)及時脈訊號CK2之電壓位準為電壓位準Vgh,而時脈訊號CK1之電壓位準為電壓位準VSS2。節點P的電壓位準由電壓位準Vg1升高至Vgh-Vth1,並且輸出訊號O(N)之電壓位準等於電壓位準VSS1。下述將進一步說明電晶體T1至T13於時段P1的動作:於時段P1,因為節點P之電壓位準為Vgh-Vth1,所以輸出電晶體T1、電晶體T12及電晶體T13導通。而因為電晶體T3之閘極端的電壓位準等於電壓位準VSS2,所以電晶體T3、電晶體T8及電晶體T10截止。因為時脈訊號CK2之電壓位準等於電壓位準Vgh,所以電晶體T5及電晶體T10導通。而因為下一級輸出訊號O(N+1)為電壓位準VSS1,所以電晶體T2截止。此外,因為重置訊號RESET為電壓位準VSS2,所以電晶體T6截止。再者,因為時脈訊號CK1之電壓位準等於電壓位準VSS2,所以電晶體T7截止。而因為啟動訊號C(N+1)之電壓位準等於電壓位準VSS2,所以電晶體T9截止。
於時段P2時,啟動訊號C(N-1)及時脈訊號CK2之電壓位準等於電壓位準VSS2,而時脈訊號CK1之電壓位準為電壓位準Vgh。節點P之電壓位準由Vgh-Vth1升高至Vgh-Vth1+△Vp,其中。Cp係為節點P上除電容CB以外的所有電容。啟動訊號C(N)及輸出訊號O(N)之電壓位準等於電壓位準Vgh。下述將進一步說明電晶體T1至T13於時段P2的動作:於時段P2,因為節點P之電壓位準會由電壓位準Vgh-Vth1升高至Vgh-Vth1+△Vp,所以電晶體T1、電晶體T12及電晶體T13會導通。而由於電晶體3之閘極端的電壓位準等於電壓位準VSS2,所以電晶體T3、電晶體T8及電晶體T10會導通。由於啟動訊號C(N+1)之電壓位準等於VSS1,所以電晶體T2會截止。而因為時脈訊號CK1之電壓位準等於電壓位準Vgh,所以電晶體T7會導通。此外,啟動訊號C(N-1)、重置訊號RESET、啟動訊號C(N+1)之電壓位準等於電壓位準VSS2,所以電晶體T4、電晶體T6及電晶體T9會截止。
於時段T3時,時脈訊號CK2之電壓位準等於電壓位準Vgh,而啟動訊號C(N-1)、時脈訊號CK1、啟動訊號C(N)輸出訊號O(N)及節點P之電壓位準等於電壓位準VSS2。下述將進一步說明電晶體T1至T13於時段P3的動作:於時段P3,因為節點P、電晶體T3之閘極端、啟動訊號C(N)、重置訊號RESET、時脈訊號CK1之電壓位準等於電壓位準VSS2,所以電晶體T1、電晶體T3、電晶體T4、電晶體T6、電晶體T7、電晶體T8、電晶體T10、電晶體T12及電晶體T13會截止。而因為輸出訊號O(N+1)、時脈訊號CK2及啟動訊號C(N+1)之電壓位準等於電壓位準Vgh,所以電晶體T2、電晶體T5、電晶體T9及電晶體T11會導通。節點P之電壓位準會經由電晶體T10及T11拉至電壓位準VSS2,而輸出訊號O(N)之電壓位準處於電壓位準VSS1。由於電壓位準VSS2小於電壓位準VSS1,因此輸出電晶體T1將長時間處於逆偏狀態,進而減少不必要的功率消耗。
請同時參照第8圖及第9圖,第8圖繪示係為第二實施例之移位暫存器,第9圖繪示係為第8圖之訊號時序圖。第二實施例與第一實施例不同之處在於:進位電晶體T13係受控於逆偏電路41並根據時脈訊號CKA輸出啟動訊號C(N),而電晶體T11受控於時脈訊號CKB。逆偏電路41根據啟動訊號C(N-1)、時脈訊號CK1、時脈訊號CK2及時脈訊號CKB控制輸出電晶體T1。啟動訊號C(N)、時脈訊號CKA及時脈訊號CKB之低位準等於電壓位準VSS2,時脈訊號CK1及時脈訊號CK2之低位準等於電壓位準VSS1。
請同時參照第9圖及第10圖,第10圖繪示係為第三實施例之移位暫存器。第9圖繪示同時係為第10圖之訊號時序圖。第三實施例與第二實施例不同之處在於:進位電晶體T13係受控於逆偏電路51並根據時脈訊號CKA輸出啟動訊號C(N)。逆偏電路51根據啟動訊號C(N-1)、時脈訊號CK2、時脈訊號CKA及時脈訊號CKB控制輸出電晶體T1。啟動訊號C(N)、時脈訊號CKA及時脈訊號CKB之低位準等於電壓位準VSS2,時脈訊號CK1及時脈訊號CK2之低位準等於電壓位準VSS1(如第7圖繪示)。
請同時參照第11圖及第12圖,第11圖繪示係為第四實施例之移位暫存器,第12圖繪示係為第11圖之訊號時序圖。第四實施例與第一實施例不同之處在於:輸出電晶體T1及進位電晶體T1a係受控於逆偏電路61,且逆偏電路61用以使輸出電晶體T1之源極端浮接。當輸出電晶體T1之源極端浮接後,輸出電晶體T1之源極端的電位等於電壓位準VSS1,且逆偏電路61使輸出電晶體T1之閘極端偏壓於電壓位準VSS2。其中電壓位準VSS2小於電壓位準VSS1。這是因為輸出電晶體T1本身的漏電流導致輸出訊號O(N)之電壓位準微幅上升至VSS1,而進一步抑制輸出電晶體T1之漏電流。
請同時參照第13圖及第14圖,第13圖繪示係為第五實施例之移位暫存器,第14圖繪示係為第13圖之訊號時序圖。第五實施例與第四實施例不同之處在於:輸出電晶體T1及進位電晶體T1a係受控於逆偏電路71,且逆偏電路71用以使輸出電晶體T1之源極端拉至電壓位準VSS1,而非浮接。
不同於前述第四實施例,逆偏電路71係經由電晶體T5及T2將輸出電晶體T1之源極端的電壓位準拉至電壓位準VSS1,以確保輸出電晶體T1之閘-源極電壓(Vgs)小於0伏特。
本發明上述實施例所揭露之移位暫存器,能減少輸出電晶體的漏電流,進一步減少功率消耗。
綜上所述,雖然本發明已以一較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
2...顯示器
21...面板
22...掃描驅動器
23...資料驅動器
210...像素
212...掃描線
214...資料線
31、41、51、61、71...逆偏電路
120...傳統移位暫存器
T1~T15、T1a、T2a、T4a、T5a、T9a、T10a、T11a...電晶體
CB、CBa、C2、C3、C4...電容
第1圖繪示係為傳統移位暫存器之電路圖。
第2圖繪示係為第1圖之訊號時序圖。
第3圖繪示係為輸出電晶體T1之漏電流示意圖。
第4圖繪示係為一種顯示器之示意圖。
第5圖繪示係為一種面板之示意圖。
第6圖繪示係為第一實施例之移位暫存器。
第7圖繪示係為第6圖之訊號時序圖。
第8圖繪示係為第二實施例之移位暫存器。
第9圖繪示係為第8圖之訊號時序圖。
第10圖繪示係為第三實施例之移位暫存器。
第11圖繪示係為第四實施例之移位暫存器。
第12圖繪示係為第11圖之訊號時序圖。
第13圖繪示係為第五實施例之移位暫存器。
第14圖繪示係為第13圖之訊號時序圖。
31...逆偏電路
T1~T13...電晶體
Claims (7)
- 一種移位暫存器,包括:一輸出電晶體,用以根據一第一時脈訊號輸出一對應於一掃描訊號之輸出訊號;以及一逆偏電路,用以控制該輸出電晶體之一閘-源極電壓小於0伏特,該逆偏電路用以使該輸出電晶體之源極端偏壓於一第一電壓位準,且使該輸出電晶體之閘極端偏壓於一第二電壓位準,該第二電壓位準小於該第一電壓位準。
- 一種顯示器,包括:一面板,包括:複數個像素;複數條資料線,用以傳遞複數個資料訊號至該些像素;複數條掃描線,用以傳遞複數個掃描訊號至該些像素;一資料驅動器,用以提供該些資料訊號;以及一掃描驅動器,用以提供該些掃描訊號,該掃描驅動器包括:一種移位暫存器,包括:一輸出電晶體,用以根據一第一時脈訊號輸出一對應於該些掃描訊號其中之一的輸出訊號;以及一逆偏電路,用以控制該輸出電晶體之一閘-源極電壓小於0伏特,該逆偏電路用以使該輸出電晶體之源 極端偏壓於一第一電壓位準,且使該輸出電晶體之閘極端偏壓於一第二電壓位準,該第二電壓位準小於該第一電壓位準。
- 如申請專利範圍第2項所述之顯示器,其中該移位暫存器更包括一進位電晶體,係受控於該逆偏電路並根據該第一時脈訊號輸出下一級啟動訊號,其中該逆偏電路根據一啟動訊號、該第一時脈訊號及一第二時脈訊號控制該輸出電晶體,該啟動訊號、該第一時脈訊號及該第二時脈訊號之低位準等於該第二電壓位準。
- 如申請專利範圍第2項所述之顯示器,其中該移位暫存器更包括一進位電晶體,係受控於該逆偏電路並根據一第三時脈訊號輸出下一級啟動訊號,其中該逆偏電路根據一啟動訊號、該第一時脈訊號、一第二時脈訊號及一第四時脈訊號控制該輸出電晶體,該啟動訊號、該第三時脈訊號及該第四時脈訊號之低位準等於該第二電壓位準,該第一時脈訊號及該第二時脈訊號之低位準等於該第一電壓位準。
- 如申請專利範圍第2項所述之顯示器,其中該移位暫存器更包括一進位電晶體,係受控於該逆偏電路並根據一第三時脈訊號輸出下一級啟動訊號,其中該逆偏電路根據一啟動訊號、一第二時脈訊號、該第三時脈訊號及一第四時脈訊號控制該輸出電晶體,該啟動訊號、該第三時脈訊號及該第四時脈訊號之低位準等於該第二電壓位準,該第一時脈訊號及該第二時脈訊號之低位準等於該第一電壓位準。
- 如申請專利範圍第2項所述之顯示器,其中該逆偏電路用以使該輸出電晶體之源極端浮接。
- 如申請專利範圍第6項所述之顯示器,其中當該輸出電晶體之源極端浮接後,該輸出電晶體之源極端的電位等於一第一電壓位準,該逆偏電路使該輸出電晶體之閘極端偏壓於一第二電壓位準,該第二電壓位準小於該第一電壓位準。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99129763A TWI442703B (zh) | 2010-09-02 | 2010-09-02 | 移位暫存器及其顯示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99129763A TWI442703B (zh) | 2010-09-02 | 2010-09-02 | 移位暫存器及其顯示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201212539A TW201212539A (en) | 2012-03-16 |
TWI442703B true TWI442703B (zh) | 2014-06-21 |
Family
ID=46764604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99129763A TWI442703B (zh) | 2010-09-02 | 2010-09-02 | 移位暫存器及其顯示器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI442703B (zh) |
-
2010
- 2010-09-02 TW TW99129763A patent/TWI442703B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201212539A (en) | 2012-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017206542A1 (zh) | 移位寄存器及其操作方法、栅极驱动电路和显示装置 | |
WO2018040711A1 (zh) | 移位寄存器及其中的驱动方法、栅极驱动电路和显示装置 | |
KR102085152B1 (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
JP6153720B2 (ja) | ゲート駆動回路及びそれを備える表示装置 | |
WO2014166251A1 (zh) | 移位寄存器单元及栅极驱动电路 | |
WO2017121176A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
US9406400B2 (en) | Gate driving circuit | |
TWI480882B (zh) | 移位暫存器及其驅動方法 | |
TWI425771B (zh) | 移位暫存器電路 | |
WO2018209937A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
EP3029662A1 (en) | Shift register unit and drive method thereof, gate drive circuit and display device | |
WO2010050262A1 (ja) | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 | |
US20170154602A1 (en) | Shift register unit, its driving method, gate driver circuit and display device | |
WO2019210830A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
JP6472525B2 (ja) | 液晶ディスプレイとそのゲート駆動装置 | |
CN112652271B (zh) | 移位寄存器、显示面板及显示装置 | |
WO2015100967A1 (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
WO2017128854A1 (zh) | 移位寄存器及其驱动方法、驱动电路和显示装置 | |
WO2019205663A1 (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
TWI409787B (zh) | 具有克服關機殘影的移位暫存器及消除關機殘影方法 | |
WO2021012313A1 (zh) | 栅极驱动电路 | |
TWI423217B (zh) | 顯示驅動電路與應用其之顯示面板 | |
WO2017156850A1 (zh) | 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置 | |
WO2019140943A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
TWI559276B (zh) | 移位暫存電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |