CN109147639B - 一种栅极扫描电路及扫描方法、栅极驱动电路和显示面板 - Google Patents

Abstract

本发明提供了一种栅极扫描电路及扫描方法、栅极驱动电路和显示面板，该栅极扫描电路与第一栅极信号线L1和第二栅极信号线L2连接，包括高电平信号线VGH、低电平信号线VGL、第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4；所述第四晶体管T4的第二端作为第一输出端口G1，栅极作为第二输出端口G2，第一端作为第三输出端口G3。本发明通过两根栅极信号线，即第一栅极信号线L1和第二栅极信号线L2，实现三个端口的输出，使得第一输出端口G1，第二输出端口G2和第三输出端口G3依次在第一时刻K1，第二时刻K2，第三时刻K3输出高电平，有效实现与显示区内的三条栅极线的电性连接和依次扫描，有效减少了栅极信号线和驱动IC端口的数量，降低驱动成本。

Description

一种栅极扫描电路及扫描方法、栅极驱动电路和显示面板

技术领域

本发明涉及了显示技术领域，特别是涉及了一种栅极扫描电路及扫描方法、栅极驱动电路和显示面板。

背景技术

随着显示技术的发展，显示面板在生活中的应用越来越广泛。显示面板的显示区内会设置有多条栅极线，而为了实现对栅极线的扫描，一般都需要设置栅极驱动电路，由驱动IC通过栅极信号线与每一条栅极线连接并输出信号。现有的显示面板一般都是采用逐条扫描的方式进行栅极线的扫描，即需要依次向每一条栅极线输出信号，使得现有的栅极驱动电路中栅极信号线需要与栅极线一一对应，驱动IC的输出端口数量也需要与栅极线数量一致，生产成本高。

发明内容

本发明所要解决的技术问题是提供一种栅极扫描电路，它可以有效减少栅极信号线的数量，从而减少栅极驱动IC的输出端口数量，降低生产成本。

为了解决以上技术问题，本发明提供了一种栅极扫描电路，与第一栅极信号线L1和第二栅极信号线L2连接，包括高电平信号线VGH、低电平信号线VGL、第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4；所述第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均具有栅极、第一端和第二端；

所述第一晶体管T1的栅极和第一端连接至高电平信号线VGH，第二端连接至第二晶体管T2的第一端和第三晶体管T3的栅极；

所述第二晶体管T2的栅极连接至第四晶体管T4的第二端，第二端连接至低电平信号线VGL；

所述第三晶体管T3的第一端连接至低电平信号线VGL，第二端连接至第四晶体管T4的第二端；

所述第四晶体管T4的栅极连接至第一栅极信号线L1，第一端连接至第二栅极信号线L2；

所述第四晶体管T4的第二端作为第一输出端口G1，栅极作为第二输出端口G2，第一端作为第三输出端口G3。

作为本发明的一种优选方案，所述第一端和第二端分别为源极和漏极。

作为本发明的一种优选方案，所述第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均为N型TFT或均为P型TFT。

进一步地，提供一种栅极驱动电路，包括驱动IC、电性连接于驱动IC上的多组信号线组，和多个如以上任一项所述的栅极扫描电路；每个所述信号线组均包括第一栅极信号线L1和第二栅极信号线L2；所述栅极扫描电路与所述信号线组电性连接且一一对应。

进一步地，提供一种显示面板，包括以上所述的栅极驱动电路。

进一步地，提供一种栅极扫描方法，通过以上任一项所述的栅极扫描电路实现，包括：

在第一时刻K1，控制所述第一信号线L1和第二信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，使所述第一输出端口G1输出高电平；

在第二时刻K2，控制所述第一栅极信号线L1为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，第二栅极信号线L2为低电平，使所述第二输出端口G2输出高电平；

在第三时刻K3，控制所述第一栅极信号线L1为低电平，第二栅极信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，使所述第三输出端口G3输出高电平。

作为本发明的一种优选方案，还包括：在第四时刻K4，控制所述第一栅极信号线L1为低电平，第二栅极信号线L2为低电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，使第一输出端口G1输出低电平，第二输出端口G2输出低电平；第三输出端口G3输出低电平。

本发明具有如下技术效果：本发明提供的一种栅极扫描电路及扫描方法、栅极驱动电路和显示面板，能够通过两根栅极信号线，即第一栅极信号线L1和第二栅极信号线L2，实现三个端口的输出，使得第一输出端口G1，第二输出端口G2和第三输出端口G3依次在第一时刻K1，第二时刻K2，第三时刻K3输出高电平，能够有效实现与显示区内的三条栅极线的电性连接和依次扫描，从而有效减少了栅极信号线的数量，由于每一根栅极信号线均直接对应一个驱动IC端口，从而这样可以有效减少驱动IC的端口数量，降低驱动成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1为本发明提供的一种栅极扫描电路的电路示意图；

图2为本发明提供的一种栅极扫描电路的波形图；

图3为本发明提供的一种栅极驱动电路的结构示意图。

具体实施方式

为使本发明的目的，技术方案和优点更加清楚，下面结合附图对本发明实施方式作进一步详细说明。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

如图1所示，其显示了本发明提供的一种栅极扫描电路100，与第一栅极信号线L1和第二栅极信号线L2连接，包括高电平信号线VGH、低电平信号线VGL、第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4；所述第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均具有栅极、第一端和第二端；所述第一晶体管T1的栅极和第一端连接至高电平信号线VGH，第二端连接至第二晶体管T2的第一端和第三晶体管T3的栅极；所述第二晶体管T2的栅极连接至第四晶体管T4的第二端，第二端连接至低电平信号线VGL；所述第三晶体管T3的第一端连接至低电平信号线VGL，第二端连接至第四晶体管T4的第二端；所述第四晶体管T4的栅极连接至第一栅极信号线L1，第一端连接至第二栅极信号线L2；所述第四晶体管T4的第二端作为第一输出端口G1，栅极作为第二输出端口G2，第一端作为第三输出端口G3。

具体地，在本实施例中，所述第一端和第二端分别为源极和漏极。具体地，可以是第一端为源极，第二端为漏极；也可以是第一端为漏极，第二端为源极。具体地，所述第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均为N型TFT或均为P型TFT。采用同一种TFT作为所述第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4，可以有效降低生产工艺难度和成本。本实施例提供的栅极扫描电路100能够有效减少栅极信号线的数量，从而减少驱动IC的端口数量，提高产品竞争力和降低驱动成本。具体地，根据图2所示第一栅极信号线L1和第二栅极信号线L2的波形图，本实施例提供的栅极扫描电路100的工作原理为：

第一时刻K1：第一栅极信号线L1为高电平，第二栅极信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平；此时，第一晶体管T1打开，第二晶体管T2打开，第三晶体管T3关闭，第四晶体管T4打开；此时第一输出端口G1输出高电平，第二输出端口G2输出高电平，第三输出端口G3输出高电平。

第二时刻K2：第一栅极信号线L1为高电平，第二栅极信号线L2为低电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平；此时，第一晶体管T1打开，第二晶体管T2关闭，第三晶体管T3打开，第四晶体管T4关闭；此时第一输出端口G1输出低电平；第二输出端口G2输出高电平，第三输出端口G3输出低电平。

第三时刻K3：第一栅极信号线L1为低电平，第二栅极信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平；此时，第一晶体管T1打开，第二晶体管T2关闭，第三晶体管T3打开，第四晶体管T4打开；此时第一输出端口G1输出低电平，第二输出端口G2输出低电平；第三输出端口G3输出高电平。

具体地，在本实施例中，设置了第一晶体管T1作为自开启管，能够有效防止VGH与VGL直接相接而短路。设置了第二晶体管T2能够有效保证在第一输出端口G1输出高电平时，第二晶体管T2打开使得，第三晶体管T3栅极连接至低电平信号线VGL，保持关闭，从而保证第一输出端口G1的正常输出；设置了第三晶体管T3，使得第三晶体管T3时能够有效使得能够有效保证第一输出端口G1保持输出低电平；设置了第四晶体管T4，能够在第一栅极信号线L1和第二栅极信号线L2均为高电平时，保证第一输出端口G1的输出。具体地，在本实施例中，所述第一栅极信号线L1和第二栅极信号线L2的波形图可以通过现有的驱动IC调试得到，此为现有技术的内容，在此不做详述。

具体地，在本实施例中，在等待下一帧信号到来之前，即第四时刻K4，第一栅极信号线L1为低电平，第二栅极信号线L2为低电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平；此时，第一晶体管T1打开，第二晶体管T2关闭，第三晶体管T3打开，第四晶体管T4关闭；此时第一输出端口G1输出低电平，第二输出端口G2输出低电平；第三输出端口G3输出低电平。

利用本实施例的上述栅极扫描电路100，能够通过两根栅极信号线，即第一栅极信号线L1和第二栅极信号线L2，实现三个端口的输出，使得第一输出端口G1，第二输出端口G2和第三输出端口G3依次在第一时刻K1，第二时刻K2，第三时刻K3输出高电平，能够有效实现与显示区内的三条栅极线的电性连接和依次扫描，从而可以有效减少了栅极信号线的数量，由于每一根栅极信号线均直接对应一个驱动IC端口，从而这样可以有效减少驱动IC的端口数量，降低驱动成本。以720X1440分辨率的显示模组为例，其中栅极线的数量为1440，现有技术需要驱动IC的端口和栅极信号线的数量与栅极线的数量一致，为1440；使用本实施例提供的栅极扫描电路100，能够有效使得栅极信号线的数量减少三分之一，为960，有效降低了生产成本。

实施例二

本实施例提供了一种栅极扫描方法，通过以上实施例所述的栅极扫描电路100实现，包括：在第一时刻K1，控制所述第一信号线L1和第二信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，使所述第一输出端口G1输出高电平；在第二时刻K2，控制所述第一栅极信号线L1为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，第二栅极信号线L2为低电平，使所述第二输出端口G2输出高电平；在第三时刻K3，控制所述第一栅极信号线L1为低电平，第二栅极信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，使所述第三输出端口G3输出高电平。

具体地，还包括在第四时刻K4，控制所述第一栅极信号线L1为低电平，第二栅极信号线L2为低电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，使第一输出端口G1输出低电平，第二输出端口G2输出低电平；第三输出端口G3输出低电平。

这样，实现了通过两根栅极信号线，即第一栅极信号线L1和第二栅极信号线L2，实现三个端口的输出，使得第一输出端口G1，第二输出端口G2和第三输出端口G3依次在第一时刻K1，第二时刻K2，第三时刻K3输出高电平，能够有效实现与显示区内的三条栅极线的电性连接和依次扫描，从而有效减少了栅极信号线的数量，由于每一根栅极信号线均直接对应一个驱动IC端口，从而这样可以有效减少驱动IC的端口数量，降低驱动成本。

实施例三

如图3所示，本实施例提供了一种栅极驱动电路，包括驱动IC200、电性连接于驱动IC200上的多组信号线组300，和多个如实施例一所述的栅极扫描电路100；每个所述信号线组300均包括第一栅极信号线L1和第二栅极信号线L2；所述栅极扫描电路100与所述信号线组电性连接且一一对应，具体地，每个栅极扫描电路100连接三条栅极线G。

这样，通过设置了多组包括第一栅极信号线L1和第二栅极信号线L2的信号线组300和一一对应设置的栅极扫描电路100，从而使得每一组信号线组300均可以能够有效实现与显示区内的三条栅极线的电性连接和依次扫描，使得这样的驱动电路中的栅极信号线数量少，驱动IC的端口数量少，能够有效降低驱动成本。

进一步地，提供一种显示面板，包括以上所述的栅极驱动电路。

以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制，但凡采用等同替换或等效变换的形式所获得的技术方案，均应落在本发明的保护范围之内。

Claims (7)

1.一种栅极扫描电路，与第一栅极信号线L1和第二栅极信号线L2连接，其特征在于，包括高电平信号线VGH、低电平信号线VGL、第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4；所述第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均具有栅极、第一端和第二端；

所述第一晶体管T1的栅极和第一端连接至高电平信号线VGH，第二端连接至第二晶体管T2的第一端和第三晶体管T3的栅极；

所述第二晶体管T2的栅极连接至第四晶体管T4的第二端，第二端连接至低电平信号线VGL；

所述第三晶体管T3的第一端连接至低电平信号线VGL，第二端连接至第四晶体管T4的第二端；

所述第四晶体管T4的栅极连接至第一栅极信号线L1，第一端连接至第二栅极信号线L2；

所述第四晶体管T4的第二端作为第一输出端口G1，栅极作为第二输出端口G2，第一端作为第三输出端口G3。

2.根据权利要求1所述的栅极扫描电路，其特征在于，所述第一端和第二端分别为源极和漏极。

3.根据权利要求1所述的栅极扫描电路，其特征在于，所述第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均为N型TFT或均为P型TFT。

4.一种栅极驱动电路，其特征在于，包括驱动IC、电性连接于驱动IC上的多组信号线组，和多个如权利要求1-3任一项所述的栅极扫描电路；每个所述信号线组均包括第一栅极信号线L1和第二栅极信号线L2；所述栅极扫描电路与所述信号线组电性连接且一一对应。

5.一种显示面板，其特征在于，包括权利要求4所述的栅极驱动电路。

6.一种栅极扫描方法，其特征在于，通过权利要求1-3任一项所述的栅极扫描电路实现，包括：

在第一时刻K1，控制所述第一栅极信号线L1和第二栅极信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平；使所述第一输出端口G1输出高电平；

在第二时刻K2，控制所述第一栅极信号线L1为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平，第二栅极信号线L2为低电平；使所述第二输出端口G2输出高电平；

在第三时刻K3，控制所述第一栅极信号线L1为低电平，第二栅极信号线L2为高电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平；使所述第三输出端口G3输出高电平。

7.根据权利要求6所述的栅极扫描方法，其特征在于，还包括：在第四时刻K4，控制所述第一栅极信号线L1为低电平，第二栅极信号线L2为低电平，高电平信号线VGH为高电平，低电平信号线VGL为低电平；使所述第一输出端口G1输出低电平，所述第二输出端口G2输出低电平，所述第三输出端口G3输出低电平。

Images