CN108257575A - 一种栅极驱动电路及显示装置 - Google Patents

Abstract

本发明涉及一种栅极驱动电路及显示装置，解决的是栅极驱动电路的驱动能力差和信号输出的稳定性差的技术问题，栅极驱动电路单元包括新型上拉单元、下拉单元、起始复位单元以及辅助单元；所述新型上拉单元包括2个薄膜晶体管和一个电容，一个薄膜晶体管的输出用作扫描线驱动信号，另一个薄膜晶体管的输出用作下一级单元的起始信号和上一级单元的复位信号的技术方案，较好的解决了该问题，可用于TFT‑LCD显示系统中。

Description

一种栅极驱动电路及显示装置

技术领域

本发明涉及显示装置领域，具体涉及一种栅极驱动电路及显示装置。

背景技术

近年来，随着显示技术的发展，薄膜晶体管液晶显示器（Thin Film TransistorLiquid Crystal Display，简称TFT-LCD,）凭借其体积小、外观精致和低功耗等诸多优势，已经成为了市场上的主流显示产品。薄膜晶体管液晶显示装置主要包括驱动器和像素显示区两个部分。驱动器分为栅极驱动器和源极驱动器，栅极驱动器控制像素驱动TFT器件的开关，从而决定扫描线的开关状态；数据驱动器在对应扫描线开启的情况下将视频数据输入到像素电极，与COM形成电场控制液晶的偏转，进而控制透过率。随着中小尺寸显示器的分辨率变得越来越高，在传统的布线方式下，扫描线和数据线数量急剧增加，一方面会增加驱动IC的成本；另一方面产品的边框也变得更大。故采用与TFT同样的制程工艺，将栅极驱动电路的设计集成到玻璃内部，既节约了产品成本，同时还可以实现了超窄边框，获得了精致的外观。

现有的非晶硅栅极驱动器均存在以下两个技术问题：1边框大小在金属布线上很难进一步缩小2；输出给薄膜晶体管的栅极电稳定性压略显不足。因此，提供一种能够克服上述技术问题，从而在提供足够的充电电压给扫描线的情况下，能够减少栅极电路布线的空间、改善电路功耗，提升电路的稳定性的栅极驱动电路及显示装置就非常有必要。

发明内容

本发明所要解决的技术问题是现有技术中存在的栅极驱动电路的驱动能力差和信号输出的稳定性差的技术问题。提供一种新的栅极驱动电路，该栅极驱动电路具有驱动能力强、稳定性高的特点。

为解决上述技术问题，采用的技术方案如下：

一种栅极驱动电路，所述栅极驱动电路包括栅极驱动电路单元，栅极驱动电路单元包括新型上拉单元、下拉单元、起始复位单元以及辅助单元；所述新型上拉单元包括2个薄膜晶体管和一个电容。

本发明的工作原理：传统的栅极驱动电路上拉单元通常由一个宽长比很大的薄膜晶体管和一个电容组成。由于传统的上拉单元输出的信号有三种功能上一级单元的RSET信号、下一级单元的STV信号以及一行像素负载的驱动信号；故会存在驱动能力不足和信号稳定性较差的问题。本发明将传统的上拉单元由一个薄膜晶体管加一个电容的驱动方式更改为两个薄膜晶体管加一个电容的驱动方式，其中一个的输出信号作为上一级单元的RSET信号和下一级单元的STV信号，另一个的输出信号专门用作一行像素负载的驱动信号，因此能够提升栅极驱动电路的驱动能力和信号输出的稳定性。

上述方案中，为优化，进一步地，所述新型上拉单元包括薄膜晶体管T7，薄膜晶体管T8及电容C2；薄膜晶体管T7的栅极和薄膜晶体管T8的栅极共联后连接到电容C2一端，电容C2的另一端连接栅极驱动电路单元的GOUT2端，薄膜晶体管T7的漏极和薄膜晶体管T8的漏极连接后连接栅极驱动电路单元的CLK端；薄膜晶体管T8的源极连接到栅极驱动电路单元的GOUT1端；薄膜晶体管T7的源极连接到电容C2另一端和下拉单元。

进一步地，所述下拉单元包括薄膜晶体管T5和薄膜晶体管T6；薄膜晶体管T5的漏极与薄膜晶体管T6的漏极共连后连接到栅极驱动电路单元的GOUT2端；薄膜晶体管T5的源极与薄膜晶体管T6的源极共联后连接有栅极驱动电路单元的VGL端；薄膜晶体管T6的栅极连接有栅极驱动电路单元的XCLK端，薄膜晶体管T5的连接有电容C1的一端，电容C1的另一端连接到栅极驱动电路单元的CLK端。

进一步地，所述起始复位单元为薄膜晶体管T1和薄膜晶体管T2；薄膜晶体管T1源极和薄膜晶体管T2源极共联后连接到电容C2的一端；薄膜晶体管T1栅极为栅极驱动电路单元的VST端，薄膜晶体管T2栅极为栅极驱动电路单元的RSET端；薄膜晶体管T2的漏极连接到栅极驱动电路单元的CLK端；薄膜晶体管T1的漏极连接到栅极驱动电路单元的XCLK端。

进一步地，所述辅助单元为薄膜晶体管T3和薄膜晶体管T4；薄膜晶体管T3栅极和薄膜晶体管T4漏极共连后连接有电容C1，电容C1的另一端连接到CLK端；薄膜晶体管T3漏极和薄膜晶体管T4栅极共连后连接到电容C2一端；薄膜晶体管T3源极和薄膜晶体管T4源极共同连接后连接到VGL端。

本发明还提供一种显示装置，所述显示装置包括像素显示区、栅极驱动器、数据驱动器、信号控制器和灰阶电压发生器；所述栅极驱动器包括如前述的栅极驱动电路；所述信号控制器输入端连接外部信号端，第一控制端和数据端连接数据驱动器，第二控制端连接栅极驱动器；所述栅极驱动器的STV端、CLK端、XCLK端及RSET端均连接到外部信号端，栅极驱动器的输出端连接到栅极驱动电路单元；所述数据驱动器的输入端还连接有灰阶电压发生器，灰阶电压发生器的输入端与外部信号端连接。

其中栅极驱动器控制像素驱动TFT器件的开关，从而决定扫描线的开关状态；数据驱动器在对应扫描线开启的情况下将视频数据输入到像素电极，与COM电极形成电场控制液晶的偏转，进而控制透过率。

显示装置两侧分别设置栅极驱动电路单元进行级联，左右两边各分为两组，信号控制线包括两组STV信号、两组RSET信号以及两组CLK、XCLK信号。左侧放置栅极驱动电路的第1、3、5…級，右侧放置栅极驱动电路的第2、4、6…級，在驱动时利用四组不同相位的时钟信号来控制整个栅极驱动电路的输出。

本发明的有益效果：

效果一，通过设置2个薄膜晶体管与1个电容的组合作为新型上拉单元，提高了栅极驱动电路的驱动能力和信号输出的稳定性。

效果二，本发明提供的显示装置优化了当前非晶硅栅极驱动电路存在的两个主要问题，能够直接适用于高分辨率中小尺寸显示产品的生产。

效果三，通过此非晶硅栅极驱动电路可以优化面板设计结构，实现低成本、超窄边框显示产品的设计。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1，栅极驱动电路单元的电路示意图。

图2，实施例1中驱动电路级联示意图。

图3，显示装置系统示意图。

图4，驱动信号示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例1

本实施例提供一种栅极驱动电路，所述栅极驱动电路包括四组行级联的栅极驱动电路单元，栅极驱动电路单元包括新型上拉单元、下拉单元、起始复位单元以及辅助单元；所述新型上拉单元包括2个薄膜晶体管，以及2个薄膜晶体管驱动的电容。

具体地，如图1，所述新型上拉单元包括薄膜晶体管T7，薄膜晶体管T8及电容C2；薄膜晶体管T7的栅极和薄膜晶体管T8的栅极共联后连接到电容C2一端、辅助单元及起始复位单元，电容C2的另一端连接栅极驱动电路单元的GOUT2端，薄膜晶体管T7的漏极和薄膜晶体管T8的漏极连接后连接栅极驱动电路单元的CLK端；薄膜晶体管T8的源极连接到栅极驱动电路单元的GOUT1端；薄膜晶体管T7的源极连接到电容C2另一端和下拉单元。

如图1，所述下拉单元包括薄膜晶体管T5和薄膜晶体管T6；薄膜晶体管T5的漏极与薄膜晶体管T6的漏极共连后连接到栅极驱动电路单元的GOUT2端；薄膜晶体管T5的源极与薄膜晶体管T6的源极共联后连接有栅极驱动电路单元的VGL端；薄膜晶体管T6的栅极连接有栅极驱动电路单元的XCLK端，薄膜晶体管T5的连接有电容C1的一端，电容C1的另一端连接到栅极驱动电路单元的CLK端。

如图1，所述起始复位单元为薄膜晶体管T1和薄膜晶体管T2；薄膜晶体管T1源极和薄膜晶体管T2源极共联后连接到电容C2的一端；薄膜晶体管T1栅极为栅极驱动电路单元的VST端，薄膜晶体管T2栅极为栅极驱动电路单元的RSET端；薄膜晶体管T2的漏极连接到栅极驱动电路单元的CLK端；薄膜晶体管T1的漏极连接到栅极驱动电路单元的XCLK端。

如图1，所述辅助单元为薄膜晶体管T3和薄膜晶体管T4；薄膜晶体管T3栅极和薄膜晶体管T4漏极共连后连接有电容C1，电容C1的另一端连接到CLK端；薄膜晶体管T3漏极和薄膜晶体管T4栅极共连后连接到电容C2一端；薄膜晶体管T3源极和薄膜晶体管T4源极共同连接后连接到VGL端。

本实施例中的栅极驱动电路为720(RGB)X1280玻璃的栅极驱动电路，级联方式如图2，图中的栅极驱动电路单元结构如图1。该栅极驱动电路由四组320行级联单元构成。左右两边各分为两组，信号控制线包括两组STV信号、两组RSET信号以及两组CLK、XCLK信号。

本实施例定义如图4的驱动信号对栅极驱动电路进行驱动。320级联结构的前2级的驱动波形采用如图4的驱动波形。其中：

TP1阶段：STV高电平，CLK1低电平，XCLK1高电平；T1导通，A点电位被提升到VGH-Vth，P点电位处于低电平，SG(1)端信号由于T6导通输出低电平。

TP2阶段：CLK1高电平，XCLK1低电平；A点电位由于T7和T8的耦合作用被进一步提升至VGH-Vth+∆V左右，T7、T8导通，SG(1)输出高电平，P点电位由于T4导通被强制拉低到VGL(同时第一级的GOUT1(1)信号作为第二级单元的STV信号，第二级单元此时进行过程“TP1”)。

TP3阶段：CLK1低电平，XCLK1高电平；SG(1)端信号由于T6导通输出低电平 (同时，第二级单元的GOUT1 (5)输出高电平作为第一级单元的RSET信号，A点电位被拉低至VGL，P点继续保持低点位)。

TP4阶段：CLK1高电平，XCLK1低电平，P点电位由于C1被提高至VGH-Vth，由于此时A点处于低电平，故SG(1)端信号继续维持低电平状态。

TP5阶段：CLK1低电平，XCLK1高电平，P点电位由于C1被拉低至VGL，此时A点继续处于低电平，T6导通使得SG(1)端继续维持低电平状态。

在下一帧的STV信号到来之前，第一级单元一直循环“TP4阶段”和“TP5阶段”过程，同时，第二级、第三极……第320级一次输出SG(1)、SG(5)、SG(1277)。

另外，通过设定左右两边的奇数级和偶数级的STV、CLK、XCLK、RSET的时序，可以实现显示装置的翻转功能。

本实施例提供的一种显示装置，如图4，所述显示装置包括像素显示区、栅极驱动器、数据驱动器、信号控制器和灰阶电压发生器；所述栅极驱动器包括如前述的栅极驱动电路；所述信号控制器输入端连接外部信号端，第一控制端和数据端连接数据驱动器，第二控制端连接栅极驱动器；所述栅极驱动器的STV端、CLK端、XCLK端及RSET端均连接到外部信号端，栅极驱动器的输出端连接到栅极驱动电路单元；所述数据驱动器的输入端还连接有灰阶电压发生器，灰阶电压发生器的输入端与外部信号端连接。

其中栅极驱动器控制像素驱动TFT器件的开关，从而决定扫描线的开关状态；数据驱动器在对应扫描线开启的情况下将视频数据输入到像素电极，与COM电极形成电场控制液晶的偏转，进而控制透过率。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员能够理解本发明，但是本发明不仅限于具体实施方式的范围，对本技术领域的普通技术人员而言，只要各种变化只要在所附的权利要求限定和确定的本发明精神和范围内，一切利用本发明构思的发明创造均在保护之列。

Claims (6)

1.一种栅极驱动电路，其特征在于：所述栅极驱动电路包括栅极驱动电路单元包括新型上拉单元、下拉单元、起始复位单元以及辅助单元；

所述新型上拉单元包括2个薄膜晶体管和一个电容。

2.根据权利要求1所述的栅极驱动电路，其特征在于：所述新型上拉单元包括薄膜晶体管T7，薄膜晶体管T8及电容C2；薄膜晶体管T7的栅极和薄膜晶体管T8的栅极共联后连接到电容C2一端，电容C2的另一端连接栅极驱动电路单元的GOUT2端，薄膜晶体管T7的漏极和薄膜晶体管T8的漏极连接后连接栅极驱动电路单元的CLK端；薄膜晶体管T8的源极连接到栅极驱动电路单元的GOUT1端；薄膜晶体管T7的源极连接到电容C2另一端。

3.根据权利要求2所述的栅极驱动电路，其特征在于：所述下拉单元包括薄膜晶体管T5和薄膜晶体管T6；薄膜晶体管T5的漏极与薄膜晶体管T6的漏极共连后连接到栅极驱动电路单元的GOUT2端；薄膜晶体管T5的源极与薄膜晶体管T6的源极共联后连接有栅极驱动电路单元的VGL端；薄膜晶体管T6的栅极连接有栅极驱动电路单元的XCLK端，薄膜晶体管T5的连接有电容C1的一端，电容C1的另一端连接到栅极驱动电路单元的CLK端。

4.根据权利要求3所述的栅极驱动电路，其特征在于：所述起始复位单元为薄膜晶体管T1和薄膜晶体管T2；薄膜晶体管T1源极和薄膜晶体管T2源极共联后连接到电容C2的一端；薄膜晶体管T1栅极为栅极驱动电路单元的VST端，薄膜晶体管T2栅极为栅极驱动电路单元的RSET端；薄膜晶体管T2的漏极连接到栅极驱动电路单元的CLK端；薄膜晶体管T1的漏极连接到栅极驱动电路单元的XCLK端。

5.根据权利要求4所述的栅极驱动电路，其特征在于：所述辅助单元为薄膜晶体管T3和薄膜晶体管T4；薄膜晶体管T3栅极和薄膜晶体管T4漏极共连后连接有电容C1，电容C1的另一端连接到CLK端；薄膜晶体管T3漏极和薄膜晶体管T4栅极共连后连接到电容C2一端；薄膜晶体管T3源极和薄膜晶体管T4源极共同连接后连接到VGL端。

6.一种显示装置，其特征在于：所述显示装置包括像素显示区、栅极驱动器、数据驱动器、信号控制器和灰阶电压发生器；所述栅极驱动器包括如权利要求1-5任一所述的栅极驱动电路；所述信号控制器输入端连接外部信号端，第一控制端和数据端连接数据驱动器，第二控制端连接栅极驱动器；所述栅极驱动器的STV端、CLK端、XCLK端及RSET端均连接到外部信号端，栅极驱动器的输出端连接到栅极驱动电路单元；所述数据驱动器的输入端还连接有灰阶电压发生器，灰阶电压发生器的输入端与外部信号端连接。