DE112015005415T5

DE112015005415T5 - GOA-Schaltung und Flüssigkristallanzeige

Info

Publication number: DE112015005415T5
Application number: DE112015005415.4T
Authority: DE
Inventors: Juncheng Xiao
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd; Wuhan China Star Optoelectronics Technology Co Ltd
Current assignee: Wuhan China Star Optoelectronics Technology Co Ltd; TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2015-04-07
Filing date: 2015-04-30
Publication date: 2017-09-07
Also published as: WO2016161679A1; GB201708785D0; JP2018516384A; KR102019577B1; KR20170107549A; RU2669520C1; CN104766575A; US20160307531A1; CN104766575B; JP6518785B2; GB2548274A8; GB2548274B; GB2548274A; US9558704B2

Abstract

Die vorliegende Erfindung offenbart eine GOA-Schaltung und eine Flüssigkristallanzeige. Die GOA-Schaltung umfasst mehrere GOA-Einheiten, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung der N-ten Stufe G(N) und die horizontale Abtastleitung der N + 1-ten Stufe G(N + 1) im Anzeigebereich auflädt. Jede GOA-Einheit umfasst eine N-stufige Pull-Up-Steuerschaltung, eine N + 1-stufige Pull-Up-Steuerschaltung, eine N-stufige Pull-Up-Schaltung, eine N + 1-stufige Pull-Up-Schaltung, eine N-stufige Pull-Down-Schaltung, eine N + 1-stufige Pull-Down-Schaltung und eine Pull-Down-Halteschaltung. Nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe G(N) hält die Pull-Down-Halteschaltung das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe Q(N) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N) auf einem niedrigen elektrischen Potenzial. Nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) hält die Pull-Down-Halteschaltung das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe Q(N + 1) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N + 1) auf einem niedrigen elektrischen Potenzial. Mit der vorliegenden Erfindung können die GOA-Einheiten zweier Stufen eine gemeinsame Pull-Down-Halteschaltung benutzen, um so die Leistungsaufnahme zu reduzieren.

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft das Gebiet der Flüssigkristallanzeigentechnologie und insbesondere eine GOA-Schaltung und eine Flüssigkristallanzeige.
Stand der Technik
Gate Driver On Array (Abkürzung: GOA) ist eine Technologie, bei der ein Array-Prozess der Dünnschichttransistor-Flüssigkristallanzeige zur Herstellung einer Gateabtasttreiberschaltung auf einem Arraysubstrat angewandt wird, um dadurch einen Ansteuermodus einer progressiven Abtastung zu erreichen.
Die aktuelle GOA-Schaltung besteht im Wesentlichen aus einer Pull-Up-Schaltung, einer Pull-Up-Steuerschaltung, einer Übertragungsschaltung, einer Pull-Down-Schaltung, einer Pull-Down-Halteschaltung und einer zum Anheben des elektrischen Potenzials dienenden Kapazität (Boost-Schaltung). Die Pull-Up-Schaltung hat hauptsächlich die Aufgabe, die eingegebenen Taktsignale an ein Gate auszugeben, womit diese bei einer Anzeigevorrichtung als Ansteuerungssignale dienen. Die Pull-Up-Steuerschaltung dient zur Steuerung des Einschaltens der Pull-Up-Schaltung und diese Arbeit wird in der Regel durch von der GOA-Schaltung einer vorhergehenden Stufe übertragene Signale gewährleistet. Die Pull-Down-Schaltung dient dazu, nachdem die Ausgabe von einem Gate erfolgt ist, das Gate schnell auf ein niedriges elektrisches Potenzial zu senken, d. h. das Gattersignal auszuschalten. Die Pull-Down-Halteschaltung dient zum Aufrechterhalten des Gate-Ausgangssignals und des Gattersignals der Pull-Up-Schaltung (im Allgemeinen als Q-Knotensignal bezeichnet) im ausgeschalteten Zustand (nämlich bei einem vorgegebenen negativen Potenzial), wobei in der Regel zwei Pull-Down-Halteschaltungen abwechselnd arbeiten. Die Kapazität (Boost-Schaltung) dient zum erneuten Anheben des elektrischen Potenzials des Q-Knotens, um ein normales Ausgeben von G(N) der Pull-Up-Schaltung zu gewährleisten.
Allerdings ist die Leistungsaufnahme bei einer solchen Gestaltung zu hoch und somit nicht umweltfreundlich, da jede Stufe jeweils eine Pull-Down-Halteschaltung aufweist und somit in der Regel zwei abwechselnd funktionierende Teile vorhanden sind.
Aufgabe der Erfindung
Hauptaufgabe der Erfindung ist es, die oben beschriebenen Nachteile zu überwinden und eine GOA-Schaltung und eine Flüssigkristallanzeige herzustellen, mit denen durch die vorliegende Erfindung die Leistungsaufnahme der GOA-Schaltung der Flüssigkristallanzeige reduziert werden kann.
Zur Lösung des obigen technischen Problems wird durch eine in der vorliegenden Erfindung verwendete technische Lösung eine GOA-Schaltung bereitgestellt, wobei die GOA-Schaltung mehrere GOA-Einheiten umfasst, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung der N-ten Stufe G(N) und die horizontale Abtastleitung der N + 1-ten Stufe G(N + 1) im Anzeigebereich auflädt, wobei jede GOA-Einheit eine N-stufige Pull-Up-Steuerschaltung, eine N + 1-stufige Pull-Up-Steuerschaltung, eine N-stufige Pull-Up-Schaltung, eine N + 1-stufige Pull-Up-Schaltung, eine N-stufige Pull-Down-Schaltung, eine N + 1-stufige Pull-Down-Schaltung und eine Pull-Down-Halteschaltung umfasst, wobei die N-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N-ten Stufe Q(N) und mit der horizontalen Abtastleitung der N-ten Stufe G(N) verbunden sind, wobei die N-stufige Pull-Up-Steuerschaltung und die N-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N-ten Stufe Q(N) verbunden sind, wobei die N + 1-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) verbunden sind, wobei die N + 1-stufige Pull-Up-Steuerschaltung und die N + 1-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden sind, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe G(N) das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe Q(N) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe Q(N + 1) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N + 1) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung Folgendes umfasst: einen ersten Transistor T1, wobei das Gate und das Drain des ersten Transistors mit dem ersten Taktsignal LC1 verbunden sind; einen zweiten Transistor T2, wobei das Gate des zweiten Transistors mit der Source des ersten Transistors T1, das Drain des zweiten Transistors mit dem ersten Taktsignal LC1 und die Source des zweiten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden ist; einen dritten Transistor T3, wobei das Gate des dritten Transistors mit dem zweiten Taktsignal LC2, das Drain des dritten Transistors mit dem ersten Taktsignal LC1 und die Source des dritten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden ist; einen vierten Transistor T4, wobei das Gate und das Drain des vierten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden sind; einen fünften Transistor T5, wobei das Gate des fünften Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N), das Drain des fünften Transistors mit der Source des ersten Transistors T1 verbunden ist und die Source des vierten Transistors T4 sowie die Source des fünften Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden sind; einen sechsten Transistor T6, wobei das Gate des sechsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1), das Drain des sechsten Transistors mit der Source des ersten Transistors T1 und die Source des sechsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen siebten Transistor T7, wobei das Gate des siebten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des siebten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und die Source des siebten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen achten Transistor T8, wobei das Gate des achten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des achten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) und die Source des achten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen neunten Transistor T9, wobei das Gate des neunten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des neunten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und die Source des neunten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen zehnten Transistor T10, wobei das Gate des zehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des zehnten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) und die Source des zehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen elften Transistor T11, wobei das Gate und das Drain des elften Transistors mit dem zweiten Taktsignal LC2 verbunden sind; einen zwölften Transistor T12, wobei das Gate des zwölften Transistors mit der Source des elften Transistors T11, das Drain des zwölften Transistors mit dem zweiten Taktsignal LC2 und die Source des zwölften Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden ist; einen dreizehnten Transistor T13, wobei das Gate des dreizehnten Transistors mit dem ersten Taktsignal LC1, das Drain des dreizehnten Transistors mit dem zweiten Taktsignal LC2 und die Source des dreizehnten Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden ist; einen vierzehnten Transistor T14, wobei das Gate und das Drain des vierzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden sind; einen fünfzehnten Transistor T15, wobei das Gate des fünfzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N), das Drain des fünfzehnten Transistors mit der Source des elften Transistors T11 sowie mit der Source des vierzehnten Transistors T14 und die Source des fünfzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen sechzehnten Transistor T16, wobei das Gate des sechzehnten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1), das Drain des sechzehnten Transistors mit der Source des elften Transistors T11 und die Source des sechzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen siebzehnten Transistor T17, wobei das Gate des siebzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des siebzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N) und die Source des siebzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen achtzehnten Transistor T18, wobei das Gate des achtzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des achtzehnten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N) und die Source des achtzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen neunzehnten Transistor T19, wobei das Gate des neunzehnten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des neunzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N) und die Source des neunzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen zwanzigsten Transistor T20, wobei das Gate des zwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des zwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N) und die Source des zwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist, wobei die GOA-Einheit ferner eine Rücksetzschaltung umfasst, die mit dem Gattersignalpunkt der N-ten Stufe Q(N), dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und der ersten Gleichstrom-Niederspannung VSS1 verbunden ist, und dazu dient, dass das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe Q(N) und das des Gattersignalpunkts der N + 1-ten Stufe Q(N + 1) nach dem Empfangen eines Rücksetzsignals auf ein niedriges elektrisches Potenzial abgesenkt werden.
Zur Lösung des obigen technischen Problems wird durch eine weitere in der vorliegenden Erfindung verwendete technische Lösung eine GOA-Schaltung bereitgestellt, wobei die GOA-Schaltung mehrere GOA-Einheiten umfasst, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung der N-ten Stufe G(N) und die horizontale Abtastleitung der N + 1-ten Stufe G(N + 1) im Anzeigebereich auflädt, wobei jede GOA-Einheit eine N-stufige Pull-Up-Steuerschaltung, eine N + 1-stufige Pull-Up-Steuerschaltung, eine N-stufige Pull-Up-Schaltung, eine N + 1-stufige Pull-Up-Schaltung, eine N-stufige Pull-Down-Schaltung, eine N + 1-stufige Pull-Down-Schaltung und eine Pull-Down-Halteschaltung umfasst, wobei die N-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N-ten Stufe Q(N) und mit der horizontalen Abtastleitung der N-ten Stufe G(N) verbunden sind, wobei die N-stufige Pull-Up-Steuerschaltung und die N-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N-ten Stufe Q(N) verbunden sind, wobei die N + 1-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) verbunden sind, wobei die N + 1-stufige Pull-Up-Steuerschaltung und die N + 1-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden sind, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe G(N) das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe Q(N) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe Q(N + 1) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N + 1) auf einem niedrigen elektrischen Potenzial hält.
Hierbei umfasst die Pull-Down-Halteschaltung Folgendes: einen ersten Transistor T1, wobei das Gate und das Drain des ersten Transistors mit dem ersten Taktsignal LC1 verbunden sind; einen zweiten Transistor T2, wobei das Gate des zweiten Transistors mit der Source des ersten Transistors T1, das Drain des zweiten Transistors mit dem ersten Taktsignal LC1 und die Source des zweiten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden ist; einen dritten Transistor T3, wobei das Gate des dritten Transistors mit dem zweiten Taktsignal LC2, das Drain des dritten Transistors mit dem ersten Taktsignal LC1 und die Source des dritten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden ist; einen vierten Transistor T4, wobei das Gate und das Drain des vierten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden sind; einen fünften Transistor T5, wobei das Gate des fünften Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N), das Drain des fünften Transistors mit der Source des ersten Transistors T1 sowie mit der Source des vierten Transistors T4 und die Source des fünften Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen sechsten Transistor T6, wobei das Gate des sechsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1), das Drain des sechsten Transistors mit der Source des ersten Transistors T1 und die Source des sechsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen siebten Transistor T7, wobei das Gate des siebten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des siebten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und die Source des siebten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen achten Transistor T8, wobei das Gate des achten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des achten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) und die Source des achten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen neunten Transistor T9, wobei das Gate des neunten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des neunten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und die Source des neunten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen zehnten Transistor T10, wobei das Gate des zehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des zehnten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) und die Source des zehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen elften Transistor T11, wobei das Gate und das Drain des elften Transistors mit dem zweiten Taktsignal LC2 verbunden sind; einen zwölften Transistor T12, wobei das Gate des zwölften Transistors mit der Source des elften Transistors T11, das Drain des zwölften Transistors mit dem zweiten Taktsignal LC2 und die Source des zwölften Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden ist; einen dreizehnten Transistor T13, wobei das Gate des dreizehnten Transistors mit dem ersten Taktsignal LC1, das Drain des dreizehnten Transistors mit dem zweiten Taktsignal LC2 und die Source des dreizehnten Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden ist; einen vierzehnten Transistor T14, wobei das Gate und das Drain des vierzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden sind; einen fünfzehnten Transistor T15, wobei das Gate des fünfzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N), das Drain des fünfzehnten Transistors mit der Source des elften Transistors T11 sowie mit der Source des vierzehnten Transistors T14 und die Source des fünfzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen sechzehnten Transistor T16, wobei das Gate des sechzehnten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1), das Drain des sechzehnten Transistors mit der Source des elften Transistors T11 und die Source des sechzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen siebzehnten Transistor T17, wobei das Gate des siebzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des siebzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N) und die Source des siebzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen achtzehnten Transistor T18, wobei das Gate des achtzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des achtzehnten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N) und die Source des achtzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen neunzehnten Transistor T19, wobei das Gate des neunzehnten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des neunzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N) und die Source des neunzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen zwanzigsten Transistor T20, wobei das Gate des zwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des zwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N) und die Source des zwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist.
Hierbei umfasst die Pull-Down-Halteschaltung ferner einen zweiundzwanzigsten Transistor T22, wobei das Gate des zweiundzwanzigsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden ist, wobei das Drain und die Source des zweiundzwanzigsten Transistors jeweils mit dem ersten gemeinsamen Knoten K(N) und dem zweiten gemeinsamen Knoten P(N) verbunden sind.
Hierbei umfasst die GOA-Einheit ferner eine Übertragungsschaltung der N-ten Stufe und eine N + 1-stufige Übertragungsschaltung, wobei die Übertragungsschaltung der N-ten Stufe mit dem Gattersignalpunkt der N-ten Stufe Q(N) verbunden ist und zur Bereitstellung der N-stufigen Übertragungssignale ST(N) für die Übertragungsschaltung der N + 1-ten Stufe dient, wobei die Übertragungsschaltung der N + 1-ten Stufe mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden ist und zur Bereitstellung der N + 1-stufigen Übertragungssignale ST(N + 1) für die Übertragungsschaltung der N + 2-ten Stufe der GOA-Einheit dient.
Hierbei umfasst die Pull-Down-Halteschaltung ferner einen dreiundzwanzigsten Transistor T23, wobei das Gate des dreiundzwanzigsten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1), das Drain des dreiundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N) und die Source des dreiundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist, und einen vierundzwanzigsten Transistor T24, wobei das Gate des vierundzwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N), das Drain des vierundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten P(N) und die Source des vierundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist.
Hierbei ist das Gate des dreiundzwanzigsten Transistors T23 mit den N + 1-stufigen Übertragungssignalen ST(N + 1) verbunden, wobei das Gate des vierundzwanzigsten Transistors T24 mit den N-stufigen Übertragungssignalen ST(N) verbunden ist.
Hierbei sind die Source des siebten Transistors T7, die Source des neunten Transistors T9, die Source des siebzehnten Transistors T17 und die Source des neunzehnten Transistors T19 mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden.
Hierbei umfasst die Pull-Down-Halteschaltung ferner einen fünfundzwanzigsten Transistor T25, wobei das Gate des fünfundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des fünfundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen ST(N + 1) und die Source des fünfundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist; einen sechsundzwanzigsten Transistor T26, wobei das Gate des sechsundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des sechsundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen ST(N + 1) und die Source des sechsundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist; einen siebenundzwanzigsten Transistor T27, wobei das Gate des siebenundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des siebenundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen ST(N) und die Source des siebenundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist; einen achtundzwanzigsten Transistor T28, wobei das Gate des achtundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des achtundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen ST(N) und die Source des achtundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist.
Hierbei umfasst die GOA-Einheit ferner eine Rücksetzschaltung, die mit dem Gattersignalpunkt der N-ten Stufe Q(N), dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und der ersten Gleichstrom-Niederspannung VSS1 verbunden ist, und dazu dient, dass das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe Q(N) und das des Gattersignalpunkts der N + 1-ten Stufe Q(N + 1) nach dem Empfangen eines Rücksetzsignals auf ein niedriges elektrisches Potenzial abgesenkt werden.
Zur Lösung des obigen technischen Problems wird durch eine noch weitere in der vorliegenden Erfindung verwendete technische Lösung eine Flüssigkristallanzeige bereitgestellt, wobei die Flüssigkristallanzeige die GOA-Schaltung umfasst, wobei die GOA-Schaltung mehrere GOA-Einheiten umfasst, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung der N-ten Stufe G(N) und die horizontale Abtastleitung der N + 1-ten Stufe G(N + 1) im Anzeigebereich auflädt, wobei jede GOA-Einheit eine N-stufige Pull-Up-Steuerschaltung, eine N + 1-stufige Pull-Up-Steuerschaltung, eine N-stufige Pull-Up-Schaltung, eine N + 1-stufige Pull-Up-Schaltung, eine N-stufige Pull-Down-Schaltung, eine N + 1-stufige Pull-Down-Schaltung und eine Pull-Down-Halteschaltung umfasst, wobei die N-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N-ten Stufe Q(N) und mit der horizontalen Abtastleitung der N-ten Stufe G(N) verbunden sind, wobei die N-stufige Pull-Up-Steuerschaltung und die N-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N-ten Stufe Q(N) verbunden sind, wobei die N + 1-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) verbunden sind, wobei die N + 1-stufige Pull-Up-Steuerschaltung und die N + 1-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden sind, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe G(N) das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe Q(N) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe Q(N + 1) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N + 1) auf einem niedrigen elektrischen Potenzial hält.
Vorteilhafte Effekte der Erfindung: Der Unterschied der Erfindung zum Stand der Technik besteht darin, dass in der Erfindung die zwei benachbarten GOA-Einheiten miteinander gekoppelt sind und somit die GOA-Einheiten zweier Stufen eine gemeinsame Pull-Down-Halteschaltung benutzen können. Nach dem Aufladen der GOA-Einheit der ersten Stufe hält die Pull-Down-Halteschaltung die GOA-Einheit der ersten Stufe auf einem niedrigen elektrischen Potenzial. Nach dem Aufladen der GOA-Einheit der zweiten Stufe hält die Pull-Down-Halteschaltung die GOA-Einheit der zweiten Stufe auf einem niedrigen elektrischen Potenzial. Auf diese Weise kann die Leistungsaufnahme der Pull-Down-Halteschaltung der Flüssigkristallanzeige auf die Hälfte reduziert werden, um den Energieverbrauch weiter zu senken.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Figuren in schematischer Darstellung näher im Detail beschrieben. Es zeigt:
1 ein schematisches strukturelles Diagramm der Verbindungen jeder GOA-Einheit in einem ersten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
2 eine schematische Darstellung der Schaltungsverbindungen der GOA-Einheit im ersten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
3 eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit in einem zweiten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
4 eine schematische Darstellung der Wellenformen aller Signale der detaillierten Schaltung der GOA-Einheit im zweiten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
5 eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit in einem dritten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
6 eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit in einem vierten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
7 eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit in einem fünften Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
8 eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit in einem sechsten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
9 eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit in einem siebten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung;
10 eine schematische Darstellung der Wellenformen aller Signale der detaillierten Schaltung der GOA-Einheit im siebten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung.
Siehe 1, welche ein schematisches strukturelles Diagramm der Verbindungen jeder GOA-Einheit im ersten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Die GOA-Schaltung umfasst mehrere GOA-Einheiten, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung G(N) von zwei benachbarten Stufen im Anzeigebereich auflädt.
Im Folgenden wird die die horizontale Abtastleitung der N + 1-ten Stufe G(N) und die horizontale Abtastleitung der N + 1-ten Stufe G(N + 1) im Anzeigebereich aufladende GOA-Einheit als Beispiel angeführt: Siehe 2, welche eine schematische Darstellung der Schaltungsverbindungen der GOA-Einheit im ersten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Jede GOA Einheit umfasst eine N-stufige Pull-Up-Steuerschaltung 101, eine N + 1-stufige Pull-Up-Steuerschaltung 102, eine N-stufige Pull-Up-Schaltung 201, eine N + 1-stufige Pull-Up-Schaltung 202, eine N-stufige Pull-Down-Schaltung 301, eine N + 1-stufige Pull-Down-Schaltung 302 und eine Pull-Down-Halteschaltung 400.
Hierbei sind die N-stufige Pull-Up-Schaltung 201 und die Pull-Down-Halteschaltung 400 jeweils mit dem Gattersignalpunkt der N-ten Stufe Q(N) und mit der horizontalen Abtastleitung der N-ten Stufe G(N) verbunden, wobei die N-stufige Pull-Up-Steuerschaltung 101 und die N-stufige Pull-Down-Schaltung 301 mit dem Gattersignalpunkt der N-ten Stufe Q(N) verbunden sind.
Hierbei sind die N + 1-stufige Pull-Up-Schaltung 202 und die Pull-Down-Halteschaltung 400 jeweils mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) verbunden, wobei die N + 1-stufige Pull-Up-Steuerschaltung 102 und die N + 1-stufige Pull-Down-Schaltung 302 mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden sind.
Hierbei hält die Pull-Down-Halteschaltung 400 nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe G(N) das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe Q(N) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N) auf einem niedrigen elektrischen Potenzial, wobei die Pull-Down-Halteschaltung 400 nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe Q(N + 1) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe G(N + 1) auf einem niedrigen elektrischen Potenzial hält.
Insbesondere wird das elektrische Potenzial des Gattersignalknotens der N-ten Stufe Q(N) nach dem Empfangen des Signals G(N – 1) der GOA-Einheit einer vorhergehenden Stufe von der N-stufigen Pull-Up-Steuerschaltung 101 auf ein hohes elektrisches Potenzial angehoben und die N-stufige Pull-Up-Schaltung 201 wird durch Steuerung eingeschaltet, um Taktsignale der N-ten Stufe CK(N) zu empfangen und dadurch die horizontale Abtastleitung der N-ten Stufe G(N) aufzuladen. Nach dem Aufladen wird das elektrische Potenzial des Gattersignalknotens der N-ten Stufe Q(N) von der N-stufigen Pull-Down-Schaltung 301 auf ein niedriges elektrisches Potenzial abgesenkt, wobei gleichzeitig die N-stufige Pull-Up-Schaltung 201 ausgeschaltet wird, wobei das elektrische Potenzial des Gattersignalknotens der N-ten Stufe Q(N) und das der horizontalen Abtastleitung der N-ten Stufe G(N) von der Pull-Down-Halteschaltung 400 auf ein niedriges elektrisches Potenzial abgesenkt und auf dem niedrigen elektrischen Potenzial gehalten werden.
Das von der Abtastleitung der N-ten Stufe G(N) ausgegebene Abtastsignal G(N) wird zugleich als das Eingangssignal der N + 1-stufigen Pull-Up-Steuerschaltung der N + 1-stufigen Schaltung verwendet. Das Betriebsprinzip der N + 1-stufigen Schaltung und das der N-stufigen Schaltung sind gleich. Der Unterschied liegt lediglich darin, dass das Steuersignal der Pull-Up-Steuerschaltung und das Steuersignal der Pull-Down-Schaltung unterschiedlich sind. Während des Betriebes der Schaltung zweier Stufen werden die elektrischen Potenziale der Schaltung zweier Stufen durch die Steuerung des ersten Taktsignals LC1 und des zweiten Taktsignals LC2 gleichzeitig von der Pull-Down-Halteschaltung 400 auf ein niedriges elektrisches Potenzial abgesenkt und auf dem niedrigen elektrischen Potenzial gehalten.
Der Unterschied des vorliegenden Ausführungsbeispiels der Erfindung zum Stand der Technik besteht darin, dass in der Erfindung die zwei benachbarten GOA-Einheiten miteinander gekoppelt sind und somit die GOA-Einheiten zweier Stufen eine gemeinsame Pull-Down-Halteschaltung benutzen können. Nach dem Aufladen der GOA-Einheit der ersten Stufe hält die Pull-Down-Halteschaltung die GOA-Einheit der ersten Stufe auf einem niedrigen elektrischen Potenzial. Nach dem Aufladen der GOA-Einheit der zweiten Stufe hält die Pull-Down-Halteschaltung die GOA-Einheit der zweiten Stufe auf einem niedrigen elektrischen Potenzial. Auf diese Weise kann die Leistungsaufnahme der Pull-Down-Halteschaltung der Flüssigkristallanzeige auf die Hälfte reduziert werden, um den Energieverbrauch weiter zu senken.
Siehe 3, welche eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit im zweiten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Die GOA-Schaltung umfasst eine N-stufige Pull-Up-Steuerschaltung 101, eine N + 1-stufige Pull-Up-Steuerschaltung 102, eine N-stufige Pull-Up-Schaltung 201, eine N + 1-stufige Pull-Up-Schaltung 202, eine N-stufige Pull-Down-Schaltung 301, eine N + 1-stufige Pull-Down-Schaltung 302 und eine Pull-Down-Halteschaltung 400, wobei die Pull-Down-Halteschaltung 400 Folgendes umfasst: einen ersten Transistor T1, wobei das Gate und das Drain des ersten Transistors mit dem ersten Taktsignal LC1 verbunden sind; einen zweiten Transistor T2, wobei das Gate des zweiten Transistors mit der Source des ersten Transistors T1, das Drain des zweiten Transistors mit dem ersten Taktsignal LC1 und die Source des zweiten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden ist; einen dritten Transistor T3, wobei das Gate des dritten Transistors mit dem zweiten Taktsignal LC2, das Drain des dritten Transistors mit dem ersten Taktsignal LC1 und die Source des dritten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden ist; einen vierten Transistor T4, wobei das Gate und das Drain des vierten Transistors mit dem ersten gemeinsamen Knoten K(N) verbunden sind; einen fünften Transistor T5, wobei das Gate des fünften Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N), das Drain des fünften Transistors mit der Source des ersten Transistors T1 sowie mit der Source des vierten Transistors T4 und die Source des fünften Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen sechsten Transistor T6, wobei das Gate des sechsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1), das Drain des sechsten Transistors mit der Source des ersten Transistors T1 und die Source des sechsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen siebten Transistor T7, wobei das Gate des siebten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des siebten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und die Source des siebten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen achten Transistor T8, wobei das Gate des achten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des achten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) und die Source des achten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen neunten Transistor T9, wobei das Gate des neunten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des neunten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) und die Source des neunten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen zehnten Transistor T10, wobei das Gate des zehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des zehnten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1) und die Source des zehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen elften Transistor T11, wobei das Gate und das Drain des elften Transistors mit dem zweiten Taktsignal LC2 verbunden sind; einen zwölften Transistor T12, wobei das Gate des zwölften Transistors mit der Source des elften Transistors T11, das Drain des zwölften Transistors mit dem zweiten Taktsignal LC2 und die Source des zwölften Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden ist; einen dreizehnten Transistor T13, wobei das Gate des dreizehnten Transistors mit dem ersten Taktsignal LC1, das Drain des dreizehnten Transistors mit dem zweiten Taktsignal LC2 und die Source des dreizehnten Transistors mit dem zweiten gemeinsamen Knoten P(N) verbunden ist; einen vierzehnten Transistor T14, wobei das Gate und das Drain des vierzehnten Transistors T14 mit dem zweiten gemeinsamen Knoten P(N) verbunden sind; einen fünfzehnten Transistor T15, wobei das Gate des fünfzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N), das Drain des fünfzehnten Transistors mit der Source des elften Transistors T11 sowie mit der Source des vierzehnten Transistors T14 und die Source des fünfzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen sechzehnten Transistor T16, wobei das Gate des sechzehnten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1), das Drain des sechzehnten Transistors mit der Source des elften Transistors T11 und die Source des sechzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen siebzehnten Transistor T17, wobei das Gate des siebzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des siebzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N) und die Source des siebzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen achtzehnten Transistor T18, wobei das Gate des achtzehnten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des achtzehnten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N) und die Source des achtzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen neunzehnten Transistor T19, wobei das Gate des neunzehnten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des neunzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe Q(N) und die Source des neunzehnten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist; einen zwanzigsten Transistor T20, wobei das Gate des zwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des zwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N) und die Source des zwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist.
Siehe 4, welche eine schematische Darstellung der Wellenformen aller Signale der detaillierten Schaltung der GOA-Einheit im zweiten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. In 4 sind die Wellenformen durch die gestrichelten Linien in sieben Wirkungsbereiche unterteilt.
Im ersten Wirkungsbereich befindet sich G(N – 1) auf einem niedrigen Spannungspegel, die N-stufige Pull-Up-Steuerschaltung 101 ist ausgeschaltet, der Knoten Q(N) befindet sich auf einem niedrigen Spannungspegel und die N-stufige Pull-Up-Schaltung 201 ist ausgeschaltet, wobei sich der Knoten P(N) aufgrund der Wirkung von LC1 und LC2 auf einem hohen Spannungspegel befindet, wobei T12 eingeschaltet wird, wobei G(N) auf einem niedrigen Spannungspegel gehalten wird, wobei die N + 1-stufige Pull-Up-Steuerschaltung 102 ausgeschaltet ist, wobei sich der Knoten Q(N + 1) auf einem niedrigen Spannungspegel befindet, wobei die N + 1-stufige Pull-Up-Schaltung 202 ausgeschaltet ist, wobei sich der Knoten P(N) aufgrund der Wirkung von LC1 und LC2 auf einem hohen Spannungspegel befindet, wobei T10 eingeschaltet wird, wobei G(N + 1) mit niedrigem Spannungspegel ausgibt.
Im zweiten Wirkungsbereich befindet sich G(N – 1) auf einem hohen Spannungspegel, die N-stufige Pull-Up-Steuerschaltung 101 ist eingeschaltet, der Knoten Q(N) befindet sich auf einem hohen Spannungspegel und die N-stufige Pull-Up-Schaltung 201 ist eingeschaltet, wobei G(N), da CK(N) immer noch mit niedrigem Spannungspegel ausgibt, weiterhin mit niedrigem Spannungspegel ausgibt. Da sich ferner Q(N) auf einem hohen Spannungspegel befindet, führt es dazu, dass T21, T5 und T15 eingeschaltet werden, d. h. P(N) und K(N) befinden sich gleichzeitig auf einem niedrigen Spannungspegel und G(N + 1) bleibt weiterhin auf einem niedrigen Spannungspegel.
Im dritten Wirkungsbereich befindet sich G(N−1) auf einem niedrigen Spannungspegel und die N-stufige Pull-Up-Steuerschaltung 101 ist ausgeschaltet, wobei beim Knoten Q(N) ein leichtes Absenken erfolgt und die anderen Schlüsselpunkte im Wesentlichen gleich bleiben.
Im vierten Wirkungsbereich wird das elektrische Potenzial des Knotens Q(N) aufgrund des Bootstrap-Effekts der ersten Kapazität Cb1 der N-stufigen Pull-Up-Schaltung 201 auf ein höheres elektrisches Potenzial angehoben, wobei die N-stufige Pull-Up-Schaltung 201 weiterhin eingeschaltet ist. Zu diesem Zeitpunkt wird das N-stufige Taktsignal CK(N) in ein hohes elektrisches Potenzial geändert und G(N) geladen.
Da bei G(N) eine Anhebung erfolgt, wird die N + 1-stufige Pull-Up-Steuerschaltung 102 eingeschaltet, wobei das elektrische Potenzial von Q(N + 1) in ein hohes elektrisches Potenzial geändert wird, wobei die N + 1-stufige Pull-Up-Schaltung 202 eingeschaltet wird, wobei allerdings das elektrische Potenzial des N + 1-gestuften Taktsignals niedrig und das elektrische Potenzial von G(N + 1) weiterhin niedrig ist.
Im fünften Wirkungsbereich wird das N-stufige Taktsignal CK(N) in ein niedriges elektrisches Potenzial geändert, wobei das Laden von G(N) abgeschlossen ist, wodurch die N + 1-stufige Pull-Up-Steuerschaltung 102 ausgeschaltet wird. Die anderen Schlüsselpunkte bleiben im Wesentlichen gleich.
Im sechsten Wirkungsbereich wird das elektrische Potenzial des Knotens Q(N + 1) aufgrund des Bootstrap-Effekts der zweiten Kapazität Cb2 der N + 1-stufigen Pull-Up-Schaltung 202 auf eines höheres elektrisches Potenzial angehoben, wobei die N + 1-stufige Pull-Up-Schaltung 202 weiterhin eingeschaltet ist. Zu diesem Zeitpunkt wird das N + 1-stufige Taktsignal CK(N + 1) in ein hohes elektrisches Potenzial geändert und G(N + 1) geladen.
Da G(N + 1) in ein elektrisches Potenzial geändert wird, ist die erste Pull-Down-Schaltung 301 eingeschaltet und die Spannung von Q(N) wird abgesenkt, wobei T21, T5 und T15 ausgeschaltet sind. Aufgrund der Wirkung von Q(N + 1) und aufgrund der Änderung von LC1 und LC2 sind das elektrische Potenzial von P(N) und das elektrische Potenzial von K(N) weiterhin niedrig.
Im siebten Wirkungsbereich wird das N + 1-stufige Taktsignal CK(N + 1) in ein niedriges elektrisches Potenzial geändert. Die Aufladung von G(N + 1) ist abgeschlossen. Die anderen Schlüsselpunkte bleiben im Wesentlichen gleich.
Siehe 5, welche eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit im dritten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Der Unterschied zwischen dieser GOA-Einheit und der im zweiten Ausführungsbeispiel ist nachstehend beschrieben:
Die Pull-Down-Halteschaltung 400 umfasst ferner einen zweiundzwanzigsten Transistor T22, wobei das Gate des zweiundzwanzigsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden ist, wobei das Drain und die Source des zweiundzwanzigsten Transistors jeweils mit dem ersten bzw. zweiten gemeinsamen Knoten K(N), P(N) verbunden sind.
Da die Pull-Down-Halteschaltung 400 gleichzeitig die Schaltung zweier Stufen absenken und abgesenkt halten muss, kann eine normale Ausgabe der Schaltung zweier Stufen durch die gemeinsame Verwendung von T22 und T21 gewährleistet werden, wodurch die Schaltung mehr Sicherheit bietet und stabiler ist.
Siehe 6, welche eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit im vierten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Der Unterschied zwischen dieser GOA-Einheit und der im dritten Ausführungsbeispiel ist nachstehend beschrieben:
Die GOA-Einheit umfasst ferner eine Übertragungsschaltung der N-ten Stufe 501 und eine Übertragungsschaltung der N + 1-ten Stufe 502, wobei die Übertragungsschaltung der N-ten Stufe 501 mit dem Gattersignalpunkt der N-ten Stufe Q(N) verbunden ist und zur Bereitstellung der N-stufigen Übertragungssignale ST(N) für die Übertragungsschaltung der N + 1-ten Stufe dient, wobei die Übertragungsschaltung der N + 1-ten Stufe 502 mit dem Gattersignalpunkt der N + 1-ten Stufe Q(N + 1) verbunden ist und zur Bereitstellung der N + 1-stufigen Übertragungssignale ST(N + 1) für die Übertragungsschaltung der N + 2-ten Stufe der GOA-Einheit dient.
Im vorliegenden Ausführungsbeispiel werden das Steuersignal der N-stufigen Pull-Up-Steuerschaltung 101 und das Steuersignal der N + 1-stufigen Pull-Up-Steuerschaltung 102 jeweils durch ST(N – 1) bzw. ST(N) ersetzt, d. h. das Gate des Transistors der N-stufigen Pull-Up-Steuerschaltung 101 und das Gate des Tran- sistors der N + 1-stufigen Pull-Up-Steuerschaltung 102 sind jeweils mit ST(N−1) und ST(N) verbunden.
Siehe 7, welche eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit im fünften Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Der Unterschied zwischen dieser GOA-Einheit und der im vierten Ausführungsbeispiel ist nachstehend beschrieben:
Die Pull-Down-Halteschaltung 400 umfasst ferner einen dreiundzwanzigsten Transistor T23, wobei das Gate des dreiundzwanzigsten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe G(N + 1), das Drain des dreiundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N) und die Source des dreiundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist, und einen vierundzwanzigsten Transistor T24, wobei das Gate des vierundzwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe G(N), das Drain des vierundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten P(N) und die Source des vierundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung VSS1 verbunden ist.
Im vorliegenden Ausführungsbeispiel werden während der Wirkungsdauer, um das Absenken von P(N) und K(N) zu verstärken, zwei zusätzliche Transistoren hinzugefügt, da das Absenken während des Ausgebens eine sehr wichtige Rolle spielt. Falls beim Absenken die Wirkung nicht ausreichend stark ist, treten beim Anzeigen Fehler auf.
Ferner kann das N-stufige Gattersignal in ST(N + 1) geändert, das N + 1-stufige Gattersignal in ST(N + 2) geändert, das Gattersignal von T23 in ST(N + 1) geändert und das Gattersignal von T24 in ST(N) geändert werden. Hierdurch kann eine Stromleckage der Transistoren verhindert werden.
Siehe 8, welche eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit im sechsten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Der Unterschied zwischen dieser GOA-Einheit und der im fünften Ausführungsbeispiel ist nachstehend beschrieben:
Die Source des siebten Transistors T7, die Source des neunten Transistors T9, die Source des siebzehnten Transistors T17 und die Source des neunzehnten Transistors T19 sind mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden.
Siehe 9, welche eine schematische Darstellung der detaillierten Schaltungsverbindungen der GOA-Einheit im siebten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Der Unterschied zwischen dieser GOA-Einheit und der im sechsten Ausführungsbeispiel besteht darin, dass die Pull-Down-Halteschaltung 400 ferner Folgendes umfasst:
einen fünfundzwanzigsten Transistor T25, wobei das Gate des fünfundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des fünfundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen ST(N + 1) und die Source des fünfundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist;
einen sechsundzwanzigsten Transistor T26, wobei das Gate des sechsundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des sechsundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen ST(N + 1) und die Source des sechsundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist;
einen siebenundzwanzigsten Transistor T27, wobei das Gate des siebenundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten P(N), das Drain des siebenundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen ST(N) und die Source des siebenundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist;
einen achtundzwanzigsten Transistor T28, wobei das Gate des achtundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten K(N), das Drain des achtundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen ST(N) und die Source des achtundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung VSS2 verbunden ist.
Ferner kann das Gattersignal der N-stufigen Pull-Down-Schaltung in ST(N + 2) geändert und das Gattersignal der N + 1-stufigen Pull-Down-Schaltung in ST(N + 3) geändert werden. Dies wirkt sich in der Weise vorteilhaft aus, dass beim Knoten Q(N) eine bessere umgekehrte T-förmige Wellenform erzeugt wird.
Siehe 10, welche eine schematische Darstellung der Wellenformen aller Signale der detaillierten Schaltung der GOA-Einheit im siebten Ausführungsbeispiel der erfindungsgemäßen GOA-Schaltung zeigt. Die Wellenformen im vorliegenden Ausführungsbeispiel sind ähnlich den in 4 gezeigten Wellenformen. Der Unterschied liegt darin, dass die umgekehrten T-förmigen Wellenformen von Q(N) und von Q(N + 1) vollkommener sind.
Bei der praktischen Umsetzung können sämtliche in den obigen verschiedenen Ausführungsbeispielen gezeigten TFT durch NTFT ersetzt werden, wobei das hohe und das niedrige elektrische Potenzial zur Steuerung des Gates umgeschaltet werden und die Zeitabfolge des elektrischen Potenzials sich nicht ändert.
Die vorstehende Beschreibung stellt nur bevorzugte Ausführungsbeispiele der Erfindung dar und soll nicht die Schutzansprüche beschränken. Alle gleichwertigen Änderungen und Modifikationen, die gemäß der Beschreibung und den Zeichnungen der Erfindung von einem Fachmann auf diesem Gebiet vorgenommen werden können, fallen in den Schutzumfang der vorliegenden Erfindung.

Claims

GOA-Schaltung, die für Flüssigkristallanzeigen verwendet wird, wobei die GOA-Schaltung mehrere GOA-Einheiten umfasst, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung der N-ten Stufe (G(N)) und die horizontale Abtastleitung der N + 1-ten Stufe (G(N + 1)) im Anzeigebereich auflädt, wobei jede GOA-Einheit eine N-stufige Pull-Up-Steuerschaltung, eine N + 1-stufige Pull-Up-Steuerschaltung, eine N-stufige Pull-Up-Schaltung, eine N + 1-stufige Pull-Up-Schaltung, eine N-stufige Pull-Down-Schaltung, eine N + 1-stufige Pull-Down-Schaltung und eine Pull-Down-Halteschaltung umfasst, wobei die N-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) verbunden sind, wobei die N-stufige Pull-Up-Steuerschaltung und die N-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) verbunden sind, wobei die N + 1-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) verbunden sind, wobei die N + 1-stufige Pull-Up-Steuerschaltung und die N + 1-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) verbunden sind, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe (G(N)) das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe (Q(N)) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe (G(N)) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe (Q(N + 1)) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe (G(N + 1)) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung Folgendes umfasst: einen ersten Transistor (T1), wobei das Gate und das Drain des ersten Transistors mit dem ersten Taktsignal (LC1) verbunden sind, einen zweiten Transistor (T2), wobei das Gate des zweiten Transistors mit der Source des ersten Transistors (T1), das Drain des zweiten Transistors mit dem ersten Taktsignal (LC1) und die Source des zweiten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden ist, einen dritten Transistor (T3), wobei das Gate des dritten Transistors mit dem zweiten Taktsignal (LC2), das Drain des dritten Transistors mit dem ersten Taktsignal (LC1) und die Source des dritten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden ist, einen vierten Transistor (T4), wobei das Gate und das Drain des vierten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden sind, einen fünften Transistor (T5), wobei das Gate des fünften Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), das Drain des fünften Transistors mit der Source des ersten Transistors (T1) verbunden ist und die Source des vierten Transistors (T4) sowie die Source des fünften Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden sind, einen sechsten Transistor (T6), wobei das Gate des sechsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)), das Drain des sechsten Transistors mit der Source des ersten Transistors (T1) und die Source des sechsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen siebten Transistor (T7), wobei das Gate des siebten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des siebten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und die Source des siebten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen achten Transistor (T8), wobei das Gate des achten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des achten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) und die Source des achten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen neunten Transistor (T9), wobei das Gate des neunten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des neunten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und die Source des neunten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen zehnten Transistor (T10), wobei das Gate des zehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des zehnten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) und die Source des zehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen elften Transistor (T11), wobei das Gate und das Drain des elften Transistors mit dem zweiten Taktsignal (LC2) verbunden sind, einen zwölften Transistor (T12), wobei das Gate des zwölften Transistors mit der Source des elften Transistors (T11), das Drain des zwölften Transistors mit dem zweiten Taktsignal (LC2) und die Source des zwölften Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden ist, einen dreizehnten Transistor (T13), wobei das Gate des dreizehnten Transistors mit dem ersten Taktsignal (LC1), das Drain des dreizehnten Transistors mit dem zweiten Taktsignal (LC2) und die Source des dreizehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden ist, einen vierzehnten Transistor (T14), wobei das Gate und das Drain des vierzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden sind, einen fünfzehnten Transistor (T15), wobei das Gate des fünfzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), das Drain des fünfzehnten Transistors mit der Source des elften Transistors (T11) sowie mit der Source des vierzehnten Transistors (T14) und die Source des fünfzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen sechzehnten Transistor (T16), wobei das Gate des sechzehnten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)), das Drain des sechzehnten Transistors mit der Source des elften Transistors (T11) und die Source des sechzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen siebzehnten Transistor (T17), wobei das Gate des siebzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des siebzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und die Source des siebzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen achtzehnten Transistor (T18), wobei das Gate des achtzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des achtzehnten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) und die Source des achtzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen neunzehnten Transistor (T19), wobei das Gate des neunzehnten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des neunzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und die Source des neunzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen zwanzigsten Transistor (T20), wobei das Gate des zwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des zwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) und die Source des zwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, wobei die GOA-Einheit ferner eine Rücksetzschaltung umfasst, die mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, und dazu dient, dass das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe (Q(N)) und das des Gattersignalpunkts der N + 1-ten Stufe (Q(N + 1)) nach dem Empfangen eines Rücksetzsignals auf ein niedriges elektrisches Potenzial abgesenkt werden.
GOA-Schaltung nach Anspruch 1, bei der die Pull-Down-Halteschaltung ferner Folgendes umfasst: einen zweiundzwanzigsten Transistor (T22), wobei das Gate des zweiundzwanzigsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) verbunden ist, wobei das Drain und die Source des zweiundzwanzigsten Transistors jeweils mit dem ersten gemeinsamen Knoten (K(N)) und dem zweiten gemeinsamen Knoten (P(N)) verbunden sind.
GOA-Schaltung nach Anspruch 2, bei der die GOA-Einheit ferner eine Übertragungsschaltung der N-ten Stufe und eine N + 1-stufige Übertragungsschaltung umfasst, wobei die Übertragungsschaltung der N-ten Stufe mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) verbunden ist und zur Bereitstellung der N-stufigen Übertragungssignale (ST(N)) für die Übertragungsschaltung der N + 1-ten Stufe dient, wobei die Übertragungsschaltung der N + 1-ten Stufe mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) verbunden ist und zur Bereitstellung der N + 1-stufigen Übertragungssignale (ST(N + 1)) für die Übertragungsschaltung der N + 2-ten Stufe der GOA-Einheit dient.
GOA-Schaltung nach Anspruch 3, bei der die Pull-Down-Halteschaltung ferner Folgendes umfasst: einen dreiundzwanzigsten Transistor (T23), wobei das Gate des dreiundzwanzigsten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)), das Drain des dreiundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)) und die Source des dreiundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen vierundzwanzigsten Transistor (T24), wobei das Gate des vierundzwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)), das Drain des vierundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) und die Source des vierundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist.
GOA-Schaltung nach Anspruch 4, bei der das Gate des dreiundzwanzigsten Transistors (T23) mit den N + 1-stufigen Übertragungssignalen (ST(N + 1)) verbunden ist, wobei das Gate des vierundzwanzigsten Transistors (T24) mit den N-stufigen Übertragungssignalen (ST(N)) verbunden ist.
GOA-Schaltung nach Anspruch 5, bei der die Source des siebten Transistors (T7), die Source des neunten Transistors (T9), die Source des siebzehnten Transistors (T17) und die Source des neunzehnten Transistors (T19) mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden sind.
Schieberegister nach Anspruch 6, bei der die Pull-Down-Halteschaltung ferner Folgendes umfasst: einen fünfundzwanzigsten Transistor (T25), wobei das Gate des fünfundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des fünfundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen (ST(N + 1)) und die Source des fünfundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist, einen sechsundzwanzigsten Transistor (T26), wobei das Gate des sechsundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des sechsundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen (ST(N + 1)) und die Source des sechsundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist, einen siebenundzwanzigsten Transistor (T27), wobei das Gate des siebenundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des siebenundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen (ST(N)) und die Source des siebenundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist, einen achtundzwanzigsten Transistor (T28), wobei das Gate des achtundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des achtundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen (ST(N)) und die Source des achtundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist.
GOA-Schaltung, die für Flüssigkristallanzeigen verwendet wird, wobei die GOA-Schaltung mehrere GOA-Einheiten umfasst, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung der N-ten Stufe (G(N)) und die horizontale Abtastleitung der N + 1-ten Stufe (G(N + 1)) im Anzeigebereich auflädt, wobei jede GOA-Einheit eine N-stufige Pull-Up-Steuerschaltung, eine N + 1-stufige Pull-Up-Steuerschaltung, eine N-stufige Pull-Up-Schaltung, eine N + 1-stufige Pull-Up-Schaltung, eine N-stufige Pull-Down-Schaltung, eine N + 1-stufige Pull-Down-Schaltung und eine Pull-Down-Halteschaltung umfasst, wobei die N-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) verbunden sind, wobei die N-stufige Pull-Up-Steuerschaltung und die N-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) verbunden sind, wobei die N + 1-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) verbunden sind, wobei die N + 1-stufige Pull-Up-Steuerschaltung und die N + 1-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) verbunden sind, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe (G(N)) das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe (Q(N)) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe (G(N)) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe (Q(N + 1)) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe (G(N + 1)) auf einem niedrigen elektrischen Potenzial hält.
GOA-Schaltung nach Anspruch 8, bei der die Pull-Down-Halteschaltung Folgendes umfasst: einen ersten Transistor (T1), wobei das Gate und das Drain des ersten Transistors mit dem ersten Taktsignal (LC1) verbunden sind, einen zweiten Transistor (T2), wobei das Gate des zweiten Transistors mit der Source des ersten Transistors (T1), das Drain des zweiten Transistors mit dem ersten Taktsignal (LC1) und die Source des zweiten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden ist, einen dritten Transistor (T3), wobei das Gate des dritten Transistors mit dem zweiten Taktsignal (LC2), das Drain des dritten Transistors mit dem ersten Taktsignal (LC1) und die Source des dritten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden ist, einen vierten Transistor (T4), wobei das Gate und das Drain des vierten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden sind, einen fünften Transistor (T5), wobei das Gate des fünften Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), das Drain des fünften Transistors mit der Source des ersten Transistors (T1) verbunden ist und die Source des vierten Transistors (T4) sowie die Source des fünften Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden sind, einen sechsten Transistor (T6), wobei das Gate des sechsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)), das Drain des sechsten Transistors mit der Source des ersten Transistors (T1) und die Source des sechsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen siebten Transistor (T7), wobei das Gate des siebten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des siebten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und die Source des siebten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen achten Transistor (T8), wobei das Gate des achten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des achten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) und die Source des achten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen neunten Transistor (T9), wobei das Gate des neunten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des neunten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und die Source des neunten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen zehnten Transistor (T10), wobei das Gate des zehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des zehnten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) und die Source des zehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen elften Transistor (T11), wobei das Gate und das Drain des elften Transistors mit dem zweiten Taktsignal (LC2) verbunden sind, einen zwölften Transistor (T12), wobei das Gate des zwölften Transistors mit der Source des elften Transistors (T11), das Drain des zwölften Transistors mit dem zweiten Taktsignal (LC2) und die Source des zwölften Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden ist, einen dreizehnten Transistor (T13), wobei das Gate des dreizehnten Transistors mit dem ersten Taktsignal (LC1), das Drain des dreizehnten Transistors mit dem zweiten Taktsignal (LC2) und die Source des dreizehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden ist, einen vierzehnten Transistor (T14), wobei das Gate und das Drain des vierzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden sind, einen fünfzehnten Transistor (T15), wobei das Gate des fünfzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), das Drain des fünfzehnten Transistors mit der Source des elften Transistors (T11) sowie mit der Source des vierzehnten Transistors (T14) und die Source des fünfzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen sechzehnten Transistor (T16), wobei das Gate des sechzehnten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)), das Drain des sechzehnten Transistors mit der Source des elften Transistors (T11) und die Source des sechzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen siebzehnten Transistor (T17), wobei das Gate des siebzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des siebzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und die Source des siebzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen achtzehnten Transistor (T18), wobei das Gate des achtzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des achtzehnten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) und die Source des achtzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen neunzehnten Transistor (T19), wobei das Gate des neunzehnten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des neunzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und die Source des neunzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen zwanzigsten Transistor (T20), wobei das Gate des zwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des zwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) und die Source des zwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist.
GOA-Schaltung nach Anspruch 9, bei der die Pull-Down-Halteschaltung ferner Folgendes umfasst: einen zweiundzwanzigsten Transistor (T22), wobei das Gate des zweiundzwanzigsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) verbunden ist, wobei das Drain und die Source des zweiundzwanzigsten Transistors jeweils mit dem ersten gemeinsamen Knoten (K(N)) und dem zweiten gemeinsamen Knoten (P(N)) verbunden sind.
GOA-Schaltung nach Anspruch 10, bei der die GOA-Einheit ferner eine Übertragungsschaltung der N-ten Stufe und eine N + 1-stufige Übertragungsschaltung umfasst, wobei die Übertragungsschaltung der N-ten Stufe mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) verbunden ist und zur Bereitstellung der N-stufigen Übertragungssignale (ST(N)) für die Übertragungsschaltung der N + 1-ten Stufe dient, wobei die Übertragungsschaltung der N + 1-ten Stufe mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) verbunden ist und zur Bereitstellung der N + 1-stufigen Übertragungssignale (ST(N + 1)) für die Übertragungsschaltung der N + 2-ten Stufe der GOA-Einheit dient.
GOA-Schaltung nach Anspruch 11, bei der die Pull-Down-Halteschaltung ferner Folgendes umfasst: einen dreiundzwanzigsten Transistor (T23), wobei das Gate des dreiundzwanzigsten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)), das Drain des dreiundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)) und die Source des dreiundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen vierundzwanzigsten Transistor (T24), wobei das Gate des vierundzwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)), das Drain des vierundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) und die Source des vierundzwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist.
GOA-Schaltung nach Anspruch 12, bei der das Gate des dreiundzwanzigsten Transistors (T23) mit den N + 1-stufigen Übertragungssignalen (ST(N + 1)) verbunden ist, wobei das Gate des vierundzwanzigsten Transistors (T24) mit den N-stufigen Übertragungssignalen (ST(N)) verbunden ist.
GOA-Schaltung nach Anspruch 13, bei der die Source des siebten Transistors (T7), die Source des neunten Transistors (T9), die Source des siebzehnten Transistors (T17) und die Source des neunzehnten Transistors (T19) mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden sind.
Schieberegister nach Anspruch 14, bei der die Pull-Down-Halteschaltung ferner Folgendes umfasst: einen fünfundzwanzigsten Transistor (T25), wobei das Gate des fünfundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des fünfundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen (ST(N + 1)) und die Source des fünfundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist, einen sechsundzwanzigsten Transistor (T26), wobei das Gate des sechsundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des sechsundzwanzigsten Transistors mit den N + 1-stufigen Übertragungssignalen (ST(N + 1)) und die Source des sechsundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist, einen siebenundzwanzigsten Transistor (T27), wobei das Gate des siebenundzwanzigsten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des siebenundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen (ST(N)) und die Source des siebenundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist, einen achtundzwanzigsten Transistor (T28), wobei das Gate des achtundzwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des achtundzwanzigsten Transistors mit den N-stufigen Übertragungssignalen (ST(N)) und die Source des achtundzwanzigsten Transistors mit der zweiten Gleichstrom-Niederspannung (VSS2) verbunden ist.
GOA-Schaltung nach Anspruch 8, bei der die GOA-Einheit ferner eine Rücksetzschaltung umfasst, wobei die Rücksetzschaltung mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, und dazu dient, dass das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe (Q(N)) und das des Gattersignalpunkts der N + 1-ten Stufe (Q(N + 1)) nach dem Empfangen eines Rücksetzsignals auf ein niedriges elektrisches Potenzial abgesenkt werden.
Flüssigkristallanzeige, wobei die Flüssigkristallanzeige die GOA-Schaltung umfasst, wobei die GOA-Schaltung mehrere GOA-Einheiten umfasst, wobei jede GOA-Einheit nacheinander die horizontale Abtastleitung der N-ten Stufe (G(N)) und die horizontale Abtastleitung der N + 1-ten Stufe (G(N + 1)) im Anzeigebereich auflädt, wobei jede GOA-Einheit eine N-stufige Pull-Up-Steuerschaltung, eine N + 1-stufige Pull-Up-Steuerschaltung, eine N-stufige Pull-Up-Schaltung, eine N + 1-stufige Pull-Up-Schaltung, eine N-stufige Pull-Down-Schaltung, eine N + 1-stufige Pull-Down-Schaltung und eine Pull-Down-Halteschaltung umfasst, wobei die N-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) verbunden sind, wobei die N-stufige Pull-Up-Steuerschaltung und die N-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) verbunden sind, wobei die N + 1-stufige Pull-Up-Schaltung und die Pull-Down-Halteschaltung jeweils mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) verbunden sind, wobei die N + 1-stufige Pull-Up-Steuerschaltung und die N + 1-stufige Pull-Down-Schaltung mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) verbunden sind, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N-ten Stufe (G(N)) das elektrische Potenzial des Gattersignalpunkts der N-ten Stufe (Q(N)) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe (G(N)) auf einem niedrigen elektrischen Potenzial hält, wobei die Pull-Down-Halteschaltung nach dem Aufladen der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) das elektrische Potenzial des Gattersignalpunkts der N + 1-ten Stufe (Q(N + 1)) und das elektrische Potenzial der horizontalen Abtastleitung der N-ten Stufe (G(N + 1)) auf einem niedrigen elektrischen Potenzial hält.
GOA-Schaltung nach Anspruch 17, bei der die Pull-Down-Halteschaltung Folgendes umfasst: einen ersten Transistor (T1), wobei das Gate und das Drain des ersten Transistors mit dem ersten Taktsignal (LC1) verbunden sind, einen zweiten Transistor (T2), wobei das Gate des zweiten Transistors mit der Source des ersten Transistors (T1), das Drain des zweiten Transistors mit dem ersten Taktsignal (LC1) und die Source des zweiten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden ist, einen dritten Transistor (T3), wobei das Gate des dritten Transistors mit dem zweiten Taktsignal (LC2), das Drain des dritten Transistors mit dem ersten Taktsignal (LC1) und die Source des dritten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden ist, einen vierten Transistor (T4), wobei das Gate und das Drain des vierten Transistors mit dem ersten gemeinsamen Knoten (K(N)) verbunden sind, einen fünften Transistor (T5), wobei das Gate des fünften Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), das Drain des fünften Transistors mit der Source des ersten Transistors (T1) verbunden ist und die Source des vierten Transistors (T4) sowie die Source des fünften Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden sind, einen sechsten Transistor (T6), wobei das Gate des sechsten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)), das Drain des sechsten Transistors mit der Source des ersten Transistors (T1) und die Source des sechsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen siebten Transistor (T7), wobei das Gate des siebten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des siebten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und die Source des siebten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen achten Transistor (T8), wobei das Gate des achten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des achten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) und die Source des achten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen neunten Transistor (T9), wobei das Gate des neunten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des neunten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)) und die Source des neunten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen zehnten Transistor (T10), wobei das Gate des zehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des zehnten Transistors mit der horizontalen Abtastleitung der N + 1-ten Stufe (G(N + 1)) und die Source des zehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen elften Transistor (T11), wobei das Gate und das Drain des elften Transistors mit dem zweiten Taktsignal (LC2) verbunden sind, einen zwölften Transistor (T12), wobei das Gate des zwölften Transistors mit der Source des elften Transistors (T11), das Drain des zwölften Transistors mit dem zweiten Taktsignal (LC2) und die Source des zwölften Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden ist, einen dreizehnten Transistor (T13), wobei das Gate des dreizehnten Transistors mit dem ersten Taktsignal (LC1), das Drain des dreizehnten Transistors mit dem zweiten Taktsignal (LC2) und die Source des dreizehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden ist, einen vierzehnten Transistor (T14), wobei das Gate und das Drain des vierzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)) verbunden sind, einen fünfzehnten Transistor (T15), wobei das Gate des fünfzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)), das Drain des fünfzehnten Transistors mit der Source des elften Transistors (T11) sowie mit der Source des vierzehnten Transistors (T14) und die Source des fünfzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen sechzehnten Transistor (T16), wobei das Gate des sechzehnten Transistors mit dem Gattersignalpunkt der N + 1-ten Stufe (Q(N + 1)), das Drain des sechzehnten Transistors mit der Source des elften Transistors (T11) und die Source des sechzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen siebzehnten Transistor (T17), wobei das Gate des siebzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des siebzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und die Source des siebzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen achtzehnten Transistor (T18), wobei das Gate des achtzehnten Transistors mit dem zweiten gemeinsamen Knoten (P(N)), das Drain des achtzehnten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) und die Source des achtzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen neunzehnten Transistor (T19), wobei das Gate des neunzehnten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des neunzehnten Transistors mit dem Gattersignalpunkt der N-ten Stufe (Q(N)) und die Source des neunzehnten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist, einen zwanzigsten Transistor (T20), wobei das Gate des zwanzigsten Transistors mit dem ersten gemeinsamen Knoten (K(N)), das Drain des zwanzigsten Transistors mit der horizontalen Abtastleitung der N-ten Stufe (G(N)) und die Source des zwanzigsten Transistors mit der ersten Gleichstrom-Niederspannung (VSS1) verbunden ist.