DE102015106583B4

DE102015106583B4 - Gate-treiber, array-substrat, anzeigefeld und anzeigevorrichtung

Info

Publication number: DE102015106583B4
Application number: DE102015106583.5A
Authority: DE
Inventors: Tenggang Lou
Original assignee: Tianma Microelectronics Co Ltd; Shanghai Tianma Microelectronics Co Ltd
Current assignee: Tianma Microelectronics Co Ltd; Shanghai Tianma Microelectronics Co Ltd
Priority date: 2014-12-29
Filing date: 2015-04-29
Publication date: 2017-10-05
Anticipated expiration: 2035-04-30
Also published as: DE102015106583A1; CN104505046B; US9589664B2; CN104505046A; US20160189794A1

Abstract

Gate-Treiber, umfassend N Schieberegistereinheiten, von denen jede mit einer jeweiligen von N Gate-Leitungen eines Anzeigefelds verbunden ist, wobei der Gate-Treiber eine Mehrzahl von Gate-Einheiten umfasst und, während eine Gate-Einheit aktiviert ist, die Gate-Einheit so ausgelegt ist, dass sie einer aktuellen Gate-Leitung ein Ausgangssignal einer entsprechenden Schieberegistereinheit, die mit einer vorangehenden Gate-Leitung verbunden ist, oder einer entsprechenden Schieberegistereinheit, die mit einer nachfolgenden Gate-Leitung verbunden ist, bereitstellt, wobei N für eine ganze Zahl größer als 2 steht.

Description

Gebiet der Erfindung
Die vorliegende Offenbarung bezieht sich auf das Gebiet der Anzeigetechnik und insbesondere auf einen Gate-Treiber, ein Array-Substrat, ein Anzeigefeld und eine Anzeigevorrichtung.
Hintergrund der Erfindung
Flüssigkristallanzeigen (Liquid Crystal Displays, LCDs) oder Anzeigen mit organischen Leuchtioden (Organic Light-Emitting Diodes, OLEDs) treten in einigen Anwendungsszenarien aufgrund ihrer geringen Strahlung, des kleinen Volumens, des niedrigen Stromverbrauchs und anderer Vorteile zunehmend an die Stelle von traditionellen Anzeigen mit Kathodenstrahlröhre (Cathode Ray Tube, CRT); so ist der Einsatz von LCDs oder OLEDs in Notebooks, persönlichen digitalen Assistenten (PDAs), Flachbildfernsehern, Mobiltelefonen und anderen Informationsprodukten mittlerweile weit verbreitet. Bei der herkömmlichen Flüssigkristallanzeige wird ein Chip auf einem Feld durch einen externen Treiberchip angetrieben, sodass ein Bild angezeigt wird, um jedoch die Anzahl der Elemente und die Herstellungskosten zu verringern, wurde der Treiber in den vergangenen Jahren nach und nach weiterentwickelt, indem er direkt auf dem Anzeigefeld gefertigt wurde, z. B. nach einem Konzept, bei dem ein Gate-Treiber auf einem Gate-on-Array (GOA) integriert ist.
Im Vergleich zu den herkömmlichen Chip-On-Flex/Film-(COF-) und Chip-On-Glass-(COG-)Verfahren können bei der GOA-Technik Kosten eingespart werden und können beide Seiten des Felds symmetrisch sein, wobei diese Technik vornehmlich dadurch gekennzeichnet ist, dass die GOA-Einheiten nacheinander ausgelöst werden, sodass sie als Schieberegister funktionieren, wodurch eine Grenzfläche von gattergesteuerten integrierten Schaltungen (Integrated Circuits, ICs) und Platz für fächerartige Verdrahtung entfallen, sodass eine Ausführung mit schmalem Rahmen möglich wird; und kann ferner ein Bondierungsprozess in Richtung von Gates eingespart werden, um dadurch die theoretische und praktische Ausbeute zu verbessern.
Der Gate-Treiber der GOA-Technik wurde im Stand der Technik optimiert, um einen stabilen Ausgang sicherzustellen. Beispielsweise erfolgt, um eine Zeitüberschreitung aufgrund eines verzögerten Taktsignals oder aus einem anderen Grund zu vermeiden, bei der GOA-Technik der Ausgang der jeweiligen Schieberegister nacheinander und weisen die jeweiligen Taktsignale Tastverhältnisse von unter 50% und eine sequentielle Überlappung um weniger als eine halbe Impulsdauer auf, sodass sich ein Ausgangssignal einer aktuellen Schieberegistereinheit mit einem Ausgangssignal einer vorangehenden Schieberegistereinheit um weniger als eine halbe Impulsdauer überlappt. Es kann jedoch in einigen Fällen weiterhin ein Problem mit dem Gate-Treiber der GOA-Technik bestehen; z. B. hängt bei der GOA-Technik eine Schieberegistereinheit von einem Ausgangssignal einer ihr vorangehenden Schieberegistereinheit ab und nutzt das Ausgangssignal der ihr vorangehenden Schieberegistereinheit als Eingangssignal der aktuellen Schieberegistereinheit; und wenn die ihr vorangehende Schieberegistereinheit ausfällt oder ungültig ist, sodass das Ausgangssignal der vorangehenden Schieberegistereinheit anormal wird, kann es vorkommen, dass die aktuelle und die nachfolgende Schieberegistereinheit kein Signal normal ausgeben, d. h. die gesamte GOA-Schaltung könnte fehlerhaft arbeiten und sogar funktionsunfähig werden.
In der US 2007/0085809 A1 wird ein Reserveschieberegistermodul mit mindestens zwei Reserveschieberegistern verwendet, um ein defektes Hauptschieberegistermodul zu reparieren. Eine normalerweise offene Verbindung wird zwischen dem Eingang des ersten Reserveschieberegisters und dem Eingang von jedem ungeraden Hauptschieberegister und zwischen dem Ausgang des ersten Reserveschieberegisters und dem Eingang jedes geraden Hauptschieberegisters bereitgestellt. Eine normalerweise offene Verbindung wird zwischen dem Eingang des zweiten Reserveschieberegisters und dem Eingang jedes geraden Hauptschieberegisters und zwischen dem Ausgang des zweiten Reserveschieberegisters und dem Eingang jedes ungeraden Hauptschieberegisters bereitgestellt. Wenn ein Hauptschieberegister defekt ist, kann der Eingang und der Ausgang des defekten Schieberegisters von der Kaskadenverbindung getrennt werden, und die normalerweise offenen Verbindungen werden mit dem Eingang des defekten Schieberegisters und dem Ausgang des nächsten Schieberegisters verbunden.
In der US 2010/0001941 A1 wird eine Gatetreibereinheit für eine Flüssigkristallanzeigevorrichtung bereitgestellt. Die Flüssigkristallanzeigevorrichtung umfasst eine Vielzahl von Flüssigkristallpixeln, erste bis nte Gateleitungen, eine Vielzahl von Flüssigkristallkondensatoren und eine Vielzahl von Dünnschichttransistoren, und umfasst erste und zweite Taktsignalleitungen zum Bereitstellen erster und zweiter Taktsignale, erste bis nte Schieberegistereinheiten, die mit ersten bis nten Gateleitungen korrespondieren, wobei die ersten bis nten Schieberegister eines von dem ersten Taktsignal und dem zweiten Taktsignal empfangen und erste bis nte Abtastsignale ausgeben. Ein redundantes Reparaturschieberegister als (n + 1)tes Schieberegister empfängt eines der ersten und zweiten Taktsignale und gibt ein Reparaturabtastsignal aus. Ferner umfasst die Gatetreibereinheit eine Vielzahl von ersten Schaltern zum jeweiligen Verbinden einer der ersten und zweiten Taktsignalleitungen zu dem ersten bis nten Schieberegistern und dem redundanten Reparaturschieberegister, eine Vielzahl von zweiten Schaltern zum jeweiligen Schalten einer Verbindung des ersten bis nten Schieberegisters mit den ersten bis nten Gateleitungen, und eine Vielzahl von dritten Schaltern zum jeweiligen Schalten einer Verbindung der zweiten bis nten Schieberegistern und dem redundanten Reparaturschieberegister mit den ersten bis nten Gateleitungen, wobei N eine positive ganze Zahl ist.
In der US 2015/0109285 A1 werden ein Schieberegister, eine Gatetreiberschaltung und ein Reparaturverfahren dafür sowie eine Anzeigevorrichtung bereitgestellt. Das Schieberegister 10 umfasst ein Schieberegistermodul 21, ein Reparaturmodul 22, eine erste schaltbare Verbindung L1, die zwischen dem Anregungssignaleingangsanschluss P100 des Schieberegisters 10 und dem Anregungssignaleingangsanschluss P210, P220 dieser zwei Module angeordnet ist, und eine zweite schaltbare Verbindung 12, die zwischen dem Ausgangsanschluss P101 des Schieberegisters 10 und dem Ausgangsanschluss P211, P222 dieser zwei Module angeordnet ist. Das Schieberegistermodul 21 ist konfiguriert, um ein Taktsignal auszugeben, das an einem ersten Taktsignaleingangsanschluss über den eigenen Ausgangsanschluss 211 entsprechend einem Anregungssignal ausgegeben wird, das an dem eigenen Anregungssignaleingangsanschluss 210 empfangen wird. Das Reparaturmodul 22 ist konfiguriert, um ein Anregungssignal auszugeben, das an einem eigenen Anregungssignaleingangsanschluss P220 empfangen wird, nach Verzögern desselben um eine halbe Taktzeit über einen eigenen Ausgangsanschluss 211, wenn eine Fehlfunktion auftritt in dem Schieberegistermodul 21. Da das Schieberegistermodul 21 durch das Reparaturmodul 22 ersetzt wird, wenn das Schieberegistermodul 21 eine Fehlfunktion besitzt, hat das nachfolgende Schieberegistermodul 21 eine Fehlfunktion und das nachfolgende Schieberegister kann korrekt betrieben werden.
Zusammenfassung der Erfindung
Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Gate-Treiber, ein Array-Substrat, ein Anzeigefeld und eine Anzeigevorrichtung bereitzustellen, um ein solches Problem des Gate-Treibers, bei dem eine Schieberegistereinheit anormal wird, sodass eine nachfolgende Schieberegistereinheit, die von der Schieberegistereinheit abhängig ist, womöglich nicht ausgelöst wird und die gesamte GOA-Schaltung infolgedessen fehlerhaft arbeitet und sogar funktionsunfähig wird, zu lösen.
Eine Ausführungsform der vorliegenden Offenbarung stellt einen Gate-Treiber, umfassend N Schieberegistereinheiten, von denen jede mit einer jeweiligen von N Gate-Leitungen eines Anzeigefelds verbunden ist, bereit, wobei der Gate-Treiber eine Mehrzahl von Gate-Einheiten umfasst und, während eine Gate-Einheit aktiviert ist, die Gate-Einheit so ausgelegt ist, dass sie einer aktuellen Gate-Leitung ein Ausgangssignal einer entsprechenden Schieberegistereinheit, die mit einer vorangehenden Gate-Leitung verbunden ist, und/oder einer entsprechenden Schieberegistereinheit, die mit einer nachfolgenden Gate-Leitung verbunden ist, bereitstellt, wobei N für eine ganze Zahl größer als 2 steht.
Eine Ausführungsform der vorliegenden Offenbarung stellt ein Array-Substrat bereit, das Folgendes umfasst: einen Anzeigebereich, in dem N Gate-Leitungen angeordnet sind, und einen Nichtanzeigebereich, welcher den Anzeigebereich umgibt, wobei der Gate-Treiber gemäß der obengenannten Ausführungsform in dem Nichtanzeigebereich angeordnet ist.
Eine Ausführungsform der vorliegenden Offenbarung stellt ein Anzeigefeld bereit, welches das Array-Substrat gemäß der obengenannten Ausführungsform umfasst.
Eine Ausführungsform der vorliegenden Offenbarung stellt eine Anzeigevorrichtung bereit, welche das Anzeigefeld gemäß der obengenannten Ausführungsform umfasst.
Vorteilhafte Effekte einer Ausführungsform lauten wie folgt: Die Mehrzahl von Gate-Einheiten ist in dem Gate-Treiber angeordnet und wenn die entsprechende Schieberegistereinheit, die mit der aktuellen Gate-Leitung verbunden ist, anormal wird, stellt eine entsprechende der Gate-Einheiten der aktuellen Gate-Leitung das Ausgangssignal der entsprechenden Schieberegistereinheit, die mit der vorangehenden Gate-Leitung verbunden ist, und/oder der entsprechenden Schieberegistereinheit, die mit der nachfolgenden Gate-Leitung verbunden ist, bereit, wodurch die Fähigkeit zur Reparatur des Gate-Treibers verbessert und verhindert wird, dass die gesamte GOA-Schaltung aufgrund einer anormalen Schieberegistereinheit fehlerhaft arbeitet oder funktionsunfähig wird.
Kurzbeschreibung der Zeichnungen
1A zeigt eine schematische Darstellung eines Gate-Treibers gemäß einer Ausführungsform der vorliegenden Offenbarung;
1B zeigt eine schematische Darstellung eines Gate-Treibers gemäß einer anderen Ausführungsform der vorliegenden Offenbarung;
2 zeigt eine schematische Darstellung eines Gate-Treibers gemäß einer anderen Ausführungsform der vorliegenden Offenbarung;
3A zeigt eine schematische Darstellung eines ersten konkreten Gate-Treibers gemäß einer Ausführungsform der vorliegenden Offenbarung;
3B zeigt einen Teil eines Impulsdiagramms eines Ausgangs des Gate-Treibers in 3A, wenn dieser normal ist;
3C zeigt einen Teil eines Impulsdiagramms eines Ausgangs des Gate-Treibers in 3A, nachdem die zweite Schieberegistereinheit anormal geworden ist und repariert wurde;
4 zeigt eine schematische Darstellung eines zweiten konkreten Gate-Treibers gemäß einer Ausführungsform der vorliegenden Offenbarung;
5 zeigt eine schematische Darstellung eines dritten konkreten Gate-Treibers gemäß einer Ausführungsform der vorliegenden Offenbarung;
6 zeigt eine schematische Darstellung des Gate-Treibers in 5, nachdem dieser repariert wurde;
7 zeigt eine schematische Darstellung eines vierten konkreten Gate-Treibers gemäß einer Ausführungsform der vorliegenden Offenbarung;
8 zeigt eine schematische Darstellung eines fünften konkreten Gate-Treibers gemäß einer Ausführungsform der vorliegenden Offenbarung;
9 zeigt eine schematische Darstellung eines ersten Anzeigefelds gemäß einer Ausführungsform der vorliegenden Offenbarung;
10 zeigt eine schematische Darstellung eines zweiten Anzeigefelds gemäß einer Ausführungsform der vorliegenden Offenbarung; und
11 zeigt eine schematische Darstellung einer Anzeigevorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
Detaillierte Beschreibung der Ausführungsformen
Umsetzungen von Ausführungsformen der vorliegenden Offenbarung werden im Folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es ist zu beachten, dass identische oder ähnliche Bezugsnummern in den Zeichnungen identische oder ähnliche Elemente oder funktionell identische oder ähnliche Elemente bezeichnen. Die im Folgenden unter Bezugnahme auf die Zeichnungen beschriebenen Ausführungsformen sind veranschaulichend und sind lediglich zur Erläuterung der vorliegenden Offenbarung vorgesehen, sollen die vorliegende Offenbarung jedoch nicht einschränken.
Eine Ausführungsform der vorliegenden Offenbarung stellt einen Gate-Treiber, umfassend N Schieberegistereinheiten, von denen jede mit einer jeweiligen von N Gate-Leitungen eines Anzeigefelds verbunden ist, und eine Mehrzahl von Gate-Einheiten, bereit, wobei, während eine Gate-Einheit aktiviert ist, die Gate-Einheit so ausgelegt ist, dass sie einer aktuellen Gate-Leitung ein Ausgangssignal einer entsprechenden Schieberegistereinheit, die mit einer vorangehenden Gate-Leitung verbunden ist, und/oder einer entsprechenden Schieberegistereinheit, die mit einer nachfolgenden Gate-Leitung verbunden ist, bereitstellt, wobei N für eine ganze Zahl größer als 2 steht.
In einer Ausführungsform der vorliegenden Offenbarung ist die Mehrzahl von Gate-Einheiten in dem Gate-Treiber angeordnet und wenn die entsprechende Schieberegistereinheit, die mit der aktuellen Gate-Leitung verbunden ist, anormal wird, stellt eine entsprechende der Gate-Einheiten der aktuellen Gate-Leitung das Ausgangssignal der entsprechenden Schieberegistereinheit, die mit der vorangehenden Gate-Leitung verbunden ist, und/oder der entsprechenden Schieberegistereinheit, die mit der nachfolgenden Gate-Leitung verbunden ist, bereit, wodurch die Fähigkeit zur Reparatur des Gate-Treibers verbessert und verhindert wird, dass die gesamte GOA-Schaltung aufgrund einer anormalen Schieberegistereinheit fehlerhaft arbeitet oder funktionsunfähig wird.
Die Gate-Einheiten in dem Gate-Treiber gemäß einer Ausführungsform der vorliegenden Offenbarung umfassen die folgende Elemente:
Eine Gate-Einheit kann zwei TFTs umfassen, bei denen es sich um zwei in Reihe geschaltete n-Typ-TFTs oder zwei in Reihe geschaltete p-Typ-TFTs oder einen in Reihe geschalteten n-Typ-TFT und p-Typ-TFT handeln kann; oder eine Gate-Einheit kann einen TFT umfassen, wobei es sich bei den TFTs aller Gate-Einheiten um n-Typ-TFTs oder p-Typ-TFTs handelt oder die ungeradzahligen Gate-Einheiten n-Typ-/p-Typ-TFTs sind und die geradzahligen Gate-Einheiten p-Typ-/n-Typ-TFTs sind.
Mit Bezug auf 1A wird ein Gate-Treiber gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht, wobei der Gate-Treiber Folgendes umfasst:
N Schieberegistereinheiten, von denen jede mit einer entsprechenden von N Gate-Leitungen eines Anzeigefelds verbunden ist, wobei die N Schieberegistereinheiten als G1, G2, G3, ... ..., G(N – 2), G(N – 1) und G(N) und die N Gate-Leitungen als GL1, GL2, GL3, ... ..., GL(N – 2), GL(N – 1) und GL(N) bezeichnet werden; und
N – 2 Gate-Einheiten, z. B. R1, R2, R3, ... ..., R(N – 4), R(N – 3) und R(N – 2), wobei eine Gate-Einheit R(h) zwischen der h-ten Schieberegistereinheit G(h) und der (h + 2)-ten Schieberegistereinheit G(h + 2) angeordnet ist, ein erstes Ende 1 der h-ten Gate-Einheit R(h) mit einem Ausgangssignalende Gout der h-ten Schieberegistereinheit G(h) verbunden ist, ein zweites Ende 2 der h-ten Gate-Einheit R(h) mit einem Ausgangssignalende Gout der (h + 2)-ten Schieberegistereinheit G(h + 2) verbunden ist und ein drittes Ende 3 der h-ten Gate-Einheit R(h) mit der (h + 1)-ten Gate-Leitung GL(h + 1) verbunden ist; und die aktivierte h-te Gate-Einheit R(h) an die (h + 1)-te Gate-Leitung GL(h + 1) nacheinander Ausgangssignale der h-ten Schieberegistereinheit G(h) und der (h + 2)-ten Schieberegistereinheit G(h + 2) bereitstellt, wobei h = 1, 2, 3, ..., N – 2. Beispielsweise ist eine Gate-Einheit R2 zwischen der zweiten Schieberegistereinheit G2 und der vierten Schieberegistereinheit G4 angeordnet, ist ein erstes Ende 1 der zweiten Gate-Einheit R2 mit einem Ausgangssignalende Gout der zweiten Schieberegistereinheit G2 verbunden, ist ein zweites Ende 2 der zweiten Gate-Einheit R2 mit einem Ausgangssignalende Gout der vierten Schieberegistereinheit G4 verbunden und ist ein drittes Ende 3 der zweiten Gate-Einheit R(h) mit der dritten Gate-Leitung GL3 verbunden; und stellt die aktivierte zweite Gate-Einheit R2 an die dritte Gate-Leitung GL3 nacheinander Ausgangssignale der zweiten Schieberegistereinheit G2 und der vierten Schieberegistereinheit G4 bereit und gilt die gleiche Verbindungslogik für die anderen jeweiligen Gate-Einheiten, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird. Die Gate-Einheiten werden durch Impulssignale aktiviert, die über die Aktivierungssignalleitungen S1, S2, S3 und S4 bereitgestellt werden, und die Aktivierungssignalleitungen sind mit ersten Steuerungsenden 4 oder zweiten Steuerungsenden 5 der jeweiligen Gate-Einheiten verbunden.
In einer Ausführungsform müssen, um eine normale Funktion des Gate-Treibers zu ermöglichen, die Schieberegistereinheiten ferner z. B. mit anfänglichen Auslösesignalleitungen (einer ersten anfänglichen Auslösesignalleitung STV1 und einer zweiten anfänglichen Auslösesignalleitung STV2, wie in 1A dargestellt), einer Rücksetzssignalleitung RESET, einer niederpegeligen Signalleitung VGL, einer Vorwärtsabtastsignalleitung FW, einer Rückwärtsabtastsignalleitung BW, einer Taktsignalleitung CK_L, einer Taktsignalleitung CKB_L, einer Taktsignalleitung CK_R und einer Taktsignalleitung CKB_R versehen sein; jedoch sind die Anzahl und das Verbindungsverhältnis dieser Signalleitungen nicht auf jene beschränkt, die in 1A dargestellt sind, und variieren die jeweiligen Signale und die Anzahl von Signalleitungen, über welche die jeweiligen Signale bereitgestellt werden, wie oben beschrieben, je nach einem variablen Aufbau der Schieberegistereinheiten. Beispielsweise zeigt 1B einen anderen Gate-Treiber, bei dem es sich um einen Gate-Treiber handelt, der über ein 8-Phasen-Taktsignal gesteuert wird und der mit Taktsignalleitungen (z. B. einer Taktsignalleitung CK0, einer Taktsignalleitung CK1, einer Taktsignalleitung CK2, ... ..., einer Taktsignalleitung CK6 und einer Taktsignalleitung CK7) und vier anfänglichen Auslösesignalleitungen (z. B. einer ersten anfänglichen Auslösesignalleitung STV1, einer zweiten anfänglichen Auslösesignalleitung STV2, einer dritten anfänglichen Auslösesignalleitung STV3 und einer vierten anfänglichen Auslösesignalleitung STV4) versehen ist. Es ist zu beachten, dass bei einer höheren Anzahl von Taktsignalen (d. h. bei einer höheren Anzahl von Taktsignalleitungen, z. B. 8 Taktsignalen, 16 Taktsignalen, 32 Taktsignalen oder mehr Taktsignalen) die Gate-Einheiten R1, R2, R3, ... ..., R(N – 4), R(N – 3) und R(N – 2) zum Gate-Treiber im gleichen Verhältnis stehen wie in 1A, d. h. die jeweiligen Gate-Einheiten sind mit den jeweiligen Schieberegistereinheiten im gleichen Verhältnis verbunden; und dass eine höhere Anzahl von Aktivierungssignalleitungen entsprechend für eine höhere Anzahl von Taktsignalen bereitgestellt wird (z. B. die Aktivierungssignalleitung S1 bis zur Aktivierungssignalleitung S8, wie in 1B dargestellt). Somit können zahlreiche Varianten hergestellt werden, ohne vom Sinn des Gate-Treibers, wie er in 1A oder 1B dargestellt ist, abzuweichen, solange eine höhere Anzahl von Aktivierungssignalen entsprechend für eine höhere Anzahl von Taktsignalen bereitgestellt wird.
Mit Bezug auf 2 wird ein Gate-Treiber gemäß einer anderen Ausführungsform der vorliegenden Offenbarung veranschaulicht, wobei der Gate-Treiber Folgendes umfasst:
N Schieberegistereinheiten, von denen jede mit einer entsprechenden von N Gate-Leitungen eines Anzeigefelds verbunden ist, wobei die N Schieberegistereinheiten als G, G2, G3, ... ..., G(N – 2), G(N – 1) und G(N) und die N Gate-Leitungen als GL1, GL2, GL3, ... ..., GL(N – 2), GL(N – 1) und GL(N) bezeichnet werden; und
N – 1 Gate-Einheiten, z. B. R1, R2, R3, ... ..., R(N – 3), R(N – 2) und R(N – 1), wobei eine Gate-Einheit R(k) zwischen der k-ten Schieberegistereinheit G(k) und der (k + 1)-ten Schieberegistereinheit G(k + 1) angeordnet ist, sowohl ein zweites Ende 2 der k-ten Gate-Einheit R(k) und ein erstes Ende 1 der (k + 1)-ten Gate-Einheit R(k + 1) mit der (k + 1)-ten Gate-Leitung GL(k + 1) verbunden sind, ein erstes Ende 1 der k-ten Gate-Einheit R(k) mit einem Ausgangssignalende Gout der k-ten Schieberegistereinheit G(k) verbunden ist und ein zweites Ende 2 der (k + 1)-ten Gate-Einheit mit einem Ausgangssignalende Gout der (k + 2)-ten Schieberegistereinheit G(k + 2) verbunden ist; und die aktivierte k-te Gate-Einheit R(k) und die (k + 1)-te Gate-Einheit R(k + 1) an die (k + 1)-te Gate-Leitung GL(k + 1) nacheinander Ausgangssignale der k-ten Schieberegistereinheit G(k) und der (k + 2)-ten Schieberegistereinheit G(k + 2) bereitstellen, wobei k = 1, 2, 3, ..., N – 1. Beispielsweise sind sowohl ein zweites Ende 2 der zweiten Gate-Einheit R2 und ein erstes Ende 1 der dritten Gate-Einheit R3 mit der dritten Gate-Leitung GL3 verbunden, ist ein erstes Ende 1 der zweiten Gate-Einheit R2 mit einem Ausgangssignalende Gout der zweiten Schieberegistereinheit G2 verbunden und ist ein zweites Ende 2 der dritten Gate-Einheit R3 mit einem Ausgangssignalende Gout der vierten Schieberegistereinheit G4 verbunden; und stellen die aktivierte zweite Gate-Einheit R2 und die dritte Gate-Einheit R3 an die dritte Gate-Leitung GL3 nacheinander Ausgangssignale der zweiten Schieberegistereinheit G2 und der vierten Schieberegistereinheit G4 bereit und gilt die gleiche Verbindungslogik für die anderen jeweiligen Gate-Einheiten, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird. Die Gate-Einheiten werden durch Impulssignale aktiviert, die über die Aktivierungssignalleitungen S1 und S2, die mit ersten Steuerungsenden 4 der jeweiligen Gate-Einheiten verbunden sind, bereitgestellt werden, wie dies für eine Ausführung erforderlich ist.
In einer Ausführungsform müssen, um eine normale Funktion des Gate-Treibers zu ermöglichen, die Schieberegistereinheiten ferner z. B. mit einer ersten anfänglichen Auslösesignalleitung STV1, einer zweiten anfänglichen Auslösesignalleitung STV2, einer Rücksetzssignalleitung RESET, einer niederpegeligen Signalleitung VGL, einer Vorwärtsabtastsignalleitung FW, einer Rückwärtsabtastsignalleitung BW, einem Taktsignal CK_1, einem Taktsignal CKB_1, einem Taktsignal CK_2 und einem Taktsignal CKB_2 versehen sein; und variieren die jeweiligen Signale und die Anzahl von Signalleitungen, über welche die jeweiligen Signale bereitgestellt werden, wie oben beschrieben, je nach einem variablen Aufbau der Schieberegistereinheiten, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird.
Bei einer Gate-Einheit, die verschiedene Elemente umfasst, steuert der Gate-Treiber gemäß der Ausführungsform der vorliegenden Offenbarung, ob die Gate-Einheit in wenigstens einem Steuerungsmodus aktiviert wird; wenn z. B. die Gate-Einheit nicht betrieben werden muss, wird ein Deaktivierungssignal über eine oder mehrere Signalleitungen bereitgestellt, und wenn die Gate-Einheit betrieben werden muss, wird ein Impulssignal über eine oder mehrere Signalleitungen bereitgestellt, wobei das Deaktivierungssignal über die gleiche Signalleitung oder die gleichen Signalleitungen bereitgestellt werden kann wie das Impulssignal, solange die verschiedenen Signale in unterschiedlichen Zuständen oder in verschiedenen Zeitspannen bereitgestellt werden; und in einem anderen Beispiel umfasst der Gate-Treiber verschiedene Signalleitungen, über welche das Deaktivierungssignal bzw. das Impulssignal bereitgestellt werden, wobei in diesem Fall, um den Betrieb der Gate-Einheit zu ermöglichen, die Gate-Einheit von der Signalleitung oder den Signalleitungen, über welche das Deaktivierungssignal bereitgestellt wird, getrennt werden muss und die Gate-Einheit mit der Signalleitung oder den Signalleitungen, über welche das Impulssignal bereitgestellt wird, verbunden wird. Zugunsten einer deutlicheren Beschreibung der Art und Weise, in der die verschiedene Elemente umfassende Gate-Einheit aktiviert wird, wird dies im Folgenden im Zusammenhang mit Gate-Treibern, wie in 3A bis 8 dargestellt, beschrieben.
Mit Bezug auf 3A wird ein erster konkreter Gate-Treiber veranschaulicht, der Folgendes umfasst: N Schieberegistereinheiten, von denen jede mit einer entsprechenden von N Gate-Leitungen eines Anzeigefelds verbunden ist, wobei die N Schieberegistereinheiten als G1, G2, G3, ... ..., G(N – 2), G(N – 1) und G(N) und die N Gate-Leitungen als GL1, GL2, GL3, ... ..., GL(N – 2), GL(N – 1) und GL(N) bezeichnet werden; und N – 2 Gate-Einheiten, z. B. R1, R2, R3,... ..., R(N – 4), R(N – 3) und R(N – 2), von denen jede einen in Reihe geschalteten ersten TFT T1 und zweiten TFT T2 umfasst, wobei T1 und T2 n-Typ-TFTs sind, ein Gate-Anschluss, ein Source-Anschluss und ein Drain-Anschluss von T1 mit einem ersten Steuerungsende 4, einem ersten Ende 1 bzw. einem dritten Ende 3 der Gate-Einheit verbunden sind; und ein Gate-Anschluss, ein Source-Anschluss und ein Drain-Anschluss von T2 mit einem zweiten Steuerungsende 5, einem zweiten Ende 2 bzw. dem dritten Ende 3 der Gate-Einheit verbunden sind. Der Gate-Treiber, der mit den Aktivierungssignalleitungen S1 bis S4 versehen ist, kann durch Signale gesteuert werden, die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt werden, um die jeweiligen Gate-Einheiten zu deaktivieren, wenn der Gate-Treiber normal ist, und um die jeweiligen Gate-Einheiten zu aktivieren, wenn der Gate-Treiber anormal wird; oder kann durch die Signale gesteuert werden, die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt werden, um die Gate-Einheiten periodisch zu deaktivieren und zu aktivieren, während der Gate-Treiber betrieben wird, um dadurch den Gate-Treiber automatisch zu reparieren, wenn der Gate-Treiber anormal wird. Konkrete Beispiele werden im Folgenden aufgeführt.
Der Gate-Treiber, wie in 3A dargestellt, kann wie folgt repariert werden: Wenn der Gate-Treiber normal ist, werden niederpegelige Signale über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt, um die jeweiligen Gate-Einheiten zu deaktivieren; und wenn der Gate-Treiber anormal wird, werden Impulssignale über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt, wobei die über die Aktivierungssignalleitung S1 und die Aktivierungssignalleitung S2 bereitgestellten Impulssignale gegenphasig sind und die über die Aktivierungssignalleitung S3 und die Aktivierungssignalleitung S4 bereitgestellten Impulssignale gegenphasig sind, d. h. T1 ist eingeschaltet, während T2 ausgeschaltet ist, und T1 ist ausgeschaltet, während T2 eingeschaltet ist; und die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellten Impulssignale zusammen mit jeweiligen Taktsignalen (z. B. einem Taktsignal CK_1, einem Taktsignal CKB_1, einem Taktsignal CK_2 und einem Taktsignal CKB_2) T1 und T2 nacheinander ein- oder ausschalten, sodass die aktivierte h-te Gate-Einheit R(h) an die (h + 1)-te Gate-Leitung GL(h + 1) nacheinander Ausgangssignale der h-ten Schieberegistereinheit G(h) und der (h + 2)-ten Schieberegistereinheit G(h + 2) bereitstellt.
Alternativ dazu kann der Gate-Treiber, wie in 3A dargestellt, wie folgt repariert werden:
Wenn der Gate-Treiber entweder normal oder anormal ist, werden Impulssignale über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt, wobei die über die Aktivierungssignalleitung S1 und die Aktivierungssignalleitung S2 bereitgestellten Impulssignale gegenphasig sind und die über die Aktivierungssignalleitung S3 und die Aktivierungssignalleitung S4 bereitgestellten Impulssignale gegenphasig sind, d. h. T1 ist eingeschaltet, während T2 ausgeschaltet ist, und T1 ist ausgeschaltet, während T2 eingeschaltet ist; und die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellten Impulssignale zusammen mit jeweiligen Taktsignalen (z. B. einem Taktsignal CK_1, einem Taktsignal CKB_1, einem Taktsignal CK_2 und einem Taktsignal CKB_2) T1 und T2 nacheinander ein- oder ausschalten, sodass, wenn der Gate-Treiber normal ist, ein Ausgang des Gate-Treibers nicht betroffen ist und, wenn der Gate-Treiber anormal wird, die aktivierte h-te Gate-Einheit R(h) an die (h + 1)-te Gate-Leitung GL(h + 1) automatisch nacheinander Ausgangssignale der h-ten Schieberegistereinheit G(h) und der (h + 2)-ten Schieberegistereinheit G(h + 2) bereitstellt, um dadurch den anormalen Gate-Treiber zu reparieren, wobei h = 1, 2, 3, ..., N – 2.
Beispielsweise kann die zweite Schieberegistereinheit in dem Gate-Treiber, nachdem sie anormal geworden ist, mit einem beliebigen der oben beschriebenen Reparaturverfahren wie folgt repariert werden.
3B zeigt ein Impulsdiagramm von Ausgängen der jeweiligen Schieberegistereinheiten in dem Gate-Treiber, wie in 3A dargestellt, wenn diese normal sind, wobei zugunsten einer übersichtlicheren Darstellung nur ein Ausgangssignal G1 der ersten Schieberegistereinheit, ein Ausgangssignal G2 der zweiten Schieberegistereinheit und ein Ausgangssignal G3 der dritten Schieberegistereinheit abgebildet sind, wobei sich das Ausgangssignal G2 der zweiten Schieberegistereinheit mit dem Ausgangssignal G1 der ersten Schieberegistereinheit in einer Zeitspanne t überlappt und sich das Ausgangssignal G3 der dritten Schieberegistereinheit mit dem Ausgangssignal G2 der zweiten Schieberegistereinheit in einer Zeitspanne t überlappt.
3C zeigt einen Teil eines Impulsdiagramms eines Ausgangs des Gate-Treibers in 3A, nachdem die Schieberegistereinheit anormal geworden ist und repariert wurde, wobei zugunsten einer übersichtlicheren Darstellung nur ein Ausgangssignal G1 der ersten Schieberegistereinheit, ein Ausgangssignal G2 der zweiten Schieberegistereinheit und ein Ausgangssignal G3 der dritten Schieberegistereinheit abgebildet sind, insbesondere wie folgt.
In einer Zeitspanne t1 ist das Aktivierungssignal S1 ein hochpegeliges Signal, ist das Aktivierungssignal S2 ein niederpegeliges Signal, ist T1 der ersten Gate-Einheit eingeschaltet, ist T2 der ersten Gate-Einheit ausgeschaltet und stellt die erste Schieberegistereinheit G1 das Ausgangsende der zweiten Schieberegistereinheit G2 mit einem hochpegeligen Signal bereit.
In einer Zeitspanne t2 ist das Aktivierungssignal S1 ein niederpegeliges Signal, ist das Aktivierungssignal S2 ein hochpegeliges Signal, ist T1 der ersten Gate-Einheit ausgeschaltet, ist T2 der ersten Gate-Einheit eingeschaltet und, da sowohl die erste als auch die dritte Schieberegistereinheit die niederpegeligen Signale ausgeben, liegt ein niederpegeliges Signal am Ausgangsende der zweiten Schieberegistereinheit G2 an.
In einer Zeitspanne t3 ist das Aktivierungssignal S1 ein niederpegeliges Signal, ist das Aktivierungssignal S2 ein hochpegeliges Signal, ist T1 der ersten Gate-Einheit ausgeschaltet, ist T2 der ersten Gate-Einheit eingeschaltet und stellt die dritte Schieberegistereinheit G3 das Ausgangsende der zweiten Schieberegistereinheit G2 mit einem hochpegeligen Signal bereit.
In einer Zeitspanne t4 gibt die dritte Schieberegistereinheit G3 ein hochpegeliges Signal aus.
In einer Zeitspanne t5 geben sämtliche der ersten Schieberegistereinheit G1, der zweiten Schieberegistereinheit G2 und der dritten Schieberegistereinheit G3 niederpegelige Signale aus.
Für den Signalausgang am Ausgangsende der zweiten Schieberegistereinheit G2, wie in 3C dargestellt, ist ein niederpegeliges Signal in der Zeitspanne t2 zwischen der Zeitspanne t1 und der Zeitspanne t3 erforderlich, jedoch ist die Zeitspanne t2 keine primäre Ladezeitspanne und ist die Zeitspanne t3 eine primäre Ladezeitspanne, wobei die Zeitspanne t3 gleich einer Zeitspanne t ist, für welche die Ausgabe der zweiten Schieberegistereinheit G2 normal ist (siehe 3B), sodass eine Treiberleistung der zweiten Schieberegistereinheit G2 nicht beeinflusst wird. In dem Gate-Treiber, wie in 3A dargestellt, ist, wenn eine der anderen Schieberegistereinheiten als die erste Schieberegistereinheit und die N-te Schieberegistereinheit ausfallen, ein Ausgang nach Reparatur der Schieberegistereinheit gleich dem Ausgangssignal der zweiten Schieberegistereinheit G2, wie in 3C dargestellt.
Es ist zu beachten, dass in dem Gate-Treiber, wie in 3C dargestellt, sowohl T1 als auch T2, die in einer Gate-Einheit enthalten sind, p-Typ-TFTs sind und es entsprechend bei einem jeden der Verfahren zum Reparieren des Gate-Treibers ausreicht, wenn ein Signal zum Deaktivieren der Gate-Einheit ein hochpegeliges Signal ist, wenn der Gate-Treiber, wie in 3A dargestellt, normal ist. Bei einem jeden der Verfahren zum Reparieren des Gate-Treibers, wie in 3A dargestellt, ist es ausreichend, wenn die Taktungen der über die Signalleitungen S1 bis S4 bereitgestellten Impulssignale an die jeweiligen Taktsignale angepasst werden, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird.
Mit Bezug auf 4 wird ein zweiter konkreter Gate-Treiber veranschaulicht, der Folgendes umfasst: N Schieberegistereinheiten, von denen jede mit einer entsprechenden von N Gate-Leitungen eines Anzeigefelds verbunden ist, wobei die N Schieberegistereinheiten als G1, G2, G3, ... ..., G(N – 2), G(N – 1) und G(N) und die N Gate-Leitungen als GL1, GL2, GL3, ... ..., GL(N – 2), GL(N – 1) und GL(N) bezeichnet werden; und N – 2 Gate-Einheiten, z. B. R1, R2, R3, ... ..., R(N – 4), R(N – 3) und R(N – 2), von denen jede einen in Reihe geschalteten ersten TFT T1 und zweiten TFT T2 umfasst, wobei T1 ein p-Typ-TFT ist, T2 ein n-Typ-TFT ist, ein Gate-Anschluss, ein Source-Anschluss und ein Drain-Anschluss von T1 mit einem ersten Steuerungsende 4, einem ersten Ende 1 bzw. einem dritten Ende 3 der Gate-Einheit verbunden sind und ein Gate-Anschluss, ein Source-Anschluss und ein Drain-Anschluss von T2 mit einem zweiten Steuerungsende 5, einem zweiten Ende 2 bzw. dem dritten Ende 3 der Gate-Einheit verbunden sind. Der Gate-Treiber, der mit den Aktivierungssignalleitungen S1 bis S4 versehen ist, kann durch Signale gesteuert werden, die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt werden, um die jeweiligen Gate-Einheiten zu deaktivieren, wenn der Gate-Treiber normal ist, und um die jeweiligen Gate-Einheiten zu aktivieren, wenn der Gate-Treiber anormal wird; oder kann durch die Signale gesteuert werden, die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt werden, um die Gate-Einheiten periodisch zu deaktivieren und zu aktivieren, während der Gate-Treiber betrieben wird, um dadurch den Gate-Treiber automatisch zu reparieren, wenn der Gate-Treiber anormal wird. Konkrete Beispiele werden im Folgenden aufgeführt.
Der Gate-Treiber, wie in 4 dargestellt, kann wie folgt repariert werden:
Wenn der Gate-Treiber normal ist, werden hochpegelige Signale über die Aktivierungssignalleitungen S1 und S3 bereitgestellt und werden niederpegelige Signale über die Aktivierungssignalleitungen S2 und S4 bereitgestellt, um die jeweiligen Gate-Einheiten zu deaktivieren; und wenn der Gate-Treiber anormal wird, werden Impulssignale über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt, wobei die über die Aktivierungssignalleitung S1 und die Aktivierungssignalleitung S2 bereitgestellten Impulssignale phasengleich sind und die über die Aktivierungssignalleitung S3 und die Aktivierungssignalleitung S4 bereitgestellten Impulssignale phasengleich sind, d. h. T1 ist eingeschaltet, während T2 ausgeschaltet ist, und T1 ist ausgeschaltet, während T2 eingeschaltet ist; und die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellten Impulssignale zusammen mit jeweiligen Taktsignalen (z. B. einem Taktsignal CK_1, einem Taktsignal CKB_1, einem Taktsignal CK_2 und einem Taktsignal CKB_2) T1 und T2 nacheinander ein- oder ausschalten, sodass die aktivierte h-te Gate-Einheit R(h) an die (h + 1)-te Gate-Leitung GL(h + 1) nacheinander Ausgangssignale der h-ten Schieberegistereinheit G(h) und der (h + 2)-ten Schieberegistereinheit G(h + 2) bereitstellt.
Alternativ dazu kann der Gate-Treiber, wie in 4 dargestellt, wie folgt repariert werden:
Wenn der Gate-Treiber entweder normal oder anormal ist, werden Impulssignale über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt, wobei die über die Aktivierungssignalleitung S1 und die Aktivierungssignalleitung S2 bereitgestellten Impulssignale phasengleich sind und die über die Aktivierungssignalleitung S3 und die Aktivierungssignalleitung S4 bereitgestellten Impulssignale phasengleich sind, d. h. T1 ist eingeschaltet, während T2 ausgeschaltet ist, und T1 ist ausgeschaltet, während T2 eingeschaltet ist; und die über die Aktivierungssignalleitungen S1 bis S4 bereitgestellten Impulssignale zusammen mit jeweiligen Taktsignalen (z. B. einem Taktsignal CK_1, einem Taktsignal CKB_1, einem Taktsignal CK_2 und einem Taktsignal CKB_2) T1 und T2 nacheinander ein- oder ausschalten, sodass, wenn der Gate-Treiber normal ist, ein Ausgang des Gate-Treibers nicht betroffen ist und, wenn der Gate-Treiber anormal wird, die aktivierte h-te Gate-Einheit R(h) an die (h + 1)-te Gate-Leitung GL(h + 1) automatisch nacheinander Ausgangssignale der h-ten Schieberegistereinheit G(h) und der (h + 2)-ten Schieberegistereinheit G(h + 2) bereitstellt, um dadurch den anormalen Gate-Treiber zu reparieren. Tatsächlich werden, wenn der Gate-Treiber entweder normal oder anormal ist, die Impulssignale über die Aktivierungssignalleitungen S1 bis S4 bereitgestellt, wobei die über die Aktivierungssignalleitung S1 und die Aktivierungssignalleitung S2 bereitgestellten Impulssignale phasengleich sind und die über die Aktivierungssignalleitung S3 und die Aktivierungssignalleitung S4 bereitgestellten Impulssignale phasengleich sind, sodass es ausreichend ist, wenn an die ersten Steuerungsenden und die zweiten Steuerungsenden der Gate-Einheiten Impulssignale nur über eine Aktivierungssignalleitung bereitgestellt werden, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird.
Es ist zu beachten, dass in dem Gate-Treiber, wie in 4 dargestellt, alternativ dazu der in einer Gate-Einheit enthaltene T1 ein n-Typ-TFT sein kann und T2 ein p-Typ-TFT sein kann, wobei es entsprechend bei einem jeden der Verfahren zum Reparieren des Gate-Treibers ausreicht, wenn ein Signal zum Deaktivieren von T1 ein niederpegeliges Signal ist und ein Signal zum Deaktivieren von T2 ein hochpegeliges Signal ist, wenn der Gate-Treiber, wie in 4 dargestellt, normal ist. Bei einem jeden der Verfahren zum Reparieren des Gate-Treibers, wie in 4 dargestellt, ist es ausreichend, wenn die Taktungen der über die Signalleitungen S1 bis S4 bereitgestellten Impulssignale an die jeweiligen Taktsignale angepasst werden, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird.
Mit Bezug auf 5 wird ein dritter konkreter Gate-Treiber dargestellt, bei dem es sich um eine Variante des in 3A dargestellten Gate-Treibers handelt, die sich vom dem in 3A dargestellten Gate-Treiber jedoch dahingehend unterscheidet, dass der Gate-Treiber sowohl mit den Aktivierungssignalleitungen S1 bis S4 als auch den Deaktivierungssignalleitungen C1 bis C4 versehen ist, wobei die ersten Steuerungsenden 4 und die zweiten Steuerungsenden 5 der ungeradzahligen Gate-Einheiten mit den Deaktivierungssignalleitungen C1 bzw. C2 verbunden sind und die ersten Steuerungsenden 4 und die zweiten Steuerungsenden 5 der geradzahligen Gate-Einheiten mit den Deaktivierungssignalleitungen C3 bzw. C4 verbunden sind, sodass niederpegelige Signale über die Deaktivierungssignalleitungen C1 bis C4 bereitgestellt werden, um dadurch die in den jeweiligen Gate-Einheiten enthaltenen n-Typ-TFTs auszuschalten. Darüber hinaus kreuzen sich Verbindungsleitungen, die von den Steuerungsenden (z. B. den ersten Steuerungsenden 4 und den zweiten Steuerungsenden 5) der Gate-Einheiten ausgehen, mit den Aktivierungssignalleitungen S1 und S2 oder den Aktivierungssignalleitungen S3 und S4 an Kreuzungsstellen, an denen sie voneinander isoliert sind und Sicherungspunkte 12 gebildet werden.
Wenn der Gate-Treiber anormal ist, werden die Steuerungsenden (z. B. die ersten Steuerungsenden 4 und die zweiten Steuerungsenden 5) einer Gate-Einheit, die an einen Ausgang einer anormalen Schieberegistereinheit anpassbar sind, von den Deaktivierungssignalleitungen (z. B. den Deaktivierungssignalleitungen C1 und C2 oder den Deaktivierungssignalleitungen C3 und C4) an Trennpunkten 14 getrennt, wie in 6 dargestellt; und werden die Steuerungsenden der Gate-Einheit mit den Aktivierungssignalleitungen (z. B. den Aktivierungssignalleitungen S1 und S2 oder den Aktivierungssignalleitungen S3 und S4) an Sicherungspunkten 10 verbunden, wodurch Verbindungspunkte 13 gebildet werden, wie in 6 dargestellt, sodass Impulssignale über die Aktivierungssignalleitungen bereitgestellt werden.
Alternativ dazu können beim Gate-Treiber, wie in 4 dargestellt, wenn der Gate-Treiber normal ist, Deaktivierungssignale über die Deaktivierungssignalleitungen bereitgestellt werden, um die Gate-Einheiten zu deaktivieren; und werden, wenn der Gate-Treiber anormal wird, Impulssignale über die Aktivierungssignalleitungen bereitgestellt, um den Betrieb der Gate-Einheiten zu aktivieren, wobei die Variante des Gate-Treibers einen Aufbau und ein Reparaturprinzip aufweist, das dem in 5 dargestellten Gate-Treiber ähnlich ist, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird.
Mit Bezug auf 7 wird ein vierter konkreter Gate-Treiber veranschaulicht, der Folgendes umfasst: N Schieberegistereinheiten, von denen jede mit einer entsprechenden von N Gate-Leitungen eines Anzeigefelds verbunden ist, wobei die N Schieberegistereinheiten als G1, G2, G3, ... ..., G(N – 2), G(N – 1) und G(N) und die N Gate-Leitungen als GL1, GL2, GL3, ... ..., GL(N – 2), GL(N – 1) und GL(N) bezeichnet werden; und N – 1 Gate-Einheiten, z. B. R1, R2, R3, ... ..., R(N – 4), R(N – 3) und R(N – 2), von denen jeweils eine zwischen Ausgangsenden von jeden zwei benachbarten Schieberegistereinheiten angeordnet ist, wobei jede Gate-Einheit einen ersten TFT T1 umfasst und alle T1 n-Typ-TFTs sein können, wie in 7 dargestellt. Ein Gate-Anschluss, ein Source-Anschluss und ein Drain-Anschluss von T1 sind mit einem ersten Steuerungsende 4, einem ersten Ende 1 bzw. einem zweiten Ende 2 der Gate-Einheit verbunden. In dem Fall, dass die ersten TFTs aller Gate-Einheiten n-Typ-TFTs sind, muss der Gate-Treiber mit zwei Aktivierungssignalleitungen, z. B. den Aktivierungssignalleitungen S1 und S2 versehen sein, sodass die ungeradzahligen Gate-Einheiten und die geradzahligen Gate-Einheiten zu verschiedenen Zeitpunkten aktiviert werden können. Der Gate-Treiber kann durch Signale gesteuert werden, die über die Aktivierungssignalleitungen S1 und S2 bereitgestellt werden, um die jeweiligen Gate-Einheiten zu deaktivieren, wenn der Gate-Treiber normal ist, und um die jeweiligen Gate-Einheiten zu aktivieren, wenn der Gate-Treiber anormal wird; oder kann durch die Signale gesteuert werden, die über die Aktivierungssignalleitungen S1 und S2 bereitgestellt werden, um die Gate-Einheiten periodisch zu deaktivieren und zu aktivieren, während der Gate-Treiber betrieben wird, um dadurch den Gate-Treiber automatisch zu reparieren, wenn der Gate-Treiber anormal wird.
Der Gate-Treiber, wie in 7 dargestellt, kann wie folgt repariert werden: Wenn der Gate-Treiber normal ist, werden niederpegelige Signale über die Aktivierungssignalleitungen S1 und S2 bereitgestellt, um die jeweiligen Gate-Einheiten zu deaktivieren; und wenn der Gate-Treiber anormal wird, werden Impulssignale über die Aktivierungssignalleitungen S1 und S2 bereitgestellt, wobei die über die Aktivierungssignalleitung S1 und die Aktivierungssignalleitung S2 bereitgestellten Impulssignale gegenphasig sind, d. h. der ungeradzahlige T1 ist eingeschaltet, während der geradzahlige T1 ausgeschaltet ist, und der ungeradzahlige T1 ist ausgeschaltet, während der geradzahlige T1 eingeschaltet ist; und die über die Aktivierungssignalleitungen S1 und S2 bereitgestellten Impulssignale zusammen mit jeweiligen Taktsignalen (z. B. einem Taktsignal CK_1, einem Taktsignal CKB_1, einem Taktsignal CK_2 und einem Taktsignal CKB_2) den ungeradzahligen T1 und den geradzahligen T2 nacheinander ein- oder ausschalten, sodass die aktivierte k-te Gate-Einheit R(k) und (k + 1)-te Gate-Einheit R(k + 1) an die (k + 1)-te Gate-Leitung GL(k + 1), wobei k = 1, 2, 3, ..., N – 1, nacheinander Ausgangssignale der k-ten Schieberegistereinheit G(k) und der (k + 2)-ten Schieberegistereinheit G(k + 2) bereitstellen.
Alternativ dazu kann der Gate-Treiber, wie in 7 dargestellt, wie folgt repariert werden:
Wenn der Gate-Treiber entweder normal oder anormal ist, werden Impulssignale über die Aktivierungssignalleitungen S1 und S2 bereitgestellt, wobei die über die Aktivierungssignalleitung S1 und die Aktivierungssignalleitung S2 bereitgestellten Impulssignale gegenphasig sind, d. h. der ungeradzahlige T1 ist eingeschaltet, während der geradzahlige T1 ausgeschaltet ist, und der ungeradzahlige T1 ist ausgeschaltet, während der geradzahlige T1 eingeschaltet ist; und die über die Aktivierungssignalleitungen S1 und S2 bereitgestellten Impulssignale zusammen mit jeweiligen Taktsignalen (z. B. einem Taktsignal CK_1, einem Taktsignal CKB_1, einem Taktsignal CK_2 und einem Taktsignal CKB_2) den ungeradzahligen T1 und den geradzahligen T2 nacheinander ein- oder ausschalten, sodass, wenn der Gate-Treiber normal ist, ein Ausgang des Gate-Treibers nicht beeinflusst wird und, wenn der Gate-Treiber anormal wird, die aktivierte k-te Gate-Einheit R(k) und (k + 1)-te Gate-Einheit R(k + 1) an die (k + 1)-te Gate-Leitung GL(k + 1), wobei k = 1, 2, 3, ..., N – 1, nacheinander Ausgangssignale der k-ten Schieberegistereinheit G(k) und der (k + 2)-ten Schieberegistereinheit G(k + 2) bereitstellen, um dadurch den anormalen Gate-Treiber zu reparieren.
Es ist zu beachten, dass in dem Gate-Treiber, wie in 7 dargestellt, alternativ dazu die in allen Gate-Einheiten enthaltenen T1 p-Typ-TFTs sein können, wobei es entsprechend bei einem jeden der Verfahren zum Reparieren des Gate-Treibers, wie in 7 dargestellt, ausreicht, wenn ein Signal zum Deaktivieren einer Gate-Einheit, wenn der Gate-Treiber normal ist, ein hochpegeliges Signals ist. Alternativ dazu sind die in den ungeradzahligen Gate-Einheiten enthaltenen T1 n-Typ-/p-Typ-TFTs und sind die in den geradzahligen Gate-Einheiten enthaltenen T1 p-Typ-/n-Typ-TFTs, wobei es entsprechend bei einem jeden der Verfahren zum Reparieren des Gate-Treibers, wie in 7 dargestellt, ausreicht, wenn an die ungeradzahligen Gate-Einheiten und die geradzahligen Gate-Einheiten ein niederpegeliges Signal oder ein hochpegeliges Signal über die jeweiligen Aktivierungssignalleitungen je nach dem Typ der T1 bereitgestellt wird.
Der Gate-Treiber, wie in 7 dargestellt, kann ferner mit Deaktivierungssignalleitungen, wie in 5 dargestellt, (z. B. den Deaktivierungssignalleitungen C1 bis C4) versehen sein, wobei deren Anzahl flexibel je nach dem Typ der in den jeweiligen Gate-Einheiten in dem Gate-Treiber enthaltenen T1 mit einer ähnlichen Modifikation von 5 festgelegt werden kann, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird.
Die in 3A bis 7 dargestellten Gate-Treiber können verändert werden, wie dies für eine Ausführung erforderlich ist, sodass in Bezug auf einen Anzeigebereich A/A des Anzeigefelds die ungeradzahligen Schieberegistereinheiten und die geradzahligen Schieberegistereinheiten links bzw. rechts von dem Anzeigebereich A/A angeordnet werden können oder sowohl die ungeradzahligen Schieberegistereinheiten als auch die geradzahligen Schieberegistereinheiten links oder rechts von dem Anzeigebereich A/A angeordnet werden können. Mit Bezug auf 8 wird ein fünfter konkreter Gate-Treiber veranschaulicht, der von dem in 3A dargestellten Gate-Treiber abgeleitet ist, d. h. beide Schieberegistereinheiten, die links bzw. rechts von dem Anzeigebereich A/A in dem in 3A dargestellten Gate-Treiber angeordnet sind, sind links von dem Anzeigebereich A/A angeordnet, wobei eine Funktionsweise und ein Reparaturverfahren des Gate-Treibers, wie in 8 dargestellt, gleich denen des in 3A dargestellten Gate-Treibers sind. Ebenso können die in 4 bis 6 dargestellten Gate-Treiber verändert werden, wie in 8 veranschaulicht, sodass die jeweiligen Schieberegistereinheiten auf einer Seite des Anzeigebereichs A/A angeordnet sind; und bei dem in 7 dargestellten Gate-Treiber können die ungeradzahligen Schieberegistereinheiten und die geradzahligen Schieberegistereinheiten links bzw. rechts von dem Anzeigebereich A/A angeordnet werden, wobei in Bezug auf Taktungen von Ausgängen der Gate-Treiber, wie in 4 bis 8 dargestellt, nach deren Reparatur auf 3C verwiesen werden kann, obwohl hier auf eine wiederholte Beschreibung davon verzichtet wird.
Mit Bezug auf 9 wird ein Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht, das einen Anzeigebereich (A/A) 11, in dem N Gate-Leitungen (GL1, GL2, ... ..., GL(N – 1) und GL(N)) angeordnet sind, und ein Array-Substrat 1, auf dem der Gate-Treiber gemäß einer beliebigen der obengenannten Ausführungsformen der vorliegenden Offenbarung in einem Nichtanzeigebereich 12, der den Anzeigebereich (A/A) 11 umgibt, angeordnet ist, umfasst, wobei ein Ausgangssignalende jeder der N Schieberegistereinheiten (G1, G2, ... ..., G(N – 1) und G(N)) des Gate-Treibers mit einer entsprechenden der N Gate-Leitungen verbunden ist.
Die jeweiligen Schieberegistereinheiten, die mit den ungeradzahligen Gate-Leitungen verbunden sind, sind in dem Nichtanzeigebereich 12 auf der linken Seite des Anzeigebereichs 11 angeordnet und die jeweiligen Schieberegistereinheiten, die mit den geradzahligen Gate-Leitungen verbunden sind, sind in dem Nichtanzeigebereich 12 auf der rechten Seite des Anzeigebereichs 11 angeordnet.
Das Anzeigefeld, wie in 9 dargestellt, wurde anhand des in 3A dargestellten Gate-Treibers als Beispiel beschrieben, wobei das Gleiche für die in 4 bis 8 veranschaulichten Gate-Treiber gilt. Beispielsweise sind die jeweiligen Schieberegistereinheiten, die mit den ungeradzahligen Gate-Leitungen verbunden sind, im Nichtanzeigebereich 12 auf der rechten Seite des Anzeigebereichs 11 angeordnet und sind die jeweiligen Schieberegistereinheiten, die mit den geradzahligen Gate-Leitungen verbunden sind, im Nichtanzeigebereich 12 auf der linken Seite des Anzeigebereichs 11 angeordnet.
10 (mit den gleichen Bezugsnummern wie in 9) zeigt ein zweites Anzeigefeld 900, das jeweilige Schieberegistereinheiten umfasst, die auf einer Seite des Anzeigebereichs 11 angeordnet sind, wobei das in 10 dargestellte Anzeigefeld unter Verwendung des in 8 veranschaulichten Gate-Treibers hergestellt wurde.
Vorteilhafte Effekte von Ausführungsformen der vorliegenden Offenbarung lauten wie folgt: Die Mehrzahl von Gate-Einheiten ist in dem Gate-Treiber angeordnet und wenn die entsprechende Schieberegistereinheit, die mit der aktuellen Gate-Leitung verbunden ist, anormal wird, stellt eine entsprechende der Gate-Einheiten der aktuellen Gate-Leitung das Ausgangssignal der entsprechenden Schieberegistereinheit, die mit der vorangehenden Gate-Leitung verbunden ist, und/oder der entsprechenden Schieberegistereinheit, die mit der nachfolgenden Gate-Leitung verbunden ist, bereit, wodurch die Fähigkeit zur Reparatur des Gate-Treibers verbessert und verhindert wird, dass die gesamte GOA-Schaltung aufgrund einer anormalen Schieberegistereinheit fehlerhaft arbeitet oder funktionsunfähig wird.
Mit Bezug auf 11 wird eine Anzeigevorrichtung 100 dargestellt, welche das Anzeigefeld 900 gemäß der obengenannten Ausführungsform der vorliegenden Offenbarung umfasst.
Vorteilhafte Effekte der Ausführungsformen der vorliegenden Offenbarung lauten wie folgt: Die Mehrzahl von Gate-Einheiten ist in dem Gate-Treiber angeordnet und wenn die entsprechende Schieberegistereinheit, die mit der aktuellen Gate-Leitung verbunden ist, anormal wird, stellt eine entsprechende der Gate-Einheiten der aktuellen Gate-Leitung das Ausgangssignal der entsprechenden Schieberegistereinheit, die mit der vorangehenden Gate-Leitung verbunden ist, und/oder der entsprechenden Schieberegistereinheit, die mit der nachfolgenden Gate-Leitung verbunden ist, bereit, wodurch die Fähigkeit zur Reparatur des Gate-Treibers verbessert und verhindert wird, dass die gesamte GOA-Schaltung aufgrund einer anormalen Schieberegistereinheit fehlerhaft arbeitet oder funktionsunfähig wird.
Es versteht sich, dass der Fachmann verschiedene Modifikationen und Variationen an der vorliegenden Offenbarung vornehmen kann, ohne vom Wesen und Geltungsbereich der vorliegenden Offenbarung abzuweichen. Somit soll die vorliegende Offenbarung auch diese Modifikationen und Variationen davon einschließen, solange die Modifikationen und Variationen in den Geltungsbereich der der vorliegenden Offenbarung beigefügten Ansprüche und ihrer Äquivalente fallen.

Claims

Gate-Treiber, umfassend N Schieberegistereinheiten, von denen jede mit einer jeweiligen von N Gate-Leitungen eines Anzeigefelds verbunden ist, wobei der Gate-Treiber eine Mehrzahl von Gate-Einheiten umfasst und, während eine Gate-Einheit aktiviert ist, die Gate-Einheit so ausgelegt ist, dass sie einer aktuellen Gate-Leitung ein Ausgangssignal einer entsprechenden Schieberegistereinheit, die mit einer vorangehenden Gate-Leitung verbunden ist, oder einer entsprechenden Schieberegistereinheit, die mit einer nachfolgenden Gate-Leitung verbunden ist, bereitstellt, wobei N für eine ganze Zahl größer als 2 steht.
Gate-Treiber nach Anspruch 1, wobei der Gate-Treiber (N – 2) Gate-Einheiten umfasst, eine der Gate-Einheiten zwischen der h-ten Schieberegistereinheit und der (h + 2)-ten Schieberegistereinheit angeordnet ist, ein erstes Ende (1) der h-ten Gate-Einheit mit einem Ausgangssignalende der h-ten Schieberegistereinheit verbunden ist, ein zweites Ende (2) der h-ten Gate-Einheit mit einem Ausgangssignalende der (h + 2)-ten Schieberegistereinheit verbunden ist und ein drittes Ende (3) der h-ten Gate-Einheit mit der (h + 1)-ten Gate-Leitung verbunden ist; und die aktivierte h-te Gate-Einheit der (h + 1)-ten Gate-Leitung nacheinander Ausgangssignale der h-ten Schieberegistereinheit und der (h + 2)-ten Schieberegistereinheit bereitstellt, wobei h = 1, 2, 3, ..., N – 2.
Gate-Treiber nach Anspruch 2, wobei jede der Gate-Einheiten einen ersten TFT und einen zweiten TFT umfasst, ein Gate des ersten TFT mit dem vierten Ende (4) der Gate-Einheit verbunden ist, ein Drain Anschluss des ersten TFT mit dem dritten Ende (3) der Gate-Einheit verbunden ist, und ein Gate des zweiten TFT mit dem fünften Ende (5) der Gate-Einheit verbunden ist, ein Source Anschluss des zweiten TFT mit dem zweiten Ende (2) der Gate-Einheit verbunden ist, ein Drain Anschlsss des zweiten TFT mit dem dritten Ende (3) der Gate-Einheit verbunden ist, wobei das vierte Ende (4) und das fünfte Ende (5) jeweils als erstes Steuerungsende bzw. zweites Steuerungsende ausgebildet sind; und der erste TFT und der zweite TFT jeweils durch Aktivierungssignale, die am ersten Steuerungsende (4) und am zweiten Steuerungsende (5) der Gate-Einheit empfangen werden, ein- oder ausgeschaltet werden.
Gate-Treiber nach Anspruch 3, wobei Deaktivierungssignale am ersten Steuerungsende (4) und am zweiten Steuerungsende (5) der Gate-Einheit über eine erste Verbindungsleitung bzw. eine zweite Verbindungsleitung empfangen werden, wobei sich die erste Verbindungsleitung und die zweite Verbindungsleitung mit Aktivierungssignalleitungen (S1, S2, S3, S4), über welche dem ersten Steuerungsende (4) und dem zweiten Steuerungsende (5) der Gate-Einheit Aktivierungssignale bereitgestellt werden, kreuzen oder davon isoliert sind, wobei Sicherungspunkte (10, 12) an den Kreuzungsstellen gebildet werden.
Gate-Treiber nach Anspruch 3 oder 4, wobei die ersten TFTs n-Typ-/p-Typ-TFTs sind und die zweiten TFTs p-Typ-/n-Typ-TFTs sind oder sowohl die ersten TFTs als auch die zweiten TFTs p-Typ-TFTs oder n-Typ-TFTs sind.
Gate-Treiber nach Anspruch 1, wobei der Gate-Treiber N – 1 Gate-Einheiten umfasst, von denen jeweils eine zwischen Ausgangsenden von jeden zwei benachbarten Schieberegistereinheiten angeordnet ist; sowohl ein zweites Ende (2) der k-ten Gate-Einheit als auch ein erstes Ende (1) der (k + 1)-ten Gate-Einheit mit der (k + 1)-ten Gate-Leitung verbunden sind, ein erstes Ende (1) der k-ten Gate-Einheit mit einem Ausgangssignalende der k-ten Schieberegistereinheit verbunden ist und ein zweites Ende (2) der (k + 1)-ten Gate-Einheit mit einem Ausgangssignalende der (k + 2)-ten Schieberegistereinheit verbunden ist; und die aktivierte k-te Gate-Einheit und (k + 1)-te Gate-Einheit der (k + 1)-ten Gate-Leitung nacheinander Ausgangssignale der k-ten Schieberegistereinheit und der (k + 2)-ten Schieberegistereinheit bereitstellen, wobei k = 1, 2, 3, ..., N – 1.
Gate-Treiber nach Anspruch 6, wobei jede der Gate-Einheiten lediglich einen ersten TFT umfasst, ein Gate des ersten TFT mit dem vierten Ende (4) der Gate-Einheit verbunden ist, ein Source Anschluss des ersten TFT mit dem ersten Ende (1) der Gate-Einheit verbunden ist, ein Drain Anschluss des ersten TFT mit dem zweien Ende (2) der Gate-Einheit verbunden ist, und der erste TFT durch ein Aktivierungssignal, das am Steuerungsende der Gate-Einheit empfangen wird, ein- oder ausgeschaltet wird.
Gate-Treiber nach Anspruch 7, wobei die ersten TFTs n-Typ-TFTs oder p-Typ-TFTs sind; oder die ersten TFTs der ungeradzahligen Gate-Einheiten n-Typ-/p-Typ-TFTs sind und die ersten TFTs der geradzahligen Gate-Einheiten p-Typ-/n-Typ-TFTs sind.
Array-Substrat, umfassend einen Anzeigebereich, in dem N Gate-Leitungen angeordnet sind, und einen Nichtanzeigebereich, der den Anzeigebereich umgibt, wobei der Gate-Treiber nach einem der Ansprüche 1 bis 8 in dem Nichtanzeigebereich angeordnet ist.
Array-Substrat nach Anspruch 9, wobei der Gate-Treiber im Nichtanzeigebereich auf der linken oder der rechten Seite des Anzeigebereichs angeordnet ist; oder die jeweiligen Schieberegistereinheiten, die mit den ungeradzahligen Gate-Leitungen verbunden sind, in dem Nichtanzeigebereich auf der linken/rechten Seite des Anzeigebereichs angeordnet sind und die jeweiligen Schieberegistereinheiten, die mit den geradzahligen Gate-Leitungen verbunden sind, in dem Nichtanzeigebereich auf der rechten/linken Seite des Anzeigebereichs angeordnet sind.
Anzeigefeld, umfassend das Array-Substrat nach Anspruch 9 oder 10.
Anzeigevorrichtung, umfassend das Anzeigefeld nach Anspruch 11.