DE112012004462B4

DE112012004462B4 - Flüssigkristallanzeigevorrichtung

Info

Publication number: DE112012004462B4
Application number: DE112012004462.2T
Authority: DE
Inventors: c/o JVC Kenwood Corp. Iwasa Takayuki
Original assignee: JVCKenwood Corp
Current assignee: JVCKenwood Corp
Priority date: 2011-10-27
Filing date: 2012-10-09
Publication date: 2024-02-01
Anticipated expiration: 2032-10-10
Also published as: DE112012004462T5; JP5733154B2; CN104024928A; US9934761B2; WO2013061772A1; US9466253B2; CN104024928B; JP2013092714A; US20140232706A1; US20160300552A1

Abstract

Flüssigkristallanzeigevorrichtung (10), die Folgendes aufweist:eine Vielzahl von Pixeln (12, 12A, 12B, 12C), die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Spaltendatenleitungen (d, d1 bis dn) mit einer Vielzahl von Zeilenscannleitungen (g, g1 bis gm) schneiden,wobei jedes der Pixeln (12, 12A, 12B, 12C) einzeln Folgendes aufweist:ein Anzeigeelement (11), das so konfiguriert ist, dass es Flüssigkristalle besitzt,die zwischen eine Pixelelektrode (112) und einer gemeinsamen Elektrode, die zueinander weisen, gefüllt und abgedichtet sind;eine erste Schalteinheit die so konfiguriert ist, dass sie die Subframe- bzw. Unterrahmendaten durch die Spaltendatenleitung (d, d1 bis dn) abtastet, um jeden Rahmen eines Videosignals in einer Vielzahl von Unterrahmen mit einer Anzeigeperiode, die kürzer als eine Rahmenperiode des Videosignals ist, anzuzeigen;eine erste Signalhalteeinheit (121, 123, 125), die so konfiguriert ist, dass sie gemeinsam mit der ersten Schalteinheit einen statischen RAM-Speicher bildet,und so konfiguriert ist, dass sie die Unterrahmendaten, die durch die erste Schalteinheit abgetastet werden, speichert;eine zweite Schalteinheit, die so konfiguriert ist, dass sie die Unterrahmendaten ausgibt, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind; undeine zweite Signalhalteeinheit (122, 124, 126), die so konfiguriert ist, dass sie gemeinsam mit der zweiten Schalteinheit einen dynamischen RAM-Speicher bildet, in dem gespeicherter Inhalt mit den Unterrahmendaten überschrieben wird, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, die durch die zweite Schalteinheit geliefert werden, und die so konfiguriert ist, dass sie die ausgegebenen Daten auf die Pixelelektrode (112) anwendet; undeine Pixelsteuereinheit, die so konfiguriert ist, dass sie für einzelne Unterrahmen folgende Betriebsvorgänge ausführt: Nachschreiben in sämtliche einer Vielzahl von Pixeln (12, 12A, 12B, 12C), welche eine Bildanzeigeeinheit konfigurieren, durch wiederholtes Schreiben der Unterrahmendaten in die erste Signalhalteeinheit für die einzelnen Pixel in Einheiten der Zeilen;Anschalten der zweiten Schalteinheiten in sämtlichen der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit einem Auslöserimpuls; und Überschreiben des gespeicherten Inhalts in den zweiten Signalhalteeinheiten (122, 124, 126) der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit den Unterrahmendaten, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, wobei:die zweite Signalhalteeinheit (122, 124, 126) mit einem Kondensator konfiguriert ist; unddie zweite Schalteinheit aus einem Transmissions-Gatter bzw. -Gate konfiguriert ist, in dem das Schalten durch zwei der Auslöserimpulse mit zueinander umgekehrten Polaritäten gesteuert wird.

Description

Gebiet
Die vorliegende Erfindung bezieht sich auf eine Flüssigkristallanzeigevorrichtung und insbesondere auf eine Flüssigkristallanzeigevorrichtung, die eine Abstufungs- bzw. Gradationsanzeige unter Verwendung der Kombination einer Vielzahl von Unterrahmen gemäß den Gradationspegeln verwendet, die durch eine Vielzahl von Bits ausgedrückt werden.
Hintergrund
Bisher ist ein Subframe- bzw. Unterrahmenantriebsverfahren als eines der Rasteranzeigeverfahren bei Flüssigkristallanzeigevorrichtungen bekannt. In einem Unterrahmenantriebsverfahren, welches eine Art von Zeitbasismodulationsverfahren ist, wird eine vorbestimmte Periode (ein Rahmen, der eine Einheit zur Anzeige von beispielsweise einem Bild in dem Fall beweglicher Bilder ist) in eine Vielzahl von Unterrahmen unterteilt und die Pixel werden in einer Kombination der Unterrahmen gemäß einer Gradation, die angezeigt werden soll, angetrieben. Die anzuzeigende Abstufung bzw. Gradation wird gemäß dem Verhältnis einer Pixelantriebsperiode, die in einer vorbestimmten Periode belegt wird, bestimmtund dieses Verhältnis wird durch die Kombination der Unterrahmen spezifiziert.
Bei den Flüssigkristallanzeigevorrichtungen gemäß diesem Unterrahmenantriebsverfahren ist eine bekannt, in der Pixel einzeln konfiguriert sind als eine Hauptklinkenschalterbzw. Haupteinrastvorrichtung (Master Latch), eine Nebenklinkenschalterbzw. Nebeneinrastvorrichtung (Slave Latch), ein Flüssigkristallanzeigeelement, und erste bis dritte Schalttransistoren, die insgesamt drei Transistoren sind (siehe beispielsweise Patentliteratur 1). In diesem Pixel wird ein Bit der ersten Daten auf einen Eingabeanschluss von zwei Eingabeanschlüssen der Haupteinrastvorrichtung durch den ersten Schalttransistor angewendet; zweite Daten in Komplementärbeziehung zu den ersten Daten werden auf den anderen Eingabeanschluss durch den zweiten Schalttransistor angewendet; und wenn das Pixel durch ein Zeilenauswahlsignal ausgewählt wird, das durch eine Zeilenscannleitung angewendet wird, werden die ersten Daten geschrieben, während die ersten und zweiten Schalttransistoren auf den AN-Status umgeschaltet werden. Beispielsweise wenn die ersten Daten den logischen Wert „1“ besitzen und die zweiten Daten den logischen Wert „0“ besitzen, führt das Pixel die Anzeige aus.
Nachdem die Daten auf sämtliche Pixel durch die gleichen, oben beschriebenen Vorgänge geschrieben wurden, werden die Daten, die in die Haupteinrastvorrichtung geschrieben wurden, simultan für die Nebeneinrastvorrichtung ausgelesen, wenn die Schalttransistoren sämtlicher Pixel auf den AN-Zustand in der Unterrahmenperiode geschaltet werden, und die Daten, die in der Nebeneinrastvorrichtungeingerastet sind, werden von der Nebeneinrastvorrichtung auf die Pixelelektrode des Flüssigkristallanzeigeelements angewendet. Die vorangehenden Vorgänge werden dann für die einzelnen Unterrahmen wiederholt, und die erwünschte Gradationsanzeige wird mit den Kombinationen sämtlicher Teilrahmen in einer Rahmenperiode ausgeführt.
In der Flüssigkristallanzeigevorrichtung gemäß dem Unterrahmenantriebsverfahren sind nämlich die Anzeigeperioden sämtlicher Unterrahmen in einer Rahmenperiode der gleichen Periode oder einer unterschiedlichen, vorbestimmten Periode zugewiesen. Bei den Pixeln wird eine Anzeige auf sämtlichen Unterrahmen in der maximalen Gradationsanzeige ausgeführt; die Anzeige wird nicht auf sämtlichen Unterrahmen in der minimalen Gradationsanzeige ausgeführt; und Unterrahmen zur Anzeige werden gemäß der Gradation für die Anzeige in einem Fall ausgewählt, wo andere Gradationen angezeigt werden sollen. In der vorangehenden Flüssigkristallanzeigevorrichtung sind die Eingabedaten digitale Daten, die eine Gradation ausdrücken, die ebenfalls eine digitale Antriebstechnik mit einer Zweistufen-Einrastkonfiguration ist.
Literaturliste
Patentliteratur
Patentliteratur 1: eine veröffentlichte, japanische Patentanmeldung JP 2001-523847 A
Dokument US 2004/0 196 235 A1 beschreibt eine Wechselstrombetriebene Aktivmatrix-Anzeigevorrichtung, bei der eine Bildanzeige mit ausreichender Helligkeit erreicht werden kann, während ein Amplitudenbereich eines Pixelelektrodenpotentials reduziert wird. Die Anzeigevorrichtung umfasst zwei Speicherschaltungen, die zwischen jeder Pixelelektrode und einer entsprechenden Signalleitung in Reihe geschaltet sind. In einer ersten Periode werden Daten in die erste Speicherschaltung geschrieben, und in einer zweiten Periode werden die Daten von der ersten Speicherschaltung an die entsprechende zweite Speicherschaltung übertragen. Das Potenzial einer Gegenelektrode wird in der zweiten Periode zwischen einem ersten Potenzial (VcomH) und einem zweiten Potenzial (VcomL) umgeschaltet.
Dokument US 2002/0 024 054 A1 beschreibt ein elektrooptisches Gerät zur Bildanzeige unter Verwendung eines n-Bit-Digitalbildsignals (n>=2), sind in jedem Pixel nichtflüchtige Speicherschaltkreise enthalten. Die elektrooptische Vorrichtung hat die Funktion, m Bildabschnitte des digitalen Bildsignals in den flüchtigen Speicherschaltkreisen und k Bildabschnitte des digitalen Bildsignals in den nichtflüchtigen Speicherschaltkreisen zu speichern. Durch die Durchführung der Anzeige eines statischen Bildes in Übereinstimmung mit dem wiederholten Auslesen des einmal in den Speicherschaltungen gespeicherten digitalen Bildsignals für jedes Bild und der Durchführung der Anzeige kann die Ansteuerung einer Quellsignalleitungstreiberschaltung während dieser Zeit gestoppt werden. Darüber hinaus bleibt ein in den nichtflüchtigen Speicherschaltkreisen gespeichertes digitales Bildsignal auch dann gespeichert, wenn die Stromquelle unterbrochen wird, und daher ist eine Anzeige sofort möglich, wenn die Stromquelle das nächste Mal eingeschaltet wird.
Dokument JP 2001 201 698 A beschreibt eine Bildanzeigevorrichtung in der der Zustand des optischen Modulationselements von einem ersten Speicherelement gehalten wird, das aus einem binärwertspeicherbaren SRAM eines evaneszenten optischen Schaltelements (ESD) und ersten Schaltelementen sowie zweiten Schaltelementen und besteht entsorgt. Das Schreiben der Daten eines nächsten Bildschirms (Frames) in das zweite Speicherelement wird ermöglicht. Die Daten des zweiten Speicherelements werden durch ein Oberflächensequenzsignal an ein erstes Speicherelement übertragen, wodurch der Zustand des das Bild anzeigenden ESD geändert wird und das gleichzeitige Neubeschreiben des gesamten Teils des Bildschirms ermöglicht durch eine erste Clock wird.
Zusammenfassung
Die vorliegende Erfindung ist definiert durch die angehängten unabhängige Ansprüche. Weitere Ausführungsbeispiele sind definiert durch angehängten Unteranspruch 2. In der Flüssigkristallanzeigevorrichtung im Stand der Technik, da die zwei Einrastvorrichtungen in den Pixeln aus statischen Zufallszugriffsspeichern bzw. SRAMs (SRAMs = Static Random Access Memories) konfiguriert sind, wird die Anzahl der Transistoren erhöht und es ist schwierig, die Pixel zu verkleinern. Darüber hinaus offenbart die vorangehende Patentliteratur 1 nicht eine spezifische Schaltungskonfiguration von SRAMs und Schalttransistoren, die in stabiler Weise in einem Fall arbeiten, wo die zwei Einrastvorrichtungen aus SRAMs konfiguriert sind.
Die vorliegende Erfindung wurde angesichts des Vorangehenden gemacht und es ist ein Ziel, eine Flüssigkristallanzeigevorrichtung vorzusehen, die ein Pixel verglichen mit einem Pixel verkleinern kann, das zwei SRAMs darin verwendet.
Darüber hinaus ist es ein weiteres Ziel der vorliegenden Erfindung, eine Flüssigkristallanzeigevorrichtung vorzusehen, die ein Pixel aufweist, das stabil arbeiten kann, selbst in der Konfiguration, in der zwei SRAMs in einzelnen Pixeln vorgesehen sind.
Um das vorangehende Ziel zu bewerkstelligen, ist eine erste Erfindung einer Flüssigkristallanzeigevorrichtung vorgesehen, die Folgendes aufweist: eine Vielzahl von Pixeln, die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Spaltendatenleitungen mit einer Vielzahl von Zeilenscannleitungen schneidet, wobei jedes der Pixeln einzeln Folgendes aufweist: ein Anzeigeelement, das so konfiguriert ist, dass es Flüssigkristalle aufweist, die zwischen eine Pixelelektrode und eine gemeinsame Elektrode, die einander gegenüberliegen, gefüllt und abgedichtet sind; eine erste Schalteinheit, die so konfiguriert ist, dass sie Unterrahmendaten zur Anzeige jedes Rahmens eines Videosignals in eine Vielzahl von Unterrahmen mit einer Anzeigeperiode abtastet, die kürzer als eine Rahmenperiode des Videosignals ist, und zwar durch die Spaltendatenleitung; eine erste Signalhaltevorrichtung, die so konfiguriert ist, dass sie einen statischen RAM-Speicher gemeinsam mit der ersten Schalteinheit bildet und so konfiguriert ist, dass sie die Unterrahmendaten, die durch die erste Schalteinheit abgetastet bzw. als Stichprobe entnommen wurden, speichert; eine zweite Schalteinheit, die so konfiguriert ist, dass sie die Unterrahmendaten, die in der ersten Signalhalteeinheit gespeichert sind, ausgibt; und eine zweite Signalhalteeinheit, die so konfiguriert ist, dass sie einen dynamischen RAM-Speicher gemeinsam mit der zweiten Schalteinheit bildet, in der gespeicherter Inhalt mit den Unterrahmendaten, die in der ersten Signalhalteeinheit gespeichert sind, durch die zweite Schalteinheit neu beschrieben werden, und so konfiguriert ist, dass sie die Ausgabedaten auf die Pixelelektrode anwendet; sowie eine Pixelsteuereinheit, die so konfiguriert ist, dass sie für die einzelnen Unterrahmen die Folgenden Betriebe ausführt: Nachschreiben in die Vielzahl der Pixel, was eine Bildanzeigeeinheit konfiguriert, und zwar durch wiederholtes Schreiben der Unterrahmendaten in die erste Signalhalteeinheit für die einzelnen Pixel in den Einheiten der Zeilen; Anschalten der zweiten Schalteinheiten in sämtlichen der Vielzahl der Pixel mit einem Auslöseimpuls; und Umschreiben des gespeicherten Inhalts in die zweiten Signalhalteeinheiten der Vielzahl von Pixel mit den Unterrahmendaten, die in der ersten Signalhalteeinheit gespeichert sind.
Um das obige Ziel zu erreichen, ist eine zweite Erfindung einer Flüssigkristallanzeigevorrichtung vorgesehen, die Folgendes aufweist: eine Vielzahl von Pixeln, die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Paaren von zwei Spaltendatenleitungen mit einer Vielzahl von Zeilenscannlinien schneidet, wobei jedes der Pixel einzeln Folgendes aufweist: ein Anzeigeelement, das so konfiguriert ist, dass es Flüssigkristalle aufweist, die zwischen eine Pixelelektrode und eine gewöhnliche Elektrode, die einander gegenüberliegen, gefüllt und abgedichtet sind; eine erste Schalteinheit, die so konfiguriert ist, dass sie Unterrahmendaten zur Anzeige jedes Rahmens eines Videosignals in einer Vielzahl von Unterrahmen mit einer Anzeigeperiode abtastet, die kürzer als eine Rahmenperiode des Videosignals ist, und zwar durch die Spaltendatenleitung eines Paars der zwei Spaltendatenleitungen; eine zweite Schalteinheit, die so konfiguriert ist, dass sie die umgekehrten Unterrahmendaten in Bezug auf invertierte logische Werte mit den normalen Unterrahmendaten durch die andere Spaltendatenleitung eines Paars der zwei Spaltendatenleitungenabtastet; eine erste Signalhalteeinheit, die aus ersten und zweiten Invertern gebildet sind, in denen ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, die so konfiguriert ist, dass sie die normalen Unterrahmendaten und die umgekehrten Unterrahmendaten, die durch die erste Schalteinheit und die zweite Schalteinheit einzeln abgetastet werden,speichert, und die so konfiguriert ist, dass sie einen ersten statischen RAM-Speicher gemeinsam mit der ersten Schalteinheit und der zweiten Schalteinheit bildet; eine dritte Schalteinheit, die so konfiguriert ist, dass sie die normalen Unterrahmendaten aus einem Verbindungspunkt zwischen der ersten Signalhalteeinheit und der ersten Schalteinheit ausgibt; eine vierte Schalteinheit, die so konfiguriert ist, dass sie die umgekehrten Unterrahmendaten von einem Verbindungspunkt zwischen der ersten Signalhalteeinheit und der zweiten Schalteinheit ausgibt; und eine zweite Signalhalteeinheit, die aus dritten und vierten Invertern gebildet ist, in denen ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, in dem gespeicherter Inhalt mit den normalen Unterrahmendaten und den umgekehrten Unterrahmendaten überschrieben wird, die in der ersten Signalhalteeinheit gespeichert sind, die durch die dritte Schalteinheit und die vierte Schalteinheit gelliefert werden, die so konfiguriert ist, dass sie die Ausgabendaten der Pixelelektrode anwendet, und die so konfiguriert ist, dass sie einen zweiten statischen RAM-Speicher gemeinsam mit der dritten Schalteinheit und der vierten Schalteinheit bildet, wobei: in den ersten und zweiten Invertern eine Antriebskraft des zweiten Inverters, dessen Ausgabeanschluss mit der ersten Schalteinheit verbunden ist, kleiner als eine Antriebskraft des ersten Inverters eingestellt wird, dessen Ausgabeanschluss mit der zweiten Schalteinheit verbunden ist, und die Antriebskräfte der ersten und zweiten Inverter größer als die Antriebskräfte der dritten und vierten Inverter eingestellt werden; und eine Pixelsteuereinheit für jeden einzelnen Unterrahmen die folgenden Betriebe ausführt: Nachschreiben in sämtliche der Vielzahl von Pixel, die eine Bildanzeigeeinheit konfigurieren, durch wiederholtes Schreiben der normalen Unterrahmendaten und der umgekehrten Unterrahmendaten in die erste Signalhalteeinheit für jedes der Pixel in Einheiten von Zeilen, Anschalten der dritten Schalteinheiten und der vierten Schalteinheiten sämtlicher der Vielzahl von Pixeln mit einem Auslöseimpuls; und Überschreiben des gespeicherten Inhaltes in den zweiten Signalhalteeinheiten der Vielzahl von Pixeln mit den normalen Unterrahmendaten und den umgekehrten Unterrahmendaten, die in der ersten Signalhalteeinheit gehalten werden.
Um das obige Ziel zu erreichen, ist eine dritte Erfindung einer Flüssigkristallanzeigevorrichtung vorgesehen, die Folgendes aufweist: eine Vielzahl von Pixeln, die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Spaltendatenleitungen mit einer Vielzahl von Zeilenscannleitungen schneiden, wobei jedes der Pixel einzeln Folgendes aufweist: ein Anzeigeelement, das so konfiguriert ist, dass es Flüssigkristalle besitzt, die zwischen eine Pixelelektrode und eine gewöhnlichen Elektrode, die einander gegenüber liegen, gefüllt und abgedichtet sind; eine erste Schalteinheit, die aus einem einzelnen Transistor gebildet ist, und die so konfiguriert ist, dass sie Unterrahmendaten zur Anzeige jedes Rahmens eines Videosignals in einer Vielzahl von Unterrahmen durch die Spaltendatenleitung abtastet, die eine Anzeigeperiode besitzen, die kürzer als eine Rahmenperiode des Videosignals ist; eine erste Signalhalteeinheit, die aus ersten und zweiten Invertern gebildet ist, in der ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, und die Unterrahmendaten speichert, die durch die erste Schalteinheit abgetastet werden, und die gemeinsam mit der ersten Schalteinheit einen ersten statischen RAM-Speicher bildet; eine zweite Schalteinheit, die aus einem einzelnen Transistor gebildet ist, und die so konfiguriert ist, dass sie die Unterrahmendaten ausgibt, die in der ersten Signalhalteeinheit gespeichert sind; und eine zweite Signalhalteeinheit, die aus dritten und vierten Invertern gebildet ist, in der der gespeicherte Inhalt mit den Unterrahmendaten überschrieben wird, die in der ersten Signalhalteeinheit gespeichert sind, die durch die zweite Schalteinheit geliefert werden, die ausgegeben Daten auf die Pixelelektrode angewendet werden und ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, und einen zweiten statischen RAM-Speicher gemeinsam mit der zweiten Schalteinheit bildet, wobei in den ersten und zweiten Invertern eine Antriebskraft des zweiten Inverters, dessen Ausgabeanschluss mit der ersten Schalteinheit verbunden ist, kleiner eingestellt ist als eine Antriebskraft des ersten Inverters und kleiner eingestellt ist als eine Antriebskraft des Transistors, der die erste Schalteinheit bildet; in den dritten und vierten Invertern eine Antriebskraft des vierten Inverters, dessen Ausgabeanschluss mit der zweiten Schalteinheit verbunden ist, kleiner als eine Antriebskraft des dritten Inverters eingestellt wird, und kleiner als eine Antriebskraft des Transistors eingestellt wird, der die zweite Schalteinheit bildet, und die Antriebskraft des ersten Inverters größer als die Antriebskraft des vierten Inverters eingestellt wird; und eine Pixelsteuereinheit so konfiguriert ist, dass sie für die einzelnen Unterrahmen die folgenden Betriebe ausführt:Nachschreiben in sämtliche der Vielzahl von Pixeln, welche eine Bildanzeigeeinheit konfigurieren, durch wiederholtes Schreiben der Unterrahmendaten in die erste Signalhalteeinheit für die einzelnen Pixeln in Einheiten der Zeilen, Anschalten der zweiten Schalteinheiten in sämtlichen der Vielzahl von Pixeln mit einem Auslöseimpuls und Überschreiben des gespeicherten Inhalts in den zweiten Signalhalteeinheiten der Vielzahl von Pixeln mit den Unterrahmendaten, die in der ersten Signalhalteeinheit gespeichert sind.
Gemäß der vorliegenden Erfindung ist es möglich, ein Pixel im Vergleich mit einer Flüssigkristallanzeigevorrichtung des Standes der Technik zu verkleinern, die zwei SRAMs in einem Pixel verwendet. Darüber hinaus ist es gemäß der vorliegenden Erfindung selbst in dem Fall, wo zwei SRAMs in einem Pixel vorgesehen sind, möglich, stabile Betriebe verglichen mit einer Flüssigkristallanzeigevorrichtung des Standes der Technik auszuführen.
Kurze Beschreibung der Zeichnungen

1 ist ein Schaubild eines Gesamtaufbaus eines Ausführungsbeispiels einer Flüssigkristallanzeigevorrichtung gemäß jedem Ausführungsbeispiel.
2 ist ein Schaltungsdiagramm eines Pixels gemäß einem ersten Ausführungsbeispiel.
3 ist ein Schaltungsdiagramm eines beispielhaften Inverters gemäß dem ersten Ausführungsbeispiel.
4 ist ein Aufbauschaubild eines beispielhaften Querschnitts des Pixels gemäß dem ersten Ausführungsbeispiel, das in 2 dargestellt ist.
5 ist ein Zeitsteuerungsdiagramm zur Beschreibung des Betriebs des Pixels in der Flüssigkristallanzeigevorrichtung gemäß dem ersten Ausführungsbeispiel.
6 ist ein Schaubild, um die Sättigungsspannung und die Schwellenspannung der Flüssigkristalle der Flüssigkristallanzeigevorrichtung gemäß dem ersten Ausführungsbeispiel darzustellen, die als binär gewichtete Pulsbreitenmodulationsdaten multiplext bzw. gebündelt werden.
7 ist ein Schaltungsdiagramm eines Pixels gemäß einem zweiten Ausführungsbeispiel.
8 ist ein Schaubild, das die Größen der Antriebskräfte zwischen den Invertern darstellt, die zwei SRAMs bilden, und zwar gemäß dem zweiten Ausführungsbeispiel in 7.
9 ist ein Schaltungsdiagramm eines Pixels gemäß einem dritten Ausführungsbeispiel.

Beschreibung der Ausführungsbeispiele
Nachfolgend werden Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen beschrieben.
1 ist ein Blockdiagramm einer Flüssigkristallanzeigevorrichtung, das auf die Ausführungsbeispiele anwendbar ist. In 1 ist eine Flüssigkristallanzeigevorrichtung 10 gemäß dem Ausführungsbeispiel aus einer Bildanzeigeeinheit 11, auf der eine Vielzahl von Pixeln 12 in regelmäßiger Weise angeordnet ist, einem Zeitsteuerungsgenerator 13, einem Vertikalschieberegister 14, einer Dateneinrastschaltung 15 und einer Horizontalantriebsvorrichtung 16 konfiguriert. Die Horizontalantriebsvorrichtung 16 ist darüber hinaus so konfiguriert, dass sie ein Horizontalschieberegister 161, eine Einrastschaltung 162 und eine Pegelschiebe-/Pixelantriebsvorrichtung 163 aufweist.
Die Bildanzeigeeinheit 11 weist insgesamt m x n Pixel 12 auf, die in einer zweidimensionalen Matrixkonfiguration angeordnet sind und einzeln an Schnittstellenteilen von m (m ist eine natürliche Zahl von zwei oder mehr) Zeilenscannleitungen g₁ bis g_m und n (n ist eine natürliche Zahl von zwei oder mehr) Spaltendatenleitungen d₁ bis d_n; in denen ein Ende der Zeilenscannleitungen mit dem Vertikalschieberegister 14 verbunden ist und die Zeilenscannleitungen erstrecken sich in der Zeilenrichtung (in der X-Richtung) und ein Ende der Spaltendatenleitungen ist mit der Pegelschiebe-/Pixelantriebsvorrichtung 163 verbunden und die Spaltendatenleitungen erstrecken sich in der Spaltenrichtung (in der Y-Richtung). Die Ausführungsbeispiele besitzen Merkmale in der Schaltungskonfiguration des Pixels 12 und die Ausführungsbeispiele werden später beschrieben. Sämtliche der Pixel 12 in der Bildanzeigeeinheit 11 sind mit einerAuslöserleitung trig gemeinsam verbunden, wo ein Ende derAuslöserleitung trig mit dem Zeitsteuerungsgenerator 13 verbunden ist.
Es sei bemerkt, dass n Spaltendatenleitungen d₁ bis d_n als die Spaltendatenleitungen in der 1 dargestellt sind. In einigen Fällen werden insgesamt n Paare der Spaltendatenleitungen verwendet, in denen eine Spaltendatenleitung d_j normaler Daten mit einer Spaltendatenleitung d_bj invertierter Daten gepaart ist. Normale Daten, die die Spaltendatenleitung d_j der normalen Daten überträgt und invertierte Daten, die die Spaltendatenleitung d_bj der invertierten Daten überträgt, sind ein Bit der Daten in Beziehung auf die invertierten, logischen Werte (in der komplementären Beziehung) in der gesamten Zeit. Darüber hinaus ist nur eineAuslöserleitung trig in 1 dargestellt; in einigen Fällen werden jedoch zwei Auslöserleitungen verwendet, die aus einer Auslöserleitung trig für normale Auslöseimpulse und einer Reißleine trigb für invertierte Auslöseimpulse gebildet sind, verwendet. Ein normaler Auslöseimpuls, den die Auslöserleitung trig für normale Auslöseimpulse überträgt, und ein invertierter Auslöseimpuls, den die Auslöserleitung trigb für invertierte Auslöseimpulse überträgt, befinden sich zu jeder Zeit in der Beziehung invertierter logischer Werte (in komplementärer Beziehung).
Der Zeitsteuerungsgenerator 13 empfängt externe Signale, wie beispielsweise ein Vertikalsynchronisierungssignal Vst, ein Horizontalsynchronisierungssignal Hast, und einen Basistakt CLK als Eingangssignale von einer übergeordneten Vorrichtung 20; und erzeugt verschiedene interne Signale, wie beispielsweise ein alternierendes Signal FR, einen V-Startimpuls VST, einen H-Startimpuls HST, Taktsignale VCK und HCK, einen Einrastimpuls LT und einen Auslöseimpuls TRI, basierend auf diesen externen Signalen.
Bei den obigen, internen Signalen ist das alternierende Signal FR ein Signal, dessen Polarität für jeden Unterrahmen umgekehrt wird, und wird als eine Spannung Vcom der gemeinsamen Elektroden, die später beschrieben wird, an die gemeinsame Elektrode des Flüssigkristallanzeigeelements in dem Pixel 12 geliefert, das die Bildanzeigeeinheit 11 konfiguriert. Der Startimpuls VST ist ein Impulssignal, das zum Startzeitpunkt der Unterrahmen ausgegeben wird, das später beschrieben wird, und das Umschalten zwischen Unterrahmen wird durch den Startimpuls VST gesteuert. Der Startimpuls HST ist ein Impulssignal, das beim Startzeitpunkt ausgegeben wird, an dem das Signal in das Horizontalschieberegister 161 eingegeben wird. Das Taktsignal VCK ist ein Verschiebungstakt der eine horizontale Scannperiode (ein H) In dem Vertikalschieberegister 14 reguliert, und das Vertikalschieberegister 14 führt den Verschiebevorgang beim der VCK-Zeiteinteilung aus. Das Taktsignal HCK ist ein Verschiebungstakt in dem Horizontalschieberegister 161 und ist ein Signal zum Verschieben von Daten in 32-Bit-Breite.
Der Einrastimpuls LT ist ein Impulssignal, das bei der Zeiteinteilung ausgegeben wird, bei der das Horizontalschieberegister 161 das Verschieben der Daten der Pixel auf einer Linie in der horizontalen Richtung beendet. Der Auslöseimpuls TRI ist ein Impulssignal, das an sämtliche Pixel 12 in der Bildanzeigeeinheit 11 durch die Auslöserleitung trig geliefert wird. Dieser Auslöseimpuls TRI wird unmittelbar nachdem die Daten wiederum in die ersten Signalhalteeinheiten geschrieben werden, an die Pixel 12 in der Bildanzeigeeinheit 11 ausgegeben; und überträgt Daten der ersten Signalhalteeinheiten sämtlicher Pixel 12 in der Bildanzeigeeinheit 11 gleichzeitig an die zweiten Signalhalteeinheiten der gleichen Pixel in der Unterrahmenperiode.
Das Vertikalschieberegister 14 überträgt den V-Startimpuls VST, der zu Beginn der Unterrahmen gemäß dem Taktsignal VCK geliefert wird, und liefert wiederum exklusiv ein Zeilenscannsignal an die Zeilenscannleitungen g₁ bis g_m pro Horizontalscannperiode. Folglich wird die Zeilenscannleitung wiederum eine nach der anderen pro Horizontalscannperiode von der obersten Zeilenscannleitung g₁ bis zur untersten Zeilenscannleitung g_m in der Bildanzeigeeinheit 11 ausgewählt.
Die Dateneinrastschaltung 15 rastet Daten in einer Aufteilung von 32-Bit-Breite für jeden Unterrahmen ein, der von einer externen Schaltung geliefert wird, die nicht dargestellt ist, und zwar basierend auf dem Grundsignal CLK der übergeordneten Vorrichtung 20; und gibt dann die Daten an das Horizontalschieberegister 161 in Synchronisation mit dem Grundsignal CLK aus. Hier wird in den Ausführungsbeispielen ein Rahmen eines Videosignals in eine Vielzahl von Unterrahmen unterteilt, die eine Anzeigeperiode besitzen, die kürzer als eine Rahmenperiode des Videosignals ist; und eine Gradationsanzeige wird gemäß der Kombination der Unterrahmen ausgeführt. In den Ausführungsbeispielen wandelt die obige, externe Schaltung die Gradationsdaten, die die Gradation für einzelne Pixel des Videosignals ausdrücken, in Ein-Bit-Unterrahmendaten in Einheiten der Unterrahmen zur Anzeige der Gradation der Pixel in einer Vielzahl der gesamten Unterrahmen um. Die obige, externe Schaltung liefert dann 32 Pixel der Unterrahmendaten in dem gleichen Unterrahmen gemeinsam mit den Daten in 32-Bit-Breite an die Dateneinrastschaltung 15.
Wie in dem Prozesssystem der Ein-Bit-Seriendaten berücksichtigt, beginnt das Horizontalschieberegister 161 das Verschieben durch den H-Startimpuls HST, der von dem Zeitsteuerungsgenerator 13 zu Beginn einer Horizontalscannperiode geliefert wird, und verschiebt Daten in 32-Bit-Breite, die von der Dateneinrastschaltung 15 synchron mit dem Taktsignal HCK geliefert werden. Die Einrastschaltung 15 rastet n Bits der Daten ein, die parallel von dem Horizontalschieberegister 161 geliefert werden (und zwar n Pixel der Unterrahmendaten in der gleichen Zeile) gemäß dem Einrastimpuls LT, der von dem Zeitsteuerungsgenerator 13 zu dem Zeitpunkt geliefert wird, an dem das Horizontalschieberegister 161 das Verschieben der n Bits von Daten wie bei einer Zeile der Pixelzahl n in der Bildanzeigeeinheit 11 beendet; und gibt die Daten an die Pegelschiebevorrichtung der Pegelschiebe-/Pixelantriebsvorrichtung 163 aus. Wenn der Datentransfer an die Einrastschaltung 162 abgeschlossen ist, wird der H-Startimpuls wiederum von dem Zeitsteuerungsgenerator 13 ausgegeben; und das Horizontalschieberegister 161 beginnt wiederum das Verschieben der Daten in 32-Bit-Breite von der Dateneinrastschaltung 15 gemäß dem Taktsignal HCK.
Die Pegelschiebevorrichtung der Pegelschiebe-/Pixelantriebsvorrichtung 163 verschiebt den Signalpegel der Daten der n Unterrahmen zugehörig zu einer Zeile von n Pixeln, die von der Einrastschaltung 162 eingerastet und geliefert werden, zu der Flüssigkristallantriebsspannung. Die Pixelantriebsvorrichtung der Pegelschiebe-/Pixelantriebsvorrichtung 162 gibt die Daten der n Unterrahmen zugehörig zu einer Zeile von n Pixeln nach der Pegelverschiebung parallel zu n Datenleitungen d₁ bis d_n aus.
Das Horizontalschieberegister 161, die Einrastschaltung 162 und die Pegelschiebe-/Pixelantriebsvorrichtung 163, die die Horizontalantriebsvorrichtung konfigurieren, führen das Ausgeben der Daten einer Zeile von Pixeln aus, auf die Daten dieses Mal in einer Horizontalscannperiode geschrieben werden, und zwar parallel zum Verschieben von Daten zugehörig zu einer Zeile von Pixeln, auf die Daten in der nachfolgenden Horizontalscannperiode geschrieben werden. In einer bestimmten Horizontalscannperiode werden die eingerasteten Daten der n Unterrahmen in einer Zeile simultan als Datensignale gleichzeitig mit n Datenleitungen d₁ bis d_n ausgegeben.
In einer Vielzahl von Pixeln 12, die die Bildanzeigeeinheit 11 konfigurieren, tastet eine Zeile von n Pixeln 12, die durch das Zeilenscannsignal von dem Vertikalschieberegister 14 ausgewählt werden, eine Zeile von Daten von n Unterrahmen ab, die simultan von der Pegelschiebe-/Pixelantriebsvorrichtung 163 durch n Datenleitungen d1 bis dn ausgegeben wird, und schreibt die Daten in die ersten Signalhalteeinheiten, die später beschrieben werden, in die Pixel 12.
Als nächstes wird das Pixel 12, das der wesentliche Teil der Flüssigkristallanzeigevorrichtung gemäß dem Ausführungsbeispiel ist, im Detail beschrieben.
2 ist ein Schaltdiagramm des Pixels gemäß dem ersten Ausführungsbeispiel. In 2 ist ein Pixel 12A gemäß dem ersten Ausführungsbeispiel ein Pixel, das bei dem Schnittstellenteil einer gegebenen Spaltendatenleitung d und einer gegebenen Zeilenscannleitung g in 1 vorgesehen ist. Das Pixel 12A ist so konfiguriert, dass es einen statischen RAM-Speicher bzw. SRAM (SRAM = Static Random Access Memory) 201, der aus einem ersten Schalter 311, der eine erste Schalteinheit konfiguriert, und einer ersten Signalhalteeinheit (SM) 121 konfiguriert ist, einen dynamischen RAM-Speicher bzw. DRAM (DRAM = Dynamic Random Access Memory) 202, der aus einem Schalter 312, der eine zweite Schalteinheit konfiguriert, und einer zweiten Signalhalteeinheit (DM) 122 konfiguriert ist, sowie ein Flüssigkristallanzeigeelement 400 aufweist. Das Flüssigkristallanzeigeelement 400 weist einen allgemein bekannten Aufbau auf, in dem Flüssigkristalle 402 in einen Spalt zwischen einer reflektierenden Elektrode 401 und einer gemeinsamen Elektrode 403 gefüllt und abgedichtet werden, die voneinander beabstandet und zueinander weisend vorgesehen sind.
Der Schalter 311 ist aus einem N-Kanal-MOS-Transistor (MOS = Metall-Oxide-Semiconductor) konfiguriert (im Folgenden als ein NMOS-Transistor bezeichnet), in dem das Gatter bzw. Gate mit der Zeilenscannleitung g verbunden ist, die Ableitung bzw. Drain mit der Zeilenscannleitung g verbunden ist und die Quelle bzw. Source mit dem Eingangsanschluss der SM 121 verbunden ist. Die SM 121 ist ein selbsthaltender Speicher, der aus zwei Invertern 321 und 322 gebildet ist, in denen ein Ausgabeanschluss des einen Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist. Der Eingabeanschluss des Inverters 321 ist mit dem Ausgabeanschluss des Inverters 322 und der Source des NMOS-Transistors verbunden, die den Schalter 311 konfiguriert.Der Eingabeanschluss des Inverters 322 ist mit dem Schalter 312 und dem Ausgabeanschluss des Inverters 321 verbunden. Beide Inverter 321 und 322 befinden sich in der Konfiguration eines allgemein bekannten CMOS-Inverters (CMOS = Complementary Metal-Oxide-Semiconductor), der aus einem P-Kanal-MOS-Transistor (im Folgenden als ein P-MOS-Transistor bezeichnet) 410 und einem NMOS-Transistor 411 gebildet ist, in dem die Gates der Transistoren miteinander verbunden sind und die Drains miteinander verbunden sind, wie in 3 dargestellt. Die Antriebskräfte der Transistoren unterscheiden sich jedoch.
Und zwar wird der Transistor, der sich in dem Inverter 321 auf der Eingangsseite befindet, der die SM 121 konfiguriert, bei Betrachtung von dem Schalter 311 aus, verwendet, dessen Antriebskraft größer als die Antriebskraft des Transistors in dem Inverter 322 ist, der sich auf der Ausgangsseite bei Betrachtung von dem Schalter 311 aus befindet, der die SM 121 konfiguriert. Darüber hinaus ist die Antriebskraft des NMOS-Transistors, der den Schalter 311 konfiguriert, aus einem Transistor konfiguriert, dessen Antriebskraft größer als die Antriebskraft des NMOS-Transistors ist, der den Inverter 322 konfiguriert.
Dies ist deshalb so, da es in dem Fall, wo Daten auf der SM 121 überschrieben werden, notwendig ist, eine Spannung Va stärker als die Eingangsspannung zu erhöhen, mit der der Inverter 321 invertiert wird, und zwar insbesondere wenn sich die Spannung Va auf der Eingangsseite des Schalters 311 der SM 121 auf dem „L“-Pegel befindet und sich die Daten, die durch die Spaltendatenleitung d übertragen werden, auf dem „H“-Pegel befinden. Die Spannung Va auf dem „H“-Pegel wird gemäß dem Verhältnis zwischen dem elektrischen Strom des NMOS-Transistors, der den Inverter 322 konfiguriert, und dem elektrischen Strom des NMOS-Transistors bestimmt, der den Schalter 311 konfiguriert. Zu diesem Zeitpunkt, da der Schalter 311 ein NMOS-Transistor ist, wird die Spannung auf der VDD-Seite einer Stromversorgung, die durch die Spaltendatenleitung d geliefert wird, nicht in die SM 121 aufgrund einer Schwellenspannung Vth des Transistors eingegeben, wenn der Schalter 311 an ist; und die Spannung auf dem „H“-Pegel wird eine Spannung, die um Vth niedriger als die VDD ist. Zusätzlich, da der Schalter 311 nahe der Vth des Transistors angetrieben wird, strömt kaum ein elektrischer Strom bei dieser Spannung. Mit anderen Worten, je höher die Spannung Va ist, die durch den Schalter 311 geleitet wird, desto niedriger ist der elektrische Strom, der veranlasst wird, durch den Schalter 311 zu strömen.
Mit anderen Worten, damit die Spannung Va eine Spannung erreicht oder übersteigt, bei der der Transistor auf der Eingangsseite des Inverters 321 invertiert wird, wenn sich die Spannung Va auf dem „H“-Pegel befindet, ist es notwendig, dass der elektrische Strom, der durch den Schalter 311 getragen wird, größer als der elektrische Strom ist, der durch den NMOS-Transistor getragen wird, der den Transistor auf der Ausgangsseite des Inverters 322 konfiguriert. Um die Antriebskraft des NMOS-Transistors, der den Schalter 311 konfiguriert, größer als die Antriebskraft des NMOS-Transistors zu machen, der den Inverter 322 konfiguriert, ist es daher unter Berücksichtigung des Vorangehenden notwendig, die Transistorgröße des NMOS-Transistors zu bestimmen, der den Schalter 311 konfiguriert, sowie die Transistorgröße des NMOS-Transistors, der den Inverter 322 konfiguriert.
Der Schalter 312 ist eine allgemein bekannte Transmissionsgatekonfiguration, die aus einem NMOS-Transistor 301 und einem P-MOS-Transistor 302 gebildet ist, in der die Drains der Transistoren miteinander verbunden sind und die Quellen und Sources miteinander verbunden sind. Das Gate des NMOS-Transistors 301 ist mit der normalen Auslöseimpuls-Auslöserleitung trig verbunden, und das Gate des P-MOS-Transistors 302 ist mit der invertierten Auslöseimpuls-Auslöserleitung trigb verbunden.
Darüber hinaus ist ein Anschluss des Schalters 312 mit der SM 121 verbunden, und der andere Anschluss ist mit der DM 122 und der reflektierenden Elektrode 401 des Flüssigkristallanzeigeelements 400 verbunden. Daher, wenn sich der normale Auslöseimpuls, der durch die Auslöserleitung trig geliefert wird, auf dem „H“-Pegel befindet (zu diesem Zeitpunkt befindet sich der invertierte Auslöseimpuls, der durch die Auslöserleitung trigb geliefert wird, auf dem „L“-Pegel), wird der Schalter 312 angeschaltet und liest und überträgt die Daten, die auf der SM 121 gespeichert sind an die DM 122 und die reflektierende Elektrode 401. Darüber hinaus, wenn sich der normale Auslöseimpuls, der durch die Auslöserleitung trig geliefert wird, auf dem „L“-Pegel befindet ((zu diesem Zeitpunkt befindet sich der invertierte Auslöseimpuls, der durch die Auslöserleitung trigb geliefert wird, auf dem „H“-Pegel), wird der Schalter 312 abgeschaltet und liest die Daten, die auf der SM 121 gespeichert sind, nicht aus.
Der Schalter 312 ist eine allgemein bekannte Transmissionsgatekonfiguration, die aus dem NMOS-Transistor 301 und dem P-MOS-Transistor 302 gebildet ist, so dass Spannungen, die von dem GND zu dem VDD reichen, an- und ausgeschaltet werden können. Mit anderen Worten, wenn ein Signal, das auf die Gates des NMOS-Transistors 301 und des P-MOS-Transistors 302 angewendet werden, sich bei dem GND-seitigen Potential (auf dem „L“-Pegel) befindet, kann der NMOS-Transistor 301 mit niedrigem Widerstand betrieben werden, anstelle dessen, dass der P-MOS-Transistor 302 nicht aktiviert wird, um betrieben zu werden. Andererseits, wenn sich das Gateeingangssignal auf dem VDD-seitigen Potential (auf dem „H“-Pegel) befindet, kann der P-MOS-Transistor 302 mit niedrigem Widerstand betrieben werden, anstelle dessen, dass der NMOS-Transistor 301 nicht aktiviert wird, um betrieben zu werden. Daher wird das Transmissionsgate, das den Schalter 312 konfiguriert, so gesteuert, dass es an/aus-geschaltet wird, und zwar unter Verwendung des normalen Auslöseimpulses, der durch die Auslöserleitung trig geliefert wird, und des invertierten Auslöseimpulses, der durch die Auslöserleitung trigb geliefert wird, so dass der Spannungsbereich von GND bis zu VDD mit niedrigem Widerstand und hohem Widerstand geschaltet werden kann.
Die DM 122 ist mit einemKondensator C₁ konfiguriert. Hier in dem Fall, wo sich die Daten, die auf der SM 121 gespeichert sind, überschrieben werden, werden die gehaltenen Daten durch Laden oder Entladen verändert, und das Laden und Entladen desKondensators C₁ wird durch das Antriebssignal des Inverters 321 angetrieben. In dem Fall, wo die Daten, die auf demKondensator C₁ gehalten werden, werden von dem „L“-Pegel auf den „H“-Pegel durch Laden überschrieben, das Ausgabesignal des Inverters 321 befindet sich auf „H“. Zu diesem Zeitpunkt, da der P-MOS-Transistor, der den Inverter 321 konfiguriert (der P-MOS-Transistor 410 in 3) angeschaltet wird und der NMOS-Transistor (der NMOS-Transistor 411 in 3) abgeschaltet wird, lädt die Stromversorgungsspannung VDD, die mit der Source des P-MOS-Transistors des Inverters 321 verbunden ist, den Kondensator C₁. Andererseits, in dem Fall, wo die auf demKondensator C₁ gehaltenen Daten von dem „H“-Pegel auf den „L“-Pegel durch Entladen überschrieben werden, befindet sich das Ausgabesignal des Inverters 321 auf dem „L“-Pegel. Zu diesem Zeitpunkt, da der NMOS-Transistor, der den Inverter 321 konfiguriert (der NMOS-Transistor 411 in 3) angeschaltet und der P-MOS-Transistor (der P-MOS-Transistor 410 in 3) abgeschaltet wird, werden die elektrischen Ladungen, die auf demKondensator C₁ angesammelt werden, auf GND durch den NMOS-Transistor (den NMOS-Transistor 411 in 3) des Inverters 321 entladen. Der Schalter 321 befindet sich in einer analogen Schalterkonfiguration, der das oben beschriebene Transmissionsgate verwendet, so dass es möglich ist, den oben beschriebenenKondensator C₁ mit hoher Geschwindigkeit geladen und entladen wird.
Darüber hinaus ist in dem ersten Ausführungsbeispiel die Antriebskraft des Inverters 321 größer als die Antriebskraft des Inverters 322 eingestellt, so dass es möglich ist, das Laden und Entladen desKondensators C₁, die die DM 122 konfiguriert, mit hoher Geschwindigkeit anzutreiben. Darüber hinaus, wenn der Schalter 312 angeschaltet wird, beeinflussen die elektrischen Ladungen, die auf demKondensator C₁ angesammelt sind, das Eingangsgate des Inverters 322. Da die Antriebskraft des Inverters 321 größer als die Antriebskraft des Inverters 322 eingestellt ist, wird das Laden und Entladen desKondensators C₁ durch den Inverter 321 vor dem Umkehren der Dateneingabe durch den Inverter 322 ausgeführt, und die auf der SM 121 gespeicherten Daten werden nicht überschrieben.
Es sei bemerkt, dass ebenfalls berücksichtigt wird, dass sich der SRAM 201 und der DRAM 202 in einer zweistufigen DRAM-Konfiguration befinden, die aus einemKondensator und einem Schalter gebildet ist. In diesem Fall jedoch, in dem Fall wo einKondensator, der anstelle der SM 121 verwendet wird, zu einemKondensator geleitet wird, der die DM konfiguriert, werden die elektrischen Ladungen neutralisiert und die Amplitude zwischen den Spannungen GND und VDD wird nicht vorgesehen. Im Gegensatz dazu kann gemäß dem Pixel 12A, das in 2 dargestellt ist, ein Bit der Daten von der SM 121 zu der DM 122 in der Amplitude zwischen den Spannungen GND und VDD übertragen werden. In dem Fall, wo das Pixel 12A bei der gleichen Stromversorgungsabschaltung angetrieben wird, kann die angelegte Spannung des Flüssigkristallanzeigeelements 400 höher eingestellt werden und ein breiter dynamischer Bereich kann vorgesehen werden.
Darüber hinaus wird ebenfalls berücksichtigt, dass der SRAM 201 zu der Konfiguration verändert wird, die aus einemKondensator und einem Schalter gebildet ist, und der DRAM 202 wird zu einem SRAM verändert. In diesem Fall entsteht jedoch ein Problem dahingehend, dass der Betrieb schwieriger nutzbar als der Betrieb bei dem Pixel 12A gemäß dem ersten Ausführungsbeispiel wird, das in 2 dargestellt ist. Und zwar ist es in dem Fall der obigen Konfiguration möglich, die Daten zu überschreiben, die auf dem SRAM gespeichert sind, der anstelle der DM 122 verwendet wird, und zwar mit elektrischen Ladungen, die auf einemKondensator gesammelt sind, der anstelle der SM 121 verwendet wird. Zu diesem Zeitpunkt, da die Datenhaltefähigkeit des Speichers bei dem SRAM stärker als die elektrische Ladungshaltefähigkeit des Kondensators ist, ist es im Allgemeinen wahrscheinlich, dass ein Problem dahingehend entsteht, dass elektrische Ladungen des Kondensators, der anstelle der SM 121 verwendet wird, in der vorangehenden Stufe mit Daten überschreiben wird, die auf dem SRAM gespeichert sind, der anstelle der DM 122 verwendet wird. Darüber hinaus, da es in diesem Fall nicht notwendig ist, einen großenKondensator vorzusehen, um nicht den Kondensator, der anstelle der SM 121 verwendet wird, mit Daten auf dem SRAM in der nachfolgenden Stufe zu überschrieben, tritt ein Problem dahingehend auf, dass der Pixelabstand erhöht wird und es schwierig ist, die Pixel zu verkleinern.
Gemäß dem Pixel gemäß dem ersten Ausführungsbeispiel, das in 2 dargestellt ist, ist es möglich eine höhere, angelegte Spannung des Flüssigkristallanzeigeelements 400, wie oben beschrieben, einzustellen, und es ist möglich einen größeren Effekt dahingehend zu erzielen, dass das Pixel verkleinert werden kann, ebenso wie den Effekt, dass ein breiter, dynamischer Bereich erreicht werden kann. Da die Inverter 321 und 322 jeweils aus zwei Transistoren konfiguriert sind, wie in 2 dargestellt, kann das Pixel verkleinert werden, da das Pixel aus insgesamt siebenTransistoren und einem einzelnen Kondensator C₁ konfiguriert ist, und das Pixel kann aus einer geringeren Anzahl von Komponentenelementen als den Komponentenelementen des bisher existierenden Pixels konfiguriert sein. Zusätzlich können aus diesem Grund, wie unten beschrieben, die SM 121, die DM 122 und die reflektierende Elektrode 401 in effektiver Weise in der Höhenrichtung der Elemente angeordnet werden.
4 ist ein Querschnittblockdiagramm des Pixels, welches der wesentliche Bestandteil der Flüssigkristallanzeigevorrichtung gemäß dem ersten Ausführungsbeispiel ist. Für den Kondensator C₁, der in 2 dargestellt ist, können derartige Kondensatoren verwendet werden, die einen Metall-Isolator-Metall- bzw. MIM-Kondensator, der einen Kondensator zwischen Verbindungen bildet, einen Diffusionskondensator, der einen Kondensator zwischen einem Substrat und Polysilizium bildet, und ein Poly-Isolator-Poly- bzw. PIP-Kondensator aufweisen, der einen Kondensator zwischen Polysilizium in zwei Schichten bildet. 4 ist ein Querschnittsblockdiagramm einer Flüssigkristallanzeigevorrichtung in dem Fall, wo der Kondensator C₁ aus einem MIM konfiguriert ist.
In 4 sind auf einer N-Wanne 101, die auf einem Siliziumsubstrat 100 gebildet ist, ein P-MOS-Transistor des Inverters 321 und der P-MOS-Transistor 302 des Schalters 312 gebildet, in denen die Drains miteinander durch gemeinsames Nutzen einer Diffusionsschicht verbunden sind, so dass diese die Drains bildet. Darüber hinaus sind auf einer P-Wanne 102, die auf dem Siliziumsubstrat 100 gebildet ist, ein NMOS-Transistor 412 des Inverters 322 und der NMOS-Transistor 301 des Schalters 312 gebildet, in denen die Drains miteinander durch gemeinsames Nutzen einer Diffusionsschicht verbunden sind, so dass diese die Drains bildet. Es sei bemerkt, dass der NMOS-Transistor, der den Inverter 321 konfiguriert, und der P-MOS-Transistor, der den Inverter 322 konfiguriert, nicht in 4 dargestellt sind.
Darüber hinaus sind über die oben erwähnten Transistoren 413, 302, 301 und 412, ein erstes Metall 106, ein zweites Metall 108, ein drittes Metall 110, eine Elektrode 112, ein viertes Metall 114 und ein fünftes Metall 116 innerhalb eines Zwischenschichtisolierungsfilms 105 gestapelt, der zwischen den Metallen vorgesehen ist. Das fünfte Metall 116 konfiguriert die reflektierende Elektrode 401, die für die einzelnen Pixel gebildet ist. Die Diffusionsschichten, die die Sources der NMOS-Transistoren 301 und der P-MOS-Transistoren 302 konfigurieren, die den Schalter 312 konfigurieren, sind mit dem ersten Metall 106 durch einen Kontakt 118 verbunden und ferner elektrisch mit dem zweiten Metall 108, dem dritten Metall 110, dem vierten Metall 114 und dem fünften Metall 116 über Durchgangslöcher 119a, 119b, 119c und 119e verbunden. Und zwar sind die Sources der NMOS-Transistoren 301 und der P-MOS-Transistoren 302, die den Schalter 312 konfigurieren, elektrisch mit der reflektierenden Elektrode 401 verbunden.
Darüber hinaus ist ein Passivierungsfilm (PSV) 117 als ein Schutzfilm auf der reflektierenden Elektrode 401 (das fünfte Metall 116) gebildet und ist getrennt von und gegenüberliegend der gemeinsamen Elektrode 403, die eine transparente Elektrode ist, vorgesehen. Die Flüssigkristalle 402 sind zwischen die reflektierende Elektrode 401 und die gemeinsame Elektrode 403 gefüllt und abgedichtet, um das Flüssigkristallanzeigeelement 400 zu konfigurieren.
Hier ist die Elektrode 112 auf dem dritten Metall 110 durch den Zwischenschichtisolationsfilm 105 gebildet. Diese Elektrode 112 konfiguriert den Kondensator C₁ gemeinsam mit dem Zwischenschichtisolationsfilm 105 zwischen dem dritten Metall 110 und dem dritten Metall 110. Wenn der Kondensator C₁ unter Verwendung eines MIM konfiguriert wird, können die SM 121, der Schalter 311 und der Schalter 312 aus Einschicht- und Zweischicht-Verbindungen der Transistoren und dem ersten Metall 106 und dem zweiten Metall 108 gebildet sein, und die DM 122 kann aus MIM-Verbindungen unter Verwendung des dritten Metalls 110 über dem Transistor gebildet sein. Da die Elektrode 112 elektrisch mit dem vierten Metall durch das Durchgangsloch 119d verbunden ist und das vierte Metall 114 elektrisch mit der reflektierenden Elektrode 401 durch das Durchgangsloch 119e verbunden ist, wird der Kondensator C₁ elektrisch mit der reflektierenden Elektrode 401 verbunden.
Licht von einer Lichtquelle, die nicht dargestellt ist, wird durch die gemeinsame Elektrode 403 und die Flüssigkristalle 402 übertragen, trifft auf die reflektierende Elektrode 401 auf (das fünfte Metall 116) und wird reflektiert, wird durch den ursprünglichen Einfallspfad zurückgeführt und durch die gemeinsame Elektrode 403 emittiert.
Gemäß dem ersten Ausführungsbeispiel ist, wie in 4 dargestellt, das fünfte Metall 116 in der Fünf-Schicht-Verbindungder reflektierenden Elektrode 401 zugewiesen, so dass die SM 121, die DM 122 und die reflektierende Elektrode 401 in effektiver Weise in der Höhenrichtung angeordnet werden können, und das Pixel verkleinert werden kann. Auf diese Weise kann ein Pixel mit einer Höhe bzw. einem Pitch von beispielsweise drei Mikrometern oder weniger aus einem Transistor mit einer Stromversorgungsspannung von 3,3 V konfiguriert werden. Eine Flüssigkristallanzeigetafel mit 4.000 Pixeln in der Breite und 2.000 Pixeln in der Länge mit einer diagonalen Länge von 0,55 Zoll kann unter Verwendung dieser Pixel mit einer Drei-Mikrometer-Höhe implementiert werden.
Als nächstes wird der Betrieb der Flüssigkristallanzeigevorrichtung 10 in 1 unter Verwendung des Pixels 12A gemäß dem ersten Ausführungsbeispiel beschrieben, und zwar unter Bezugnahme auf ein Zeitsteuerdiagramm der 5.
Wie oben beschrieben, werden in der Flüssigkristallanzeigevorrichtung 10 in 1, da die Zeilenscannleitung wiederum eine nach der anderen pro Horizontalscannperiode von der Zeilenscannleitung g₁ bis zur Zeilenscannleitung g_m durch das Zeilenscannsignal von dem Vertikalschieberegister 14 ausgewählt wird, Daten in eine Vielzahl der Pixel 12 geschrieben, die die Bildanzeigeeinheit 11 konfigurieren (in dem ersten Ausführungsbeispiel die Pixel 12A) und zwar pro Zeile von n Pixeln, die gemeinsam mit der ausgewählten Zeilenscannleitung verbunden sind. Nachdem sämtliche einer Vielzahl von Pixeln 12, die die Bildanzeigeeinheit 11 (in dem ersten Ausführungsbeispiel die Pixel 12A) konfigurieren, beschrieben sind, werden sämtliche Pixel simultan basierend auf dem Auslöseimpuls ausgelesen.
In 5 stellt ein Diagramm 500 schematisch die Schreibperiode und die Ausleseperiode eines Pixels für ein Bit der Unterrahmendaten dar, die aus der Horizontalantriebsvorrichtung 16 an die Spaltendatenleitung d (d₁ bis d_n) ausgegeben werden. Striche von rechts nach links stellen die Schreibperioden dar. Es sei bemerkt, dass in dem Diagramm 500, „B0b“, „B1b“, und „B2b“ invertierte Daten der Datenbits „B0“, „B1“ und „B2“ ausdrücken. Darüber hinaus ist in 5 ein Diagramm 501 ein Auslöseimpuls, der von dem Zeitsteuerungsgenerator 13 an die normale Auslöserimpuls-Auslöserleitung trig ausgegeben wird. Dieser Auslöserimpuls wird von jedem der Unterrahmen ausgegeben. Es sei bemerkt, dass der invertierte Auslöserimpuls, der an die Auslöserleitung trigb des invertierten Auslöserimpulses ausgegeben wird, stets einen invertierten, logischen Wert des normalen Auslöserimpulses annimmt und in der Zeichnung weggelassen ist.
Zunächst wird in dem Pixel 12A, wenn eine Auswahl durch das Zeilenscannsignal vorgenommen wird, der Schalter 311 angeschaltet und das Bit „B0“ der normalen Unterrahmendaten, das an die Spaltendatenleitung d in dem Diagramm 500 ausgegeben wird, wenn der Schalter 311 angeschaltet wird, wird durch den Schalter 311 abgetastet und in die SM 121 des Pixels 12A geschrieben. Im Folgenden wird das Bit B0 der Unterrahmendaten in die SMs 121 sämtlicher Pixel 12A geschrieben, die die Bildanzeigeeinheit 11 konfigurieren; und nachdem der Schreibvorgang abgeschlossen ist, wird der normale Auslöseimpuls mit dem „H“-Pegel simultan an sämtliche Pixel 12A geliefert, die die Bildanzeigeeinheit 11 konfigurieren, und zwar zum in 5 dargestellten Zeitpunkt T1, wie in dem Diagramm 501 dargestellt
Auf diese Weise, da die Schalter 312 sämtlicher Pixel 12A angeschaltet sind, wird das Bit „B0“ der normalen Unterrahmendaten, die in der SM 121 gespeichert sind, simultan durch die Schalter 312 übertragen und in demKondensator C₁ gehalten, die die DM 122 konfiguriert, und wird auf die reflektierende Elektrode 401 angewendet. Die Halteperiode des Bits „B0“ der normalen Unterrahmendaten durch diesenKondensator C₁ beträgt eine Unterrahmenperiode vom Zeitpunkt T₁ bis zum Zeitpunkt T2, bei dem der nachfolgende normale Auslöseimpuls mit „H“-Pegel eingegeben wird, wie in dem Diagramm 501 dargestellt. In 5 stellt ein Diagramm 502 schematisch Bits der Unterrahmendaten dar, die auf die reflektierende Elektrode 401 angewendet werden.
Hier, wenn der Bitwert der Unterrahmendaten „1“ beträgt, d.h. auf dem „H“-Pegel ist, wird die Stromversorgungsspannung VDD (eine Spannung von 3,3 V hier) an die reflektierende Elektrode 401 angelegt; währenddessen wenn der Bitwert „0“ beträgt, d.h. auf dem „L“-Pegel ist, wird eine Spannung von null V an die reflektierende Elektrode 401 angelegt. Andererseits können gegebene Spannungen als die Spannung Vcom der gemeinsamen Elektrode an die gemeinsame Elektrode 403 des Flüssigkristallanzeigeelements 400 angelegt werden, die nicht auf GND und VDD beschränkt sind; und die Spannung wird zu der vorgeschriebenen Spannung zum gleichen Zeitpunkt umgeschaltet, an dem der normale Auslöseimpuls auf dem „H“-Pegel eingegeben wird. Hier wird die gemeinsame Elektrodenspannung Vcom auf eine Spannung eingestellt, die niedriger als eine Spannung von null V bei einer Schwellenwertspannung Vtt der Flüssigkristalle in der Unterrahmenperiode ist, in der normale Unterrahmendaten auf die reflektierende Elektrode 401 angewendet werden, wie in einem Diagramm 503 in 5 dargestellt.
Das Flüssigkristallanzeigeelement 400 führt die Gradationsanzeige gemäß der angelegen Spannung der Flüssigkristalle 402 aus, welche dem absoluten Wert einer Differentialspannung zwischen der angelegen Spannung der reflektierenden Elektrode 401 und der Spannung Vcom der gemeinsamen Elektroden entspricht. Daher ist in einer Unterrahmenperiode vom Zeitpunkt T1 bis T2, für den das Bit „B0“ der normalen Unterrahmendaten an die reflektierende Elektrode 401 angewendet wird, die angelegte Spannung der Flüssigkristalle 402 eine Spannung von 3,3 V + Vtt (= 3,3 V - (-Vtt)), wenn der Bitwert der Unterrahmendaten „1“ beträgt; und ist eine Spannung von +Vtt (= 0V - (-Vtt)), wenn der Bitwert der Unterrahmendaten „0“ beträgt, wie in einem Diagramm 504 in 5 dargestellt.
6 ist eine Beziehung zwischen der angelegten Spannung (quadratische Mittelwert- bzw. RMS- (RMS = Root Mean Square) Spannung) der Flüssigkristalle und des Gradationswerts der Flüssigkristalle. Wie in 6 dargestellt, wird die Gradationswertkurve in einer solchen Art und Weise verschoben, dass ein schwarzer Gradationswert der RMS-Spannung der Schwellenwertspannung Vtt der Flüssigkristalle entspricht und ein weißer Gradationswert der RMS-Spannung einer Sättigungsspannung Vsat (= 3,3 V + Vtt) der Flüssigkristalle entspricht. Der Gradationswert kann mit dem effektiven Teil einer Flüssigkristallansprechkurve abgestimmt werden. Daher zeigt das Flüssigkristallanzeigeelement 400 weiß an, wenn die angelegte Spannung der Flüssigkristalle 402 eine Spannung von (3,3 V + Vtt) ist; und zeigt schwarz an, wenn wie oben beschrieben die angelegte Spannung eine Spannung von +Vtt ist.
Nachfolgend wird in der Unterrahmenperiode, in der das Bit B0 der normalen Unterrahmendaten angezeigt wird, das Schreiben der umgekehrten Unterrahmendaten für das Bit „B0“ in die SM 121 des Pixels 12A wiederum gestartet, wie bei „B0b“ in dem Diagramm 500 in 5 gezeigt. Die umgekehrten Unterrahmendaten für das Bit „B0“ werden dann in die SMs 121 sämtlicher Pixel 12A der Bildanzeigeeinheit 11 geschrieben; und zum Zeitpunkt T₂ nach dem Abschließen des Schreibens, wird der normale Auslöseimpuls auf dem „H“-Pegel simultan an sämtliche Pixel 12A geliefert, die die Bildanzeigeeinheit 11 konfigurieren, wie in dem Diagramm 501 in 5 gezeigt.
Auf diese Weise, da die Schalter 312 sämtlicher Pixel 12A angeschaltet werden, werden die umgekehrten Unterrahmendaten für das Bit „B0“, die auf der SM 121 gespeichert sind, durch die Schalter 312 übertragen und aufdem Kondensator C₁ gehalten, die die DM 122 konfiguriert, und werden auf die reflektierende Elektrode 401 angewendet. Die Halteperiode der umgekehrten Unterrahmendaten für das Bit „B0“ durch diesenKondensator C1 beträgt eine Unterrahmenperiode von dem Zeitpunkt T₂ zu dem Zeitpunkt T₃ an dem der nachfolgende normale Auslöseimpuls auf dem „H“-Pegel eingegeben wird, wie in dem Diagramm 501 dargestellt. Da die umgekehrten Unterrahmendaten für das Bit „B0“ stets in der Beziehung eines invertierten, logischen Werts zu dem Bit „B0“ der normalen Unterrahmendaten stehen, beträgt der Wert „0“ wenn das Bit „B0“ der normalen Unterrahmendaten „1“ ist, währenddessen der Wert „1“ ist, wenn das Bit „B0“ der normalen Unterrahmendaten „0“ beträgt.
Andererseits wird die Spannung Vcom der gemeinsamen Elektrode auf eine Spannung eingestellt, die um die Schwellenwertspannung Vtt der Flüssigkristalle höher als eine Spannung von 3,3 V ist, und zwar in der Unterrahmenperiode in der die umgekehrten Unterrahmendaten auf die reflektierende Elektrode 401 angewendet werden, wie in dem Diagramm 503 in 5 dargestellt. Daher ist in einer Unterrahmenperiode von dem Zeitpunkt T₂ zu dem Zeitpunkt T₃, in der die umgekehrten Unterrahmendaten für das Bit „B0“ auf die reflektierende Elektrode 401 angewendet werden, die angelegte Spannung der Flüssigkristalle 402 eine Spannung von -Vtt (= 3,3 V - (3,3V + Vtt)), wenn der Bitwert der Unterrahmendaten „1“ beträgt, und ist eine Spannung von -3,3 V - Vtt (= 0 V - (3,3 V + Vtt)), wenn der Bitwert der Unterrahmendaten „0“ beträgt.
Da in dem Fall, wo der Bitwert des Bits „B0“ der normalen Unterrahmendaten „1“ beträgt, der Bitwert der umgekehrten Unterrahmendaten für das Bit „B0“, der nachfolgend eingegeben wird, „0“ beträgt, ist die angelegte Spannung der Flüssigkristalle 402 daher eine Spannung von -(3,3 V + Vtt). Zu diesem Zeitpunkt ist die Richtung des Potentials, das an die Flüssigkristalle 402 angelegt wird, in der inversen Richtung des Bits „B0“ der normalen Unterrahmendaten, aber die absoluten Werte sind die gleichen, und somit wird in dem Pixel 12A, weiß gleichermaßen in der Anzeige des Bits „B0“ der normalen Unterrahmendaten angezeigt. Da in dem Fall, wo der Bitwert des Bits „B0“ der normalen Unterrahmendaten „0“ ist, beträgt in ähnlicher Weise der Bitwert der umgekehrten Unterrahmendaten für das Bit „B0“, der nachfolgend eingegeben wird, „1“, und die angelegte Spannung der Flüssigkristalle 402 ist eine Spannung von -Vtt. Zu diesem Zeitpunkt, befindet sich die Richtung des Potentials, das an die Flüssigkristalle 420 angelegt wird, in der inversen Richtung des Bits „B0“ der normalen Unterrahmendaten, aber die absoluten Werte sind die gleichen, und somit zeigt das Pixel 12A schwarz an.
Daher wird, wie in dem Diagramm 504 in 5 angezeigt, in dem Pixel 12A die gleiche Gradation mit dem Bit „B0“ und dem Komplementärbit „B0b“ zu dem Bit „B0“ in zwei Unterrahmenperioden von dem Zeitpunkt T₁ bis zum Zeitpunkt T₃ angezeigt, und ein alternierender Antrieb wird ausgeführt, in dem die Richtung des Potentials der Flüssigkristalle 402 für jeden Unterrahmen umgekehrt wird, so dass das Einbrennen der Flüssigkristalle 402 verhindert werden kann.
Nachfolgend werden in der Unterrahmenperiode, in der das Komplementärbit „B0b“ der umgekehrten Unterrahmendaten angezeigt wird, das Schreiben des Bits „B1“ der normalen Unterrahmendaten in die SM 121 des Pixels 12A wiederum wie bei „B1“ in dem Diagramm 500 in 5 gezeigt, gestartet. Das Bit „B1“ der normalen Unterrahmendaten wird dann in die SMs 121 sämtlicher Pixel 12A der Bildanzeigevorrichtung 11 geschrieben; und zum Zeitpunkt T₃, nachdem das Schreiben abgeschlossen ist, wird der normale Auslöseimpuls auf dem „H“-Pegel simultan an sämtliche Pixel 12A geliefert, die die Bildanzeigeeinheit 11 konfigurieren, wie in dem Diagramm 501 in 5 dargestellt.
Auf diese Weise, da die Schalter 312 sämtlicher Pixel 12A angeschaltet sind, wird das Bit „B1“ der normalen Unterrahmendaten, die auf der SM 121 gespeichert sind, durch die Schalter 312 übertragen und auf demKondensator C₁ gehalten, der die SM 122 konfiguriert, und werden auf die reflektierende Elektrode 401 angewendet. Die Halteperiode des Bits „B1“ der normalen Unterrahmendaten durch diesenKondensator C₁ beträgt eine Unterrahmenperiode von dem Zeitpunkt T₃ zum Zeitpunkt T₄, bei dem der nachfolgende, normale Auslöseimpuls auf dem „H“-Pegel eingegeben wird, wie in dem Diagramm 501 dargestellt.
Andererseits wird die Spannung Vcom der gemeinsamen Elektrode auf eine Spannung eingestellt, die um eine Schwellenwertspannung Vtt der Flüssigkristalle niedriger als eine Spannung von null V in der Unterrahmenperiode ist, in der normale Unterrahmendaten auf die reflektierende Elektrode 401 angewendet werden, wie in dem Diagramm 503 in 5 dargestellt. Daher ist in einer Unterrahmenperiode von dem Zeitpunkt T₃ zum Zeitpunkt T₄, in dem das Bit „B1“ der normalen Unterrahmendaten auf die reflektierende Elektrode 401 angewendet wird, die angelegte Spannung der Flüssigkristalle 402 eine Spannung von 3,3 V + Vtt (= 3,3 V - (-Vtt)), wenn der Bitwert der Unterrahmendaten „1“ beträgt; und ist eine Spannung von +Vtt (= 0 V - (-Vtt)), wenn der Bitwert der Unterrahmendaten „0“ beträgt, wie in dem Diagramm 504 in 5 dargestellt.
Nachfolgend in der Unterrahmenperiode, in der der Bitwert „B1“ der normalen Unterrahmendaten angezeigt wird, wird das Schreiben der umgekehrten Unterrahmendaten für das Bit „B1“ in die SM 121 des Pixels 12A wiederum begonnen, wie bei „B1b“ in dem Diagramm 500 in 5 dargestellt. Die umgekehrten Unterrahmendaten für das Bit „B1“ werden dann in die SMs 121 sämtlicher Pixel 12A der Bildanzeigeeinheit 11 geschrieben; und zum Zeitpunkt T₄, nachdem das Schreiben abgeschlossen ist, wird der normale Auslöseimpuls mit dem „H“-Pegel simultan an sämtliche der Pixel 12A geliefert, die die Bildanzeigeeinheit 11 konfigurieren, wie in dem Diagramm 501 in 5 dargestellt.
Auf diese Weise, da die Schalter 312 sämtlicher Pixel 12A angeschaltet werden, werden die umgekehrten Unterrahmendaten für das Bit „B1“, die auf der SM 121 gespeichert sind, durch die Schalter 312 übertragen und auf dem Kondensator C₁ gehalten, der die DM 122 konfiguriert, und werden auf die reflektierende Elektrode 401 angewendet. Die Halteperiode der umgekehrten Unterrahmendaten für das Bit „B0“ durch diesen Kondensator C₁ beträgt eine Unterrahmenperiode von dem Zeitpunkt T₄ zu dem Zeitpunkt T₅, an dem der nachfolgende normale Auslöseimpuls auf dem „H“-Pegel eingegeben wird, wie in dem Diagramm 501 in 5 dargestellt. Hier stehen die umgekehrten Unterrahmendaten für das Bit „B1“ stets in der Beziehung eines invertierten, logischen Werts zu dem Bit „B1“ der normalen Unterrahmendaten.
Andererseits wird die Spannung Vcom der gemeinsame Elektrode auf eine Spannung eingestellt, die um die Schwellenwertspannung Vtt der Flüssigkristalle höher als eine Spannung von 3,3 V in der Unterrahmenperiode ist, in der die umgekehrten Unterrahmendaten auf die reflektierende Elektrode 401 angewendet werden, wie in dem Diagramm 503 in 5 dargestellt. Daher ist in einer Unterrahmenperiode von dem Zeitpunkt T₄ zum Zeitpunkt T₅, in dem die umgekehrten Unterrahmendaten für das Bit „B1“ auf die reflektierende Elektrode 401 angewendet werden, die angelegte Spannung der Flüssigkristalle 402 eine Spannung von -Vtt (= 3,3 V - (3,3 V + Vtt)), wenn der Bitwert der Unterrahmen „1“ ist, und ist eine Spannung von -3,3 V - Vtt (= 0 V - (3,3 V + Vtt)), wenn der Bitwert der Unterrahmendaten „0“ ist.
Folglich, wie in dem Diagramm 504 in 5 dargestellt, ist in dem Pixel 12A die gleiche Gradation mit dem Bit „B1“ und dem komplementären Bit „B1b“ zu dem Bit „B1“ in zwei Unterrahmenperioden vom Zeitpunkt T₃ bis zum Zeitpunkt T₅ angezeigt; und ein alternierender Antrieb wird ausgeführt, in dem die Richtung des Potentials der Flüssigkristalle 402 für jeden Unterrahmen umgekehrt wird, so dass das Einbrennen der Flüssigkristalle 402 verhindert werden kann. Im Folgenden werden die Betriebe, die der obigen Beschreibung ähnlich sind, wiederholt. Gemäß der Flüssigkristallanzeigevorrichtung, die das Pixel 12A gemäß dem Ausführungsbeispiel aufweist, kann die Gradationsanzeige mit der Kombination einer Vielzahl von Unterrahmen ausgeführt werden.
Es sei bemerkt, dass die Anzeigeperioden des Bits „B0“ und des Komplementärbits „B0b“ die gleichen ersten Unterrahmenperioden sind, und die Anzeigeperioden des Bits „B1“ und des Komplementärbits „B1b“ sind die gleichen zweiten Unterrahmenperioden. Die erste Unterrahmenperiode und die zweite Unterrahmenperiode sind jedoch nicht immer die gleichen. Hier wird beispielsweise die zweite Unterrahmenperiode als das Doppelte der ersten Unterrahmenperiode eingestellt. Darüber hinaus, wie in dem Diagramm 504 in 5 dargestellt, wird die dritte Unterrahmenperiode, die den Anzeigeperioden des Bits „B2“ und des Komplementärbits „B2b“ entspricht, als das Doppelte der zweiten Unterrahmenperiode eingestellt. Das Gleiche wird auf die anderen Unterrahmenperioden angewendet, und die Längen der Unterrahmenperioden werden als vorbestimmte Längen gemäß einem System bestimmt, und die Anzahl der Unterrahmen wird frei bestimmt.
Als nächstes wird ein anderes Ausführungsbeispiel beschrieben.
Das Pixel 12A gemäß dem ersten Ausführungsbeispiel ist konfiguriert, in dem die erste Signalhalteeinheit, die die Unterrahmendaten abtastet und speichert, die von der Spaltendatenleitung d geliefert werden, die SM 121 ist die aus dem SRAM 201 konfiguriert ist; und die zweite Signalhalteeinheit, die die Unterrahmendaten, die von der ersten Signalhalteeinheit geliefert werden, für eine vorbestimmte Periode hält und die Unterrahmendaten auf die reflektierende Elektrode anwendet, ist die DM 122, die aus dem DRAM 202 konfiguriert ist, und auf diese Weise wird beispielsweise die Verkleinerung des Pixels zum Ausdruck gebracht. Im Gegensatz dazu, sind Pixel gemäß den zweiten und dritten Ausführungsbeispielen, die nachfolgend beschrieben werden, so konfiguriert, dass sowohl die ersten als auch zweiten Signalhalteeinheiten aus SRAMs gebildet sind, ähnlich dem Pixel, das in der obigen Patentliteratur 1 beschrieben ist. In dem Pixel gemäß den zweiten und dritten Ausführungsbeispielen ist der SRAM jedoch in einer vorbestimmten Konfiguration gebildet, und der Betrieb wird verglichen mit dem Pixel, das in der Patentliteratur 1 beschrieben wird, stabilisiert.
7 ist ein Schaltungsdiagramm eines Pixels, welches einen wesentlichen Teil einer Flüssigkristallanzeigevorrichtung gemäß dem zweiten Ausführungsbeispiel bildet. In 7 sind die gleichen Bezugszeichen und Zeichen den gleichen Komponenten wie in 2 zugewiesen, und die Beschreibung wird weggelassen. In 7 ist ein Pixel 12B gemäß dem zweiten Ausführungsbeispiel ein Pixel, das an dem Schnittstellenteil einer gegebenen Zeilenscannlinie g vorgesehen ist und ein gegebenes Paar einer Spaltendatenleitung d für normale Daten und einer Spaltendatenleitung db für invertierte Daten, die in insgesamt n Paaren der Spaltendatenleitungen, bei denen eine Spaltendatenleitung d_j normaler Daten mit einer Spaltendatenleitung d_bj invertierter Daten gepaart ist, ist an dem einen Ende der Zeilenscannleitung g mit dem Vertikalschieberegister 14 verbunden und die Zeilenscannleitung g erstreckt sich in der Zeilenrichtung (in der X-Richtung) und ein Ende der Spaltendatenleitung ist mit der Pegelschiebe-/Pixelantriebsvorrichtung 163 in 1 gekoppelt und die Spaltendatenleitung erstreckt sich in der Spaltenrichtung (in der Y-Richtung). Das Pixel 12B ist so konfiguriert, dass es einen ersten statischen RAM-Speicher (SRAM) 211, einen zweiten statischen RAM-Speicher (SRAM) 212 und ein Flüssigkristallanzeigeelement 400 aufweist. Der erste SRAM 211 ist so konfiguriert, dass er Schalter 313a und 313b aufweist, die erste und zweite Schalteinheiten und die erste Signalhalteeinheit (SM) 123 konfiguriert. Darüber hinaus ist der zweite SRAM 212 so konfiguriert, dass er Schalter 314a und 314b aufweist, die dritte und vierte Schalteinheiten und eine zweite Signalhalteeinheit (SM) 124 konfiguriert.
Der Schalter 313a ist aus einem NMOS-Transistor konfiguriert, in dem das Gate mit der Zeilenscannleitung g verbunden ist, der Drain mit der Spaltendatenleitung d verbunden ist und die Source mit einem Eingabeanschluss des SM 123 verbunden ist. Der Schalter 313b ist aus einem NMOS-Transistor konfiguriert, in dem das Gate mit der Zeilenscannleitung g verbunden ist, der Drain mit der Spaltendatenleitung db verbunden ist, und die Source mit dem anderen Eingabeanschluss der SM 123 verbunden ist.
Die SM 123 ist ein selbsthaltender Speicher, der aus zwei Invertern 323 und 324 gebildet ist, in dem ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist. In dem Inverter 323 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 324 verbunden, wobei die Source des NMOS-Transistors den Schalter 313a und 314a konfiguriert. In dem Inverter 324 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 323 verbunden, wobei die Source des NMOS-Transistors den Schalter 313b und den Schalter 314b konfiguriert. Beide Inverter 323 und 324 sind allgemein bekannte CMOS-Inverterkonfigurationen wie in 3 dargestellt.
Darüber hinaus ist der Schalter 314a aus einem NMOS-Transistor konfiguriert, in dem das Gate mit der Auslöserleitung trig verbunden ist, die Drain mit mit dem Verbindungspunkt zwischen der SM 123 und dem Schalter 313a verbunden, und die Source ist mit einem Eingabeanschluss der SM 124 verbunden. Der Schalter 314b ist aus einem NMOS-Transistor konfiguriert, in dem das Gate mit der Auslöserleitung trig verbunden ist, die Drain ist mit dem Verbindungspunkt zwischen der SM 123 und dem Schalter 313b verbunden, und die Source ist mit dem anderen Eingabeanschluss der SM 124 verbunden.
Darüber hinaus ist die SM 124 ein selbsthaltender Speicher, der aus zwei Invertern 325 und 326 gebildet ist, in denen ein Ausgabeanschluss des einen Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist. In dem Inverter 325 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 326, der Source des NMOS-Transistors, der den Schalter 314a konfiguriert, und einer reflektierenden Elektrode 401 verbunden. In dem Inverter 326 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 325 und der Source des NMOS-Transistors verbunden, der den Schalter 314b konfiguriert. Beide Inverter 325 und 326 sind allgemein bekannte CMOS-Inverterkonfigurationen, wie in 3 dargestellt, ähnlich den Invertern 323 und 324.
Das Pixel 12B gemäß dem zweiten Ausführungsbeispiel führt die Betriebe aus, die den Betrieben ähnlich sind, die unter Bezugnahme auf das Zeitsteuerdiagramm in 5 beschrieben sind. In dem Pixel 12B, wenn eine Auswahl durch das Zeilenscannsignal vorgenommen wird, werden die Schalter 313a und 313b angeschaltet. Ein Bit der normalen Unterrahmendaten und ein Bit der umgekehrten Unterrahmendaten, die zueinander invertierte, logische Werte besitzen, werden an die Schalter 313a und 313b durch die Spaltendatenleitung d und die Spaltendatenleitung db geliefert. Hier sind die Schalter 313a und 313b aus NMOS-Transistoren konfiguriert, in denen normale Unterrahmendaten und umgekehrte Unterrahmendaten mit einer Spannung auf der VDD-Seite („H“) aufgrund der Schwellenwertspannung Vth des NMOS-Transistors nicht eingegeben werden, und werden mit einer Spannung, die um Vth niedriger als VDD ist, eingegeben. Zusätzlich fließt ein elektrischer Strom kaum bei dieser Spannung. Folglich werden normale Unterrahmendaten oder umgekehrte Unterrahmendaten mit einem GND-Potential („L“), das durch den Schalter 313a oder 313b abgetastet wird, in die SM 123 geschrieben.
Die Daten werden in die SM 124 durch die Schalter 314a und 314b, die durch den Auslöseimpuls gesteuert werden, der durch die Auslöserleitung trig geliefert wird, geschrieben. Die Daten, die von dem Verbindungspunkt zwischen der SM 123 und dem Schalter 313a an den Schalter 314a durch eine Verbindung 600 geliefert werden, und die Daten, die von dem Verbindungspunkt zwischen der SM 123 und den Schalter 313b an den Schalter 314b durch eine Verbindung 600b geliefert werden, befinden sich in der Beziehung invertierter, logischer Werte. Die Schalter 314a und 314b sind aus NMOS-Transistoren konfiguriert, in denen die Spannung auf der VDD-Seite (bei einem „H“-Pegel) aufgrund der Vth des NMOS-Transistors nicht eingegeben wird, und nur eine Spannung, die um Vth niedriger als die VDD ist, wird eingegeben. Zusätzlich, da die Schalter 314a und 314b nahe der Vth des NMOS-Transistors angetrieben werden, fließt kaum ein elektrischer Strom bei dieser Spannung. Folglich werden Daten auf der Verbindung 600 oder auf der Verbindung 600b bei dem GND-Potential (auf dem „L“-Pegel) in die SM 124 geschrieben.
Hier ist es notwendig, die Daten auf der SM 124 mit Daten zu überschreiben, die auf der SM 123 gespeichert sind, und zwar wenn der Auslöseimpuls auf dem „H“-Pegel durch die Auslöserleitung trig unmittelbar nachdem Unterrahmendaten in die SMs 123 sämtlicher Pixel 12B eingegeben werden, die die Bildanzeigeeinheit 11 konfigurieren. Mit anderen Worten müssen Daten auf der SM 123 nicht mit Daten überschrieben werden, die in der SM 124 gespeichert sind. Folglich ist es notwendig, die Antriebskräfte der Inverter, die die SM 124 konfigurieren, weniger zu reduzieren als die Antriebskräfte der Inverter, die die SM 123 konfigurieren. Mit anderen Worten, in dem Fall wo die Daten, die auf der SM 123 und der SM 124 gespeichert sind, sich voneinander unterscheiden, kollidieren die ausgegebenen Daten des Inverters 323 mitden Ausgabedaten des Inverters 325, wenn der Auslöseimpuls auf dem „H“-Pegel eingegeben wird; und folglich ist es notwendig, die Antriebskraft des Inverters 323 mehr als die Antriebskraft des Inverters 325 in einer solchen Art und Weise zu erhöhen, dass die Daten auf dem Inverter 326 in zuverlässiger Weise mit den Ausgabedaten des Inverters 323 überschrieben werden. Darüber hinaus ist es in der Beziehung zwischen dem Inverter 324 und dem Inverter 326 notwendig, die Antriebskraft des Inverters 324 mehr als die Antriebskraft des Inverters 326 zu erhöhen, und zwar in einer solchen Art und Weise, dass Daten auf dem Inverter 325 in zuverlässiger Weise mit Ausgabedaten des Inverters 324 überschrieben werden.
Dies wird weiter unter Bezugnahme auf 8 beschrieben. Kurz die Beziehung zwischen dem Inverter 323 und dem Inverter 325 beschreibend, befindet sich in dem Fall, wo sich die Ausgabedaten der SM 123 auf der Zwischenverbindung 600b auf dem „H“-Pegel befinden, ein P-MOS-Transistor 414, der den Inverter 323 konfiguriert, in dem AN-Zustand. Andererseits, in dem Fall, wo die Ausgabedaten der SM 124 auf der Seite der Zwischenverbindung 600 bereits auf dem „L“-Pegel sind, befindet sich der NMOS-Transistor 417, der den Inverter 325 konfiguriert, in dem AN-Zustand.
Zu diesem Zeitpunkt, in dem Fall wo der NMOS-Transistor, der den Schalter 314b konfiguriert, aufgrund des Auslöseimpulses auf dem „H“-Pegel auf der Auslöseimpulsleitung trig angeschaltet wird und die Ausgaben des Inverters 323 und des Inverters 325 zueinander geleitet werden, strömt ein elektrischer Strom von VDD zu GND durch den P-MOS-Transistor 414 des Inverters 323 und den NMOS-Transistor 417 des Inverters 325. Zu diesem Zeitpunkt wird die Spannung der Zwischenverbindung 600b durch das Verhältnis des AN-Widerstands zwischen dem P-MOS-Transistor 414 und dem NMOS-Transistor 417 bestimmt.
Im Gegensatz dazu, in dem Fall, wo sich die Ausgabedaten der SM 123 auf der Zwischenverbindung 600b auf dem „L“-Pegel befinden und sich die Ausgabedaten der SM 124 auf der Seite der Zwischenverbindung 600b bereits auf dem „H“-Pegel befinden, wenn der NMOS.-Transistor, der den Schalter 314b konfiguriert, aufgrund des Auslöseimpulses auf dem „H“-Pegel auf der Auslöserimpulsleitung trig angeschaltet wird und die Ausgaben des Inverters 323 und des Inverters 325 zueinander geleitet werden, strömt elektrischer Strom von der VDD zu der GND durch einen P-MOS-Transistor 415 des Inverters 325 und einen NMOS-Transistor 416 des Inverters 323. Zu diesem Zeitpunkt wird die Spannung der Zwischenverbindung 600b durch das Verhältnis des AN-Widerstands zwischen dem P-MOS-Transistor 415 und dem NMOS-Transistor 416 bestimmt.
Darüber hinaus ist das Eingangsgate des Inverters 326, das nicht dargestellt ist, mit der Zwischenverbindung 600b verbunden und die Ausgabedaten des Inverters 326 sind auf den „L“-Pegel oder den „H“-Pegel fixiert, und zwar aufgrund der Eingabe des Spannungspegels der Zwischenverbindung 600b. Mit anderen Worten, da die Ausgabedaten der SM 124 durch den Spannungspegel der Zwischenverbindung 600b bestimmt werden, ist es notwendig, dass der AN-Widerstand der Transistoren des Inverters 323 und des Inverters 324 niedriger als der AN-Widerstand der Transistoren des Inverters 325 und des Inverters 326 sind, um die Daten auf der SM 124 mit den Ausgabedaten der SM 123 zu überschreiben. Der AN-Widerstand der Transistoren des Inverters 323 und des Inverters 324 ist niedrig, so dass Daten auf der SM 124 in zuverlässiger Weise mit den Ausgabedaten auf der SM 123 überschrieben werden, und zwar unabhängig von dem Datenpegel der SM 124.
Die Verwendung eines Transistors mit niedrigem AN-Widerstand kann durch Verwenden eines Transistors mit hoher Antriebskraft implementiert werden und kann durch Verringern der Gatelänge oder durch Erhöhen der Gatebreite implementiert werden.
Wenn ein Bit der Daten, die auf der SM 123 gespeichert sind, simultan in die SMs 124 sämtlicher Pixel 12B in der Bildanzeigeeinheit 11 geschrieben werden, wird der Auslöseimpuls auf der Auslöserimpulsleitung trig auf den „L“-Pegel gedreht und die Schalter 314a und 314b werden abgeschaltet. Auf diese Weise hält die SM 124 ein Bit der geschriebenen Daten, und das Potential der reflektierenden Elektrode 401 kann auf dem Potential gemäß der gehaltenen Daten für einen gegebene Periode (hier eine Unterrahmenperiode) fixiert werden.
Daten, die in die SM 124 geschrieben werden, sind normale Daten und invertierte Daten, die für jeden einzelnen Unterrahmen umgeschaltet werden, wie in dem Diagramm 502 in 5 dargestellt; andererseits wird das Potential Vcom der gemeinsamen Elektrode ebenfalls in alternierender Weise von einem vorbestimmten Potential für jeden einzelnen Unterrahmen synchron mit dem oben beschriebenen Schreiben umgeschaltet, wie in dem Diagramm 503 in 5 dargestellt. Auf diese Weise wird gemäß der Flüssigkristallanzeigevorrichtung, die das Pixel 12B gemäß dem zweiten Ausführungsbeispiel verwendet, in ähnlicher Weise zu der Flüssigkristallanzeigevorrichtung, die das Pixel 12A gemäß dem ersten Ausführungsbeispiel verwendet, ein alternierender Antrieb ausgeführt, bei dem die Richtung des Potentials für jeden Unterrahmen umgekehrt wird, so dass die Anzeige implementiert wird, in der das Einbrennen der Flüssigkristalle 402 verhindert werden kann. Darüber hinaus werden gemäß der Flüssigkristallanzeigevorrichtung, die das Pixel 12B gemäß dem zweiten Ausführungsbeispiel verwendet, die Antriebskräfte der Inverter 323 und 324, die die SM 123 konfigurieren, und die Antriebskräfte der Transistoren, die die Schalter 313a, 313b, 314a und 314b konfigurieren, in einer bestimmten Beziehung eingestellt, so dass eine stabile und präzise Gradationsanzeige ausgeführt werden kann.
Es sei bemerkt, dass die Schalter 313a, 313b, 314a und 314b aus P-MOS-Transistoren konfiguriert sein können. In diesem Fall wird erwogen, dass die Polarität in der obigen Beschreibung umgekehrt wird und die Details werden weggelassen.
Als nächstes wird ein Pixel, welches ein wesentlicher Teil einer Flüssigkristallanzeigevorrichtung gemäß einem dritten Ausführungsbeispiel ist, beschrieben. 9 ist ein Schaltdiagramm eines Pixels, welches der wesentliche Teil einer Flüssigkristallanzeigevorrichtung ist, gemäß dem dritten Ausführungsbeispiel. In 9 sind die gleichen Bezugszeichen und Zeichen den gleichen Komponenten wie in 7 zugewiesen und eine Beschreibung dieser wird weggelassen.
In 9 ist ein Pixel 12C gemäß dem dritten Ausführungsbeispiel ein Pixel, das bei dem Schnittstellenabschnitt einer gegebenen Spaltendatenleitung d der Spaltendatenleitungen d₁ bis d_n, bei denen ein Ende der Spaltendatenleitung mit der Pegelschiebe-/Pixelantriebsvorrichtung 163 in 1 verbunden ist und die Spaltendatenleitung sich in der Spaltenrichtung (in der Y-Richtung) erstreckt, und einer gegebenen Zeilenscannleitung g, bei der ein Ende der Zeilenscannleitung g mit dem Vertikalschieberegister 14 verbunden ist und sich die Zeilenscannleitung in der Zeilenrichtung (in der X-Richtung) erstreckt, vorgesehen. Das Pixel 12C ist so konfiguriert, dass es einen ersten statischen RAM-Speicher (SRAM) 213, einen zweiten statischen RAM-Speicher (SRAM) 214 und ein Flüssigkristallanzeigeelement 400 aufweist. Der erste SRAM 213 ist so konfiguriert, dass er einen Schalter 315 aufweist, der die erste Schalteinheit und eine erste Signalhalteeinheit (SM) 125 konfiguriert. Darüber hinaus ist der zweite SRAM 214 so konfiguriert, dass er einen Schalter 316 aufweist, der eine zweite Schalteinheit und eine zweite Signalhalteeinheit (SM) 126 konfiguriert. Das Pixel 12C gemäß dem Ausführungsbeispiel ist aus SRAMs in zwei Stufen ähnlich dem Pixel 12B konfiguriert. Es ist jedoch dadurch gekennzeichnet, dass das Schreiben in die SM 125 in dem SRAM 213 und die SM 126 in dem SRAM 214 unter Verwendung der Schalter 315 bzw. 316 ausgeführt wird.
Der Schalter 315 ist aus einem NMOS-Transistor konfiguriert, in dem das Gate mit der Zeilenscannleitung g verbunden ist, der Drain mit der Spaltendatenleitung d verbunden ist, und die Source mit einem Eingabeanschluss der SM 125 verbunden ist. Die SM 125 ist ein selbsthaltender Speicher, der aus zwei Invertern 327 und 328 gebildet ist, in denen ein Ausgabeanschluss des einen Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist. In dem Inverter 327 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 328 und der Source des NMOS-Transistors verbunden, der den Schalter 315 konfiguriert. In dem Inverter 328 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 327 und der Drain des NMOS-Transistors verbunden, der den Schalter 316 konfiguriert. Beide Inverter 327 und 328 sind allgemein bekannte CMOS-Inverterkonfigurationen, wie in 3 dargestellt.
Darüber hinaus ist der Schalter 316 aus einem NMOS-Transistor konfiguriert, in dem das Gate mit der Auslöserleitung trig verbunden ist, die Drain mit dem Ausgabeanschluss der SM 125 verbunden ist, und die Source mit dem Eingabeanschluss der SM 126 verbunden ist. Darüber hinaus ist die SM 126 ein selbsthaltender Speicher, der aus zwei Invertern 329 und 330 gebildet ist, in denen ein Ausgabeanschluss des einen Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist. In dem Inverter 329 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 330 und der reflektierenden Elektrode 401 verbunden. In dem Inverter 330 ist der Eingabeanschluss mit dem Ausgabeanschluss des Inverters 329 und der Source des NMOS-Transistors verbunden, der den Schalter 316 konfiguriert. Beide Inverter 329 und 330 sind allgemein bekannte CMOS-Inverterkonfigurationen, wie in 3 dargestellt, und zwar ähnlich den Invertern 327 und 328.
Das Pixel 12C gemäß dem Ausführungsbeispiel führt die Betriebe ähnlich den Betrieben aus, die unter Bezugnahme auf das Zeitsteuerdiagramm in 5 beschrieben sind. In dem Pixel 12C wird, wenn eine Auswahl durch das Zeilenscannsignal vorgenommen wird, der Schalter 315 angeschaltet und normale Unterrahmendaten, die zu der Spaltendatenleitung d ausgegeben werden, wenn der Schalter 315 angeschaltet wird, werden durch den Schalter 315 abgetastet und in die SM 125 des Pixels 12C geschrieben. Im Folgenden werden in ähnlicher Weise die normalen Unterrahmendaten in die SMs 125 sämtlicher Pixel 12C geschrieben, die die Bildanzeigeeinheit 11 konfigurieren; und nachdem der Schreibvorgang abgeschlossen ist, wird der Auslöseimpuls auf dem „H“-Pegel simultan an sämtliche Pixel 12C geliefert, die die Bildanzeigeeinheit 11 konfigurieren. Auf diese Weise, da die Schalter 316 sämtlicher Pixel 12C angeschaltet werden, werden die normalen Unterrahmendaten, die auf der SM 125 gespeichert sind, simultan durch die Schalter 316 übertragen und auf der SM 126 gehalten und werden auf die reflektierende Elektrode 401 angewendet. Die Halteperiode der normalen Unterrahmendaten auf der SM 126 ist eine Unterrahmenperiode bis der nachfolgende „H“-Auslöseimpuls in die Auslöserleitung trig eingegeben wird.
Nachfolgend, ähnlich der obigen Beschreibung, werden die Pixel 12C in der Bildanzeigeeinheit 11 in Einheiten von Zeilen durch das Zeilenscannsignal ausgewählt und umgekehrte Unterrahmendaten, die einen invertierten logischen Wert zu den normalen Unterrahmendaten besitzen, und zwar unmittelbar bevor sie in die SM 125 für die einzelnen Pixel geschrieben werden. Nach dem Schreiben der umgekehrten Unterrahmendaten in die SMs 125 sämtlicher Pixel 12C, die die Bildanzeigeeinheit 11 konfigurieren, wird der Auslöseimpuls auf dem „H“-Pegel simultan an sämtliche Pixel 12C geliefert, die die Bildanzeigeeinheit 11 konfigurieren. Auf diese Weise, da die Schalter 316 sämtlicher Pixel 12C angeschaltet sind, werden die umgekehrten Unterrahmendaten, die in der SM 125 gespeichert sind, simultan durch die Schalter 316 übertragen und in der SM 126 gehalten und werden auf die reflektierende Elektrode 401 angewendet. Die Halteperiode der umgekehrten Unterrahmendaten in der SM 126 beträgt eine Unterrahmenperiode bis der nachfolgende „H“-Auslöseimpuls in die Auslöseleitung trig eingegeben wird.
Daten werden in die SM 125 durch die Eingabe von einem einzelnen Schalter 315, wie oben beschrieben, geschrieben. In diesem Fall, ist der Transistor, der sich bei Betrachtung von dem Schalter 315 aus auf der Eingabeseite in dem Inverter 327 befindet, der die SM 125 konfiguriert, aus einem Transistor gebildet, dessen Antriebskraft größer als die Antriebskraft des Transistors in dem Inverter 328 auf der Ausgabeseite ist, der die SM 125 konfiguriert. Darüber hinaus ist die Antriebskraft des NMOS-Transistors, der den Schalter 315 konfiguriert, größer als die Antriebskraft des NMOS-Transistors, der den Inverter 328 konfiguriert. Dies geschieht aus dem ähnlichen Grund für die Beziehung zwischen den Antriebskräften der Inverter 321 und 322 und dem Schalter 311 in dem Pixel 12A, das oben beschrieben ist, und die Beschreibung davon wird weggelassen.
Darüber hinaus werden Daten durch einen einzelnen Schalter 316 in die SM 126 geschrieben. In diesem Fall, verwendet der Transistor, der sich bei Betrachtung von dem Schalter 316 aus auf der Eingangsseite in dem Inverter 329 befindet, der die SM 126 konfiguriert, einen Transistor mit großer Antriebskraft, und der Transistor, der sich bei Betrachtung von dem Schalter 316 aus auf der Ausgabeseite in dem Inverter 330 befindet, der die SM 126 konfiguriert, verwendet einen Transistor mit kleiner Antriebskraft.
Mit dieser Konfiguration kollidieren in dem Fall, wo der Auslöseimpuls auf den „H“-Pegel gewechselt und der Schalter 316 angeschaltet wird, wenn sich die Daten, die auf der SM 125 und der SM 126 gespeichert sind, voneinander unterscheiden, die Ausgabedaten des Inverters 327 mit den Ausgabedaten des Inverters 330. Andererseits ist die Antriebskraft des Inverters 327 größer als die Antriebskraft des Inverters 330, so dass Daten auf der SM 126 mit Daten auf der SM125 überschrieben werden können, während verhindert wird, dass Daten auf der SM 125 mit Daten auf der SM 126 überschrieben werden.
Darüber hinaus ist die Antriebskraft des NMOS-Transistors, der den Schalter 316 konfiguriert, größer als die Antriebskraft des NMOS-Transistors, der den Inverter 330 konfiguriert. Dies deshalb, da es notwendig ist die Spannung Vb mehr als die Schwellenwertspannung zu erhöhen, bei der der Inverter 329 in dem Fall invertiert wird, in dem die Daten auf der SM 126 überschrieben werden, genauer gesagt in dem Fall, wo sich die Spannung Vb auf der Eingabeseite auf der Seite des Schalters 316 der SM 126 auf dem „L“-Pegel befindet und sich die Daten auf der SM 125 auf den „H“-Pegel befinden.
Und zwar wird die Spannung Vb gemäß dem Verhältnis zwischen dem elektrischen Strom des NMOS-Transistors, der den Inverter 330 konfiguriert, und dem elektrischen Strom auf dem Schalter 316 bestimmt. Da der Schalter 316 ein NMOS-Transistor ist, wird zu diesem Zeitpunkt die Spannung auf der VDD-Seite nicht eingegeben, und zwar aufgrund des Schwellenwerts Vth des NMOS-Transistors, und die Spannung auf dem „H“-Pegel wird eine Spannung, die um Vth niedriger als VDD ist. Zusätzlich, da der Schalter 316 nahe der Vth des NMOS-Transistors angetrieben wird, fließt kaum ein elektrischer Strom bei dieser Spannung. Mit anderen Worten, je höher die Spannung Vb ist die durch den Eingabeschalter 316 geleitet wird, desto kleiner ist der elektrische Strom, der bei dem Schalter 316 zu fließen veranlasst wird. Mit anderen Worten, damit die Spannung Vb die Schwellenwertspannung oder mehr erreicht, bei der der Inverter 329 auf der Eingangsseite der SM 126 bei dem „H“-Pegel invertiert wird, ist es notwendig, dass der elektrische Strom, der durch den Schalter 316 getragen wird, größer als der elektrische Strom ist, der durch den NMOS-Transistor getragen wird, der den Inverter 330 konfiguriert. Es ist notwendig, die Transistorgröße des Schalters 316 und die Transistorgröße des NMOS-Transistors, der den Inverter 330 konfiguriert, unter Berücksichtigung des Verhältnisses der Antriebskräfte zu bestimmen.
Wenn ein Bit der Daten, die in der SM 125 gespeichert sind, simultan in die SMs 126 sämtlicher Pixel 12C geschrieben wird, wird der Auslöseimpuls auf der Auslöseimpulsleitung trig auf den „L“-Pegel umgeschaltet und der Schalter 316 wird abgeschaltet. Auf diese Weise hält die SM 126 ein Bit der geschriebenen Daten, und das Potential der reflektierenden Elektrode 401 kann auf dem Potential gemäß der gehaltenen Daten für eine gegebene Periode (hier eine Unterrahmenperiode) fixiert werden.
Die Daten, die in die SM 126 geschrieben werden, sind normale Daten und invertierte Daten, die für jeden Unterrahmen umgeschaltet werden, wie in dem Diagramm 502 in 5 dargestellt Andererseits wird das Potential Vcom der gemeinsamen Elektrode ebenfalls alternierend auf ein vorbestimmtes Potential umgeschaltet, und zwar für jeden Unterrahmen synchron mit dem Schreiben, wie oben in dem Diagramm 503 in 5 beschrieben. Daher wird gemäß der Flüssigkristallanzeigevorrichtung, die das Pixel 12C gemäß dem dritten Ausführungsbeispiel verwendet, ein alternierender Antrieb ausgeführt, in dem die Richtung des Potentials der Flüssigkristalle 402 für jeden Unterrahmen umgekehrt wird, so dass eine Anzeige, in der das Einbrennen der Flüssigkristalle 402 verhindert wird, ähnlich der Flüssigkristallanzeigevorrichtung ausgeführt werden kann, die die Pixel 12A oder 12B gemäß den Ausführungsbeispielen verwendet. Darüber hinaus werden in der Flüssigkristallanzeigevorrichtung, die das Pixel 12C gemäß dem dritten Ausführungsbeispiel verwendet, die Antriebskräfte der Inverter 327 und 328, die die SM 125 konfigurieren, die Antriebskräfte der Inverter 329 und 330, die die SM 126 konfigurieren, und die Antriebskräfte der Transistoren, die die Schalter 315 und 316 konfigurieren, in einer vorbestimmten Beziehung eingestellt, so dass eine stabile und präzise Gradationsanzeige ausgeführt werden kann.
Es sei bemerkt, dass die Schalter 315 und 316 aus P-MOS-Transistoren konfiguriert sein können. In diesem Fall wird erwogen, dass die Polarität entsprechend der Beschreibung oben umgekehrt wird und die Details darüber werden weggelassen.
Es sei bemerkt, dass die vorliegende Erfindung nicht auf die obigen Ausführungsbeispiele beschränkt ist; und beispielsweise ist die Pixelelektrode als die reflektierende Elektrode 401 beschrieben, die Pixelelektrode kann jedoch eine durchlässige Elektrode sein.
Industrielle Anwendbarkeit
Wie oben beschrieben, ist die Flüssigkristallanzeigevorrichtung gemäß der vorliegenden Erfindung zweckmäßig für eine hochauflösende Flüssigkristallanzeigevorrichtung, und insbesondere geeignet für eine Full-HD-Flüssigkristallanzeigevorrichtung.
Bezugszeichenliste

10: Flüssigkristallanzeigevorrichtung
11: Bildanzeigeeinheit
12, 12A, 12B, 12C: Pixel
13: Zeitsteuerungsgenerator
14: Vertikalschieberegister
15: Dateneinrastschaltung
16: Horizontalantriebsvorrichtung
112: Elektrode
121, 123, 125: Erste Signalhalteeinheit (SM)
122: Zweite Signalhalteeinheit (DM)
124, 126: Zweite Signalhalteeinheit (SM)
201, 211 bis 214: Statischer RAM-Speicher (SRAM)
202: Dynamischer RAM-Speicher (DRAM)
161: Horizontalschieberegister
162: Sperr- bzw. Einrastschaltung
163: Pegelschiebe-/Pixelantriebsvorrichtung
321, 322, 323, 324, 327, 328: Inverter
301, 411, 412, 416, 417: N-Kanal-MOS-Transistor (NMOS-Transistor)
302, 410, 413, 414, 415: P-Kanal-MOS-Transistor (P-MOS-Transistor)
400: Flüssigkristallanzeigeelement
402: Flüssigkristall
401: Reflektierende Elektrode
403: Gemeinsame Elektrode
d, d1 bis dn: Spaltendatenleitung
g, g1 bis gm: Zeilenscannleitung
trig: Auslöserleitung
trigb: Auslöserleitung für invertierten Auslöseimpuls
C1: Kondensator

Claims

Flüssigkristallanzeigevorrichtung (10), die Folgendes aufweist: eine Vielzahl von Pixeln (12, 12A, 12B, 12C), die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Spaltendatenleitungen (d, d1 bis dn) mit einer Vielzahl von Zeilenscannleitungen (g, g1 bis gm) schneiden, wobei jedes der Pixeln (12, 12A, 12B, 12C) einzeln Folgendes aufweist: ein Anzeigeelement (11), das so konfiguriert ist, dass es Flüssigkristalle besitzt, die zwischen eine Pixelelektrode (112) und einer gemeinsamen Elektrode, die zueinander weisen, gefüllt und abgedichtet sind; eine erste Schalteinheit die so konfiguriert ist, dass sie die Subframe- bzw. Unterrahmendaten durch die Spaltendatenleitung (d, d1 bis dn) abtastet, um jeden Rahmen eines Videosignals in einer Vielzahl von Unterrahmen mit einer Anzeigeperiode, die kürzer als eine Rahmenperiode des Videosignals ist, anzuzeigen; eine erste Signalhalteeinheit (121, 123, 125), die so konfiguriert ist, dass sie gemeinsam mit der ersten Schalteinheit einen statischen RAM-Speicher bildet, und so konfiguriert ist, dass sie die Unterrahmendaten, die durch die erste Schalteinheit abgetastet werden, speichert; eine zweite Schalteinheit, die so konfiguriert ist, dass sie die Unterrahmendaten ausgibt, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind; und eine zweite Signalhalteeinheit (122, 124, 126), die so konfiguriert ist, dass sie gemeinsam mit der zweiten Schalteinheit einen dynamischen RAM-Speicher bildet, in dem gespeicherter Inhalt mit den Unterrahmendaten überschrieben wird, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, die durch die zweite Schalteinheit geliefert werden, und die so konfiguriert ist, dass sie die ausgegebenen Daten auf die Pixelelektrode (112) anwendet; und eine Pixelsteuereinheit, die so konfiguriert ist, dass sie für einzelne Unterrahmen folgende Betriebsvorgänge ausführt: Nachschreiben in sämtliche einer Vielzahl von Pixeln (12, 12A, 12B, 12C), welche eine Bildanzeigeeinheit konfigurieren, durch wiederholtes Schreiben der Unterrahmendaten in die erste Signalhalteeinheit für die einzelnen Pixel in Einheiten der Zeilen; Anschalten der zweiten Schalteinheiten in sämtlichen der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit einem Auslöserimpuls; und Überschreiben des gespeicherten Inhalts in den zweiten Signalhalteeinheiten (122, 124, 126) der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit den Unterrahmendaten, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, wobei: die zweite Signalhalteeinheit (122, 124, 126) mit einem Kondensator konfiguriert ist; und die zweite Schalteinheit aus einem Transmissions-Gatter bzw. -Gate konfiguriert ist, in dem das Schalten durch zwei der Auslöserimpulse mit zueinander umgekehrten Polaritäten gesteuert wird.
Flüssigkristallanzeigevorrichtung (10) gemäß Anspruch 1, wobei: eine mehrschichtige Zwischenverbindungsschicht über einem Substrat gebildet ist, das zwei Transistoren aufweist, die das Übertragungsgatter auf einer Oberfläche des Substrats konfigurieren; der Kondensator durch eine Elektrode gebildet wird, die zwischen einer mittleren Zwischenverbindungsschicht der mehrschichtigen Zwischenverbindungsschicht und einem Zwischenschichtisolierungsfilm gebildet ist; und die Pixelelektrode (112) durch eine oberste Zwischenverbindungsschicht der mehrschichtigen Zwischenverbindungsschicht gebildet ist.
Flüssigkristallanzeigevorrichtung (10), die Folgendes aufweist: eine Vielzahl von Pixeln (12, 12A, 12B, 12C), die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Spaltendatenleitungen (d, d1 bis dn) mit einer Vielzahl von Zeilenscannleitungen (g, g1 bis gm) schneiden, wobei jedes der Pixeln (12, 12A, 12B, 12C) einzeln Folgendes aufweist: ein Anzeigeelement (11), das so konfiguriert ist, dass es Flüssigkristalle besitzt, die zwischen eine Pixelelektrode (112) und einer gemeinsamen Elektrode, die zueinander weisen, gefüllt und abgedichtet sind; eine erste Schalteinheit die so konfiguriert ist, dass sie die Subframe- bzw. Unterrahmendaten durch die Spaltendatenleitung (d, d1 bis dn) abtastet, um jeden Rahmen eines Videosignals in einer Vielzahl von Unterrahmen mit einer Anzeigeperiode, die kürzer als eine Rahmenperiode des Videosignals ist, anzuzeigen; eine erste Signalhalteeinheit (121, 123, 125), die so konfiguriert ist, dass sie gemeinsam mit der ersten Schalteinheit einen statischen RAM-Speicher bildet, und so konfiguriert ist, dass sie die Unterrahmendaten, die durch die erste Schalteinheit abgetastet werden, speichert; eine zweite Schalteinheit, die so konfiguriert ist, dass sie die Unterrahmendaten ausgibt, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind; und eine zweite Signalhalteeinheit (122, 124, 126), die so konfiguriert ist, dass sie gemeinsam mit der zweiten Schalteinheit einen dynamischen RAM-Speicher bildet, in dem gespeicherter Inhalt mit den Unterrahmendaten überschrieben wird, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, die durch die zweite Schalteinheit geliefert werden, und die so konfiguriert ist, dass sie die ausgegebenen Daten auf die Pixelelektrode (112) anwendet; und eine Pixelsteuereinheit, die so konfiguriert ist, dass sie für einzelne Unterrahmen folgende Betriebsvorgänge ausführt: Nachschreiben in sämtliche einer Vielzahl von Pixeln (12, 12A, 12B, 12C), welche eine Bildanzeigeeinheit konfigurieren, durch wiederholtes Schreiben der Unterrahmendaten in die erste Signalhalteeinheit für die einzelnen Pixel in Einheiten der Zeilen; Anschalten der zweiten Schalteinheiten in sämtlichen der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit einem Auslöserimpuls; und Überschreiben des gespeicherten Inhalts in den zweiten Signalhalteeinheiten (122, 124, 126) der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit den Unterrahmendaten, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, wobei die erste Schalteinheit aus einem einzelnen Transistor konfiguriert ist, und die erste Signalhalteeinheit (121, 123, 125) aus ersten und zweiten Invertern konfiguriert ist, in denen ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, und in den ersten und zweiten Invertern eine Antriebskraft des zweiten Transistors, die den ersten Inverter auf einer Eingabeseite bei Betrachtung von dem ersten Transistor aus konfiguriert, größer als eine Antriebskraft eines dritten Transistors eingestellt ist, der den zweiten Inverter auf einer Ausgabeseite bei Betrachtung von dem ersten Transistor aus konfiguriert, und die Antriebskraft des ersten Transistors größer als die Antriebskraft des dritten Transistors eingestellt wird, der den zweiten Inverter konfiguriert.
Flüssigkristallanzeigevorrichtung (10), die Folgendes aufweist: eine Vielzahl von Pixeln (12, 12A, 12B, 12C), die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Paaren von zwei Spaltendatenleitungen (d, d1 bis dn) mit einer Vielzahl von Zeilenscannlinien (g, g1 bis gm) schneidet, wobei jedes der Pixel (12, 12A, 12B, 12C) einzeln Folgendes aufweist: ein Anzeigeelement (11), das so konfiguriert ist, dass es Flüssigkristalle besitzt, die zwischen eine Pixelelektrode (112) und eine gemeinsame Elektrode, die einander gegenüber liegen, gefüllt und abgedichtet sind; eine erste Schalteinheit, die so konfiguriert ist, dass sie normale Unterrahmendaten abtastet, um jeden Rahmen eines Videosignals in einer Vielzahl von Unterrahmen abzutasten, die eine Anzeigeperiode besitzen, die kürzer als eine Rahmenperiode des Videosignals ist, und zwar durch eine Spaltendatenleitung (d, d1 bis dn) eines Paars der zwei Spaltendatenleitungen (d, d1 bis dn); eine zweite Schalteinheit, die so konfiguriert ist, dass sie umgekehrte Unterrahmendaten in Beziehung zu invertierten, logischen Werten mit den normalen Unterrahmendaten durch die andere Spaltendatenleitung (d, d1 bis dn) eines Paars der zwei Spaltendatenleitungen (d, d1 bis dn) abtastet; eine erste Signalhalteeinheit (121, 123, 125), die aus ersten und zweiten Invertern gebildet ist, in denen ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, die so konfiguriert ist, dass sie die normalen Unterrahmendaten und die umgekehrten Unterrahmendaten, die durch die erste Schalteinheit und die zweite Schalteinheit einzeln abgetastet werden, speichert, und so konfiguriert ist, das sie gemeinsam mit der ersten Schalteinheit und der zweiten Schalteinheit einen ersten statischen RAM-Speicher bildet; eine dritte Schalteinheit, die so konfiguriert ist, dass sie die normalen Unterrahmendaten von einem Verbindungspunkt zwischen der ersten Signalhalteeinheit (121, 123, 125) und der ersten Schalteinheit aus ausgibt; eine vierte Schalteinheit, die konfiguriert ist, um die umgekehrten Unterrahmendaten von einem Verbindungspunkt zwischen der ersten Signalhalteeinheit (121, 123, 125) und der zweiten Schalteinheit aus auszugeben; und eine zweite Signalhalteeinheit (122, 124, 126), die aus dritten und vierten Invertern gebildet ist, in denen ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, in dem der gespeicherte Inhalt mit den normalen Unterrahmendaten und den umgekehrten Unterrahmendaten überschrieben wird, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, die durch die dritte Schalteinheit und die vierte Schalteinheit geliefert werden, die so konfiguriert ist, dass sie die ausgegebenen Daten auf die Pixelelektrode (112) anwendet, und die so konfiguriert ist, dass sie einen zweiten statischen RAM-Speicher gemeinsam mit der dritten Schalteinheit und der vierten Schalteinheit bildet,wobei: in den ersten und zweiten Invertern eine Antriebskraft des zweiten Inverters, dessen Ausgabeanschluss mit der ersten Schalteinheit verbunden ist, kleiner als eine Antriebskraft des ersten Inverters eingestellt ist, dessen Ausgabeanschluss mit der zweiten Schalteinheit verbunden ist, und die Antriebskräfte der ersten und zweiten Inverter größer als die Antriebskräfte der dritten und vierten Inverter eingestellt sind; und eine Pixelsteuereinheit für jeden einzelnen Unterrahmen die folgenden Vorgänge ausführt: nach dem Schreiben in sämtliche der Vielzahl von Pixeln (12, 12A, 12B, 12C), die eine Bildanzeigeeinheit konfigurieren, durch wiederholtes Schreiben der normalen Unterrahmendaten und der umgekehrten Unterrahmendaten in die erste Signalhalteeinheit (121, 123, 125) für jedes Pixel (12, 12A, 12B, 12C) in Einheiten von Zeilen; Anschalten der dritten Schalteinheiten und der vierten Schalteinheiten sämtlicher der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit einem Auslöseimpuls; und Überschreiben des gespeicherten Inhalts in den zweiten Signalhalteeinheiten (122, 124, 126) der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit den normalen Unterrahmendaten und den umgekehrten Unterrahmendaten, die in der ersten Signalhalteeinheit (121, 123, 125) gehalten werden.
Flüssigkristallanzeigevorrichtung (10), die Folgendes aufweist: eine Vielzahl von Pixeln (12, 12A, 12B, 12C), die einzeln bei einem Schnittstellenteil vorgesehen sind, an dem sich eine Vielzahl von Spaltendatenleitungen (d, d1 bis dn) mit einer Vielzahl von Zeilenscannlinien (g, g1 bis gm) schneiden, wobei jedes Pixeln (12, 12A, 12B, 12C) einzeln Folgendes aufweist: ein Anzeigeelement (11), dass so konfiguriert ist, dass es Flüssigkristalle besitzt, die zwischen eine Pixelelektrode (112) und eine gemeinsame Elektrode, die zueinander weisen, gefüllt und abgedichtet sind; eine erste Schalteinheit, die aus einem einzelnen Transistor gebildet ist, und die so konfiguriert ist, dass sie Unterrahmendaten abtastet, um jeden Rahmen eines Videosignals in einer Vielzahl von Unterrahmen anzuzeigen, die eine Anzeigeperiode besitzen, die kürzer als eine Rahmenperiode des Videosignals ist, und zwar durch die Spaltendatenleitung (d, d1 bis dn); eine erste Signalhalteeinheit (121, 123, 125), die aus ersten und zweiten Invertern gebildet ist, bei denen ein Ausgabeanschluss von einem Inverter mit einem Eingabeanschluss des anderen Inverters verbunden ist, und die Unterrahmendaten speichert, die durch die erste Schalteinheit abgetastet werden, und die einen ersten statischen RAM-Speicher gemeinsam mit der ersten Schalteinheit bildet; eine zweite Schalteinheit, die aus einem einzelnen Transistor gebildet ist, und die so konfiguriert ist, dass sie die Unterrahmendaten ausgibt, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind; und eine zweite Signalhalteeinheit (122, 124, 126), die aus dritten und vierten Invertern gebildet ist, in denen gespeicherter Inhalt mit den Unterrahmendaten überschrieben wird, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind, die durch die zweite Schalteinheit geliefert werden, die Ausgabedaten auf die Pixelelektrode (112) angewendet werden, und ein Ausgabeanschluss eines Inverters mit einem Eingabeanschluss des anderen Inverters verbunden ist, und einen zweiten statischen RAM-Speicher gemeinsam mit der zweiten Schalteinheit bildet, wobei in den ersten und zweiten Invertern, eine Antriebskraft des zweiten Inverters, dessen Ausgabeanschluss mit der ersten Schalteinheit verbunden ist, kleiner als eine Antriebskraft des ersten Inverters eingestellt ist und kleiner als eine Antriebskraft des Transistors eingestellt ist, der die erste Schalteinheit bildet; in den dritten und vierten Invertern eine Antriebskraft des vierten Inverters, dessen Ausgabeanschluss mit der zweiten Schalteinheit verbunden ist, kleiner als eine Antriebskraft des dritten Inverters eingestellt ist und kleiner als eine Antriebskraft des Transistors eingestellt ist, der die zweite Schalteinheit bildet, und die Antriebskraft des ersten Inverters größer als die Antriebskraft des vierten Inverters eingestellt ist; und eine Pixelsteuereinheit so konfiguriert ist, dass sie für die einzelnen Unterrahmen die folgenden Vorgänge ausführt: nach dem Schreiben in sämtliche der Vielzahl von Pixeln (12, 12A, 12B, 12C), die eine Bildanzeigeeinheit konfigurieren, durch wiederholtes Schreiben der Unterrahmendaten in die erste Signalhalteeinheit (121, 123, 125) für die einzelnen Pixel (12, 12A, 12B, 12C) in Einheiten von Zeilen; Anschalten der zweiten Schalteinheiten in sämtlichen der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit einem Auslöseimpuls; und Überschreiben des gespeicherten Inhalts in den zweiten Signalhalteeinheiten (122, 124, 126) der Vielzahl von Pixeln (12, 12A, 12B, 12C) mit den Unterrahmendaten, die in der ersten Signalhalteeinheit (121, 123, 125) gespeichert sind.