DE102011089176A1

DE102011089176A1 - Treiber, Bildschirmtreiberschaltung und Verfahren zum Betreiben einer Bildschirmtreiberschaltung

Info

Publication number: DE102011089176A1
Application number: DE102011089176A
Authority: DE
Inventors: Hyun-Sang Park
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2011-01-04
Filing date: 2011-12-20
Publication date: 2012-07-05
Also published as: US20120169783A1; TW201237843A; KR20120079321A; CN102592533A; JP2012141609A

Abstract

Ein Treiber (1200), bevorzugt in Form einer Bildsc zum Treiben von Datenleitungen eines Bildschirms, umfasst eine Puffereinheit (1240), die Stufenspannungen empfängt und Datensignale erzeugt, die einen Bildschirm treiben, wobei die Puffereinheit eine erste Puffereinheit und eine zweite Puffereinheit umfasst, wobei die erste Puffereinheit M Hauptpuffer umfasst, die mit M Datenleitungen des Bildschirms korrespondieren, und die zweite Puffereinheit N Subpuffer umfasst, eine erste Schalteinheit (1230), die einen Übertragungspfad steuert, entlang dem die Stufenspannungen an die Puffereinheit angelegt werden, und eine zweite Schalteinheit (1250), die Schalter umfasst, die einen Übertragungspfad steuern, entlang dem die Datensignale zu den Datenleitungen übertragen werden, wobei die Schalter angeschaltet werden, wenn eine Ladungsteilung durchgeführt wird, wobei M eine positive ganze Zahl ist und N eine positive ganze Zahl kleiner als M ist.

Description

Die Erfindung betrifft einen Treiber, eine Bildschirmtreiberschaltung und ein Verfahren zum Betreiben einer Bildschirmtreiberschaltung. Insbesondere betrifft die Erfindung Bildschirmtreiberschaltungen, die ein Treiben mit Polaritätsinversion durchführen, Bildschirmeinheiten, die solche Bildschirmtreiberschaltungen umfassen, und ein Verfahren zum Betreiben solcher Bildschirmtreiberschaltungen.
Manche Anzeigeeinrichtungen, Displays oder Bildschirme, wie Flachbildschirme, sind verbreitet in elektronischen Gebrauchsgütern eingesetzt, wie Computern, Mobiltelefonen oder Monitoren. Eine Art von Flachbildschirmen sind Flüssigkristallanzeigen (LCD, Liquid Crystal Display). In LCDs ist beispielsweise eine Mehrzahl von Pixeln über die Bildfläche des Bildschirms angeordnet. Wenn Pixel in der Mehrzahl von Pixeln durch Datensignale, die von einer speziellen integrierten Schaltung, die als Bildschirmtreiber bezeichnet wird, selektiv getrieben (angesteuert) werden, wird auf dem Bildschirm ein Bild angezeigt.
Um einen Qualitätsverlust der Pixel über die Lebensdauer der Anzeigeeinrichtung zu vermeiden, wurden sogenannte Polaritätsinversionstreiberverfahren angewendet. Solche Treiberverfahren kehren häufig die Polarität von Treibersignalen um, die an die Pixel angelegt werden. Treiberverfahren mit Polaritätsinversion können in Frameinversionsverfahren, die eine Polaritätsinversion an einzelnen Frames (also frameweise) durchführen, Zeileninversionsverfahren, die eine Polaritatsinversion an einzelnen Zeilen (also zeilenweise) durchführen, und Dotinversionsverfahren, die eine Polaritätsinversion an einzelnen Pixeln (oder einer kleinen Gruppe von Pixeln) durchführen, klassifiziert werden.
Um ein Treiberverfahren mit Polaritätsinversion durchzuführen sind üblicherweise Puffer, die ein Datensignal mit positiver Polarität ausgeben, Puffer, die ein Datensignal mit negativer Polarität ausgeben, und eine Mehrzahl von Schaltern, die Ausgabesignale von den Puffern umschalten, in einer Bildschirmtreiberschaltung angeordnet. Ebenso wird, wenn das Treiberverfahren mit Polaritätsinversion durchgeführt wird, üblicherweise eine Ladungsteilung durchgeführt, um an Ausgabeleitungen der Puffer vorhandene Ladung temporär (vorübergehend) gemeinsam zu nutzen, um den Energieverbrauch zu verringern und die Bildqualität zu verbessern. Zur Erleichterung der Ladungsteilung sind weitere Schalter in der Bildschirmtreiberschaltung angeordnet, wodurch die Herstellungskosten der Bildschirmtreiberschaltung ansteigen und auch die von der Bildschirmtreiberschaltung eingenommene Chipfläche zunimmt.
Der Erfindung liegt die technische Aufgabe zugrunde, einen Treiber, eine Bildschirmtreiberschaltung und ein Verfahren zum Betreiben einer Bildschirmtreiberschaltung zur Verfügung zu stellen, die relativ weniger Schalter für eingebaute Schalteinheiten erfordern, so dass sie dadurch kostengünstiger herzustellen sind und eine kleinere Chipfläche beanspruchen.
Die Erfindung löst diese Aufgabe dadurch, dass sie einen Treiber mit den Merkmalen des Anspruch 1, eine Bildschirmtreiberschaltung mit den Merkmalen des Anspruch 10 und ein Verfahren zum Betreiben einer Bildschirmtreiberschaltung mit den Merkmalen des Anspruch 17 zur Verfügung stellt.
Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme zum Inhalt dieser Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
In einer Ausführungsform stellt das erfindungsgemäße Konzept einen Treiber in Form einer Bildschirmtreiberschaltung zur Verfügung, der umfasst: eine Puffereinheit, die Stufenspannungen empfängt und Datensignale erzeugt, die einen Bildschirm treiben, wobei die Puffereinheit eine erste Puffereinheit und eine zweite Puffereinheit umfasst, wobei die erste Puffereinheit M Hauptpuffer umfasst, die mit M Datenleitungen des Bildschirms korrespondieren, und die zweite Puffereinheit N Subpuffer umfasst, eine erste Schalteinheit, die einen Übertragungspfad steuert, entlang dem die Stufenspannungen an die Puffereinheit angelegt werden, und eine zweite Schalteinheit, die Schalter umfasst, die einen Übertragungspfad steuern, entlang dem die Datensignale zu den Datenleitungen übertragen werden, wobei die Schalter angeschaltet (ON) werden, wenn eine Ladungsteilung durchgeführt wird, wobei M eine positive ganze Zahl ist und N eine positive ganze Zahl kleiner als M ist.
In einer anderen Ausführungsform stellt das erfindungsgemäße Konzept einen Treiber in Form einer Bildschirmtreiberschaltung zur Verfügung, die umfasst: eine Puffereinheit, die Stufenspannungen empfängt und Datensignale erzeugt, die einen Bildschirm treiben, wobei die Puffereinheit (M + N) Puffer umfasst, die mit M Datenleitungen korrespondieren, eine erste Schalteinheit, die einen Übertragungspfad steuert, entlang dem die Stufenspannungen an die Puffereinheit angelegt werden, und eine zweite Schalteinheit, die einen Übertragungspfad steuert, entlang dem die Datensignale zu den M Datenleitungen geführt werden, wobei die erste und die zweite Schalteinheit in einem ersten Verbindungszustand mit Ausgängen von M Puffern konfiguriert sind, die zu einer ersten Gruppe aus den (M + N) Puffern gehören, und weiter in einem zweiten Verbindungszustand mit Ausgängen von M Puffern konfiguriert sind, die zu einer zweiten Gruppe aus den (M + N) Puffern gehören.
In einer anderen Ausführungsform stellt das erfindungsgemäße Konzept einen Treiber in Form eines Sourcetreibers zum Treiben von Datenleitungen eines Bildschirms zur Verfügung, wobei der Sourcetreiber umfasst: eine Puffereinheit, die Stufenspannungen empfängt und Datensignale erzeugt, die einen Bildschirm treiben, wobei die Puffereinheit eine erste Puffereinheit und eine zweite Puffereinheit umfasst, wobei die erste Puffereinheit M Hauptpuffer umfasst, die mit M Datenleitungen des Bildschirms korrespondieren, und die zweite Puffereinheit N Subpuffer umfasst, eine erste Schalteinheit, die einen Übertragungspfad steuert, entlang dem die Stufenspannungen an die Puffereinheit angelegt werden, und eine zweite Schalteinheit, die Schalter umfasst, die einen Übertragungspfad steuern, entlang dem die Datensignale zu den Datenleitungen geführt werden, wobei die Schalter angeschaltet (ON) werden, wenn eine Ladungsteilung vorgenommen wird.
in einer anderen Ausführungsform stellt das erfindungsgemäße Konzept eine Bildschirmeinheit zur Verfügung, die umfasst: einen Bildschirm, der ein Bild anzeigt, und eine Treiberschaltung, die den Bildschirm treibt, wobei die Treiberschaltung einen Sourcetreiber umfasst, der Datenleitungen des Bildschirms treibt, wobei der Sourcetreiber umfasst: eine Puffereinheit, die Stufenspannungen empfängt und Datensignale erzeugt, die einen Bildschirm treiben, wobei die Puffereinheit eine erste Puffereinheit und eine zweite Puffereinheit umfasst, wobei die erste Puffereinheit M Hauptpuffer umfasst, die mit M Datenleitungen des Bildschirms korrespondieren, und die zweite Puffereinheit N Subpuffer umfasst, eine erste Schalteinheit, die einen Übertragungspfad steuert, entlang dem die Stufenspannungen an die Puffereinheit angelegt werden, und eine zweite Schalteinheit, die Schalter umfasst, die einen Übertragungspfad steuern, entlang dem die Datensignale zu den Datenleitungen geführt werden, wobei die Schalter angeschaltet (ON) werden, wenn eine Ladungsteilung vorgenommen wird.
In einer anderen Ausführungsform stellt das erfindungsgemäße Konzept ein Verfahren zum Betreiben einer Bildschirmtreiberschaltung zum Treiben eines Bildschirms zur Verfügung, wobei die Bildschirmtreiberschaltung eine erste Puffereinheit mit M Hauptpuffern umfasst, die mit M Datenleitungen korrespondieren, und eine zweite Puffereinheit mit N Subpuffern umfasst, wobei das Verfahren umfasst: Erzeugen von Datensignalen unter Verwendung der ersten und der zweiten Puffereinheit, Steuern eines Übertragungspfads, entlang dem Stufenspannungen an die erste und die zweite Puffereinheit angelegt werden, durch selektives Schalten von Schaltern in einer ersten Schalteinheit, Steuern eines Übertragungspfads, entlang dem die Datensignale an die M Datenleitungen angelegt werden, durch selektives Schalten von Schaltern in der zweiten Schalteinheit, und elektrisches Verbinden der M Datenleitungen mittels der Schalter in der zweiten Schalteinheit, um Ladungsteilungen durchzuführen.
Vorteilhafte Ausführungsformen der Erfindung werden nachfolgend ausführlich beschrieben und sind in den Zeichnungen dargestellt, in denen:
1 ein Blockdiagramm zeigt, in dem eine Bildschirmeinheit gemäß einer Ausführungsform des erfinderischen Konzepts dargestellt ist;
2 ein Blockdiagramm zeigt, das einen Sourcetreiber von 1 gemäß einer Ausführungsform des erfinderischen Konzepts darstellt;
3 Verfahren zum Treiben eines Bildschirms nach einem von verschiedenen Dotinversionsverfahren darstellt;
4 ein detailliertes Blockdiagramm zeigt, das einen Sourcetreiber von 1 gemäß einer Ausführungsform des erfinderischen Konzepts darstellt;
5A und 5B detaillierte Blockdiagramme zeigen, die Funktionsweisen einer ersten Schalteinheit und einer zweiten Schalteinheit, die im Sourcetreiber von 4 vorgesehen sind, gemäß einer Ausführungsform des erfinderischen Konzepts darstellen;
6A und 6B Schaltbilder des ersten und des zweiten Schalters von 4 gemäß Ausführungsformen des erfinderischen Konzepts darstellen;
7 ein Schaltbild zeigt, das einen Verbindungszustand der zweiten Schalteinheit zum Durchführen einer Ladungsteilung gemäß einer Ausführungsform des erfinderischen Konzepts darstellt;
8 ein Schaltbild zeigt, das einen in einer Puffereinheit vorgesehenen Puffer gemäß einer Ausführungsform des erfinderischen Konzepts darstellt;
9 ein Zeitablaufdiagramm (Timingdiagramm) von Signalen zeigt, die mit den Verbindungszuständen der 6A, 6B und 7 in Zusammenhang stehen, gemäß einer Ausführungsform des erfinderischen Konzepts darstellt;
10 ein Blockdiagramm und ein Schaltbild eines in einer Puffereinheit vorgesehenen Puffers gemäß einer anderen Ausführungsform des erfinderischen Konzepts zeigt;
11A und 11B Aufbauskizzen des Sourcetreibers von 1 gemäß einer anderen Ausführungsform des erfinderischen Konzepts zeigen;
12A und 12B Blockdiagramme eines Sourcetreibers gemäß einer anderen Ausführungsform des erfinderischen Konzepts zeigen;
13A und 13B Blockdiagramme eines Sourcetreibers gemäß einer anderen Ausführungsform des erfinderischen Konzepts zeigen;
14 bis 16 Blockdiagramme eines Sourcetreibers gemäß einer anderen Ausführungsform des erfinderischen Konzepts zeigen;
17 ein Zeitablaufdiagramm von Signalen zeigt, die zum Betreiben des in 14 bis 16 dargestellten Sourcetreibers gemäß einer Ausführungsform des erfinderischen Konzepts verwendet werden;
18A und 18B Blockdiagramme eines Sourcetreibers gemäß einer anderen Ausführungsform des erfinderischen Konzepts zeigen; und
19 und 20 Flussbilder zeigen, die ein Verfahren zum Betreiben einer Bildschirmtreiberschaltung gemäß einer Ausführungsform des erfinderischen Konzepts darstellen.
1 zeigt ein Blockdiagramm, in dem eine Bildschirmeinheit 1000, auch Anzeigeeinheit oder Displayeinheit genannt, gemäß einer Ausführungsform des erfinderischen Konzepts dargestellt ist. Mit Bezug zu 1 umfasst die Bildschirmeinheit 1000 allgemein einen Bildschirm (eine Anzeigetafel) 1100, der (die) ein Bild anzeigt, und eine Treiberschaltung, die den Bildschirm 1100 treibt.
Die Treiberschaltung kann einen Sourcetreiber 1200 beinhalten, der eine Mehrzahl von Datenleitungen DL1 bis DLm des Bildschirms 1100 treibt, einen Gatetreiber 1300, der eine Mehrzahl von Gateleitungen GL1 bis GLn des Bildschirms 1100 treibt, eine Timingsteuereinheit 1400, die verschiedene Timingsignale oder Daten RGB DATA und Steuersignale CONT1 und CONT2 erzeugt, die den Sourcetreiber 1200 und den Gatetreiber 1300 steuern, und einen Spannungsgenerator (Spannungserzeuger) 1500, der verschiedene Spannungen VON, VOFF, AVDD und VCOM erzeugt, die zum Treiben der Bildschirmeinheit 1000 verwendet werden.
Als die Bildschirmeinheit 1000 kann jede beliebige Art von Anzeigeeinrichtung verwendet werden, darunter beispielsweise ein Flachbildschirm. Flachbildschirme umfassen herkömmliche bekannte Einrichtungen wie Flüssigkristallanzeigeeinrichtungen (LCD, Liquid Crystal Display), organische Elektroluminanz(EL)-Anzeigeeinrichtungen und Plasmaanzeigeeinrichtungen (PDP), ohne darauf beschränkt zu sein. Zur klaren Verständlichkeit wird in der folgenden Beschreibung angenommen, dass die Bildschirmeinheit 1000 eine LCD-Anzeige ist.
Der Bildschirm 1100 beinhaltet die Gateleitungen GL1 bis GLn, die Datenleitungen DL1 bis DLm, die sich mit den Gateleitungen GL1 bis GLn überschneiden, und eine Mehrzahl von Pixeln PX, die an zugehörigen Schnittstellen der Gateleitungen GL1 bis GLn und Datenleitungen DL1 bis DLm angeordnet sind. Obwohl es nicht gezeigt ist, wenn angenommen wird, dass die Bildschirmeinheit 1000 eine Dünnfilmtransistor(TFT)-LCD ist, dann umfasst jedes der Pixel PX einen TFT, dessen Gateelektrode und die Sourceelektrode entsprechend mit einer der Datenleitungen DL1 bis DLm und einer der Gateleitungen GL1 bis GLn verbunden sind, und einen Flüssigkristallkondensator und einen Speicherkondensator, die mit einer Drainelektrode des TFT verbunden sind. In einer solchen Pixelstruktur wird, wenn eine Gateleitung ausgewählt ist, der TFT eines mit der ausgewählten Gateleitung verbundenen Pixels angeschaltet (ON), und dann wird ein Datensignal, das Pixelinformationen angibt, vom Sourcetreiber 1200 zu den Datenleitungen DL1 bis DLm geführt. Das Datensignal wird dem Flüssigkristallkondensator und dem Speicherkondensator der angeschlossenen Pixel über den TFT des angeschlossenen Pixels zugeführt, und der Flüssigkristallkondensator und der Speicherkondensator werden dann so angesteuert, dass sie ein Bild anzeigen.
Die Timingsteuereinheit 1400 empfängt externe Daten I_DATA, ein horizontales Synchronisationssignal H_SYNC, ein vertikales Synchronisationssignal V_SYNC, ein Taktsignal MCLK und ein Datenfreigabesignal DE von einer externen Einrichtung (nicht gezeigt). Die Timingsteuereinheit 1400 erzeugt Pixeldaten RGB DATA, deren Format Schnittstellenspezifikationen des Sourcetreibers 1200 entspricht, und gibt die Pixeldaten RGB DATA an den Sourcetreiber 1200. Gleichfalls erzeugt die Timingsteuereinheit 1400 verschiedene Steuersignale, die das operative Timing zwischen dem Sourcetreiber 1200 und dem Gatetreiber 1300 steuern, gibt mindestens ein erstes Steuersignal CONT1 an den Sourcetreiber 1200 aus und gibt mindestens ein zweites Steuersignal CONT2 an den Gatetreiber 1300 aus. Der Spannungsgenerator 1500 empfängt eine von außen zugeführte Energieversorgungsspannung VDD und erzeugt verschiedene Spannungen, die für den Betrieb der Bildschirmeinheit 1000 notwendig sind. Zum Beispiel kann der Spannungsgenerator 1500 dazu verwendet werden, eine Gate-AN-Spannung VON und eine Gate-AUS-Spannung VOFF zu erzeugen. Die Gate-AN-Spannung VON und die Gate-AUS-Spannung VOFF können dann an den Gatetreiber 1300 angelegt werden, um eine analoge Energieversorgungsspannung AVDD und eine Gleichtaktspannung VCOM zu erzeugen, und legt die analoge Energieversorgungsspannung AVDD und die Gleichtaktspannung VCOM an den Sourcetreiber 1200 an.
2 zeigt ein Blockdiagramm, das eine mögliche Ausführungsform des Sourcetreibers 1200 von 1 genauer darstellt.
Mit Bezug zu den 1 und 2 umfasst der Sourcetreiber 1200 eine Zwischenspeichereinheit (Latcheinheit) 1210, eine Dekodiereinheit 1220, eine erste Schalteinheit 1230, eine Puffereinheit 1240 und eine zweite Schalteinheit 1250. Der Sourcetreiber 1200 kann weiter eine Schaltsteuereinheit 1260 umfassen, die verschiedene Schaltsteuersignale zum Steuern von Schaltoperationen der ersten und zweiten Schalteinheit 1230 und 1250 erzeugt.
Der Sourcetreiber 1200 beinhaltet M Kanäle, die mit M Datenleitungen DL1 bis DLm des Bildschirms korrespondieren, und gibt M Datensignale Y1 bis Ym, die den Bildschirm 1100 treiben, über die M Kanäle aus. Die M Datensignale Y1 bis Ym sind dazu vorgesehen, Pixel zu treiben, die mit einer Gateleitung des Bildschirms 1100 korrespondieren. Ein Frame wird auf dem Bildschirm 1100 angezeigt, wenn die zugehörigen M Datensignale Y1 bis Ym für die N Gateleitungen GL1 bis GLn ausgegeben werden.
Die Latcheinheit 1210 empfängt Pixeldaten D1 bis Dm, die zum Treiben des Bildschirms 1100 verwendet werden, und zwischenspeichert sie. Die Pixeldaten D1 bis Dm können die Pixeldaten RGB DATA sein, die von der Timingsteuereinheit 1400 von 1 bereitgestellt sind. Die Latcheinheit 1210 empfängt und speichert die Pixeldaten D1 bis Dm und gibt die gespeicherten Pixeldaten D1 bis Dm parallel mit der Dekodiereinheit 1220 aus.
Die Dekodiereinheit 1220 dekodiert die Pixeldaten D1 bis Dm, die digitale Signale sind, in analoge Spannungen. Die Dekodiereinheit 1220 umfasst eine Mehrzahl von Dekodierern (nicht gezeigt), deren Gesamtanzahl gleich der Anzahl der M Kanäle des Sourcetreibers 1200 ist. Die Pixeldaten D1 bis Dm oder eine Mehrzahl von Stufenspannungen VG[1:a] werden jedem der Dekodierer bereitgestellt. Jeder der Dekodierer dekodiert die empfangenen Pixeldaten und wählt eine der Mehrzahl von Stufenspannungen VG[1:a] basierend auf einem Ergebnis der Dekodierung und gibt sie aus. Wenn zum Beispiel die Pixeldaten D1 bis Dm jeweils aus K Bits gebildet sind und die Mehrzahl von Stufenspannungen VG[1:a]s^k Stufenspannungen umfasst, dann dekodiert jeder Dekodierer eines der Pixeldaten D1 bis Dm, die jeweils aus K Bits gebildet sind, und wählt eine der Mehrzahl von Stufenspannungen VG[1:a] basierend auf einem Ergebnis der Dekodierung und gibt sie aus. Der Sourcetreiber 1200 kann einen Stufenspannungsgenerator (nicht gezeigt) umfassen, der die Mehrzahl von Stufenspannungen VG[1:a] erzeugt. Nachfolgend werden vom Stufenspannungsgenerator erzeugte Spannungen als ”Referenzstufenspannungen VG[1:a]” bezeichnet und von der Dekodiereinheit 1220 ausgewählte Spannungen, die mit den M Kanälen korrespondieren, werden als ”Stufenspannungen V1 bis Vm” bezeichnet.
Die von der Dekodiereinheit 1220 ausgegebenen Stufenspannungen V1 bis Vm werden sequentiell der ersten Schalteinheit 1230 und der Puffereinheit 1240 und schließlich der zweiten Schalteinheit 1250 bereitgestellt. Ausgaben der zweiten Schalteinheit 1250 werden als die Datensignale Y1 bis Ym den Datenleitungen DL1 bis DLm des Bildschirms 1100 bereitgestellt. Die erste Schalteinheit 1230 umfasst eine Mehrzahl von Schaltern (nicht gezeigt) und steuert einen Übertragungsweg, entlang dem die Stufenspannungen V1 bis Vm gemäß den zugehörigen Schaltoperationen der Schalter an die Puffereinheit 1240 angelegt werden.
In einer Ausführungsform umfasst die Puffereinheit 1240 eine erste Puffereinheit (nicht gezeigt) mit M Hauptpuffern, die mit den M Datenleitungen DL1 bis DLm korrespondieren, und eine zweite Puffereinheit (nicht gezeigt) mit mindestens einem Subpuffer. Wenn jedoch die zweite Puffereinheit N Subpuffer beinhaltet, kann die erste Schalteinheit 1230 die M Stufenspannungen V1 bis Vm empfangen und kann damit einen Schaltvorgang durchführen und dadurch die Stufenspannungen V1 bis Vm an die M Puffer von den (M + N) Puffern anlegen.
Bei dieser Konfiguration empfängt die Puffereinheit 1240 die Stufenspannungen V1 bis Vm, puffert sie und erzeugt die Datensignale Y1 bis Ym, die zum Treiben des Bildschirms 1100 verwendet werden. Wie oben angegeben kann die Puffereinheit 1240 eine Mehrzahl von Puffern beinhalten, zum Beispiel die erste Puffereinheit und die zweite Puffereinheit. Die von der Puffereinheit 1240 parallel ausgegebenen Datensignale Y1 bis Ym werden der zweiten Schalteinheit 1250 bereitgestellt. Die zweite Schalteinheit 1250 führt eine zugehörige Schaltoperation aus, um Übertragungsweg(e) anzusteuern, entlang denen die Datensignale Y1 bis Ym den Datenleitungen DL1 bis DLm bereitgestellt werden. Mit anderen Worten, die zweite Schalteinheit 1250 steuert die Übertragungsweg(e), entlang denen die Datensignale Y1 bis Ym den Datenleitungen DL1 bis DLm zwischen den (M + N) Puffern und den M Datenleitungen DL1 bis DLm bereitgestellt werden.
Die Schaltsteuerung 1260 kann dazu verwendet werden, Steuersignale zu erzeugen, die die oben beschriebenen verschiedenen Schaltoperationen in Abhängigkeit von einem von außen bereitgestellten Signal (z. B. ein oder mehrere Signal(e) von der Timingsteuerung 1400 von 1) steuern. Die von der Schaltsteuerung 1260 erzeugten Steuersignale können der ersten und der zweiten Schalteinheit 1230 und 1250 und der Puffereinheit 1240 bereitgestellt werden. Zum Beispiel kann in der dargestellten Ausführungsform von 2 die Schaltsteuerung 1260 ein Polaritätssteuersignal POL und ein Taktsignal CLK1 empfangen. In Abhängigkeit vom Polaritätssteuersignal POL und dem Taktsignal CLK1 erzeugt die Schaltsteuerung 1260 die Schaltsteuersignale Ctrl_IN(INB), Ctrl_OUT(OUTB) und Ctrl_CS(CSB). Das Polaritätssteuersignal POL kann sich durch einen Pulszyklus auszeichnen, der zu einem polaritätsabhängigen Treiben für den Bildschirm 1100 vorgesehen ist. Zum Beispiel kann das Polaritätssteuersignal POL einen Zyklus aufweisen, der mit einer Abtasteinheit oder mit einer Frameeinheit für den Bildschirm 1100 korrespondiert.
Unter der Annahme, dass die Bildschirmeinheit 1000 eine LCD-Anzeige ist, kann der Bildschirm 1100 gemäß einem Polaritätsinversionsverfahren getrieben werden, um eine Qualitätsminderung des Flüssigkristallmaterials in der LCD zu verhindern. Zur Anwendung des Polaritätsinversionsverfahren gemäß einigen Ausführungsformen des erfinderischen Konzepts kann die Puffereinheit 1240 positive Puffer, die Signale mit einer positiven Polarität erzeugen, und negative Puffer beinhalten, die Signale mit einer negativen Polarität erzeugen. Einige der M Hauptpuffer sind positive Puffer, die Stufenspannungen empfangen und Datensignale mit einer positiven Polarität erzeugen, und die anderen Hauptpuffer sind negative Puffer, die Stufenspannungen empfangen und Datensignale mit einer negativen Polarität erzeugen. Die N Subpuffer können dazu verwendet werden, Datensignale mit der gleichen oder mit unterschiedlicher Polarität zu erzeugen.
3 mit den 3A und 3B stellt konzeptionell einige Verfahren zum Treiben eines Bildschirms basierend auf einem von verschiedenen Dotinversionsverfahren dar. 3A stellt ein allgemeines Dotinversionsverfahren zum Durchführen einer Polaritätsinversion in Pixeleinheiten dar, wobei auf einer Gateleitung angeordnete M Pixel durch abwechselndes Zuführen eines positiven (+) Datensignals und eines negativen (–) Datensignals getrieben werden. Zum Beispiel werden Pixel auf einer ersten Gateleitung durch Zuführen eines positiven Datensignals zu ungeradzahligen Datenleitungen und Zuführen eines negativen Datensignals zu geradzahligen Datenleitungen getrieben. Pixel auf einer zweiten Gateleitung werden durch Zuführen eines negativen Datensignals zu ungeradzahligen Datenleitungen und Zuführen eines positiven Datensignals zu geradzahligen Datenleitungen getrieben.
3B stellt ein Horizontal-2-Dotinversionsverfahren (H2-Dotinversionsverfahren) zum Treiben eines Bildschirms dar. Beim H2-Dotinversionsverfahren werden auf einer Gateleitung angeordnete M Pixel durch abwechselndes Zuführen eines positiven (+) Datensignals und eines negativen (–) Datensignals zu jeweils zwei Pixeln aus den M Pixeln getrieben. Zum Beispiel werden Pixel auf einer ersten Gateleitung dadurch getrieben, dass ein Datensignal mit positiver Polarität zu einer ersten und einer zweiten Datenleitung zugeführt wird und ein Datensignal mit negativer Polarität zu einer dritten und einer vierten Datenleitung zugeführt wird. Beim H2-Dotinversionsverfahren kann die Polarität jedes Kanals immer nach zwei Abtasteinheiten gewechselt werden. Ein Bildschirm kann auch nach dem H2-Dotinversionsverfahren getrieben werden, wobei die Polarität jedes Kanals bei jeder Abtasteinheit gewechselt wird. Die Bildschirmeinheit 1000 oder der Sourcetreiber 1200 von 1 gemäß einigen Ausführungsformen des erfinderischen Konzepts können den Bildschirm 1000 mittels der Polarität treiben, wie es in 3 dargestellt ist, und können gemäß anderen herkömmlichen bekannten Verfahren auch den Bildschirm 1100 mittels der Polarität treiben.
Zur Anwendung eines Palaritätsinversionsverfahrens kann die in der Puffereinheit 1240 von 2 vorgesehene erste Puffereinheit M/2 positive Puffer und M/2 negative Puffer beinhalten. In der ersten Puffereinheit können die positiven Puffer und die negativen Puffer alternierend angeordnet sein. Um die Polarität eines Signals zu verändern, das den Datenleitungen DL1 bis DLm zugeführt wird, führt die erste Schalteinheit 1230 eine Schaltung durch, um eine Stufenspannung entweder an die positiven Puffer oder die negativen Puffer anzulegen.
Wenn eines der in 3 dargestellten Dotinversionsverfahren angewendet wird, wird die Polarität von Datensignalen, die über jede Datenleitung zugeführt werden, in jedem Abtastzyklus oder in jedem zweiten Abtastzyklus gewechselt. Wenn beispielsweise der ersten Datenleitung DL1 ein Datensignal mit positiver Polarität zugeführt wird, wenn die erste Gateleitung GL1 ausgewählt ist, dann wird der ersten Datenleitung DL1 ein Datensignal mit negativer Polarität zugeführt, wenn die zweite Gateleitung GL2 ausgewählt ist. In diesem Fall kann, bevor Pixel auf der zweiten Gateleitung GL2 tatsächlich getrieben werden, eine Ladungsteilung so durchgeführt werden, dass Spannungen der Datenleitungen DL1 bis DLm, die mit positiven oder negativen elektrischen Ladungen geladen sind, ungefähr gleich einer Gleichtaktspannung VCOM sind, ohne dass die Datenleitungen DL1 bis DLm unter einer Steuerung von außen getrieben werden müssen. Um die Ladungsteilung zu erleichtern, können auf den Datenleitungen DL1 bis DLm vorhandene elektrische Ladungen dadurch gemeinsam genutzt werden, dass alle Ausgabeanschlüsse des Sourcetreibers 1200 gefloatet (hochohmig geschaltet) werden und die Datenleitungen DL1 bis DLm über einen zusätzlichen Schalter (nicht gezeigt) miteinander verbunden werden.
Es wurden Anzeigeeinrichtungen entwickelt, die größere Abmessungen und eine höhere Auflösung aufweisen, und zur Verbesserung der Bildqualität von bewegten Bildern und zur Unterstützung von dreidimensionalen (3D) Bildern wird die Framefrequenz erhöht. Daher müssen von verschiedenen Arten von Treibern ausgegebene Signale eine hohe Spannungsanstiegsgeschwindigkeit (Anstiegsrate) aufweisen. Zum Beispiel mit Bezug zu 2 gibt der Sourcetreiber 1200 die Datensignale Y1 bis Ym über die M Kanäle aus und Widerstandswerte von Schaltern an den Ausgangsanschlüssen des Sourcetreibers 1200 sollten reduziert sein, um die Anstiegsraten der Datensignale Y1 bis Ym zu erhöhen. Die Abmessungen der Schalter können jedoch vergrößert sein, um ihren inhärenten Widerstand zu reduzieren, und dadurch wird die Chipfläche des Sourcetreibers 1200 oder einer Bildschirmtreiberschaltung mit dem Sourcetreiber 1200 begrenzt. Insbesondere müssen nicht nur die Schalter, die tatsächlich die Stufenspannungen V1 bis Vm oder die Datensignale Y1 bis Ym schalten, im Sourcetreiber 1200 untergebracht werden, sondern zusätzlich auch die Schalter, die eine Ladungsteilung durchführen. Je mehr Schalter im Sourcetreiber 1200 vorgesehen sind, desto größer wird die Chipfläche des Sourcetreibers 1200 oder der Bildschirmtreiberschaltung mit dem Sourcetreiber 1200.
4 zeigt ein Blockdiagramm, das den Sourcetreiber 1200 von 1 gemäß einer Ausführungsform des erfinderischen Konzepts genauer darstellt. Der Sourcetreiber 1200 von 4 treibt den Bildschirm 1100, zum Beispiel einen Flüssigkristallbildschirm, basierend auf einem Polaritätsinversionsverfahren, um eine Beeinträchtigung des Flüssigkristallbildschirms zu verhindern, und erfordert nur eine geringe Anzahl an Schaltern, um ein Treiben durch Polaritätsinversion und Ladungsteilung durchzuführen, wodurch sich die Qualität von Signalen, die über seine Kanäle ausgegeben werden, verbessert und seine Chipfläche verringert ist. Ein möglicher Ansatz zum Betrieb des Sourcetreibers von 4 wird unten beschrieben.
Mit Bezug zu 4 beinhaltet im Sourcetreiber 1200 die erste Schalteinheit 1230 M Schaltblöcke SWI1 bis SWIm, die mit M Stufenspannungen V1 bis Vm korrespondieren. Jeder der M Schaltblöcke SWI1 bis SWIm beinhaltet mindestens einen Schalter. Die Puffereinheit 1240 beinhaltet eine erste Puffereinheit 1241 und eine zweite Puffereinheit 1242. Die erste Puffereinheit 1241 beinhaltet M Hauptpuffer, die mit M Stufenspannungen V1 bis Vm korrespondieren. Die M Hauptpuffer können positive Puffer beinhalten, die Datensignale mit positiver Polarität erzeugen, und negative Puffer, die Datensignale mit negativer Polarität erzeugen, und sie können abwechselnd angeordnet sein. Die zweite Puffereinheit 1242 beinhaltet mindestens einen Subpuffer. 4 stellt einen Fall dar, bei dem ein Subpuffer in der zweiten Puffereinheit 1242 vorgesehen ist.
Die zweite Schalteinheit 1250 beinhaltet M Schaltblöcke SWO1 bis SWOm, die mit den M Datensignalen Y1 bis Ym korrespondieren. Jeder der M Schaltblöcke SWO1 bis SWOm beinhaltet mindestens einen Schalter. Die zweite Schalteinheit 1250 empfängt Datensignale Y1 bis Ym von der Puffereinheit 1240 und stellt die Datensignale Y1 bis Ym dem Bildschirm 1100 über die Datenleitungen DL1 bis DLm bereit.
Wenn die M Hauptpuffer parallel angeordnet sind, korrespondierend zu den M Kanälen des Sourcetreibers 1200, dann können gegenüberliegende Seiten (z. B. beliebig orientierte linke Seiten und rechte Seiten) der M Hauptpuffer als ”erste Seite” bzw. als ”zweite Seite” bezeichnet werden. Die M Schaltblöcke SWI1 bis SWIm der ersten Schalteinheit 1230, die in Bezug auf die M Hauptpuffer angeordnet sind, können als ”erste bis M-te Schaltblöcke” bezeichnet werden. Die M Schaltblöcke SWO1 bis SWOm der zweiten Schalteinheit 1250 können als ”(M + 1)-te bis 2M-te Schaltblöcke” bezeichnet werden. Die zweite Puffereinheit 1242 kann auf der ersten oder der zweiten Seite der ersten Puffereinheit 1241 angeordnet sein. Zum Beispiel kann mit Bezug zu 4 die zweite Puffereinheit 1242 neben einem ersten Hauptpuffer angeordnet sein, um ein Datensignal mit positiver Polarität zu erzeugen. Die zweite Puffereinheit 1242 beinhaltet einen Subpuffer zum Erzeugen eines Datensignals, z. B. eines Datensignals mit negativer Polarität, dessen Polarität sich von der Polarität das Datensignals unterscheidet, das vom ersten Hauptpuffer erzeugt ist.
Die Schaltblöcke SWI1 bis SWIm der ersten Schalteinheit 1230 empfangen die Stufenspannungen V1 bis Vm und geben die Stufenspannungen V1 bis Vm an die Puffereinheit 1240 aus. Wenn der Bildschirm 1100 nach dem Dotinversionsverfahren getrieben wird, geben die Schaltblöcke SWI1 bis SWIm die Stufenspannungen V1 bis Vm abwechselnd an die positiven Puffer und die negativen Puffer aus. Zum Beispiel legt der erste Schaltblock SWI1 die Stufenspannung V1 an den positiven Puffer an, wenn eine ungeradzahlige Gateleitung ausgewählt ist, und legt die Stufenspannung V1 an den negativen Puffer an, wenn eine geradzahlige Gateleitung ausgewählt ist. Dadurch wird ein Schalten derart gesteuert, dass die erste und die zweite Schalteinheit 1230 und 1250 einen ersten Verbindungszustand oder einen zweiten Verbindungszustand in Abtasteinheiten aufweisen.
Weiter mit Bezug zu 4 werden aus (M + 1) Puffern M Puffer ausgewählt, die zu einer ersten Gruppe gehören, um Pixel auf einer Gateleitung gemäß einem ersten Polaritätstyp zu treiben, und es werden aus den (M + 1) Puffern M Puffer ausgewählt, die zu einer zweiten Gruppe gehören, um Pixel auf einer Gateleitung gemäß einem zweiten Polaritätstyp zu treiben. Wenn beispielsweise eine erste Gateleitung ausgewählt ist, weist die erste Schalteinheit 1230 den ersten Verbindungszustand auf und die Stufenspannungen V1 bis Vm werden entsprechend an die Puffer angelegt, die zur ersten Gruppe gehören, z. B. die M Hauptpuffer. In diesem Fall werden die ungeradzahligen Stufenspannungen V1, V3, ... bis Vm – 1 an die zugehörigen positiven Puffer angelegt und die geradzahligen Stufenspannungen V2, V4, ... bis Vm werden an die zugehörigen negativen Puffer angelegt. Dann, wenn eine zweite Gateleitung ausgewählt ist, weist die erste Schalteinheit 1230 den zweiten Verbindungszustand auf und die Stufenspannungen V1 bis Vm werden entsprechend an die Puffer angelegt, die zur zweiten Gruppe gehören, z. B. die Subpuffer 1242 und die ersten bis (M – 1)-ten Hauptpuffer SWI1 bis SWIm – 1. In diesem Fall werden die ungeradzahligen Stufenspannungen, V3, ... bis Vm – 1 an die zugehörigen negativen Puffer angelegt und die geradzahligen Stufenspannungen V2, V4, ... bis Vm werden an die zugehörigen positiven Puffer angelegt.
Wenn die erste Gateleitung ausgewählt ist, weist die zweite Schalteinheit 1250 auch den ersten Verbindungszustand auf. In diesem Fall werden die Datensignale Y1 bis Ym von den M Hauptpuffern SWI1 bis SWIm über die zweite Schalteinheit 1250 zu den Datenleitungen DL1 bis DLm zugeführt. Auf diese Weise weisen die ungeradzahligen Datensignale Y1, Y3, ... bis Ym – 1 positive Polaritäten auf und werden den ungeradzahligen Datenleitungen DL1, DL3, ... bis DLm – 1 zugeführt und die geradzahligen Datensignale Y2, Y4, ... bis Ym weisen negative Polaritäten auf und werden den geradzahligen Datenleitungen DL2, DL4, ... bis DLm zugeführt.
Wenn die zweite Gateleitung ausgewählt ist, weist die zweite Schalteinheit 1250 den zweiten Verbindungszustand auf und die Datensignale Y1 bis Ym vom Subpuffer 1242 und den ersten bis (M – 1)-ten Hauptpuffern werden der Datenleitungen DL1 bis DLm zugeführt. In diesem Fall weisen die ungeradzahligen Datensignale Y1, Y3, ... bis Ym – 1 negative Polaritäten auf und werden den ungeradzahligen Datenleitungen DL1, DL3, ... bis DLm – 1 zugeführt und die geradzahligen Datensignale Y2, Y4, ... bis Ym weisen positive Polaritäten auf und werden den geradzahligen Datenleitungen DL2, DL4, ... bis DLm zugeführt.
Pixel auf N Gateleitungen, die mit einem Frame korrespondieren, können wie oben beschrieben getrieben werden. Im Falle eines nachfolgenden Frames kann der Bildschirm 1100 unter Verwendung von Datensignalen getrieben werden, deren Polaritäten sich von den Polaritäten der Datensignale unterscheiden, die im Falle des vorhergehenden Frames verwendet wurden. Wenn beispielsweise im vorhergehenden Frame die erste Gateleitung derart getrieben wurde, dass die ungeradzahligen Datensignale Y1, Y3, ... bis Ym – 1 positive Polaritäten aufweisen und die geradzahligen Datensignale Y2, Y4, ... bis Ym negative Polaritäten aufweisen, dann kann in einem nachfolgenden Frame die erste Gateleitung derart getrieben werden, dass die ungeradzahligen Datensignale Y1, Y3, ... bis Ym – 1 negative Polaritäten aufweisen, und die geradzahligen Datensignale Y2, Y4, ... bis Ym positive Polaritäten aufweisen.
Bei der ersten und der zweiten Schalteinheit 1230 und 1250, wie sie in 4 dargestellt sind, bilden ein positiver Puffer und ein negativer Puffer kein Pufferpaar und zwei Datenleitungen werden nicht unter Verwendung eines Pufferpaars einzeln getrieben, sondern ein Puffer, der mit einem Kanal korrespondiert, und ein anderer Puffer, der an einer ersten Seite des Puffers angeordnet ist, werden zum Treiben einer Datenleitung des Kanals verwendet. Zu diesem Zweck ist die zweite Puffereinheit 1242 mit mindestens einem Subpuffer weiter an der ersten Seite der ersten Puffereinheit 1241 so angeordnet, dass ein Übertragungsweg gebildet ist, entlang dem die Datensignale Y1 bis Ym übertragen werden, wobei die Hauptpuffer und mindestens ein Subpuffer verwendet werden.
Wenn die erste Schalteinheit 1230 sich im ersten Verbindungszustand befindet, legt die erste Schalteinheit 1230 die Stufenspannungen V1 bis Vm an die ersten bis M-ten Hauptpuffer an, die mit diesen korrespondieren. Wenn die erste Schalteinheit 1230 sich im zweiten Verbindungszustand befindet, legt die erste Schalteinheit 1230 die Stufenspannungen V1 bis Vm an einen Hauptpuffer oder einen an der ersten Seite angeordneten Subpuffer an. Zum Beispiel wird die erste Stufenspannung V1 an den ersten Hauptpuffer (positiven Puffer) angelegt, wenn die erste Schalteinheit 1230 den ersten Verbindungszustand aufweist, und wird an einen Subpuffer (negativen Puffer) an der ersten Seite des ersten Hauptpuffers angelegt, wenn die erste Schalteinheit 1230 den zweiten Verbindungszustand aufweist. Die dritte Stufenspannung V3 wird an einen dritten Hauptpuffer (positiven Puffer) angelegt, wenn die erste Schalteinheit 1230 den ersten Verbindungszustand aufweist, und wird an einen von mindestens einem Puffer (negativen Puffer) an der ersten Seite des dritten Hauptpuffers angelegt, wenn die erste Schalteinheit 1230 den zweiten Verbindungszustand aufweist. 4 stellt dar, wie eine dritte Stufenspannung V3 an einen zweiten Hauptpuffer (negativen Puffer) angrenzend an die erste Seite des dritten Hauptpuffers angelegt werden kann.
Zur Verallgemeinerung der obigen Beschreibung wird eine K-te Stufenspannung an einen zugehörigen K-ten Hauptpuffer angelegt, wenn die erste und die zweite Schalteinheit 1230 und 1250 den ersten Verbindungszustand aufweisen, und wird an einen Puffer aus den Subpuffern und den ersten bis (K – 1)-ten Hauptpuffern angelegt, wenn die erste und die zweite Schalteinheit 1230 und 1250 den zweiten Verbindungszustand aufweisen. Hierbei bezeichnet die Variable ”K” eine positive ganze Zahl größer als die Variable ”M”, die ebenfalls eine positive ganze Zahl darstellt. Mit anderen Worten, der K-te Hauptpuffer überträgt ein Datensignal entweder zu der zugehörigen K-ten Datenleitung oder einer Datenleitung, die auf der zweiten Seite der K-ten Datenleitung angeordnet ist, z. B. eine Datenleitung aus den (K + 1)-ten bis M-ten Datenleitungen. Ein solcher Mechanismus zeigt einseitige Merkmale. Die Ausgänge der ersten Schalteinheit 1230 sind mit der Puffereinheit 1240 unter Verwendung einer Verbindung in eine Richtung zur ersten Seite verbunden und die Ausgänge der Puffereinheit 1240 sind mit der zweiten Schalteinheit 1250 unter Verwendung einer Verbindung in eine Richtung zur zweiten Seite verbunden.
Die 5A und 5B zeigen Blockdiagramme, die eine mögliche Betriebsweise für die erste Schalteinheit 1230 und die zweite Schalteinheit 1250, die im Sourcetreiber 1200 von 4 vorgesehen sind, gemäß Ausführungsformen des erfinderischen Konzepts genauer darstellen. 5A stellt einen ersten Verbindungszustand für die erste und die zweite Schalteinheit 1230 und 1250 dar, und 5B stellt einen zweiten Verbindungszustand für die erste und die zweite Schalteinheit 1230 und 1250 dar. Die Betriebsweise eines Sourcetreibers gemäß einer Ausführungsform des erfinderischen Konzepts wird nachfolgend mit Bezug zu den 1, 5A und 5B beschrieben.
Ein Verbindungszustand für die erste und die zweite Schalteinheit 1230 und 1250 wird in Abtasteinheiten gewechselt. Zum Beispiel weisen die erste und die zweite Schalteinheit 1230 und 1250 den ersten Verbindungszustand auf, wenn eine erste Gateleitung GL1 ausgewählt ist. Wenn die erste und die zweite Schalteinheit 1230 und 1250 sich im ersten Verbindungszustand befinden, geben die ersten bis M-ten Schaltblöcke SWI1 bis SWIm der ersten Schalteinheit 1230 die Stufenspannungen V1 bis Vm entsprechend an die ersten bis M-ten Hauptpuffer 1241_1 bis 1241_m aus. Ebenso empfangen die (M + 1)-ten bis 2M-ten Schaltblöcke SWO1 bis SWOm der zweiten Schalteinheit 1250 die Datensignale Y1 bis Ym vom ersten bis M-ten Hauptpuffer 1241_1 bis 1241_m und geben die Datensignale Y1 bis Ym an die zugehörigen Datenleitungen DL1 bis DLm aus. Daher weisen die ungeradzahligen Datensignale Y1, Y3, ... positive Polaritäten auf und die geradzahligen Datensignale Y2, Y4, ... weisen negative Polaritäten auf.
Wenn die erste und die zweite Schalteinheit 1230 und 1250 sich im zweiten Verbindungszustand befinden, geben die ersten bis M-ten Schaltblöcke SWI1 bis SWIm der ersten Schalteinheit 1230 die Stufenspannungen V1 bis Vm entsprechend an die Subpuffer 1242 und die ersten bis (M – 1)-ten Hauptpuffer 1241_1 bis 1241_m-1 aus. Beispielsweise gibt der erste Schaltblock SWI1 die erste Stufenspannung V1 an den Subpuffer 1242 und der zweite Schaltblock SWI2 gibt die zweite Stufenspannung V2 an den ersten Hauptpuffer 1241_1 aus.
Die (M + 1)-ten und 2M-ten Schaltblöcke SWO1 bis SWOm der zweiten Schalteinheit 1250 sind mit Ausgangsanschlüssen des Subpuffers 1242 und der ersten bis (M – 1)-ten Hauptpuffer 1241_1 bis 1241_m-1 verbunden. Das vom Subpuffer 1242 ausgegebene Datensignal Y1 wird über den (M + 1)-ten Schaltblock SWO1 der ersten Datenleitung DL1 zugeführt. Die von den ersten bis (M – 1)-ten Hauptpuffern 1241_1 bis 1241_m-1 ausgegebenen Datensignale Y2 bis Ym werden über die (M + 2)-ten bis 2M-ten Schaltblöcke SWO2 bis SWOm den zweiten bis M-ten Datenleitungen DL2 bis DLm zugeführt. Daher weisen die ungeradzahligen Datensignale Y1, Y3, ... negative Polaritäten auf und die geradzahligen Datensignale Y2, Y4, ... weisen positive Polaritäten auf.
Die 6A und 6B zeigen Schaltbilder der ersten und der zweiten Schalteinheit 1230 und 1250 von 4 gemäß Ausführungsformen des erfinderischen Konzepts. 7 zeigt ein Schaltbild, das einen Verbindungszustand für die zweite Schalteinheit 1230 darstellt, um eine Ladungsteilung gemäß einer Ausführungsform des erfinderischen Konzepts durchzuführen. 8 zeigt ein Schaltbild eines Puffers, der in einer Puffereinheit gemäß einer Ausführungsform des erfinderischen Konzepts vorgesehen ist. 9 zeigt ein Timingdiagramm, das Signale darstellt, die mit den in den 6A, 6B und 7 gemäß Ausführungsformen des erfinderischen Konzepts dargestellten Verbindungszuständen in Zusammenhang stehen. Die Schaltbilder der 6A bis 8 werden nachfolgend mit Bezug zum Timingdiagramm von 9 beschrieben.
6A zeigt einen ersten Verbindungszustand für die erste und die zweite Schalteinheit 1230 und 1250, und 6B zeigt einen zweiten Verbindungszustand für die erste und die zweite Schalteinheit 1230 und 1250. Jeder Schaltblock der ersten Schalteinheit 1230 kann mindestens einen Schalter umfassen. Zum Beispiel kann, wie in 6A und 6B dargestellt, jeder Schaltblock zwei Schalter umfassen. Der erste Schaltblock SWI1 beinhaltet einen ersten Schalter SWI1_1 und einen zweiten Schalter SWI1_2. Gleichermaßen können die zweiten bis M-ten Schaltblöcke SWI1 bis SWIm erste Schalter SWI2_1, SWI3_1, ..., beinhalten und zweite Schalter SWI2_2, SWI3_2, ... beinhalten. Die ersten Schalter SWI1_1 bis SWIm_1 der ersten Schaltblöcke SWI1 bis SWIm werden gemäß einem ersten Steuersignal Ctrl_IN geschaltet und die zweiten Schalter SWI1_2 bis SWIm_2 werden gemäß einem invertierten ersten Steuersignal Ctrl_INB geschaltet.
Jeder Schaltblock der zweiten Schalteinheit 1250 kann auch mindestens einen Schalter umfassen. Zum Beispiel kann der (M + 1)-te Schaltblock SWO1 einen ersten Schalter SWO1_1 und einen zweiten Schalter SWO1_2 umfassen. Der erste Schalter SWO1_1 ist mit einem Ausgangsanschluss des ersten Hauptpuffers 1241_1 verbunden und der zweite Schalter SWO1_2 ist mit einem Ausgangsanschluss des Subpuffers 1242 verbunden. Gleichermaßen ist im (M + 2)-ten Schaltblock SWO2 ein erster Schalter SWO2_1 mit einem Ausgangsanschluss des zweiten Hauptpuffers 1241_2 verbunden und ein zweiter Schalter SWO2_2 ist mit einem Ausgangsanschluss des ersten Hauptpuffers 1241_1 verbunden. In der zweiten Schalteinheit 1250 werden erste Schalter SWO1_1 bis SWOm_1 der Schaltblöcke SWO1 bis SWOm gemäß einem zweiten Steuersignal Ctrl_OUT gesteuert und zweite Schalter SWO1_2 bis SWOm_2 werden gemäß einem invertierten zweiten Steuersignal Ctrl_OUTB gesteuert.
Wie in 9 dargestellt werden dem Sourcetreiber 1200 verschiedene Steuersignale bereitgestellt. Zum Beispiel mit Bezug zu 1 können die verschiedenen Steuersignale CONT1 dem Sourcetreiber 1200 von der Timingsteuereinheit 1400 bereitgestellt werden. Die verschiedenen Steuersignale CONT1 können ein Polaritätssteuersignal POL und Steuersignale Ctrl_IN, Ctrl_INB, Ctrl_OUT, Ctrl_OUTB, Ctrl_CS und Ctrl_CSB umfassen, wie in 9 dargestellt. Der Wert des Polaritätssteuersignals POL wird in Abtasteinheiten invertiert. Das Taktsignal CLK1 wird basierend auf dem Polaritätssteuersignal POL erzeugt und die Steuersignale Ctrl_IN, Ctrl_INB, Ctrl_OUT, Ctrl_OUTB, Ctrl_CS und Ctrl_CSB können unter Verwendung des Taktsignals CLK1 erzeugt werden.
Wenn sich die erste Schalteinheit 1230 im ersten Verbindungszustand befindet, weist das erste Steuersignal Ctrl_IN einen ersten logischen Pegel auf (z. B. einen hohen logischen Pegel ”high”) und das invertierte erste Steuersignal Ctrl_INB weist einen zweiten logischen Pegel auf (z. B. einen niedrigen logischen Pegel ”low”). Damit werden in den Schaltblöcken SWI1 bis SWIm der ersten Schalteinheit 1230 die ersten Schalter SWI1_1 bis SWIm_1 angeschaltet (ON) und die zweiten Schalter SWI1_2 bis SWIm_2 werden abgeschaltet (OFF). Ausgaben der Schaltblöcke SWI1 bis SWIm werden bei den zugehörigen ersten bis M-ten Hauptpuffern 1241_1 bis 1241_m eingegeben.
Wenn sich die zweite Schalteinheit 1250 im ersten Verbindungszustand befindet, weist das zweite Steuersignal Ctrl_OUT den ersten logischen Pegel auf und das invertierte zweite Steuersignal Ctrl_OUTB weist den zweiten logischen Pegel auf. Damit werden in den Schaltblöcken SWO1 bis SWOm der zweiten Schalteinheit 1250 die ersten Schalter SWO1_1 bis SWOm_1 angeschaltet (ON) und die zweiten Schalter SWO1_2 bis SWOm_2 werden abgeschaltet (OFF). Damit werden Ausgaben der M Hauptpuffer 1241_1 bis 1241_m als Datensignale Y1 bis Ym den Datenleitungen DL1 bis DLm zugeführt.
Wenn sich die erste Schalteinheit 1230 im zweiten Verbindungszustand befindet, weist das erste Steuersignal Ctrl_IN den zweiten logischen Pegel auf und das invertierte erste Steuersignal Ctrl_INB weist den ersten logischen Pegel auf. In den Schaltblöcken SWI1 bis SWIm der ersten Schalteinheit 1230 werden gemäß dem ersten Steuersignal Ctrl_IN und dem invertierten ersten Steuersignal Ctrl_INB die ersten Schalter SWI1_1 bis SWIm_1 abgeschaltet (OFF) und die zweiten Schalter SWI1_2 bis SWIm_2 werden angeschaltet (ON). Damit werden die Stufenspannungen V1 bis Vm über die erste Schalteinheit 1230 entsprechend an den Subpuffer 1242 und die ersten bis (M – 1)-ten Hauptpuffer 1241_1 bis 1241_m-1 angelegt. Wenn sich die zweite Schalteinheit 1250 im zweiten Verbindungszustand befindet, weist das zweite Steuersignal Ctrl_OUT den zweiten logischen Pegel auf und das invertierte zweite Steuersignal Ctrl_OUTB weist den ersten logischen Pegel auf. In den Schaltblöcken SWO1 bis SWOm der zweiten Schalteinheit 1250 werden die ersten Schalter SWO1_1 bis SWOm_1 abgeschaltet (OFF) und die zweiten Schalter SWO1_2 bis SWOm_2 werden angeschaltet (ON). Damit werden die Ausgaben der Subpuffer 1242 und der ersten bis (M – 1)-ten Hauptpuffer 1241_1 bis 1241_m-1 als Datensignale Y1 bis Ym den Datenleitungen DL1 bis DLm zugeführt.
Eine Ladungsteilung kann so durchgeführt werden, dass die Spannungen der Datenleitungen DL1 bis DLm ungefähr gleich einer Gleichtaktspannung VCOM sein können, nachdem eine ausgewählte Gateleitung angesteuert ist und bevor eine nachfolgende Gateleitung angesteuert wird. Mit Bezug zu 9 weisen während einer Ladungsteilung sowohl das zweite Steuersignal Ctrl_OUT wie das invertierte zweite Steuersignal Ctrl_OUTB den ersten logischen Pegel auf. Daher weist die zweite Schalteinheit 1250, wie in 7 dargestellt, einen dritten Verbindungszustand auf und in diesem Fall werden alle in der zweiten Schalteinheit 1250 vorgesehenen Schalter angeschaltet. Während der Ladungsteilung sind alle Datenleitungen DL1 bis DLm elektrisch verbunden und in den angeschlossenen Datenleitungen DL1 bis DLm enthaltene Ladungen werden gemeinsam genutzt. Mit anderen Worten, in einigen der Datenleitungen DL1 bis DLm gespeicherte positive Ladungen und in den anderen Datenleitungen gespeicherte negative Ladungen werden gemeinsam genutzt, und die Spannungen der Datenleitungen DL1 bis DLm sind auf diese Weise im Wesentlichen gleich der Gleichtaktspannung VCOM, nachdem die Ladungsteilung erfolgt ist.
Da die zweite Schalteinheit 1250 die in eine Richtung angeschlossen Schalter aufweist, können alle Schalter angeschaltet werden, um die Datenleitungen DL1 bis DLm miteinander elektrisch zu verbinden. Auf diese Weise kann eine Ladungsteilung vorgenommen werden, ohne dass zusätzliche Schalter verwendet werden müssen.
Um eine Ladungsteilung der Datenleitungen DL1 bis DLm vorzunehmen, müssen die Datenleitungen DL1 bis DLm während der Ladungsteilung in einem Floatzustand (hochohmigen Zustand) gehalten werden. Jeder der in der Puffereinheit 1240 des Sourcetreibers 1200 enthaltene Puffer weist Mittel zum Steuern einer Pufferausgabe auf, um zu verhindern, dass eine Ausgabe der Puffereinheit 1240 während der Ladungsteilung zu den Datenleitungen DL1 bis DLm übertragen wird.
8 zeigt ein Schaltbild, das einen in einer Puffereinheit vorgesehenen Puffer gemäß einer Ausführungsform des erfinderischen Konzepts darstellt. Zur leichteren Verständlichkeit stellt 8 nur einen Puffer dar, zum Beispiel den ersten Hauptpuffer 1241_1, der in der Puffereinheit 1240 enthalten ist, aber es kann ein anderer Hauptpuffer oder ein in der Hauptpuffereinheit 1240 vorgesehener Subpuffer auf ähnliche Weise wie der erste Hauptpuffer 1241_1 konstruiert sein.
Der Puffer 1241_1 empfängt und puffert Stufenspannungen V1 und V1B und erzeugt ein Datensignal Y1. 8 zeigt, dass unterschiedliche Signale, z. B. die Stufenspannungen V1 und V1B, in den Puffer 1241_1 eingegeben werden und der Puffer 1241_1 gemäß den unterschiedlichen Signalen ein einziges Ausgabesignal, z. B. das Datensignal Y1, erzeugt. In 8 können interne Eingaben PU und PD Signale sein, die durch Verarbeiten der Stufenspannungen V1 und V1B im Puffer 1241_1 erhalten sind. Der Puffer 1241_1 kann einen Ausgabetreiber 1243 und Freigabesteuereinheiten 1244 und 1245 beinhalten. Der Ausgabetreiber 1243 kann einen Pull-up-PMOS-Transistor und einen Pull-down-NMOS-Transistor umfassen. Die Freigabesteuereinheiten 1244 und 1245 können Operationen des PMOS-Transistors (p-Kanal-Metall-Oxid-Halbleiter-Transistor) bzw. des NMOS-Transistors (n-Kanal-Metall-Oxid-Halbleiter-Transistor) des Ausgabetreibers 1243 steuern. Der Ausgabetreiber 1243 empfängt die internen Eingaben PU und PD und erzeugt ein zugehöriges Ausgabesignal, d. h. das Datensignal Y1.
Die Freigabesteuereinheiten 1244 und 1245 steuern die Operation des Ausgabetreibers 1243 gemäß den Freigabesteuersignalen Ctrl_CSB und Ctrl_CS. Mit Bezug zu 9 werden in einer Ladungsteilungsphase (Ladungsteilungsperiode) die Freigabesteuersignale Ctrl_CS und Ctrl_CSB so aktiviert, dass sie eine Puffereinheit deaktivieren. Wie oben beschrieben, während die Freigabesteuersignale Ctrl_CS und Ctrl_CSB aktiviert sind, weisen sowohl das zweite Steuersignal Ctrl_OUT und das invertierte zweite Steuersignal Ctrl_OUTB einen hohen logischen Pegel auf.
Wenn der Puffer 1241_1 freigegeben ist, werden die internen Eingaben PU und PD den Transistoren des Ausgabetreibers 1243 bereitgestellt und der Puffer 1241_1 gibt gemäß den internen Eingaben PU und PD das Datensignal Y1 aus. Wenn der Puffer 1241_1 gemäß den Freigabesteuersignalen Ctrl_CS und Ctrl_CSB gesperrt ist, wird verhindert, dass die internen Eingaben PU und PD zum Ausgabetreiber 1243 übertragen werden und eine vorgegebene Spannung wird an Gateanschlüsse der Transistoren des Ausgabetreibers 1243 angelegt, um die Transistoren abzuschalten. Auf diese Weise wird ein Ausgabeanschluss des Puffers 1241_1 gefloatet. 8 stellt den Puffer 1241_1, der ein analoger Puffer ist, und die Freigabesteuereinheiten 1244 und 1245 dar, die analoge Schalter beinhalten, um ein Freigeben/Sperren des Puffers 1241_1 zu steuern, aber das erfinderische Konzept ist nicht darauf beschränkt. Zum Beispiel kann der Puffer 1241_1 als digitaler Puffer ausgebildet sein, und die Freigabesteuereinheiten 1244 und 1245 können digitale Schalter beinhalten, wobei die Schaltoperationen gemäß einem digitalen Steuersignal gesteuert werden, das ein Freigeben/Sperren des Puffers 1241_1 steuert.
Die in 9 dargestellten ersten und zweiten Datensignale Y1 und Y2 werden nachfolgend mit Bezug zu Polaritäten der Datenleitungen DL1 bis DLm beschrieben. Das erste und das zweite Datensignal Y1 und Y2 werden über die erste bzw. die zweite Datenleitung DL1 und DL2 übertragen. Wenn eine erste Gateleitung ausgewählt ist, wird das erste Datensignal Y1 mit einer positiven Polarität der ersten Datenleitung DL1 zugeführt und das zweite Datensignal Y2 mit einer negativen Polarität wird der zweiten Datenleitung DL2 zugeführt. Dann wird eine Ladungsteilung vorgenommen, um Spannungen der ersten und der zweiten Datenleitung DL1 und DL2 so zu steuern, dass sie ungefähr gleich der Gleichtaktspannung VCOM sind. Wenn eine zweite Gateleitung ausgewählt ist, wird das erste Datensignal Y1 mit einer negativen Polarität der ersten Datenleitung DL1 zugeführt und das zweite Datensignal Y2 mit einer positiven Polarität wird der zweiten Datenleitung DL2 zugeführt. Ein solcher Vorgang wird wiederholt an allen Gateleitungen des Bildschirms 1100 von 1 durchgeführt.
10 mit den 10A und 10B stellt ein Blockdiagramm und ein Schaltbild eines in der Puffereinheit enthaltenen Puffers gemäß Ausführungsformen des erfinderischen Konzepts dar. 10A stellt einen Fall dar, bei dem die Puffer der Puffereinheit 1240 von 4 unter Verwendung von Vorspannungen VB[1:a] so angesteuert werden, dass sie freigegeben/gesperrt werden. 10B ist ein Schaltbild eines der Puffer von 10A gemäß einer anderen Ausführungsform des erfinderischen Konzepts. Zur leichteren Verständlichkeit stellt 10A nur den ersten und den zweiten Hauptpuffer 1241_1 und 1241_2 dar, und 10B stellt den ersten Hauptpuffer 1241_1 dar.
Mit Bezug zu 10A kann eine Freigabe/Sperrung der in der Puffereinheit 1240 vorgesehenen Puffer unter Verwendung der Vorspannungen VB[1:b] von einem Vorspannungsgenerator 1270 angesteuert werden. Wenn die Puffereinheit 1240 normal arbeitet, wird jeder der Puffer der Puffereinheit 1240 von den Vorspannungen VB[1:b] mit Vorspannung beaufschlagt und funktioniert daher normal. Während einer Ladungsteilung ist jedoch jeder der Puffer der Puffereinheit 1240 durch die Vorspannungen VB[1:b] desaktiviert, um zu verhindern, dass ein Signal aus einem der Puffer ausgegeben wird.
Der Vorspannungsgenerator 1270 kann die Vorspannungen VB[1:b] gemäß den Freigabesteuersignalen Ctrl_CS und Ctrl_CSB erzeugen, um die Puffereinheit 1240 unter Verwendung der Vorspannungen VB[1:b] während der Ladungsteilung zu sperren. Der Vorspannungsgenerator 1270 kann im Sourcetreiber 1200 von 1 vorgesehen sein, kann aber auch außerhalb des Sourcetreibers 1200 angeordnet sein. Jeder der Puffer der Puffereinheit 1240 kann gemäß seiner Struktur eine Mehrzahl von Vorspannungen empfangen, zum Beispiel die in 10A gezeigten Vorspannungen VB[1:b]. Die Vorspannungen VB[1:b] werden auf übliche Weise an die Puffer der Puffereinheit 1240 angelegt.
Wie in 10B dargestellt umfasst jeder der Puffer, z. B. der erste Hauptpuffer 1241_1, einen Ausgabetreiber 1243 und eine Vorspannungsschaltung 1246. Die Vorspannungsschaltung 1246 kann gemäß einigen der Vorspannungen VB[1:b] betrieben werden, z. B. Vorspannungen VB[x] und VB[y] aus einer Mehrzahl von Vorspannungen VB[1:b]. Interne Eingaben PU und PD, die dem Ausgabetreiber 1243 bereitzustellen sind, werden einigen Knoten der Vorspannungsschaltung 1246 bereitgestellt. Während einer Ladungsteilung werden die internen Eingaben PU und PD entsprechend so verändert, dass sie eine Energieversorgungsspannung und eine Massespannung gemäß den Vorspannungen VB[x] und VB[y] aufweisen, und die veränderten internen Eingaben PU und PD verhindern, dass ein Signal vom Ausgabetreiber 1243 ausgegeben wird.
Wie in den 8 und 10 dargestellt können die Abmessungen jedes Puffers minimiert werden. Mit anderen Worten, die zweite Schalteinheit 1250 beinhaltet Schalter, die relativ groß sind, um ein Treiben von Datenleitungen zu verbessern, während in jedem Puffer vorgesehene Freigabesteuerungen so ausgebildet sein können, dass sie einen relativ kleinen Transistor anwenden. Ansonsten sind mit Bezug zu 10B keine Freigabesteuerungseinheiten im ersten Hauptpuffer 1241_1 vorgesehen und eine Freigabe/Sperrung des ersten Hauptpuffers 1241_1 wird unter Verwendung der Vorspannungen VB[x] und VB[y] gesteuert. Auf diese Weise können die Abmessungen des ersten Hauptpuffers 1241_1 minimiert werden. Das heißt, gemäß einer Ausführungsform des erfinderischen Konzepts können die Abmessungen der Puffereinheit 1240 minimiert werden und es sind keine zusätzlichen Schalter notwendig, um Datenleitungen während einer Ladungsteilung elektrisch zu verbinden, wodurch die Gesamtgröße des Sourcetreibers 1200 verringert wird.
Die 11A und 11B sind mögliche Aufbauskizzen des Sourcetreibers 1200 von 1 gemäß Ausführungsformen des erfinderischen Konzepts. Mit Bezug zu 11A kann ein Sourcetreiber 1200 einen Treiberblock, der in mehrere Subtreiberblöcke unterteilt sein kann, und einen Vorspannungsgenerator zum Anlegen einer Vorspannung an die Subtreiberblöcke umfassen. Jeder der Subtreiberblöcke kann eine Zwischenspeichereinheit (Latcheinheit), eine erste Schalteinheit, eine zweite Schalteinheit und eine Puffereinheit umfassen.
11B zeigt einen Aufbaublock, bei dem der Sourcetreiber 1200 von 11A in Hinblick auf die Größe mit einem herkömmlichen Sourcetreiber verglichen wird. 11B zeigt speziell einen Abschnitt A des Sourcetreibers 1200 von 11A. Mit Bezug zu 11B beinhaltet der herkömmliche Sourcetreiber Schalter SWO1_1, SWO2_1, SWO1_2 und SWO2_2, um eine Ausgabe einer Puffereinheit zu Datenleitungen zu übertragen, und zusätzliche Schalter SWCS1 und SWCS2, um alle Datenleitungen während einer Ladungsteilung elektrisch zu verbinden. Dagegen sind beim in 11B dargestellten Sourcetreiber 1200 zweite Schalteinheiten SWO1_1, SWO2_1, SWO1_2 und SWO2_2 nicht nur für Schaltvorgänge zum Übertragen von Datensignalen vorgesehen, sondern auch für Schaltvorgänge zum elektrischen Verbinden aller Datenleitungen. Auf diese Weise sind beim Sourcetreiber 1200, im Gegensatz zu einem herkömmlichen Sourcetreiber, zusätzliche Schalter nicht notwendig.
Die 12A und 12B sind Blockdiagramme eines Sourcetreibers 2200 gemäß einer anderen Ausführungsform des erfinderischen Konzepts. Zur leichteren Verständlichkeit zeigen die 12A und 12B nur eine erste Schalteinheit 2230 und eine zweite Schalteinheit 2250 und eine Puffereinheit 2240, die im Sourcetreiber 2200 vorgesehen sind.
Mit Bezug zu den 12A und 12B umfasst der Sourcetreiber 2200 die erste Schalteinheit 2230, die Puffereinheit 2240 und die zweite Schalteinheit 2250. Die erste Schalteinheit 2230 beinhaltet M Schaltblöcke SWI1 bis SWIm zum Empfangen von M Stufenspannungen V1 bis Vm. Jeder der Schaltblöcke SWI1 bis SWIm beinhaltet mindestens einen Schalter (nicht gezeigt) und legt, basierend auf einem durch den mindestens einen Schalter vorgenommenen Schaltvorgang, Stufenspannungen V1 bis Vm an die Puffereinheit 2240 an.
Die Puffereinheit 2240 umfasst eine erste Puffereinheit 2241 und eine zweite Puffereinheit 2242. Die erste Puffereinheit 2241 beinhaltet M Hauptpuffer, die mit M Schaltblöcken SWI1 bis SWIm korrespondieren. Die M Hauptpuffer beinhalten positive Puffer, wobei jeder ein Datensignal mit positiver Polarität erzeugt, und negative Puffer, wobei jeder ein Datensignal mit negativer Polarität erzeugt. Ebenso beinhaltet die zweite Puffereinheit 2242 mindestens einen Subpuffer. Die 12A und 12B zeigen, dass zwei Subpuffer zum Ausgeben von Signalen mit der gleichen Polarität als Beispiel des mindestens einen Subpuffers in der zweiten Puffereinheit 2242 vorgesehen sind. Die zweite Puffereinheit 2242 ist an einer ersten Seite der ersten Puffereinheit 2241 angeordnet, z. B. neben dem ersten Hauptpuffer 2241_1. Der mindestens eine Subpuffer der zweiten Puffereinheit 2242 kann ein Signal erzeugen, dessen Polarität sich von der Polarität eines Signals unterscheidet, das vom ersten Hauptpuffer 2241_1 erzeugt worden ist. Wenn beispielsweise der erste Hauptpuffer 2241_1 ein positiver Puffer ist, kann der mindestens eine Subpuffer ein negativer Puffer sein.
Die zweite Schalteinheit 2250 ist mit einem Ausgabeanschluss der Puffereinheit 2240 verbunden und empfängt Datensignale Y1 bis Ym von der Puffereinheit 2240. Die zweite Schalteinheit 2250 umfasst M Schaltblöcke SWO1 bis SWOm, die mit M Datensignalen Y1 bis Ym korrespondieren. Die M Schaltblöcke SWO1 bis SWOm sind mit M Puffern aus einer Mehrzahl von Puffern verbunden, z. B. (M + 2) Puffer, die in der Puffereinheit 2240 vorgesehen sind. Die 12A und 12B zeigen, dass ein Bildschirm (nicht gezeigt) gemäß einer Ausführungsform des erfinderischen Konzepts nach dem Dotinversionsverfahren getrieben wird. Speziell zeigt 12A einen ersten Verbindungszustand der ersten und der zweiten Schalteinheit 2230 und 2250, und 12B zeigt einen zweiten Verbindungszustand der ersten und der zweiten Schalteinheit 2230 und 2250.
Mit Bezug zu 12A legt die erste Schalteinheit 2230 die M Stufenspannungen V1 bis Vm an die M Hauptpuffer an, wenn die erste und die zweite Schalteinheit 2230 und 2250 sich im ersten Verbindungszustand befinden. Die zweite Schalteinheit 2250 ist mit Ausgabeanschlüssen der M Hauptpuffer verbunden, empfängt die Datensignale Y1 bis Ym von den M Hauptpuffern und führt die Datensignale Y1 bis Ym zu M Datenleitungen (nicht gezeigt). In den M Hauptpuffern sind positive Puffer und negative Puffer abwechselnd angeordnet. Auf diese Weise weisen die ungeradzahligen Datensignale Y1, Y3, ... bis Ym – 1 positive Polaritäten auf und die geradzahligen Datensignale Y2, Y4, ... Ym weisen negative Polaritäten auf.
Mit Bezug zu 12B legt die erste Schalteinheit 2230 die M Stufenspannungen V1 bis Vm an zwei Subpuffer und (M – 2) Hauptpuffer der M Hauptpuffer an, wenn die erste und die zweite Schalteinheit 2230 und 2250 sich im ersten Verbindungszustand befinden. Die zweite Schalteinheit 2250 ist mit Ausgabeanschlüssen der beiden Subpuffer und der (M – 2) Hauptpuffer verbunden, empfängt die Datensignale Y1 bis Ym von den beiden Subpuffern und den (M – 2) Hauptpuffern und führt die Datensignale Y1 bis Ym zu M Datenleitungen. Auf diese Weise weisen die ungeradzahligen Datensignale Y1, Y3, ... bis Ym – 1 negative Polaritäten auf und die geradzahligen Datensignale Y2, Y4, ... Ym weisen positive Polaritäten auf.
Mit Bezug zu den 12A und 12B wird eine K-te Stufenspannung an einen K-ten Hauptpuffer angelegt, der mit einem K-ten Kanal korrespondiert, wenn die erste und die zweite Schalteinheit 2230 und 2250 eine ersten Verbindungszustand aufweisen. Wenn die erste und die zweite Schalteinheit 2230 und 2250 einen zweiten Verbindungszustand aufweisen, wird die K-te Stufenspannung an einen Puffer angelegt, der an einer ersten Seite des K-ten Hauptpuffers angeordnet ist, der mit einem K-ten Kanal korrespondiert. Wenn beispielsweise die erste und die zweite Schalteinheit 2230 und 2250 den zweiten Verbindungszustand aufweisen, wird die K-te Stufenspannung an einen (K – 2)-ten Hauptpuffer angelegt, der mit einem (K – 2)-ten Kanal korrespondiert. Erste und zweite Stufenspannungen V1 und V2 werden entsprechend an erste und zweite Subpuffer angelegt.
Die 13A und 13B zeigen Blockdiagramme, die einen Sourcetreiber 3200 gemäß Ausführungsformen des erfinderischen Konzepts darstellen. Zur leichteren Verständlichkeit zeigen die 13A und 13B nur eine erste Schalteinheit 3230 und eine zweite Schalteinheit 3250 und eine Puffereinheit 3240, die im Sourcetreiber 3200 vorgesehen sind.
Mit Bezug zu den 13A und 13B umfasst der Sourcetreiber 3200 die erste Schalteinheit 3230, die Puffereinheit 3240 und die zweite Schalteinheit 3250. Die erste Schalteinheit 3230 beinhaltet M Schaltblöcke SWI1 bis SWIm, die mit M Kanälen des Sourcetreibers 3200 korrespondieren. Die Puffereinheit 3240 beinhaltet eine erste Puffereinheit 3241 und eine zweite Puffereinheit 3242. Die erste Puffereinheit 3241 beinhaltet M Hauptpuffer, die mit den M Kanälen korrespondieren. In den M Hauptpuffern sind positive Puffer und negative Puffer abwechselnd angeordnet. Die zweite Puffereinheit 3242 beinhaltet zwei Subpuffer, wobei einer ein positiver Puffer ist und der andere ein negativer Puffer ist. Die zweite Schalteinheit 3250 beinhaltet M Schaltblöcke SWO1 bis SWOm, die mit den M Kanälen korrespondieren. Die 13A und 13B zeigen, dass ein Bildschirm (nicht gezeigt) gemäß einer Ausführungsform des erfinderischen Konzepts nach einem H2-Dotinversionsverfahren getrieben wird. Speziell zeigt 13A einen ersten Verbindungszustand der ersten und der zweiten Schalteinheit 3230 und 3250, und 13B zeigt einen zweiten Verbindungszustand der ersten und der zweiten Schalteinheit 3230 und 3250.
Wenn sich die erste und die zweite Schalteinheit 3230 und 3250 im ersten Verbindungszustand befinden, empfangen einige der Schaltblöcke der ersten Schalteinheit 3230 Stufenspannungen und legen sie an zugehörige Hauptpuffer an. Die anderen Schaltblöcke der ersten Schalteinheit 3230 empfangen Stufenspannungen und legen sie entweder an einen Hauptpuffer oder einen an einer ersten Seite des zugehörigen Hautpuffers angeordneten Subpuffer an. Zum Beispiel in Hinblick auf den ersten bis vierten Schaltblock SWI1 bis SWI4 der ersten Schalteinheit 3230 legen der erste und der dritte Schaltblock SWI1 und SWI3 Stufenspannungen V1 und V4 an zugehörige erste und vierte Hauptpuffer an, und ein zweiter Schaltblock SWI2 legt eine Stufenspannung V2 an einen ersten Subpuffer (positiven Puffer) der zweiten Puffereinheit 3242 an. Ein dritter Schaltblock SWI3 legt eine Stufenspannung V3 an einen zweiten Subpuffer (negativen Puffer) der zweiten Puffereinheit 3242 an.
Ausgaben des ersten und vierten Hauptpuffers werden einer ersten und einer vierten Datenleitung DL1 und DL4 über den ersten und vierten Schaltblock SWO1 und SWO4 der zweiten Schalteinheit 3250 zugeführt. Ausgaben des ersten und zweiten Subpuffers werden der zweiten und dritten Datenleitung DL2 und DL3 über den zweiten und dritten Schaltblock SWO2 und SWO3 der zweiten Schalteinheit 3250 zugeführt. Auf diese Weise weisen das erste und das zweite Datensignal Y1 und Y2 eine positive Polarität auf und das dritte und das vierte Datensignal Y3 und Y4 weisen eine negative Polarität auf. Die obige Beschreibung gilt auch für die anderen Schaltblocke, und daher können Pixel des Bildschirms nach dem H2-Dotinversionsverfahren getrieben werden.
Wenn sich die erste und die zweite Schalteinheit 3230 und 3250 im zweiten Verbindungszustand befinden, empfangen der zweite und der dritte Schaltblock SWI2 und SWI3 der ersten Schalteinheit 3230 die Stufenspannungen V2 und V3 und legen sie an den zugehörigen zweiten und dritten Hauptpuffer an. Der erste Schaltblock SWI1 legt die Stufenspannung V1 an den zweiten Subpuffer (negativen Puffer) der zweiten Puffereinheit 3242 an und der vierte Schaltblock SWI4 legt die Stufenspannung V4 an den ersten Hauptpuffer (positiven Puffer) an. Ausgaben des zweiten und des dritten Hauptpuffers werden der zweiten und der dritten Datenleitung DL2 und DL3 über den zweiten und den dritten Schaltblock SWO2 und SWO3 der zweiten Schalteinheit 3250 zugeführt. Ausgaben des zweiten Subpuffers und des ersten Hauptpuffers werden der ersten und der vierten Datenleitung DL1 und DL4 über den ersten und den vierten Schaltblock SWO1 und SWO4 zugeführt. Auf diese Weise weisen das erste und das zweite Datensignal Y1 und Y2 eine negative Polarität auf und das dritte und das vierte Datensignal Y3 und Y4 weisen eine positive Polarität auf.
Mit Bezug zu den 13A und 13B wird gemäß einem Verbindungszustand der ersten und der zweiten Schalteinheit 3230 und 3250 eine K-te Stufenspannung entweder an einen K-ten Hauptpuffer, der mit einem K-ten Kanal korrespondiert, oder einen Puffer, der an einer ersten Seite des K-ten Hauptpuffers angeordnet ist, angelegt. Zum Beispiel wird die vierte Stufenspannung V4 an den vierten Hauptpuffer (negativen Puffer) angelegt, wenn die erste und die zweite Schalteinheit 3230 und 3250 den ersten Verbindungszustand aufweisen, und wird an einen positiven Puffer (den ersten Subpuffer) an einer ersten Seite des vierten Hauptpuffers angelegt, wenn die erste und die zweite Schalteinheit 3230 und 3250 den zweiten Verbindungszustand aufweisen. Dagegen wird die dritte Stufenspannung V3 an den dritten Hauptpuffer (negativen Puffer) angelegt, wenn die erste und die zweite Schalteinheit 3230 und 3250 den zweiten Verbindungszustand aufweisen, und wird an einen negativen Puffer (den zweiten Subpuffer) an einer ersten Seite des dritten Hauptpuffers angelegt, wenn die erste und die zweite Schalteinheit 3230 und 3250 den ersten Verbindungszustand aufweisen.
Die 14A, 14B, 15A, 15B und 16 zeigen Blockdiagramme, die einen Sourcetreiber 4200 gemäß Ausführungsformen des erfinderischen Konzepts darstellen. Gemäß der vorliegenden Ausführungsform kann der Sourcetreiber 4200 einen Bildschirm (nicht gezeigt) basierend auf dem Dotinversionsverfahren sowie dem H2-Dotinversionsverfahren treiben. Speziell zeigen die 14A und 14B einen Verbindungszustand für eine erste und eine zweite Schalteinheit 4230 und 4250, die den Bildschirm nach dem Dotinversionsverfahren treiben. Die 15A und 15B zeigen einen Verbindungszustand für die erste und die zweite Schalteinheit 4230 und 4250, die den Bildschirm nach dem H2-Dotinversionsverfahren treiben. 16 zeigt einen Verbindungszustand für die zweite Schalteinheit 4250, die eine Ladungsteilung vornimmt. Zur leichteren Verständlichkeit wird angenommen, dass in den dargestellten Ausführungsformen der Sourcetreiber 4200 acht (8) Kanäle umfasst.
14A zeigt einen ersten Verbindungszustand für die erste und die zweite Schalteinheit 4230 und 4250. Wenn die erste Schalteinheit 4230 sich im ersten Verbindungszustand befindet, werden erste bis achte Stufenspannungen V1 bis V8 entsprechend an die ersten bis achten Hauptpuffer einer ersten Puffereinheit 4241 angelegt. Wenn die zweite Schalteinheit 4250 sich im ersten Verbindungszustand befindet, werden Datensignale Y1 bis Y8 vom ersten bis achten Hauptpuffer einem Bildschirm (nicht gezeigt) zugeführt. Die ungeradzahligen Datensignale Y1, Y3, Y5 und Y7 weisen positive Polaritäten auf und die geradzahligen Datensignale Y2, Y4, Y6 und Y8 weisen negative Polaritäten auf.
Mit Bezug zu 14B, wenn die erste Schalteinheit 4230 den zweiten Verbindungszustand aufweist, werden ungeradzahlige Stufenspannungen V1, V3, V5 und V7 an zugehörigen negativen Puffern angelegt und geradzahlige Stufenspannungen V2, V4, V6 und V8 werden an zugehörigen positiven Puffern angelegt. Zu diesem Zweck wird jede der ersten bis achten Stufenspannungen V1 bis V8 entweder an einen Hauptpuffer oder einen Subpuffer, der an einer ersten Seite eines zugehörigen Hauptpuffers angeordnet ist, angelegt. Zum Beispiel werden die erste und die dritte Stufenspannung V1 und V3 an den ersten bzw. den zweiten Subpuffer angelegt und die fünfte und die siebte Stufenspannung V5 und V7 werden an den zweiten bzw. vierten Hauptpuffer angelegt, die jeweils ein Datensignal mit negativer Polarität ausgeben. Die geradzahlige Stufenspannungen V2, V4, V6 und V8 werden an den ersten, dritten, fünften und siebten Hauptpuffer angelegt, die jeweils ein Datensignal mit positiver Polarität ausgeben. Damit weisen die ungeradzahligen Datensignale Y1, Y3, Y5 und Y7 negative Polaritäten auf und die geradzahligen Datensignale Y2, Y4, Y6 und Y8 weisen positive Polaritäten auf.
Wenn Schalter so verbunden sind, dass sie den Bildschirm sowohl nach dem Dotinversionsverfahren wie dem H2-Dotinversionsverfahren treiben, können einige Datenleitungen und einige der anderen Datenleitungen nicht elektrisch verbunden sein, selbst wenn alle M Schaltblöcke in der zweiten Schalteinheit 4250 angeschaltet sind. Zum Beispiel, wie in den 14A und 14B gezeigt, wenn alle der M Schaltblöcke in der zweiten Schalteinheit 4250 angeschaltet sind, sind die erste, zweite, fünfte und sechste Datenleitung elektrisch verbunden und die dritte, vierte, siebte und achte Datenleitung sind elektrisch verbunden.
Daher kann, um alle Datenleitungen elektrisch zu verbinden, die zweite Schalteinheit 4250 nicht nur die M Schaltblöcke beinhalten, sondern auch mindestens einen zusätzlichen Schalter, z. B. zusätzliche Schalter 4255 und 4256, damit eine Ladungsteilung vorgenommen wird. Die zusätzlichen Schalter 4255 und 4256 werden ausgeschaltet, wenn das Datensignal Y1 bis Y8 übertragen wird, und sie werden angeschaltet, wenn eine Ladungsteilung vorgenommen wird. Die zusätzlichen Schalter 4255 und 4256 können gemäß den Steuersignalen Ctrl_CS und Ctrl_CSB angeschaltet werden, wie es in 9 dargestellt ist. Obwohl der Sourcetreiber 4200 eine Mehrzahl von Kanälen umfasst, kann eine Anzahl an zusätzlichen Schaltern zur Ladungsteilung auf ein oder zwei beschränkt sein. Auf diese Weise kann vermieden werden, dass die Anzahl an Schaltern zur Ladungsteilung proportional zur Anzahl an Kanälen ansteigt.
Operationen des in den 15A und 15B dargestellten Sourcetreibers 4200 werden nachfolgend mit Bezug zum Timingdiagramm von 17 beschrieben. Wie oben beschrieben treibt der in den
15A und 15B dargestellte Sourcetreiber 4200 einen Bildschirm (nicht gezeigt) nach dem H2-Dotinversionsverfahren. Die 15A und 15B zeigen, dass der Sourcetreiber 4200 die Polarität jedes Kanals immer nach zwei Abtasteinheiten wechselt, wie es in 3(b) dargestellt ist. Der logische Pegel eines Polaritätssteuersignals POL wird immer nach zwei Abtasteinheiten umgekehrt (invertiert) und eine Frequenz eines Taktsignals CLK1 kann das Doppelte der des Polaritätssteuersignals POL betragen.
Wenn ein erstes Steuersignal Ctrl_IN einen ersten Pegel aufweist und ein invertiertes erstes Steuersignal Ctrl_INB einen zweiten Pegel aufweist, befindet sich die erste Schalteinheit 4230 im ersten Verbindungszustand. Wenn ein zweites Steuersignal Ctrl_OUT einen ersten Pegel aufweist und ein invertiertes erstes Steuersignal Ctrl_OUTB einen zweiten Pegel aufweist, befindet sich die zweite Schalteinheit 4250 im ersten Verbindungszustand. Wenn die erste und die zweite Schalteinheit 4230 und 4250 den ersten Verbindungszustand aufweisen, werden eine zweite und eine dritte Stufenspannung V2 und V3 und eine sechste und eine siebte Stufenspannung V6 und V7 an negative Puffer angelegt und die anderen Stufenspannungen V1, V4, V5 und V8 werden an positive Puffer angelegt. Zum Beispiel werden die erste und die zweite Stufenspannung V1 und V2 an zugehörige ersten und zweite Hauptpuffer angelegt und die fünfte und die sechste Stufenspannung V5 und V6 werden an zugehörige fünfte und sechste Hauptpuffer angelegt. Dagegen werden die dritte und die siebte Stufenspannung V3 und V7 an zugehörige negative Puffer angelegt, z. B. einen zweiten Subpuffer und einen vierten Hauptpuffer, die an der ersten Seite zugehöriger Puffer angeordnet sind, und die vierte und die achte Stufenspannung V4 und V8 werden an zugehörige positive Puffer angelegt, z. B. einen dritten Hauptpuffer und einen siebten Hauptpuffer auf der ersten Seite zugehöriger Puffer. Damit weisen zweite, dritte, sechste und siebte Datensignale Y2, Y3, Y6 und Y7 negative Polaritäten auf und die anderen Datensignale Y1, Y4, Y5 und Y8 weisen positive Polaritäten auf.
Dann weist das erste Steuersignal Ctrl_IN den zweiten Pegel auf und das invertierte erste Steuersignal Ctrl_INB weist den ersten Pegel auf, und damit befindet sich die erste Schalteinheit 4230 im zweiten Verbindungszustand. Ebenso weist das zweite Steuersignal Ctrl_OUT den zweiten Pegel auf und das invertierte erste Steuersignal Ctrl_OUTB weist den ersten Pegel auf, und damit befindet sich die zweite Schalteinheit 4250 im zweiten Verbindungszustand. Wenn die erste und die zweite Schalteinheit 4230 und 4250 den zweiten Verbindungszustand aufweisen, werden die zweite und die dritte Stufenspannung V2 und V3 und die sechste und die siebte Stufenspannung V6 und V7 an positive Puffer angelegt und die anderen Stufenspannungen V1, V4, V5 und V8 werden an negative Puffer angelegt. Zum Beispiel werden die dritte und die vierte Stufenspannung V3 und V4 an die zugehörigen dritten und vierten Hauptpuffer angelegt und die siebte und die achte Stufenspannung V7 und V8 werden an zugehörige siebte und achte Hauptpuffer angelegt. Die erste und die fünfte Stufenspannung V1 und V5 werden an negative Puffer angelegt, z. B. einen ersten Subpuffer und einen zweiten Hauptpuffer, die an der ersten Seite von zugehörigen Puffern angeordnet sind, und die zweite und die sechste Stufenspannung V2 und V6 werden an positive Puffer angelegt, z. B. einen ersten Hauptpuffer und einen fünften Hauptpuffer, die an der ersten Seite von zugehörigen Puffern angeordnet sind. Damit weisen das zweite, dritte, sechste und siebte Datensignal Y2, Y3, Y6 und Y7 positive Polaritäten auf und die anderen Datensignale Y1, Y4, Y5 und Y8 weisen negative Polaritäten auf.
Mit Bezug zu den 15A und 15B wird die Polarität jedes Kanals immer nach zwei Abtasteinheiten gewechselt und damit wird der logische Pegel des Polaritätssteuersignals POL immer nach zwei Abtasteinheiten umgekehrt (invertiert). Das erfinderische Konzept ist jedoch nicht darauf beschränkt und die Fachleute werden erkennen, dass die Polarität jedes Kanals bei jeder Abtasteinheit invertiert werden kann, indem die Signaldefinitionen eingestellt werden, wie es in 17 gezeigt ist.
16 zeigt ein Schaltbild, das eine Funktionsweise des Sourcetreibers 4200 zum Durchführen einer Ladungsteilung zwischen Datenleitungen gemäß einer Ausführungsform des erfinderischen Konzepts darstellt. Die Ladungsteilung von 16 kann auf die gleiche Weise vorgenommen werden, ungeachtet dessen, ob der Sourcetreiber 4200 einen Bildschirm (nicht gezeigt) basierend auf dem Dotinversionsverfahren oder dem H2-Dotinversionsverfahren treibt. Während der Ladungsteilung weisen sowohl ein zweites Steuersignal Ctrl_OUT und ein invertiertes erstes Steuersignal Ctrl_OUTB einen ersten logischen Pegel auf und ein Freigabesteuersignal Ctrl_CS wird aktiviert. Damit befindet sich die zweite Schalteinheit 4250 in einem dritten Verbindungszustand und alle Schalter der zweiten Schalteinheit 4250 werden angeschaltet, um Datenleitungen (nicht gezeigt) elektrisch zu verbinden. Ebenso wird während der Ladungsteilung das Freigabesteuersignal Ctrl_CS aktiviert und alle in der Puffereinheit 4240 vorgesehenen Puffer werden gesperrt.
Die 18A und 18B zeigen Blockdiagramme für einen Sourcetreiber 5200 gemäß Ausführungsformen des erfinderischen Konzepts. Mit Bezug zu den 18A und 18B bilden im Sourcetreiber 5200 zwei Puffer ein Pufferpaar, so dass sie Eingaben und Ausgaben gemeinsam nutzen, und eine Anzahl an zusätzlichen Schaltern, die zum Durchführen einer Ladungsteilung verwendet werden, kann geringer sein als die bei herkömmlichen Sourcetreibern verwendete.
18A zeigt einen Ansatz zum Treiben eines Bildschirms (nicht gezeigt) unter Verwendung des Dotinversionsverfahrens nach Ausführungsformen des erfinderischen Konzepts. Zur leichteren Darstellung zeigt 18A einen Verbindungszustand nur für eine der ersten und der zweiten Schalteinheit 5230 und 5250.
Mit Bezug zu 18A sind in einer Puffereinheit 5240 Puffer derart ausgebildet, dass jeweils zwei Puffer ein Pufferpaar bilden. Ebenso bilden jeder positive Puffer und jeder negative Puffer ein Pufferpaar, so dass Eingaben und Ausgaben gemeinsam genutzt werden. Jedes Paar Puffer treibt ein Paar Datenleitungen. Wenn beispielsweise die erste und die zweite Schalteinheit 5230 und 5250 einen ersten Verbindungszustand aufweisen, wird eine erste Stufenspannung V1 an einen ersten Hauptpuffer angelegt und eine zweite Stufenspannung V2 wird an einen zweiten Hauptpuffer angelegt. Wenn die erste und die zweite Schalteinheit 5230 und 5250 einen zweiten Verbindungszustand aufweisen, wird die erste Stufenspannung V1 an den zweiten Hauptpuffer angelegt und die zweite Stufenspannung V2 wird an den ersten Hauptpuffer angelegt.
Während einer Ladungsteilung müssen alle Datenleitungen elektrisch verbunden sein und in einem Floatzustand gehalten werden. Zu diesem Zweck sollten alle mit Ausgabeanschlüssen von Puffern verbundenen Schalter ausgeschaltet werden, es sind zusätzliche Schalter notwendig, um Datenleitungen jedes Datenleitungspaars zu verbinden, und es sind zusätzliche Schalter notwendig, um eine Mehrzahl von Datenleitungspaaren zu verbinden. Dagegen sind gemäß der Ausführungsform von 18A die in der Puffereinheit 5240 vorgesehenen Puffer wie in 8 oder 10 dargestellt ausgebildet, wobei jeder der Puffer der Puffereinheit 5240 Freigabesteuereinheiten (nicht gezeigt) beinhaltet, um die Ausgabeanschlüsse zu floaten. Eine Ladungsteilung kann durch Floaten des Ausgabeanschlusses der Puffereinheit 5240 gemäß den Freigabesteuersignalen Ctrl_CS und Ctrl_CSB von 9 oder 17 und Anschalten aller Schalter der zweiten Schalteinheit 5250 vorgenommen werden. In diesem Fall umfasst die zweite Schalteinheit 5250 zusätzliche Schalter nur dazu, eine Mehrzahl von Datenleitungspaaren zu verbinden, benötigt aber keine zusätzlichen Schalter, um zwei Datenleitungen jedes Datenleitungspaars miteinander zu verbinden.
18B zeigt einen weiteren Ansatz zur Betriebsweise des Sourcetreibers 5200 zum Durchführen einer Ladungsteilung gemäß Ausführungsformen des erfinderischen Konzepts. Eine Ladungsteilung kann durch Anschalten aller Schalter der zweiten Schalteinheit 5250 und Floaten aller Ausgabeanschlüsse der Puffer der Puffereinheit 5240 vorgenommen werden.
Die 19 und 20 sind Flussbilder, die Verfahren zum Betreiben einer Bildschirmtreiberschaltung gemäß Ausführungsformen des erfinderischen Konzepts darstellen. Die in den 19 und 20 gezeigten beispielhaften Verfahren werden nachfolgend beschrieben, wobei die Bildschirmeinheit 1000 und der Sourcetreiber 1200 aus den 1 und 2 als operative Grundlage verwendet werden.
Mit Bezug zu 19 empfängt der Sourcetreiber 1200 Pixeldaten, die aus digitalen Signalen gebildet sind (S11). Die Pixeldaten können jeweils mindestens ein Bit beinhalten. Die Dekodiereinheit 1220 des Sourcetreibers 1200 dekodiert die Pixeldaten und erzeugt Stufenspannungen V1 bis Vm, die mit M Kanälen des Sourcetreibers 1200 korrespondieren (S12).
Die erste Schalteinheit 1230 empfängt die Stufenspannungen V1 bis Vm, schaltet sie und gibt ein Ergebnis der Schaltung an die Puffereinheit 1240 aus (S13). Die Puffereinheit 1240 beinhaltet eine erste und eine zweite Puffereinheit (nicht gezeigt), die erste Puffereinheit beinhaltet M Hauptpuffer, die mit den M Kanälen korrespondieren, und die zweite Puffereinheit beinhaltet mindestens einen Subpuffer, z. B. N Subpuffer. Ein Verbindungszustand der ersten Schalteinheit 1230 wird in Abtasteinheiten verändert. Zum Beispiel weist die erste Schalteinheit 1230 einen ersten Verbindungszustand auf, wenn ungeradzahlige Gateleitungen ausgewählt sind, und weist einen zweiten Verbindungszustand auf, wenn geradzahlige Gateleitungen ausgewählt sind. Entsprechend dem Verbindungszustand der ersten Schalteinheit 1230 steuert die erste Schalteinheit 1230 einen Übertragungsweg, entlang dem die Stufenspannungen V1 bis Vm an die Puffereinheit 1240 angelegt werden.
Dann puffert die Puffereinheit 1240 die Stufenspannungen V1 bis Vm und erzeugt Datensignale Y1 bis Ym (S14). Die Puffereinheit 1240 beinhaltet eine Mehrzahl von positiven Puffern und eine Mehrzahl von negativen Puffern. Einige der Stufenspannungen V1 bis Vm werden an die Mehrzahl von positiven Puffern angelegt und die anderen Stufenspannungen werden an die Mehrzahl von negativen Puffern angelegt. Damit weisen einige der Datensignale Y1 bis Ym, die von der Puffereinheit 1240 ausgegeben sind, positive Polaritäten auf und die anderen Datensignale weisen negative Polaritäten auf. Die Datensignale Y1 bis Ym werden der zweiten Schalteinheit 1250 zugeführt.
Die zweite Schalteinheit 1250 steuert einen Übertragungsweg, entlang dem die Datensignale Y1 bis Ym zu den Datenleitungen DL1 bis DLm übertragen werden (S15). Wenn die erste Schalteinheit 1230 den ersten Verbindungszustand aufweist, weist die zweite Schalteinheit 1250 ebenfalls den ersten Verbindungszustand auf. Die Datensignale Y1 bis Ym, die mit einer Abtastleitung korrespondieren, werden dem Bildschirm 1100 über die Datenleitungen DL1 bis DLm bereitgestellt und der Bildschirm 1100 wird gemäß den Datensignalen Y1 bis Ym getrieben (S16).
Mit Bezug zu 20 wird eine Gateleitung, z. B. eine erste Gateleitung, des Bildschirms 1100 gemäß den in 19 gezeigten Operationen getrieben (S21). Dann wird eine andere Gateleitung, z. B. eine zweite Gateleitung, des Bildschirms 1100 getrieben. Bevor die zweite Gateleitung getrieben wird, werden die Datenleitungen DL1 bis DLm elektrisch verbunden, so dass eine Ladungsteilung erfolgt. Zu diesem Zweck werden die Ausgangsanschlüsse der Puffer der Puffereinheit 1240 gefloatet (S22). Zum Durchführen der Operation 822 können alle Hauptpuffer und Subpuffer, die in einer ersten Puffereinheit und einer zweiten Puffereinheit der Puffereinheit 1240 vorgesehen sind, gefloatet werden.
Alle Schalter der zweiten Schalteinheit 1250 werden angeschaltet, um die Datenleitungen DL1 bis DLm elektrisch zu verbinden (S23). Wie oben beschrieben kann die zweite Schalteinheit 1250 M Schaltblöcke beinhalten (nicht gezeigt), die mit M Kanälen korrespondieren. Wie ebenso in 16 dargestellt kann weiter eine kleine Anzahl von Schaltern verwendet werden, um zu vermeiden, dass Datenleitungen, die zu einer Gruppe von Datenleitungen DL1 bis DLm gehören, und Datenleitungen, die zu einer anderen Gruppe von Datenleitungen gehören, voneinander elektrisch isoliert sind. Wenn alle Schalter der zweiten Schalteinheit 1250 angeschaltet werden, sind die Datenleitungen DL1 bis DLm elektrisch miteinander verbunden (S24). Dann wird eine Ladungsteilung zwischen den Datenleitungen DL1 bis DLm vorgenommen (S25). Nachdem die Ladungsteilung beendet ist, wird die zweite Gateleitung getrieben (S26). Das Treiben der zweiten Gateleitung kann auf die gleiche Weise oder eine ähnliche Weise durchgeführt werden, wie die in 19 beschriebenen Operationen. Das Treiben kann an N Gateleitungen GL1 bis GLn wiederholt durchgeführt werden.

Claims

Treiber (1200), insbesondere in Form einer Bildschirmtreiberschaltung und/oder eines Sourcetreibers zum Treiben von Datenleitungen eines Bildschirms, umfassend: – eine Puffereinheit (1240), die Stufenspannungen empfängt und Datensignale erzeugt, die einen Bildschirm treiben, wobei die Puffereinheit eine erste Puffereinheit und eine zweite Puffereinheit umfasst, wobei die erste Puffereinheit M Hauptpuffer umfasst, die mit M Datenleitungen des Bildschirms korrespondieren, und die zweite Puffereinheit N Subpuffer umfasst, – eine erste Schalteinheit (1230), die einen Übertragungspfad steuert, entlang dem die Stufenspannungen an die Puffereinheit angelegt werden, und – eine zweite Schalteinheit (1250), die Schalter umfasst, die einen Übertragungspfad steuern, entlang dem die Datensignale zu den Datenleitungen übertragen werden, wobei die Schalter angeschaltet werden, wenn eine Ladungsteilung durchgeführt wird, – wobei M eine positive ganze Zahl ist und N eine positive ganze Zahl kleiner als M ist.
Treiber nach Anspruch 1, wobei jeder der M Hauptpuffer und der N Subpuffer umfasst: – einen Ausgabetreiber (1243), der ein Datensignal erzeugt, und – eine Freigabesteuereinheit (1244), die selektiv einen zugehörigen Puffer in Abhängigkeit von einem ersten Steuersignal freigibt.
Treiber nach Anspruch 2, wobei die M Hauptpuffer und die N Subpuffer während der Ladungsteilung deaktiviert sind.
Treiber nach einem der Ansprüche 1 bis 3, wobei ein Datensignal, das von einem der M Hauptpuffer ausgegeben wird, zu einer ersten Datenleitung übertragen wird, wenn die erste und die zweite Schalteinheit einen ersten Verbindungszustand aufweisen, und ein Datensignal, dass von einem der N Subpuffer ausgegeben wird, zu der ersten Datenleitung übertragen wird, wenn die erste und die zweite Schalteinheit einen zweiten Verbindungszustand aufweisen.
Treiber nach einem der Ansprüche 1 bis 4, wobei die M Hauptpuffer der ersten Puffereinheit parallel korrespondierend zu den M Datenleitungen angeordnet sind und die zweite Puffereinheit auf einer ersten Seite der ersten Puffereinheit angeordnet ist.
Treiber nach Anspruch 5, wobei eine K-te Stufenspannung entweder an einen korrespondierenden K-ten Hauptpuffer oder einen Subpuffer oder einen Hauptpuffer, die auf der ersten Seite des K-ten Hauptpuffers angeordnet sind, gemäß einem Verbindungszustand der ersten Schalteinheit angelegt wird, wobei K eine positive ganze Zahl kleiner oder gleich M ist.
Treiber nach einem der Ansprüche 1 bis 6, wobei die zweite Schalteinheit weiter mindestens einen zusätzlichen Schalter umfasst, der die Datenleitungen elektrisch verbindet, so dass der mindestens eine zusätzliche Schalter abgeschaltet ist, während die Datensignale an die Datenleitungen übertragen werden, und angeschaltet ist, während die Ladungsteilung durchgeführt wird.
Treiber nach einem der Ansprüche 5 bis 7, wobei die erste Schalteinheit in einem Verbindungszustand derart ausgebildet ist, dass eine K-te Stufenspannung entweder an einen korrespondierenden K-ten Hauptpuffer oder an einen Subpuffer oder einen Hauptpuffer, die auf der ersten Seite des K-ten Hauptpuffers angeordnet sind, angelegt wird, wobei K eine positive ganze Zahl kleiner oder gleich M ist.
Treiber nach einem der Ansprüche 1 bis 8, wobei die erste und die zweite Schalteinheit in einem ersten Verbindungszustand derart ausgebildet sind, dass Ausgaben von M Puffern, die zu einer ersten Gruppe gehören, die aus den M Hauptpuffern und den N Subpuffern ausgewählt ist, an die M Datenleitungen übertragen werden, und in einem zweiten Verbindungszustand derart ausgebildet sind, dass Ausgaben der M Puffer, die zu einer zweiten Gruppe gehören, die aus den M Hauptpuffern und den N Subpuffern ausgewählt ist, an die M Datenleitungen übertragen werden.
Bildschirmtreiberschaltung, umfassend: – eine Puffereinheit (1240), die Stufenspannungen empfängt und Datensignale erzeugt, die einen Bildschirm treiben, wobei die Puffereinheit (M + N) Puffer umfasst, die mit M Datenleitungen korrespondieren, – eine erste Schalteinheit (1230), die einen Übertragungspfad steuert, entlang dem die Stufenspannungen an die Puffereinheit angelegt werden, und – eine zweite Schalteinheit (1250), die einen Übertragungspfad steuert, entlang dem die Datensignale an die M Datenleitungen übertragen werden, – wobei die erste und die zweite Schalteinheit in einem ersten Verbindungszustand zur Ausgabe von M Puffern konfiguriert sind, die zu einer ersten Gruppe aus den (M + N) Puffern gehören, und in einem zweiten Verbindungszustand zur Ausgabe von M Puffern konfiguriert sind, die zu einer zweiten Gruppe aus den (M + N) Puffern gehören, – wobei M eine positive ganze Zahl ist und N eine positive ganze Zahl kleiner als M ist.
Bildschirmtreiberschaltung nach Anspruch 10, wobei die zweite Schalteinheit erste Schalter umfasst, die einen Übertragungspfad steuern, entlang dem die Datensignale übertragen werden, wobei alle erste Schalter angeschaltet werden, während eine Ladungsteilung durchgeführt wird.
Bildschirmtreiberschaltung nach Anspruch 11, wobei die zweite Schalteinheit einen zweiten Schalter umfasst, der die Datenleitungen elektrisch verbindet, wobei der zweite Schalter abgeschaltet wird, während die Datensignale an die Datenleitungen ausgegeben werden, und angeschaltet wird, während die Ladungsteilung durchgeführt wird.
Bildschirmtreiberschaltung nach Anspruch 11 oder 12, wobei mindestens einer der (M + N) Puffer umfasst: – einen Ausgabetreiber (1243), der die Datensignale erzeugt, und – eine Freigabesteuereinheit (1244, 1245), die selektiv einen korrespondierenden Puffer gemäß einem ersten Steuersignal freigibt.
Bildschirmtreiberschaltung nach Anspruch 13, wobei die Freigabesteuereinheit den korrespondierenden Puffer während der Ladungsteilung sperrt.
Bildschirmtreiberschaltung nach einem der Ansprüche 10 bis 14, wobei, wenn eine ungeradzahlige Gateleitung des Bildschirms getrieben wird, die M Puffer der ersten Gruppe ausgewählt werden, und wenn eine geradzahlige Gateleitung des Bildschirms getrieben wird, die M Puffer der zweiten Gruppe ausgewählt werden.
Bildschirmeinheit, umfassend: – einen Bildschirm (1100), der ein Bild anzeigt, und – eine Treiberschaltung, die den Bildschirm treibt, wobei die Treiberschaltung einen Treiber (1200) nach einem der Ansprüche 1 bis 9 umfasst, der Datenleitungen des Bildschirms treibt.
Verfahren zum Betreiben einer Bildschirmtreiberschaltung (1200) zum Treiben eines Bildschirms (1100), wobei die Bildschirmtreiberschaltung eine erste Puffereinheit mit M Hauptpuffern umfasst, die mit M Datenleitungen korrespondieren, und eine zweite Puffereinheit mit N Subpuffern umfasst, wobei das Verfahren umfasst: – Erzeugen von Datensignalen unter Verwendung der ersten und der zweiten Puffereinheit, – Steuern eines Übertragungspfads, entlang dem Stufenspannungen an die erste und die zweite Puffereinheit angelegt werden, durch selektives Schalten von Schaltern in einer ersten Schalteinheit (1230), – Steuern eines Übertragungspfads, entlang dem die Datensignale an die M Datenleitungen angelegt werden, durch selektives Schalten von Schaltern in einer zweiten Schalteinheit (1250), und – elektrisches Verbinden der M Datenleitungen mittels der Schalter in der zweiten Schalteinheit, um Ladungsteilungen durchzuführen, – wobei M eine positive ganze Zahl ist und N eine positive ganze Zahl kleiner als M ist.