CN109697965B - 低功率薄膜晶体管液晶显示控制芯片、驱动装置 - Google Patents

Abstract

本发明提供用于薄膜晶体管液晶显示信号的控制方法，包括步骤：在一个行周期的第一时间阶段P1内，设置公共电极为高电压，并相应地设置负电压列对应的源极电压低于所述高电压以使得所述负电压列的输出信号相对为负；在所述行周期的第二时间阶段P2内，设置所述公共电极为正常电压，并相应地设置正电压列对应的源极电压高于所述正常电压以使得所述正电压列的输出信号相对为正，本发明还提供对应的驱动装置以及显示控制芯片，通过本发明，使得在P_Buffer或N_Buffer在减少一半的情况下实现现有技术效果一致的点反转模式，从而大大节省了针对薄膜晶体管液晶显示装置的显示控制芯片的面积，也减少了这样的显示控制芯片的耗电量。

Description

低功率薄膜晶体管液晶显示控制芯片、驱动装置

技术领域

本发明涉及薄膜晶体管液晶显示装置，特别是采用点反转模式的薄膜晶体管液晶显示装置，尤其用于具有低功率点反转薄膜晶体管液晶显示装置中的显示控制芯片，以及对应的驱动装置用于控制该等低功率点反转薄膜晶体管液晶显示装置稳定显示的显示控制方法。

背景技术

尽管薄膜晶体管液晶显示装置的使用历史已经比较长，即使在当代技术日新月异的情况下，薄膜晶体管液晶显示装置能显示高解析度的图像，所以多用作电视机、个人计算机，手机用显示器等显示装置。

从原理上来看，液晶显示装置通常是在一对基板之间设置有液晶层从而构成液晶显示面板，这样的基板一般来说其中一块是透明玻璃基板上根据特定工艺形成显示像素，也可以成为显示单元，通过有选择性地对这些显示像素对应的不同电极施加电压，可以控制像素的亮度，就形成了液晶显示装置的显示信号同时，也不能一直对像素施加同极性的电压，因为会导致像素对应的液晶元素产生极化，寿命缩短等不利现象，所以通常会对上述像素进行电压交流化处理，即对像素的公共电极提供的公共电压(VCOM)为基准，使施加于像素的源极电极的电压，每隔恒定时间向正电压侧/负电压侧变化，从而实现恒定时间使施加于液晶层的电压交流化，即保证显示信号的稳定，也保证液晶层相对平稳上述对于电压交流化的描述，可以参考日本特开2009-15334号公报来实现有多种显示信号的控制驱动方法，比如行反转模式和点反转模式(Dot-inversion)其中，行反转模式是控制一行的像素的电压为正，而该一行的上一行下一行的像素的电压为负，该一行像素的隔一行的像素的电压又为正，以此循环在这样的过程中，例如，通过公共电极提供一个公共电压(VCOM)，使施加于像素源极电极的电压(即灰度电压)反转成比公共电压(VCOM)高电位的电压，或反转成比公共电压(VCOM)低电位的电压，从而实现针对上述像素(液晶单元)的电压为正或者为负这样的显示驱动方法相对易实现，但是显示效果略差，例如比较容易产生闪烁和横向显示瑕疵而点反转模式则是控制一个像素的电压为正，而该像素的上下左右相邻的四个像素在该时间周期内电压为负，与所述上下左右相邻的四个像素相邻的像素在该时间周期内电压又为正，且所有像素的电压在下一个时间周期反转，从而实现每个像素的电压在恒定时间进行反转点反转模式的显示效果是目前的公知方法中相对最好的，其显示效果均匀，闪烁。

申请号为201210392386.6发明名称为液晶显示装置的专利申请中描述了点反转模式的原理其描述，若着眼于相邻的像素，例如G0线的DR0(+)和DG0(-)，则像素的极性以正(+)和负(-)，在其以后的像素中也成为相邻的像素的极性相反的方式进行驱动。所谓正(+)，是指在对像素写入灰度电压时，对像素电极施加比公共电极高电位的灰度电压，所谓负(-)，是指在对像素写入灰度电压时，对像素电极施加比公共电极低电位的灰度电压。在下一帧中，像素的极性与前一帧的极性相反。即，在前一帧中极性为(+)的像素在下一帧中极性为(-)，在前一帧中极性为(-)的像素在下一帧中极性为(+)。

上述内容描述了点反转模式的显示原理，而从电路层面来说，为了实现上述像素电压的反转，或者说为了实现针对上述公共电极的公共电压(VCOM)的相对较高或者相对较低的电压，需要特定的电路结构来实现在这样的电路结构中，一个液晶单元(也称为像素单元)即要具备可以被提供与公共电压(VCOM)的相对较高的电压，从而使得其极性为正，也需要具备被提供与公共电压(VCOM)的相对较低的电压，从而使得其极性为负通常来说，为了控制上述液晶显示装置上的每个像素单元可以显示一个信号，我们会通过一个显示芯片来控制每个像素单元，通过该显示芯片，数字信号被输入，同时模拟信号被输出给每个像素单元，从而使得液晶显示装置显示我们希望其显示的信号而为了上述模拟信号可以被稳定地显示在像素单元上，需要驱动缓冲器为像素单元提供稳定的电压又由于在传统的点反转模式中每个像素单元既需要正电压又需要负电压，所以这样的驱动缓冲器既需要正向驱动缓冲器(P_Buffer)，又需要负向驱动缓冲器(N_Buffer)在显示驱动芯片中，驱动缓冲器一般是最耗电的电路。

图3图4描述了现有技术中上述正向驱动缓冲器以及负向驱动缓冲器的工作原理在一个行周期内，一个列输出，例如图中所示A1(Source)，其针对像素单元输出正电压信号(VSP)，并且在这个行周期结束后(也可以理解为这个行周期结束的那个时刻)，该列输出针对像素单元输出负电压信号(VSN)当输出上述正电压信号(VSP)时，所述公共电极输出的公共电压被输出为VCOM电压的直流信号，通常是一个接近为零电压(GND)的电压，而与一个像素单元对应的控制单元的栅极电压则在正电压(VGH)时打开并且在低电压(VGL)时关闭，从而使得控制单元向像素单元输出上述正电压信号(VSP)相应地，在输出上述负电压信号(VSN)时，所述公共电极输出的公共电压仍被输出为VCOM电压的直流信号，与一个像素单元对应的控制单元的栅极电压则在低电压(VGL)时打开并且在正电压(VGH)时关闭，从而使得控制单元向像素单元输出上述负电压信号(VSN)。

对应于上述过程，一个控制单元需要同时具有输出正电压信号以及输出负电压信号的结构，并且基于控制信号，其在一个行周期内输出正电压信号，并且在下一个行周期内输出负电压信号，现有技术中采用上述的正向驱动缓冲器(P_Buffer)以及负向驱动缓冲器(N_Buffer)来实现，例如图3示出了现有技术中典型的若干个控制单元的电路结构示意图，其中一个控制单元控制两列输出，而且针对一个控制单元就需要一个正向驱动缓冲器(P_Buffer)以及一个负向驱动缓冲器(N_Buffer)，两者构成一正一负两个相反的电压元件。

本领域技术人员理解，无论是正向驱动缓冲器(P_Buffer)还是负向驱动缓冲器(N_Buffer)都需要通过电荷泵(Charge Pump)来提供高电源电压来实现，通过该电荷泵(Charge Pump)，可以将输入电源电压转换为正高电压以及负高电压，例如在公共电极输入正常公共电压(VCOM)的情况下，在向一个控制单元提供，例如，3V电源电压时，通过该电荷泵(Charge Pump)可以将该3V电压转换为正5～6V，也就是我们说的AVDD，从而实现所述控制单元对外输出正高电压；相反，则将该3V电压转换-5～-6V，也就是我们说的AVEE，从而实现所述控制单元对外输出负高电压，但本领域技术人员也知悉，这样的电荷泵结构需要大量的片内电容(on-chip capacitors)，就会导致芯片面积非常大，从而成本高耗电量也大。

上述点反转模式的问题就在于针对一个控制芯片，在其具有N列液晶显示单元的情况下，同时需要N/2个P_Buffer以及N/2个N_Buffer，这导致了显示控制芯片的面积很大而且耗电量很大。

发明内容

针对现有技术中的缺陷，本发明的目的是在缩减上述N_Buffer数量的基础上提供实现点反转模式的驱动控制方法，基于该目的，基于本发明的一个方面，本发明提供一种用于薄膜晶体管液晶显示信号的控制方法，其用于在点反转模式下提供低功率电路，包括如下步骤：

a.在一个行周期的第一时间阶段P1内，设置公共电极为高电压，并相应地设置负电压列对应的源极电压低于所述高电压以使得所述负电压列的输出信号相对为负；

b.在所述行周期的第二时间阶段P2内，设置所述公共电极为正常电压，并相应地设置正电压列对应的源极电压高于所述正常电压以使得所述正电压列的输出信号相对为正。

优选地，在所述步骤b中，当所述正电压列的输出信号达到预计值之时或之后，将所述栅极电极关闭，采样所述源极电极上的电压进入薄膜晶体管液晶显示装置的液晶单元。

优选地，在所述步骤a中，所述正电压列对应的源极电极保持浮动。

优选地，在所述步骤a中在所述公共电极被设置到所述高电压之前，所有所述源极电极保持浮动。

优选地，在所述步骤a中在所述公共电极被设置到所述高电压之前，所有所述栅极电极保持浮动。

优选地，在所述步骤b中在所述公共电极被设置到所述正常电压之前，所有所述源极电极保持浮动。

优选地，在所述步骤b中在所述公共电极被设置到所述正常电压之前，所有所述栅极电极保持浮动。

优选地，所述P1与所述P2的时间长短关系为如下方式的任一种：

-P1＝P2＝一个行周期的二分之一；

-P1<P2；或者

-P1>P2。

优选地，所述P1的时间周期被设置为使得所述负电压列的电压相对所述公共电极达到第一预期值；相应地，所述P2的时间周期被设置为使得所述正电压列的电压相对所述公共电极达到第二预期值。

优选地，在所述步骤b中，对所述负电压列充电。

优选地，在所述步骤b中以较小电流对所述负电压列充电以使得所述负电压列的电压相对所述公共电极达到所述第一预计值。

优选地，在所述步骤b中，以一个负向驱动缓冲器对所述负电压列上的至少一个显示控制单元的源极电极提供低于所述公共电极正常电压的电压。

根据本发明的另一个方面，还提供一种低功率点反转薄膜晶体管液晶显示装置的驱动装置，其用于在点反转模式下提供低功率电路，包括N列源极输出，所述每一列源极输出连接至M个液晶单元的源极，其特征在于，还包括N/2个正向驱动缓冲器，所述每个正向驱动缓冲器通过第一选择电路用于向两列所述源极输出电压。

优选地，所述正向驱动缓冲器连接一数字模拟转换器，且所述数字模拟转换器的输入端通过所述第二选择电路分别连接两列数字信号输出端。

优选地，所述正向驱动缓冲器与所述数字模拟转换器的连接方式为如下方式中的任一种：

-针对每一个数字模拟转换器，均设置一个正向驱动缓冲器的输入端与所述数字模拟转换器的输出端相连接；或者

-设置一个正向驱动缓冲器，所述正向驱动缓冲器的输出端与多个所述数字模拟转换器的输入端分别连接。

优选地，所述驱动装置还包括K个较小功率的负向驱动缓冲器，所述负向驱动缓冲器通过第三选择电路用于向至少两列所述源极输出电压，其中，所述K〈N/2。

优选地，所述负向驱动缓冲器连接一数字模拟转换器，且所述数字模拟转换器的输入端通过所述第四选择电路至少连接两列数字信号输出端。

优选地，所述负向驱动缓冲器与所述数字模拟转换器的连接方式为如下方式中的任一种：

-针对每一个数字模拟转换器，均设置一个负向驱动缓冲器的输入端与所述数字模拟转换器的输出端相连接；或者

-设置一个负向驱动缓冲器，所述负向驱动缓冲器的输出端与多个所述数字模拟转换器的输入端分别连接。

根据本发明的又一个方面，还提供一种低功率点反转薄膜晶体管液晶显示装置的显示控制芯片，包括：栅极驱动装置、公共电极驱动装置、高电压产生装置、时序控制装置，所述栅极驱动装置、所述公共电极驱动装置分别向所述薄膜晶体管液晶显示装置的液晶单元提供栅极电压、公共电压，所述时序控制装置提供时序控制信号，所述高电压产生装置提供所需电源电压，其特征在于，还包括上述的驱动装置，所述驱动装置用于向所述薄膜晶体管液晶显示装置的液晶单元提供源极电压。

通过本发明提供的驱动控制方法，使得在现有技术基础上不用或者较少使用N_Buffer的情况下实现与现有技术效果一致的点反转模式，从而大大节省了针对薄膜晶体管液晶显示装置的显示控制芯片的面积，也减少了这样的显示控制芯片的耗电量，从而大大减少了显示控制芯片的成本相应地，本发明提供的显示驱动装置，结构简单，易于实现，可以实现包含上述显示驱动装置的显示控制芯片的成本控制，对于芯片产业的进一步深入细化具有重要意义。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其他特征目的和优点将会变得更明显：

图1示出了根据现有技术的一个用于薄膜晶体管的液晶显示装置的液晶单元的电路结构图；

图2-1示出了根据现有技术的一个用于薄膜晶体管的液晶显示装置的点反转模式的示意图；

图2-2示出了根据现有技术的一个用于薄膜晶体管的液晶显示装置的行反转模式的示意图；

图3示出了根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构图；

图4示出了根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置输出电压的时序图；

图5示出了根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置中的P_Buffer与N_Buffer的电路结构示意图；

图6示出了根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置中的P_Buffer与N_Buffer的内部结构原理示意图；

图7示出了根据本发明的第一实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图；

图8示出了根据本发明的一个实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置输出电压的时序图；

图9示出根据现有技术的薄膜晶体管液晶显示装置的液晶单元的电路结构示意图；

图10示出了根据本发明的第二实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图；

图11示出了根据本发明的第二实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置输出电压的示意图；

图12示出了根据现有技术的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图；

图13示出了根据本发明的第三实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图；以及

图14示出了根据本发明的第四实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图。

具体实施方式

为了更好的使本发明的技术方案清晰的表示出来，下面结合附图对本发明作进一步说明，其中，图1示出了根据现有技术的一个用于薄膜晶体管的液晶显示装置的液晶单元的电路结构图。

具体地，在图1所示现有技术的电路结构图中，其示意示出液晶显示装置的显示面板上的一个液晶单元Pixel，其主体包括位于图1右下侧的电容C，该电容C一端连接公共电极，该公共电极向该电容C提供公共电压，所述电容C的另一端连接一个TFT单元，所述TFT单元的两个端子分别连接源极电极以及栅极电极，本领域技术人员理解，在现有技术中，用于与上所述显示面板配合的显示控制芯片的配合，所述显示控制芯片向每个液晶单元Pixel分别提供来自源极电极的源极电压以及栅极电极的栅极电压来自公共电极的公共电压，进一步地，本领域技术人员理解，如背景技术所描述的，通过向公共电极提供公共电压VCOM，以及向所述源极电压提供不高于5～6V的输出正电压，或者向所述源极电压提供不低于-5～-6V的输出负电压，从而实现液晶单元Pixel的极性转换这个过程分别由P_Buffer以及N_Buffer完成。

图2-1示出根据现有技术的一个用于薄膜晶体管的液晶显示装置的点反转模式的示意图。假设一个液晶显示装置有M＊N个液晶单元，则每一个液晶单元分别连接源极电极以及栅极电极，且在工作过程中，在一个行周期内，所述源极电极针对每一列的液晶单元分别输出正电压以及负电压，并且输出给所述每一列液晶单元的正电压与负电压是间隔的，从而使得一行液晶单元的极性为间隔的，并且在一个行周期内所述栅极电极会在某个时刻关闭，从而保持这一行液晶单元获得了稳定的电信号并保持该电信号直至一个帧周期结束后重新接收信号。相应地，在下一个行周期内，对下一行的所有列液晶单元做同样的操作，这样保证每一个液晶单元的极性与其相邻的点的极性是相反的，实现了背景技术中所描述的点反转模式。

图2-2示出根据现有技术的一个用于薄膜晶体管的液晶显示装置的行反转模式的示意图。与图2-1示意图相比较，在一个行周期内，针对每一列液晶单元的源极电极都输出相同的电压，例如是正电压；相应地，在下一个行周期内，针对每一列液晶单元的源极电极也都输出相同的电压，例如是负电压，但在这个行周期内输出的电压与上一个周期输出的电压极性相反，从而使得相邻行的液晶单元的极性是相反的。在下一个帧周期，再对每一列液晶单元的源极电压的输出进行反转，就可以实现针对液晶显示装置的行反转模式。

图3示出了根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构图。在图3中，示意性地示出了对应于四列液晶单元的驱动装置的电路结构图，其中，每一列的输出就是上述描述的源极电压。其中，以两列为一组，即A1、A2对应于两列液晶单元，优选地对应于相邻的两列液晶单元，但通过合适的排线连线布置，也可以使得A1、A2对应于不相邻的两列液晶单元。本领域技术人员理解，只要保证A1、A2对应的两列液晶单元在工作过程中分别显示不同的极性即可，这并不会影响现有技术的实现，也不会影响本发明所阐述的发明内容的实现。以下阐述中优选地将A1、A2对应描述成针对相邻的两列液晶单元的控制，这并不影响本发明的技术内容，在此不予赘述。

以D1、D2作为输入端的两列为例，所述D1输入端通过一个选择电路，即图3中从上向下的两个选择开关控制，并通过控制信号LN、LN2的控制使得所述D1输入端向图3所示数字模拟转换器(DAC+，为了表述方便称为第一数字模拟转换器)以及另一个数字模拟转换器(DAC-，为了表述方便称为第二数字模拟转换器)输出，相应地，仍然是通过控制信号LN1LN2使得所述D2输入端向该第一数字模拟转换器以及第二数字模拟转换器输出相应地，在图3所示的电路结构中，所述D3、D4作为输入端的两列也是通过选择电路控制信号与其对应的DAC+、DAC-输出，以此类推进一步地，本领域技术人员理解，图3所示所述控制信号LN1、LN2分别优选地为相同的控制信号，即LN1控制信号控制多个开关，而这些开关分别归属于与不同输入端对应的选择电路，相应地，所述LN2控制信号也控制多个不同的开关更进一步地，本领域技术人员理解，图3所示开关并没有标注图例开关1、开关2、开关3、开关4，而是用控制信号LN1、LN2表示其控制关系，这并不影响本领域技术人员对实现这些开关选择电路的理解，在此不予赘述。

进一步地，所述第一数字模拟转换器的输出端连接一个正向驱动缓冲器(为表述方便，我们优选地称其为P_Buffer)的输入端，而所述P_Buffer的输出端则通过一个选择电路分别连接A1、A2的输出端,即所述P_Buffer的输出最终通过A1或者A2对外输出，以下也是相同的方式，不予赘述。结合上述描述，本领域技术人员理解，所述A1、A2进一步地分别连接至一列液晶单元(例如M个液晶单元)的源极，从而使得A1、A2的输出作为了所述液晶单元源极的输入，从而使得通过所述驱动装置控制所述液晶单元的极性与之相配合，所述第二数字模拟转换器的输出端连接一个负向驱动缓冲器(为表述方便，我们优先地称其为N_Buffer)的输入端，而所述N_Buffer的输出端也通过一个选择电路分别连接A1、A2的输出端在一个行周期内，经所述P_Buffer的作用，所述A1向所述液晶单元的源极输出正电压，相应地，在该行周期内，经所述N_Buffer的作用，所述A2向液晶单元的源极输出负电压，从而使得两列液晶单元获得一正一负不同的极性。类似地，A3、A4也分别向液晶单元的源极输出正电压、负电压，从而使得在一个行周期内N列液晶单元的源极分别获得正电压、负电压。而在下一个行周期内，经过所述N_Buffer的作用，所述A1向液晶单元的源极输出负电压，相应在该行周期内，经所述P_Buffer的作用，所述A2向液晶单元的源极输出正电压类似地，A3A4也分别向液晶单元的源极输出负电压正电压，从而使得在该下一个行周期内N列液晶单元的源极分别获得负电压、正电压，且使得每一列液晶单元的极性正好相反，从而实现每个液晶单元的极性转换，完成点反转模式。

本领域技术人员理解，图3所示电路结构图中，所述A1的正电压、负电压的切换，系通过与A1对应的选择电路完成，即通过控制信号LN1、LN2来控制对应的选择电路中的开关的闭合切换来实现P_Buffer向A1输出正电压或向A2输出正电压。相应地，所述A2的正电压负电压的切换也是通过与A2对应的选择电路来完成的。与上述对于D1、D2与数字模拟转换器的连接关系描述相类似，在与A1、A2对应的选择电路也是不同的开关来组成，该等所述开关则通过控制信号LN、LN2来实现。这些控制信号LN1、LN2与上述描述也是一致的，不予赘述。针对A3、A4的电路结构以及控制信号LN1、LN2的工作模式与上述描述也是一致的。在图3、图4所示的现有技术中，一个行周期是开关控制信号的一个切换周期。

在图3基础上，图4进一步示出根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置输出电压的示意图。图4所示驱动装置输出电压的示意与图3所示电路结构基本对应具体在第一个行周期内，在时序控制信号的控制下，受控制信号LN1控制的对应开关闭合，相应地受控制信号LN2控制的对应开关断开，即控制信号LN1使得P_Buffer与A1导通N_Buffer与A2导通，此时，公共电极输出的公共电压为VCOM，而P_Buffer输出正电压，即5～6V电压，从而使得P_Buffer的输出电压与VCOM相比为正电压，即所述A1输出正电压，相应地，所述N_Buffer输出负电压，即-5～-6V电压，从而使得N_Buffer的输出电压与VCOM相比为负电压，即所述A2输出负电压从而使得A1输出正电压的同时A2输出负电压类似地，本领域技术人员理解，基于同样的控制方式，在该行周期内，A3输出正电压的同时A4输出负电压，以此类推。

在该第一个行周期内，当P_Buffer、N_Buffer的对外输出稳定后，即作为输出端的A1、A2等已经向液晶单元的源极输出了稳定的电压后，则栅极控制信号控制所述栅极电极关闭，即使得上述A1、A2所输出的电压被稳定地输出给所述液晶单元的源极，从而保证这一行的(M个)液晶单元稳定地显示信号上述栅极电压关闭的过程，在图4中显示即为与第一行液晶单元匹配的栅极电压的栅极控制信号Gate1的电压从高变为低，以此类推。

相应地，在第二个行周期内，受控制信号LN1控制的对应开关断开，相应地受控制信号LN2控制的对应开关闭合，即LN2使得N_Buffer与A1导通，P_Buffer与A2导通，此时，公共电极输出的公共电压仍然为VCOM，而P_Buffer仍然输出正电压，例如0～5V电压，从而使得P_Buffer的输出电压与VCOM相比为正电压，即所述A2输出正电压，相应地，所述N_Buffer仍然输出负电压，即-5～0V电压，从而使得N_Buffer的输出电压与VCOM相比为负电压，即所述A1输出负电压从而使得A1输出负电压的同时A2输出正电压。类似地，本领域技术人员理解，基于同样的控制方式，在该行周期内，A3输出负电压的同时A4输出正电压，从而使得与每一列液晶单元的源极对应的输出电压均进行了极性的反转，在此不予赘述。

在该第二个行周期内，同样地，当P_Buffer、N_Buffer的对外输出稳定后，即作为输出端的A1、A2等已经向液晶单元的源极电极输出了稳定的电压后，则栅极控制信号控制所述栅极电极关闭，即使得上述A1、A2所输出的电压被稳定地输出给所述液晶单元的源极，从而保证第二行(如果假设第一个行周期控制的是第一行)的(例如N个)液晶单元稳定地显示信号。

在第三个行周期内，重复第一个行周期的控制过程，使得第三行液晶单元获得稳定的信号。在此过程中，只是与第三行液晶单元对应的栅极电极被关闭，即Gate3的电压从高变为低，而其他行液晶单元的栅极电极保持不变，以此类推。当N个行周期过后，则一个帧周期结束，开始下一个帧周期，重复上述第一个行周期的过程。

通过上述控制过程，可以理解，在上述过程中，控制信号LN1、LN2以一个行周期为周期进行切换，同时，公共电压始终保持为VCOM，本领域技术人员理解VCOM是相对恒变的电压，且P_Buffer、N_Buffer同时工作以使得A1、A2、A3、A4分别对外输出正电压、负电压、正电压、负电压等。

相应地，在图3以及图4的基础上，图5示出了根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置中的P_Buffer(图中示为P_Buffer，与说明书中其他部分所表述为P Buffer均为同一部件)与N_Buffer(图中示为N_Buffer，与说明书中其他部分所表述为N Buffer均为同一部件)的电路结构示意图本领域技术人员，在现有技术的技术方案中，P_Buffer的电源AVDD应向P_Buffer提供不高于5～6V的电压，从而使得P_Buffer的输出电压与VCOM(AMID提供接近0V的电压)相比为正电压；相应地，所述N_Buffer的电源AVEE应向N_Buffer提供-5～-6V的电压，从而使得N_Buffer的输出电压与VCOM(AMID提供接近0V的电压)相比为负电压。同时，本领域技术人员理解，在现有工艺中，提供P_Buffer以及AVDD电压是相对容易的，而提供N_Buffer以及AVEE电压是比较困难的，一方面N_Buffer的工艺成本比较高，另一方面提供-5～-6V负电压会导致耗电量以及工艺成本均增加。

在图5基础上，图6示出了根据现有技术的一个用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置中的P_Buffer与N_Buffer的内部结构原理示意图。通过该原理图，本领域技术人员理解，所述P_Buffer以及所述N_Buffer均通过电源泵(Charge Pump)提供电压，即一个电源泵分别连接电源以及接地电压，在图3、图4所示现有技术中，所述接地电压即为公共电压VCOM在外部VCC为3V的情况下，通过上述电源泵的工作，使得上述电源泵的对外输出达到图3所示技术方案所需要的高电压5～6V，即得到图5所示的电源AVDD。类似地，也通过上述电源泵的工作，获得图5所示的电源AVEE，但上述AVEE负电压的成本比较高。

与上述图3相对比，图7示出了根据本发明的第一实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图。为了阐述方便，我们优选地以控制输出端A1、A2的一组电路定义为例，描述本发明提供的一个驱动装置。具体地，所述驱动装置包括一个数字模拟转换器DAC(图7中表示为DAC+)，所述数字模拟转换器将被输入的数字信号转换为模拟信号，进一步地，所述数字模拟转换器DAC的输出端连接一驱动缓冲器，即图7所示的P_Buffer，而P_Buffer的输出端通过第一选择电路分别控制所述输出端A1、A2。更为具体地，所述第一选择电路通过两个开关(图中未标号，对应的控制信号为LN1、LN2)来实现，所述控制信号LN1、LN2以及所述控制信号LN1、LN2对所述第一选择电路的两个开关的控制方式具体如图8所示实施例所描述的，在此不予赘述。

进一步地，本领域技术人员理解，在图7所示实施例中，与所述输出端A1、A2相适应，所述数字模拟转换器DAC的输入端通过第二选择电路分别连接两个数字信号输入端。类似地，所述第二选择电路通过两个开关(图中未标号，对应的控制信号为LN1LN2)来实现，并且在第一个行周期内所述控制信号LN1、LN2控制的开关闭合，例如在所述第一时间阶段P1内，所述LN1控制的开关断开，并且在所述第二时间阶段P2内，所述LN1控制的开关闭合，相应地，在所述第一时间阶段P1内，所述LN2控制的开关闭合，并且在所述第二时间阶段P2内，所述LN2控制的开关断开，从而在第一个行周期内所述输出端A1输出正电压、所述输出端A2输出负电压，而在第二个行周期内类似地，所述第一时间阶段P1内，所述LN2控制的开关断开，并且在所述第二时间阶段P2内，所述LN2控制的开关闭合，相应地，在所述第一时间阶段P1内，所述LN1控制的开关闭合，并且在所述第二时间阶段P2内，所述LN1控制的开关断开，从而在第一个行周期内所述输出端A2输出正电压、所述输出端A1输出负电压在后面的行周期内，针对所述控制信号LN1、LN2的控制过程重复，从而使得对应的A1、A2……AN分别输出正电压或者负电压。

更进一步地，本领域技术人员理解，在图7所示实施例的一个变化例中，所述第二选择电路可以被省略，相应地，则通过其他控制方式控制上述在不同行周期内所述A1A2……AN分别输出正电压或者负电压，在此不予赘述。

与上述图4相对比，图8示出了根据本发明的第一实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置输出电压的示意图。与图4相比较，针对LN1、LN2的控制信号与现有技术具有明显不同。具体地，以第一个行周期为例，在该第一个行周期内，在第一时间阶段P1内，受LN1控制信号控制的对应开关处于断开状态，相应地，在该第一时间阶段P1内，受LN2控制信号控制的对应开关处于闭合状态，即所述输出端A2导通，且一个P_Buffer的输出端与所述输出端A2相连接，具体如图7所示，相应地，在第一时间阶段P1内，设置与所述公共电极的公共电压为高电压VCOMH，同时设置所述P_Buffer输出低于所述高电压VCOMH的电压，从而使得所述P_Buffer的输出电压与公共电压VCOMH相比为负电压，即所述A2输出负电压而在第二时间阶段P2内，受LN1控制信号控制的开关处于闭合状态，相应地，受LN2控制信号控制的开关处于断开状态，即所述输出端A1导通相应的地设置与所述公共电极的公共电压为正常电压VCOM，同时设置所述P_Buffer输出高于所述正常电压VCOM的高电压，从而使得所述P_Buffer的输出电压与公共电压VCOM相比为正电压，即所述A1输出正电压。

相应地，在上述第二时间阶段P2内，公共电极的公共电压由高电压VCOMH转为正常电压VCOM，由于LN2控制信号控制的开关处于断开状态，所述输出端A2保持浮动，A2的电压仍会相对公共电极为低，即所述A2输出会保持负电压。

相应地，在上述第二时间阶段P2内，与所述第一行周期对应的一行液晶单元的栅极电极(Gate)闭合，从而使得在输出端A1的正电压稳定后，和输出端A2的负电压，被稳定在显示在各自对应的液晶单元。进一步地，本领域技术人员理解，上述输出端A1优选地对应于第1列液晶单元，输出端A2优选地对应于第2列液晶单元的源极，即分别向这些列的液晶单元的源极提供源极电压，在此不予赘述。在一个优选实施例中，所述第一行周期对应的一行液晶单元就是第一行液晶单元，而与其对应的栅极电极优选地为图8所示Gate1。本领域技术人员理解，在上述第二时间阶段P2对所述Gate1的电压切换仍然是通过电压控制信号完成的。

通过上述过程完成在第一个行周期内对第一行液晶单元的源极的源极电压以及栅极的栅极电压(对应于Gate1)的控制，上述过程具体参考图8的控制信号LN1、LN2的变化，对于公共电极的公共电压COM的控制，对于Gate1的控制，以及与两行液晶单元的源极电极对应的输出端A1、A2的电压变化。

进一步地，在这样的优选实施例中，在下一个行周期内，优选地在第二个行周期内，与上一个行周期类似，在第一时间阶段P1内，受控制信号LN1控制的开关处于闭合状态，相应地，受控制信号LN2控制的开关处于断开状态，即所述输出端A1导通，且一个P_Buffer的输出端与所述输出端A1相连接，具体如图7所示，相应地，在第一时间阶段P1内，设置与所述公共电极的公共电压为高电压VCOMH，同时设置所述P_Buffer输出低于所述高电压VCOMH的电压，从而使得所述P_Buffer的输出电压与公共电压VCOMH相比为负电压，即所述A1输出负电压而在第二时间阶段P2内，受控制信号LN1控制的开关处于断开状态，相应地，受控制信号LN2控制的开关处于闭合状态，即所述输出端A2导通相应的地设置与所述公共电极的公共电压为正常电压VCOM，同时设置所述P_Buffer输出高于所述正常电压VCOM的高电压，从而使得所述P_Buffer的输出电压与公共电压VCOM相比为正电压，即所述A2输出正电压。

相应地，在上述第二时间阶段P2内，与所述输出端A2对应的第二行液晶单元的栅极电极进行闭合操作，即对图8所示Gate2电压进行切换，从而使得在输出端A2的正电压稳定后保持该第二行的信号被稳定在显示在所述液晶单元。本领域技术人员理解，在上述第二时间阶段P2对所述Gate2的电压切换仍然是通过电压控制信号完成的，与图4的电压控制信号相比较，所述电压切换优选是在第二时间阶段P2内完成的。

通过上述过程完成在第二个行周期内对第二行液晶单元的源极电极的源极电压以及栅极电极的栅极电压(对应于Gate2)，上述过程具体参考图7的所述控制信号LN1、LN2的变化，对于公共电极的公共电压COM的控制，对于Gate2的控制，以及与两行液晶单元的源极电极对应的输出端A1、A2的电压变化。本领域技术人员理解，在一个行周期内，所述输出端A1、A2、A3……AN分别对应N列液晶单元，即所述A1、A2A3……AN的输出作为该等列的源极电极的电压，在此不予赘述。进一步地，本领域技术人员理解，通过上述的控制方法，在第一个行周期内，所述A1输出正电压，相应地所述A2输出负电压，而在第二个行周期内，所述A1输出负电压，相应地所述A2输出正电压，以此类推，在此不予赘述。

再进一步地，在第三个行周期内，控制第三行、第四行对应列的液晶单元对应的源极的输出A1、A2(图8中未示出)的选择电路中的开关也在与第一个行周期相类似的控制信号LN1、LN2的控制下执行闭合断开动作，相应地，图7所示的针对A1、A2的P_Buffer在第三个行周期的第一时间阶段P1内，先输出与公共电压VCOMH相比较为负电压的电压，然后在第二时间阶段P2内，针对A1、A2的P_Buffer输出与公共电压VCOM相比较为正电压的电压，从而使得在第三个行周期内所述A1对外输出正电压相应地，在该第二时间阶段内，与所述第三行液晶单元对应的栅极电极在电压控制信号的控制下被闭合，从而使得信号被稳定地显示在所述第三行液晶单元。

更进一步地，在第四个行周期内，控制第三行、第四行对应列的液晶单元对应的源极电极的源极电压A1、A2的所述开关也在与第二个行周期相类似的控制信号LN1、LN2的控制下执行闭合断开的动作，相应地，图7所示的针对A1、A2的P_Buffer在第四个行周期的第一时间阶段P1内，先输出与公共电压VCOMH相比较为负电压的电压，然后在第二时间阶段P2内，针对A1、A2的P_Buffer输出与公共电压VCOM相比较为正电压的电压，从而使得在第四个行周期内所述A2对外输出正电压。相应地，在该第二时间阶段内，与所述第四行液晶单元对应的栅极电极在电压控制信号的控制下被闭合，从而使得信号被稳定地显示在所述第四行液晶单元。

更进一步地，在第五个行周期内以及后续的行周期内，针对下一行液晶单元也重复上述操作，从而使得每一行都在其相应的行周期内输出正电压。当N个行周期过后，则一个帧周期结束，开始下一个帧周期，继续重复上述第一个行周期的控制过程。

进一步地，本领域技术人员理解，针对输出端A3、A4……AN的选择电路的开关控制均与上述针对A1、A2的开关控制相同或者相似，从而使得在每个行周期内所述输出端A1、A2、A3、A4……AN分别输出正电压负电压，而该等被输出的正电压、负电压则作为了第1列、第2列、第3列、第4列……第N列的液晶单元的源极的源极电压，更进一步地，本领域技术人员理解，所述输出端A1……AN与显示装置上的液晶单元的列的对应关系可以根据具体实施需要进行设置，上述仅仅是为了表述方便写为输出端A1 A2 A3 A4……AN，这样的表示并不代表对本发明做出任何的列对应关系的限制或其他方面的限制。

通过上述控制过程可以理解，在上述过程中，控制信号LN1、LN2在一个行周期被分为第一时间阶段P1、第二时间阶段P2为周期进行切换；同时，公共电压存在从初始化设置为VCOMH然后再设置为VCOM的过程，且P_Buffer对外始终输出正电压，即低于所述高电压COMH的电压(此时P_Buffer的电压为正)，或者高于VCOM的电压；而N_Buffer在上述控制过程中并不存在。

进一步地，本领域技术人员理解，在上述图8所示的控制过程中，在所述第二时间阶段P2的某一个时间点，优选地，在所述正电压列的电压相对所述公共电极达到第二预期值之后或者那个时刻，所述栅极电极(Gate)被关闭，相应地，采样所述源极电极上的电压进入薄膜晶体管液晶显示装置的液晶单元。

更进一步地，本领域技术人员理解，在所述第二时间阶段P2至所述一个行周期结束之间的时间阶段内，所述栅极电压可在任一个时间点被关闭，而不限于必须在某一个特定时间点关闭，在此不予赘述。

进一步地，在一个优选实施例中，所述第一时间阶段P1与所述第二时间阶段P2相等，即分别为一个行周期的二分之一。而在另一个优选实施例中，所述第一时间阶段P1的周期小于所述第二时间阶段P2，即P1<P2，即在一个行周期内，向负电压列提供负电压的准备时间短于向正电压提供正电压的准备时间。本领域技术人员理解，随着所述第二时间阶段P2的到来，这样的过程是通过控制信号LN1、LN2来实现的，而从所述第二时间阶段P2开始，如前所述的正电压列对应的源极电压被设置为高于所述正常电压，从而对正电压列的液晶单元的源极提供正电压。在另外一个实施例中，所述第一时间阶段P1的周期大于所述第二时间阶段P2，即P1>P2，即在一个行周期内，向负电压列提供负电压的准备时间长于向正电压提供正电压的准备时间，在此不予赘述。

进一步地，本领域技术人员理解，在一个优选实施例中，在上述第一时间阶段P1周期内，所述正电压列对应的源极电极保持浮动。本领域技术人员理解，源极电极保持浮动意味着不需要对所述源极电极提供额外的电压，使得所述源极电极在上一个行周期结束时的状态上自己产生变化，即浮动在浮动状态下，所述电路的耗电相对非常小，在此不予赘述。

更进一步地，在另一个优选实施例中，在所述第一时间阶段P1内，在所述公共电极被设置到所述高电压之前，所有所述源极电极保持浮动本领域技术人员结合上述描述，能够理解对电极保持浮动如何实现，在此不予赘述

更进一步地，在又一个优选实施例中，在所述第一时间阶段P1内，在所述公共电极被设置到所述高电压之前，所有所述栅极电极保持浮动。

而在另一优选实施例中，在所述第二时间阶段P2内，在所述公共电极被设置到所述正常电压之前，所有所述源极电极保持浮动。

更进一步地，在又一个优选实施例中，在所述第二时间阶段P2内，在所述公共电极被设置到所述正常电压之前，所有所述栅极电极保持浮动。

本领域技术人员理解，在本发明提供的各种实施例中，通过对公共电压源极电压的控制，使得即使在部分电极保持浮动的情况下，仍然能够对所述源极提供稳定的正电压或者负电压，从而实现本发明的技术目的，在此不予赘述。

图9示出根据现有技术的薄膜晶体管液晶显示装置的液晶单元的电路结构示意图与图1所示现有技术相比较，图9和图1的差别是图9多了源极和公共电极之间的第一寄生电容Csv，及栅极和公共电极之间的寄生电容Cgv。进一步地，本领域技术人员理解，由于这些寄生电容的存在，相应地，在图7公共电极变化过程中，如果相应源极信号和栅极信号不浮动，寄生电容会产生额外耗电。另外寄生电容也会使得在图8中每一行的第二时间段(P2)内，负电压列上的电压和第一时间段(P1)时的电压产生变化，栅极关断时，液晶单元上的信号产生误差因此，优选地，为了降低额外耗电和减少误差，我们优选地设置公共电极在变化时，源电极和栅电极会优选地进行浮动，即如8所示实施例所阐述的。本领域技术人员理解，若基于现有技术或者基于其他发明内容，上述寄生电容被省略或者被其他电容其他装置替代，那么上述控制源电极和栅电极等电极浮动的过程可以相应地调整，这样的变化仍然在本发明内容的范围内，此不予赘述。

图10示出了根据本发明的第二实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图。类似地，为了阐述方便，我们仍然以控制输出端A1A2的一组电路定义为例描述本发明提供的一个驱动装置与图7所示实施例相比较，针对输出端A1、A2的电路结构增加了一个数字模拟转换器DAC(图中表示为DAC-)、N_buffer以及对应的位于所述N_Buffer输出端的第三选择电路以及位于所述DAC-输入端的第四选择电路。具体地，第二个所述数字模拟转换器DAC的输出端连接图10所示的N_Buffer(驱动缓冲器)，而N_Buffer的输出端通过所述第三选择电路分别控制所述输出端A1、A2。更为具体地，所述第三选择电路通过两个开关(图中未标号，以控制信号LN1’、LN2’表示)来实现，所述控制信号LN1’、LN2’的控制方式具体如图8图11所示实施例所描述的，在此不予赘述。

进一步地，本领域技术人员理解，在图10所示实施例中，与所述输出端A1、A2相适应，在第二个所述数字模拟转换器DAC(图中表示为DAC-)的输入端通过第四选择电路分别连接两个数字信号输入端。类似地，所述第四选择电路也通过两个开关(图中未标号，以控制信号LN1’、LN2’表示)来实现，并且在一个行周期内所述控制信号LN2’控制的开关闭合，使得所述D1对应该数字输入信号通过构成所述驱动装置的电路被通过输出端A1输出，在下一个行周期内所述控制信号LN2’控制的开关断开，所述控制信号LN1’控制的开关闭合，相应地所述D2对应该的数字输入信号通过构成所述驱动装置的电路被通过输出端A2输出。本领域技术人员可以参考对上述图11图8的描述来实现对所述第四选择电路的控制，在此不予赘述。

进一步地，本领域技术人员理解，在图10所示电路结构的一个优选变化例中，所述与输出端A1、A2对应的电路结构中不包括所述第三选择电路、第四选择电路，而与其他列对应的输出端AN-1、AN等的电路结构则与所述输出端A3、A4对应的电路结构完全一致，相应地基于图7所示控制方式可以实现对该变化例电路的控制，在此不予赘述。

进一步地，图10相较图7增加的电路结构可以利用N_Buffer(负向驱动缓冲器)在每行的第二时间段P2内对负电压列进行充电，能够补充由于电路器件的不完善性，如器件漏电，产生的显示信号误差，使得显示单元得到的信号更加准确。

进一步地参考图10所示实施例，本领域技术人员理解，在不同的变化例中，所述一个N_Buffer可以对多列输出提供负电压，这取决于对于N_Buffer的设置以及所述第三选择电路的设置，通过时序控制信号的变化，可以使得一个N_Buffer在理论上对不同列提供负电压，在此不予赘述。

在上述图8的基础上，图11示出了根据本发明的第二实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置输出电压的示意图与上述图8相比较，图11所示实施例增加了对第三选择电路、第四选择电路的控制，即图10中表示为控制信号LN1’、LN2’对应的开关的控制,而在所述控制信号LN1’、LN2’的控制下，所述多个开关控制图10所示的N_Buffer的工作。具体地，在图8所示的第一个行周期的第二时间阶段P2内，所述控制信号LN1’控制的开关处于闭合状态，而所述控制信号LN2’控制的开关则在第一个行周期内始终被控制处于断开状态，即在上述第二时间阶段P2内所述输出端A2与所述N_Buffer处于导通状态，相应地，所述N_Buffer输出负电压，即低于所述公共电压VCOM的电压，从而使得所述输出端A2对外输出的电压为预期的负电压。

进一步地，本领域技术人员理解，在图10中所示的电路结构的一个变化例中，针对A1、A2的输出可以不设置N_Buffer，即A1、A2输出与所述A3、A4输出的电压存在比较小的差异此时，针对A1、A2的输出的电路结构与图7所示相同或相似，不予赘述。

对比图7、图8所示实施例，本领域技术人员理解，在图7、图8所示实施例中，尽管在第二时间阶段P2内，并没有向所述输出端A2输出负电压，但由于在第一时间阶段P1周期内电压的作用，所述在第二时间阶段P2内，所述输出端A2可以输出负电压，从而实现向液晶单元的源极提供负电压的技术效果。相比较而言，在图10以及图11对应的实施例中，在上述第二时间阶段P2内，在所述N_Buffer的工作下，额外地向所述输出端A2输出负电压，从而即使发生与图7、图8所实施例相比所述输出端A2输出的负电压有所减弱的情况，N_Buffer的工作使得输出端A2可以始终输出负电压。

进一步地将所述图10、图11所示实施例与所述图3、图4所示现有技术相比较，本领域技术人员理解，在图10、图11所示实施例中，所述N_Buffer的面积被大幅度地缩小，原因至少在于在所述图10、图11所示实施例中，所述N_Buffer只需要对所述输出端A2提供少许负电流以补充器件漏电等不完善性即可，这种负电流的输出只是作为在第二时间阶段P2内对于输出端A2的补充，而不是从无到有地对所述输出端A2提供负电压，因此，通过图10、图11所示实施例，尽管也可以使用N_Buffer，但是N_Buffer的面积以及功率都可以被大幅度地缩小，在此不予赘述。

相应地，本领域技术人员理解，在图10所示实施例中，针对所述A1、A2输出的电路结构可以与针对所述A3、A4输出的电路结构一致，在每个行周期内，所述N_Buffer都可以相配合地向负电压列对应的液晶单元提供负电压，在此不予赘述。而在一个变化例中，针对所述A1、A2输出的电路结构可以与针对所述A3、A4输出的电路结构略有变化，例如不具有N_Buffer等。

更进一步地，结合图8所述实施例，本领域技术人员理解，在上述第二时间阶段P2内，所述N_Buffer只要对所述负电压列充电以使得所述负电压列的电压相对所述公共电极达到所述第一预计值即可，上述针对其他图示实施例已经描述，在此不予赘述。

进一步地，本领域技术人员理解，在一个优选实施例中，例如对应于图8或图11所示的实施例，本发明所提供的控制方法中按照如下步骤控制源极电压的变化：

步骤a.在一个行周期的第一时间阶段P1内，设置公共电极为高电压，并相应地设置负电压列对应的源极电压低于所述高电压以使得所述负电压列的输出信号相对为负；在此过程中，优选地，所述正电压列对应的源极电极保持浮动；

步骤b.在所述行周期的第二时间阶段P2内，设置所述公共电极为正常电压，并相应地设置正电压列对应的源极电压高于所述正常电压以使得所述正电压列的输出信号相对为正。

优选地，在上述步骤b中，当所述正电压列的输出信号达到预计值之时或之后，将所述栅极电极关闭，采样所述源极电极上的电压进入薄膜晶体管液晶显示装置的液晶单元。

而在一个变化例中，在上述步骤a中在所述公共电极被设置到所述高电压之前，所有所述源极电极保持浮动。

进一步地，在一个变化例中，优选地，在上述步骤a中在所述公共电极被设置到所述高电压之前，所有所述栅极电极保持浮动。

进一步地，在一个变化例中，优选地，在上述步骤b中在所述公共电极被设置到所述正常电压之前，所有所述源极电极保持浮动。

进一步地，在一个变化例中，优选地，在上述步骤b中在所述公共电极被设置到所述正常电压之前，所有所述栅极电极保持浮动。

而在一个变化例中，本发明提供的控制方法的步骤如下：

步骤a’.在一个行周期的第一时间阶段P1内，设置公共电极为高电压，并相应地设置负电压列对应的源极电压低于所述高电压以使得所述负电压列的输出信号相对为负；

步骤b.在所述行周期的第二时间阶段P2内，设置所述公共电极为正常电压，并相应地设置正电压列对应的源极电压高于所述正常电压以使得所述正电压列的输出信号相对为正；相应地，以较小电流对所述负电压列充电以使得所述负电压列的电压相对所述公共电极达到所述第一预计值。

优选地，在上述步骤b中，以一个负向驱动缓冲器对所述负电压列上的至少一个显示控制单元的源极电极提供低于所述公共电极正常电压的电压。

进一步地，参考上述图10以及图11所示实施例，本领域技术人员理解，上述实施例仅仅描述了一个驱动装置中的部分输出端对应的电路结构，但在另一个优选实施例中，本发明所提供的用于低功率点反转薄膜晶体管液晶显示装置的驱动装置，包括N列源极输出，所述每一列源极输出连接至M个液晶单元的源极，而所述每两列输出对应的电路则如图7或者图10所示实施例所示，在此不予赘述。

进一步地，本领域技术人员理解，上述针对第一选择电路、第二选择电路、第三选择电路、第四选择电路的实现可以通过上述描述以及现有技术来实现不同的变化例，其本质在于使得输入端与输出端的数字信号可以被匹配，同时，所述第一选择电路、第三选择电路可以配合实现图11图8所示的时序控制信号，在此不予赘述。

进一步地，在上述图3至图6所示实施例的基础上，图12示出了根据现有技术的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图。更为具体地，参考上述图3所示现有技术电路结构示意图，与图3所示结构相变化的是，所述正向驱动缓冲器(P_Buffer)被设置为与数字模拟转换器(DAC+)的输入端相连接，而不是像图3所示所述P_Buffer的输入端与所述数字模拟转换器(DAC+)的输出端相连接。相应地，所述负向驱动缓冲器(N_Buffer)被设置为与另一个数字模拟转换器(DAC-)的输入端相连接，在这样的电路结构中，图3所示的多个P_Buffer被一个P_Buffer替代，并通过电路结构的改变使得一个P_Buffer可以向多行输出提供驱动，相应地图3所示多个N_Buffer也被一个N_Buffer替代。本领域技术人员理解，这样的结构与图3所示的电路结构起到相同的作用，即通过所述数字模拟转换器与驱动缓冲器的协同工作向输出端A1～AN提供输出，从而使得显示控制芯片的多个液晶单元的源极获得稳定的电压，实现液晶单元的稳定显示。

进一步地，在上述图7至图11所示实施例基础上，图13示出了根据本发明的第三实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图。更为具体地，参考上述图7所示实施例，在图13所示实施例中，图7所示多个P_Buffer被一个P_Buffer(正向驱动缓冲器)替代，且所述一个P_Buffer同时向多个数字模拟转换器(DAC+)提供驱动，同时所述一个P_Buffer分别与多个DAC+的输入端相连接。同时，图13所示实施例中的第一选择电路、第二选择电路等均与图7所示实施例相同，且组成所述第一选择电路第二选择电路的开关受到图8所示控制信号LN1、LN2的控制闭合或者断开，相应地所述输出端A1、A2、A3、A4……AN也如图8所示对外提供输出，在此不予赘述。

类似地，在上述图7至图11所示实施例基础上，在图14示出了根据本发明的第四实施例的用于薄膜晶体管液晶显示装置的显示控制芯片中的驱动装置的电路结构示意图。进一步地，在图10的基础上，图10所示多个P_Buffer被一个P_Buffer(正向驱动缓冲器)替代，且所述一个P_Buffer同时向多个数字模拟转换器(DAC+)提供驱动，同时所述一个P_Buffer分别与多个DAC+的输入端相连接，同时，图10所示多个N_Buffer被一个N_Buffer(正向驱动缓冲器)替代，且所述一个N_Buffer同时向其他多个数字模拟转换器(DAC-)提供驱动，同时所述一个N_Buffer分别与多个DAC-的输入端相连接。同时，图14所示实施例中的第一选择电路、第二选择电路等均与图7所示实施例相同，且组成所述第一选择电路、第二选择电路、第三选择电路、第四选择电路的开关受到图11所示控制信号LN1、LN2、LN1’、LN2’的控制闭合或者断开，相应地所述输出端A1、A2、A3、A4……AN也如图11所示对外提供输出，在此不予赘述。

进一步地，本领域技术人员理解，上述第一选择电路指用于控制与第一个DAC+输出端对应的两个开关，所述第二选择电路指用于控制与第一个DAC+输入端对应的两个开关；上述第三选择电路指用于控制与第一个DAC-输出端对应的两个开关，所述第四选择电路指用于控制与第一个DAC-输入端对应的两个开关，具体可以参考针对图10所示电路结构的描述，在此不予赘述。

参考上述图7、图8、图10、图11、图13、图14所示实施例，本领域技术人员理解，各图例中的开关并没有标明具体的开关名称，而是笼统地用控制信号LN1、LN2、LN1’或LN2’表示，这表明对应的开关受某一个特定的控制信号，例如LN1控制，不予赘述。

更进一步地，本领域技术人员理解，上述各实施例中阐述的高电压5～6V并不是指电压一定要达到5～6V，根据不同列对应电压的需要，该高电压的具体数值可能会有细微的差别，例如会低于所述的5～6V通常而言，一般在达到5～6V时就可以针对每一列都可以获得高电压，所以我们表述时采用5～6V方便表述。相应地，针对低电压-5～-6V也并不是指电压一定要达到-5～-6V，在此不予赘述。

更进一步地，本领域技术人员理解，在图8、图11中的栅极关闭以使得源极电压保持在一个相对稳定的数值的过程中，所述栅极关闭优选地在所述源极电压达到预期值，例如优选地针对所述负电压列的电压相对所述公共电极达到第一预期值；相应地，针对所述正电压列的电压相对所述公共电极达到第二预期值其中，对于每一列负电压列而言，所述第一预期值可以是不同的，这根据具体实施需要来确定，这并不影响本发明的具体实施方案类似地，针对每一列正电压列而言，所述第二预期值也可以是不同的，在此不予赘述。

进一步地，参考上述图7、图8、图10、图11、图13、图14所示实施例，本领域技术人员理解，在上述实施例中，我们优选地采用了P_Buffer实现来向正电压列以及负电压列分别提供正电压以及负电压的技术方案而在一个变化例中，可以结合图7所示实施例将其中的P_Buffer替换为N_Buffer，相应地，结合图8所描述的控制方法将相应地变更控制方式，从而使得在使用N_Buffer的情况下也可以实现分别向正电压列以及负电压列分别提供正电压以及负电压的技术方案，但不论是采用P_Buffer结构，还是采用N_Buffer结构，都可以实现本发明目的，在此不予赘述。

我们予以强调的是，尽管本发明花了大篇幅描述通过P_Buffer实现本发明目的的技术方案，但采用N_Buffer同样可以实现本发明的技术目的。

进一步地，本领域技术人员理解，在本发明的一个优选实施例中，提供一种低功率点反转薄膜晶体管液晶显示装置的显示控制芯片，包括：栅极驱动装置、公共电极驱动装置、高电压产生装置、源极驱动装置、时序控制装置，所述栅极驱动装置、所述公共电极驱动装置分别向所述薄膜晶体管液晶显示装置的液晶单元提供栅极电压、公共电压，所述时序控制装置提供时序控制信号，其中所述源极驱动装置优选地通过图7、图8、图10、图11、图13、图14中的任一个所描述的驱动装置来实现，在此不予赘述。

以上对本发明的具体实施例进行了描述需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (17)

1.一种低功率点反转薄膜晶体管液晶显示装置的驱动装置，其用于在点反转模式下提供低功率电路，包括N列源极输出，每一列源极输出连接至M个液晶单元的源极，其特征在于，还包括N/2个正向驱动缓冲器，每个所述正向驱动缓冲器通过第一选择电路向两列所述源极输出电压，还包括K个较小功率的负向驱动缓冲器，所述负向驱动缓冲器通过第三选择电路用于向至少两列所述源极输出电压，所述K〈N/2，其中，

所述驱动装置通过如下步骤实现在点反转模式下提供低功率电路：

a.在一个行周期的第一时间阶段P1内，设置公共电极为高电压，并相应地设置负电压列对应的源极电极上的电压低于所述高电压以使得所述负电压列的输出信号相对为负；

b.在所述行周期的第二时间阶段P2内，设置所述公共电极为正常电压，并相应地设置正电压列对应的源极电极上的电压高于所述正常电压以使得所述正电压列的输出信号相对为正。

2.根据权利要求1所述的驱动装置，其特征在于，在所述步骤b中，当所述正电压列的输出信号达到预计值之时或之后，将栅极电极关闭，采样所述源极电极上的电压进入薄膜晶体管液晶显示装置的液晶单元。

3.根据权利要求1或2所述的驱动装置，其特征在于，在所述步骤a中，所述正电压列对应的源极电极保持浮动。

4.根据权利要求3所述的驱动装置，其特征在于，在所述步骤a中，在所述公共电极被设置到所述高电压之前，所有所述源极电极保持浮动。

5.根据权利要求1或2或4所述的驱动装置，其特征在于，在所述步骤a中，在所述公共电极被设置到所述高电压之前，所有栅极电极保持浮动。

6.根据权利要求5所述的驱动装置，其特征在于，在所述步骤b中，在所述公共电极被设置到所述正常电压之前，所有所述源极电极保持浮动。

7.根据权利要求1或2或4或6所述的驱动装置，其特征在于，在所述步骤b中，在所述公共电极被设置到所述正常电压之前，所有栅极电极保持浮动。

8.根据权利要求7所述的驱动装置，其特征在于，所述第一时间阶段P1与所述第二时间阶段P2的时间长短关系为如下方式的任一种：

P1＝P2＝一个行周期的二分之一；

P1<P2；或者

P1>P2。

9.根据权利要求1或2或4或6或8所述的驱动装置，其特征在于，所述第一时间阶段P1的时间周期被设置为使得所述负电压列的电压相对所述公共电极达到第一预期值；相应地，所述第二时间阶段P2的时间周期被设置为使得所述正电压列的电压相对所述公共电极达到第二预期值。

10.根据权利要求9所述的驱动装置，其特征在于，在所述步骤b中，对所述负电压列充电。

11.根据权利要求10所述的驱动装置，其特征在于，在所述步骤b中以较小电流对所述负电压列充电以使得所述负电压列的电压相对所述公共电极达到第一预计值。

12.根据权利要求10或11所述的驱动装置，其特征在于，在所述步骤b中，以一个负向驱动缓冲器对所述负电压列上的至少一个显示控制单元的源极电极提供低于所述公共电极正常电压的电压。

13.根据权利要求1所述的驱动装置，其特征在于，所述正向驱动缓冲器连接一数字模拟转换器，且所述数字模拟转换器的输入端通过第二选择电路分别连接两列数字信号输出端。

14.根据权利要求13所述的驱动装置，其特征在于，所述正向驱动缓冲器与所述数字模拟转换器的连接方式为如下方式中的任一种：

-针对每一个数字模拟转换器，均设置一个正向驱动缓冲器的输入端与所述数字模拟转换器的输出端相连接；或者

-设置一个正向驱动缓冲器，所述正向驱动缓冲器的输出端与多个所述数字模拟转换器的输入端分别连接。

15.根据权利要求1所述的驱动装置，其特征在于，所述负向驱动缓冲器连接一数字模拟转换器，且所述数字模拟转换器的输入端通过第四选择电路至少连接两列数字信号输出端。

16.根据权利要求15所述的驱动装置，其特征在于，所述负向驱动缓冲器与所述数字模拟转换器的连接方式为如下方式中的任一种：

针对每一个数字模拟转换器，均设置一个负向驱动缓冲器的输入端与所述数字模拟转换器的输出端相连接；或者

设置一个负向驱动缓冲器，所述负向驱动缓冲器的输出端与多个所述数字模拟转换器的输入端分别连接。

17.一种低功率点反转薄膜晶体管液晶显示装置的显示控制芯片，包括：栅极驱动装置、公共电极驱动装置、高电压产生装置、时序控制装置，所述栅极驱动装置、所述公共电极驱动装置分别向所述薄膜晶体管液晶显示装置的液晶单元提供栅极电压公共电压，所述时序控制装置提供时序控制信号，所述高电压产生装置提供所需电源电压，其特征在于，还包括根据权利要求13至16中任一项所述的驱动装置，所述驱动装置用于向所述薄膜晶体管液晶显示装置的液晶单元提供源极电压。

Images