JP6795714B1 - 出力回路、表示ドライバ及び表示装置 - Google Patents
出力回路、表示ドライバ及び表示装置 Download PDFInfo
- Publication number
- JP6795714B1 JP6795714B1 JP2020010508A JP2020010508A JP6795714B1 JP 6795714 B1 JP6795714 B1 JP 6795714B1 JP 2020010508 A JP2020010508 A JP 2020010508A JP 2020010508 A JP2020010508 A JP 2020010508A JP 6795714 B1 JP6795714 B1 JP 6795714B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- output
- voltage signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
VGND<Vp<VDDH
VGND:基準電源電圧(例えば0V)
VDDH:正極電源電圧(例えば5V)
の範囲内で電圧値が変化する正極性の信号である。
VGND>Vn>VDDL
VGND:基準電源電圧(例えば0V)
VDDL:負極電源電圧(例えば−5V)
の範囲内で電圧値が変化する負極性の信号である。
増幅回路20は、負極電圧信号Vnを自身の出力端子から出力し、これをスイッチ25に供給する。
VGND<Vp<VDDH
VGND:基準電源電圧(例えば0V)
VDDH:正極電源電圧(例えば5V)
の範囲内で電圧値が変化する正極性の信号である。
VGND>Vn>VDDL
VGND:基準電源電圧(例えば0V)
VDDL:負極電源電圧(例えば−5V)
の範囲内で電圧値が変化する負極性の信号である。
20A 負極電圧信号供給回路
11、21 出力選択スイッチ
13、23 スイッチ
35 制御部
80 データドライバ
100 出力回路
400 表示装置
Claims (20)
- 基準電源電圧よりも高電圧の正極電圧信号を第1のノードに供給、又は前記正極電圧信号の前記第1のノードへの供給を遮断する正極電圧信号供給回路と、
前記基準電源電圧よりも低電圧の負極電圧信号を第2のノードに供給、又は前記負極電圧信号の前記第2のノードへの供給を遮断する負極電圧信号供給回路と、
第1の出力端子と、
オン状態時に前記第1の出力端子と前記第1のノードとを接続し、オフ状態時には前記第1の出力端子と前記第1のノードとの接続を遮断する第1のスイッチと、
オン状態時に前記第1の出力端子と前記第2のノードとを接続し、オフ状態時には前記第1の出力端子と前記第2のノードとの接続を遮断する第2のスイッチと、
オン状態時に前記第1のノードに前記基準電源電圧を印加し、オフ状態時には前記第1のノードへの前記基準電源電圧の印加を停止する第3のスイッチと、
オン状態時に前記第2のノードに前記基準電源電圧を印加し、オフ状態時には前記第2のノードへの前記基準電源電圧の印加を停止する第4のスイッチと、を有し、
前記第1のスイッチは、ソース及びバックゲートが前記第1のノードに接続され、ドレインが前記第1の出力端子に接続されたPチャネル型トランジスタで構成され、
前記第2のスイッチは、ソース及びバックゲートが前記第2のノードに接続され、ドレインが前記第1の出力端子に接続されたNチャネル型トランジスタで構成されていることを特徴とする出力回路。 - 前記正極電圧信号及び前記負極電圧信号を所定のタイミングで切替えて前記第1の出力端子から出力するように前記第1〜第4のスイッチ、前記正極電圧信号供給回路及び前記負極電圧信号供給回路を制御する制御部を含むことを特徴とする請求項1に記載の出力回路。
- 前記制御部は、
前記正極電圧信号を前記第1の出力端子から出力させる場合には、前記正極電圧信号の電圧値に対し所定の電圧差内の負側の電圧が、前記第1のスイッチを構成するPチャネル型トランジスタのゲートに印加されるように制御し、
前記負極電圧信号を前記第1の出力端子から出力させる場合には、前記負極電圧信号の電圧値に対し所定の電圧差内の正側の電圧が、前記第2のスイッチを構成するNチャネル型トランジスタのゲートに印加されるように制御することを特徴とする請求項2に記載の出力回路。 - 前記制御部は、制御期間として、前記負極電圧信号から前記正極電圧信号に出力を切替えるための第1の期間と、前記正極電圧信号を前記第1の出力端子から出力させる第2の期間と、前記正極電圧信号から前記負極電圧信号に出力を切替えるための第3の期間と、前記負極電圧信号を前記第1の出力端子から出力させる第4の期間を設け、
前記第1の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させ、且つ前記第2〜第4のスイッチを共にオン状態、前記第1のスイッチをオフ状態に制御することで、前記基準電源電圧を前記第1及び第2のノードと、前記第1の出力端子に供給し、
前記第2の期間では、前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させると共に、前記正極電圧信号供給回路により前記正極電圧信号を前記第1のノードに供給させ、且つ前記第1及び第4のスイッチを共にオン状態、前記第2及び第3のスイッチを共にオフ状態に制御することで、前記正極電圧信号を前記第1のスイッチを介して前記第1の出力端子に供給すると共に、前記基準電源電圧を前記第4のスイッチを介して前記第2のノードに供給し、
前記第3の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に、前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させ、且つ前記第1、前記第3及び前記第4のスイッチを共にオン状態、前記第2のスイッチをオフ状態に制御することで、前記基準電源電圧を前記第1及び第2のノードと、前記第1の出力端子に供給し、
前記第4の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に、前記負極電圧信号供給回路により前記負極電圧信号を前記第2のノードに供給させ、且つ前記第2及び第3のスイッチを共にオン状態、前記第1及び第4のスイッチを共にオフ状態に制御することで、前記負極電圧信号を前記第2のスイッチを介して前記第1の出力端子に供給すると共に、前記基準電源電圧を前記第3のスイッチを介して前記第1のノードに供給することを特徴とする請求項2又は3に記載の出力回路。 - 前記制御部は、
前記正極電圧信号を前記第1の出力端子から出力させる場合には、前記正極電圧信号の電圧値に応じて、互いに異なる電圧値を有する少なくとも2つの電圧のうちから1つを選択して前記第1のスイッチを構成する前記Pチャネル型トランジスタのゲートに供給することで前記第1のスイッチをオン状態に設定する第1の電圧制御回路と、
前記負極電圧信号を前記第1の出力端子から出力させる場合には、前記負極電圧信号の電圧値に応じて、互いに異なる電圧値を有する少なくとも2つの電圧のうちから1つを選択して前記第2のスイッチを構成する前記Nチャネル型トランジスタのゲートに供給することで前記第2のスイッチをオン状態に設定する第2の電圧制御回路と、を含むことを特徴とする請求項3に記載の出力回路。 - 前記第1の電圧制御回路は、前記正極電圧信号の電圧値に対応したk(kは2以上の整数)ビットのデジタルデータのうちの所定の第1のビットに基づき、前記第1のスイッチを構成するPチャネル型トランジスタのゲートに供給する電圧を選択し、
前記第2の電圧制御回路は、前記負極電圧信号の電圧値に対応した前記kビットのデジタルデータのうちの所定の第2のビットに基づき、前記第2のスイッチを構成するNチャネル型トランジスタのゲートに供給する電圧を選択することを特徴とする請求項5に記載の出力回路。 - 前記第1のスイッチを構成する前記Pチャネル型トランジスタのゲートと前記第1のノードとの間に接続された第1の容量素子と、
前記第2のスイッチを構成する前記Nチャネル型トランジスタのゲートと前記第2のノードとの間に接続された第2の容量素子と、
前記第1のスイッチのオンオフ制御を行う第1の電圧制御回路と、
前記第2のスイッチのオンオフ制御を行う第2の電圧制御回路と、
を更に備え、
前記第1の電圧制御回路は、前記Pチャネル型トランジスタをオン状態に設定する第1の電圧又はオフ状態に設定する第2の電圧を、前記Pチャネル型トランジスタのゲートに供給、又はその電圧供給を遮断する制御を行い、
前記第2の電圧制御回路は、前記Nチャネル型トランジスタをオン状態に設定する第3の電圧又はオフ状態に設定する第4の電圧を、前記Nチャネル型トランジスタのゲートに供給、又はその電圧供給を遮断する制御を行うことを特徴とする請求項2〜4のいずれか1に記載の出力回路。 - 前記正極電圧信号供給回路は、
第1の差動入力信号を受ける第1の差動増幅段と、第1の内部スイッチ群により活性、非活性が制御される第1の出力増幅段を含み、
前記第1の出力増幅段の出力ノードが前記第1のノードに接続され、
前記第1の差動増幅段は、外部からの正極入力信号と前記第1のノードに出力される前記正極電圧信号を前記第1の差動入力信号として受け、
前記第1の出力増幅段は、前記第1の内部スイッチ群により活性とされるときに前記正極電圧信号を前記第1のノードに供給し、前記第1の内部スイッチ群により非活性とされるときに前記正極電圧信号の前記第1のノードへの供給を遮断し、
前記負極電圧信号供給回路は、
第2の差動入力信号を受ける第2の差動増幅段と、第2の内部スイッチ群により活性、非活性が制御される第2の出力増幅段を含み、
前記第2の出力増幅段の出力ノードが前記第2のノードに接続され、
前記第2の差動増幅段は、外部からの負極入力信号と前記第2のノードに出力される前記負極電圧信号を前記第2の差動入力信号として受け、
前記第2の出力増幅段は、前記第2の内部スイッチ群により活性とされるときに前記負極電圧信号を前記第2のノードに供給し、前記第2の内部スイッチ群により非活性とされるときに前記負極電圧信号の前記第2のノードへの供給を遮断することを特徴とする請求項2〜7のいずれか1に記載の出力回路。 - 第2の出力端子と、
第3及び第4のノードと、
オン状態時に前記第2の出力端子と前記第3のノードとを接続し、オフ状態時には前記第2の出力端子と前記第3のノードとの接続を遮断する第5のスイッチと、
オン状態時に前記第2の出力端子と前記第4のノードとを接続し、オフ状態時には前記第2の出力端子と前記第4のノードとの接続を遮断する第6のスイッチと、
オン状態時に前記第3のノードに前記基準電源電圧を印加し、オフ状態時には前記第3のノードへの前記基準電源電圧の印加を停止する第7のスイッチと、
オン状態時に前記第4のノードに前記基準電源電圧を印加し、オフ状態時には前記第4のノードへの前記基準電源電圧の印加を停止する第8のスイッチと、を更に備え、
前記正極電圧信号供給回路は、前記第1のノード又は前記第3のノードへの前記正極電圧信号の供給又は遮断を制御し、
前記負極電圧信号供給回路は、前記第2のノード又は前記第4のノードへの前記負極電圧信号の供給又は遮断を制御し、
前記第5のスイッチは、ソース及びバックゲートが前記第3のノードに接続され、ドレインが前記第2の出力端子に接続されたPチャネル型トランジスタで構成され、
前記第6のスイッチは、ソース及びバックゲートが前記第4のノードに接続され、ドレインが前記第2の出力端子に接続されたNチャネル型トランジスタで構成されることを特徴とする請求項2〜8のいずれか1に記載の出力回路。 - 前記制御部は、
前記正極電圧信号が前記第1の出力端子へ出力され、且つ、前記負極電圧信号が前記第2の出力端子へ出力される状態と、前記正極電圧信号が前記第2の出力端子へ出力され、且つ、前記負極電圧信号が前記第1の出力端子へ出力される状態とを、所定のタイミングで切り替えることを特徴とする請求項9に記載の出力回路。 - 基準電源電圧よりも高電圧の正極電圧信号を第1のノードに供給、又は前記正極電圧信号の前記第1のノードへの供給を遮断する正極電圧信号供給回路と、
前記基準電源電圧よりも低電圧の負極電圧信号を第2のノードに供給、又は前記負極電圧信号の前記第2のノードへの供給を遮断する負極電圧信号供給回路と、
第1の出力端子と、
オン状態時に前記第1の出力端子と前記第1のノードとを接続し、オフ状態時には前記第1の出力端子と前記第1のノードとの接続を遮断する第1のスイッチと、
オン状態時に前記第1の出力端子と前記第2のノードとを接続し、オフ状態時には前記第1の出力端子と前記第2のノードとの接続を遮断する第2のスイッチと、
オン状態時に前記第1のノードに前記基準電源電圧を印加し、オフ状態時には前記第1のノードへの前記基準電源電圧の印加を停止する第3のスイッチと、
オン状態時に前記第2のノードに前記基準電源電圧を印加し、オフ状態時には前記第2のノードへの前記基準電源電圧の印加を停止する第4のスイッチと、
前記第1のスイッチのオンオフ制御を行う第1の電圧制御回路と、
前記第2のスイッチのオンオフ制御を行う第2の電圧制御回路と、
前記第1のスイッチ及び前記第1のノード間に接続されている第1の容量素子と、
前記第2のスイッチ及び前記第2のノード間に接続されている第2の容量素子と、を有し、
前記第1のスイッチは、ソースが前記第1のノードに接続され、ドレインが前記第1の出力端子に接続されたPチャネル型トランジスタで構成され、
前記第2のスイッチは、ソースが前記第2のノードに接続され、ドレインが前記第1の出力端子に接続されたNチャネル型トランジスタで構成されており、
前記第1の容量素子は、一端が前記第1のノードに接続されており、他端が前記第1のスイッチを構成する前記Pチャネル型トランジスタのゲートに接続されており、
前記第2の容量素子は、一端が前記第2のノードに接続されており、他端が前記第2のスイッチを構成する前記Nチャネル型トランジスタのゲートに接続されており、
前記第1の電圧制御回路は、前記Pチャネル型トランジスタをオン状態に設定する第1の電圧又はオフ状態に設定する第2の電圧を、前記Pチャネル型トランジスタのゲートに供給、又はその電圧供給を遮断する制御を行い、
前記第2の電圧制御回路は、前記Nチャネル型トランジスタをオン状態に設定する第3の電圧又はオフ状態に設定する第4の電圧を、前記Nチャネル型トランジスタのゲートに供給、又はその電圧供給を遮断する制御を行うことを特徴とする出力回路。 - 前記正極電圧信号及び前記負極電圧信号を所定のタイミングで切替えて前記第1の出力端子から出力するように前記第1〜第4のスイッチ、前記正極電圧信号供給回路及び前記負極電圧信号供給回路、前記第1の電圧制御回路及び前記第2の電圧制御回路を制御する制御部を含むことを特徴とする請求項11に記載の出力回路。
- 前記制御部は、
前記正極電圧信号を前記第1の出力端子から出力させる場合には、前記第1の電圧制御回路からの前記第1及び第2の電圧の供給を遮断して、前記第1の電圧に基づき前記第1の容量素子に蓄積した電荷により前記第1のスイッチを構成するPチャネル型トランジスタをオン状態に維持し、
前記負極電圧信号を前記第1の出力端子から出力させる場合には、前記第3及び第4の電圧の供給を遮断し、前記第3の電圧に基づき前記第2の容量素子に蓄積した電荷により前記第2のスイッチを構成するNチャネル型トランジスタをオン状態に維持するように制御することを特徴とする請求項12に記載の出力回路。 - 前記制御部は、制御期間として、前記負極電圧信号から前記正極電圧信号に出力を切替えるための第1の期間と、前記正極電圧信号を前記第1の出力端子から出力させる第2の期間と、前記正極電圧信号から前記負極電圧信号に出力を切替えるための第3の期間と、前記負極電圧信号を前記第1の出力端子から出力させる第4の期間を少なくとも設け、
前記第1の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させ、且つ前記第2〜第4のスイッチを共にオン状態、前記第1のスイッチをオフ状態に制御することで、前記基準電源電圧を前記第1及び第2のノードと、前記第1の出力端子に供給し、前記第1のスイッチは、前記第1の期間の後半にオン状態に切り替え、前記第1の容量素子に前記第1の電圧に基づく電荷を蓄積し、
前記第2の期間では、前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させると共に、前記正極電圧信号供給回路により前記正極電圧信号を前記第1のノードに供給させ、且つ、前記第1の電圧制御回路からの電圧供給を遮断し、前記第1の容量素子に蓄積した電荷により前記第1のスイッチをオン状態に制御し、且つ、前記第4のスイッチをオン状態、前記第2及び第3のスイッチを共にオフ状態に制御することで、前記正極電圧信号を前記第1のスイッチを介して前記第1の出力端子に供給すると共に、前記基準電源電圧を前記第4のスイッチを介して前記第2のノードに供給し、
前記第3の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に、前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させ、且つ前記第1、前記第3及び前記第4のスイッチを共にオン状態、前記第2のスイッチをオフ状態に制御することで、前記基準電源電圧を前記第1及び第2のノードと、前記第1の出力端子に供給し、前記第2のスイッチは、前記第3の期間の後半にオン状態に切り替え、前記第2の容量素子に前記第2の電圧に基づく電荷を蓄積し、
前記第4の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に、前記負極電圧信号供給回路により前記負極電圧信号を前記第2のノードに供給させ、且つ、前記第2の電圧制御回路からの電圧供給を遮断し、前記第2の容量素子に蓄積した電荷により前記第2のスイッチをオン状態に制御し、且つ、前記第3のスイッチをオン状態、前記第1及び第4のスイッチを共にオフ状態に制御することで、前記負極電圧信号を前記第2のスイッチを介して前記第1の出力端子に供給すると共に、前記基準電源電圧を前記第3のスイッチを介して前記第1のノードに供給することを特徴とする請求項12又は13に記載の出力回路。 - 前記正極電圧信号供給回路は、
第1の差動入力信号を受ける第1の差動増幅段と、第1の内部スイッチ群により活性、非活性が制御される第1の出力増幅段を含み、
前記第1の出力増幅段の出力ノードが前記第1のノードに接続され、
前記第1の差動増幅段は、外部からの正極入力信号と前記第1のノードに出力される前記正極電圧信号を前記第1の差動入力信号として受け、
前記第1の出力増幅段は、前記第1の内部スイッチ群により活性とされるときに前記正極電圧信号を前記第1のノードに供給し、前記第1の内部スイッチ群により非活性とされるときに前記正極電圧信号の前記第1のノードへの供給を遮断し、
前記負極電圧信号供給回路は、
第2の差動入力信号を受ける第2の差動増幅段と、第2の内部スイッチ群により活性、非活性が制御される第2の出力増幅段を含み、
前記第2の出力増幅段の出力ノードが前記第2のノードに接続され、
前記第2の差動増幅段は、外部からの負極入力信号と前記第2のノードに出力される前記負極電圧信号を前記第2の差動入力信号として受け、
前記第2の出力増幅段は、前記第2の内部スイッチ群により活性とされるときに前記負極電圧信号を前記第2のノードに供給し、前記第2の内部スイッチ群により非活性とされるときに前記負極電圧信号の前記第2のノードへの供給を遮断することを特徴とする請求項12〜14のいずれか1に記載の出力回路。 - 第2の出力端子と、
第3及び第4のノードと、
オン状態時に前記第2の出力端子と前記第3のノードとを接続し、オフ状態時には前記第2の出力端子と前記第3のノードとの接続を遮断する第5のスイッチと、
オン状態時に前記第2の出力端子と前記第4のノードとを接続し、オフ状態時には前記第2の出力端子と前記第4のノードとの接続を遮断する第6のスイッチと、
オン状態時に前記第3のノードに前記基準電源電圧を印加し、オフ状態時には前記第3のノードへの前記基準電源電圧の印加を停止する第7のスイッチと、
オン状態時に前記第4のノードに前記基準電源電圧を印加し、オフ状態時には前記第4のノードへの前記基準電源電圧の印加を停止する第8のスイッチと、を更に備え、
前記正極電圧信号供給回路は、前記第1のノード又は前記第3のノードへの前記正極電圧信号の供給又は遮断を制御し、
前記負極電圧信号供給回路は、前記第2のノード又は前記第4のノードへの前記負極電圧信号の供給又は遮断を制御し、
前記第5のスイッチは、ソースが前記第3のノードに接続され、ドレインが前記第2の出力端子に接続されたPチャネル型トランジスタで構成され、
前記第6のスイッチは、ソースが前記第4のノードに接続され、ドレインが前記第2の出力端子に接続されたNチャネル型トランジスタで構成されることを特徴とする請求項12〜15のいずれか1に記載の出力回路。 - 前記制御部は、
前記正極電圧信号が前記第1の出力端子へ出力され、且つ、前記負極電圧信号が前記第2の出力端子へ出力される状態と、前記正極電圧信号が前記第2の出力端子へ出力され、且つ、前記負極電圧信号が前記第1の出力端子へ出力される状態とを、所定のタイミングで切り替えることを特徴とする請求項16に記載の出力回路。 - 前記Pチャネル型トランジスタ及び前記Nチャネル型トランジスタは、薄膜トランジスタであることを特徴とする請求項11に記載の出力回路。
- 請求項1〜18のいずれか1に記載の出力回路を複数含み、液晶表示パネルの複数のデータ線を駆動する為の正極性又は負極性の電圧値を有する複数の階調電圧信号を複数の前記出力回路から出力することを特徴とするデータドライバ。
- 請求項1〜18のいずれか1に記載の出力回路を複数含み、複数の前記出力回路から正極性又は負極性の電圧値を有する複数の階調電圧信号を出力するデータドライバと、
前記複数の階調電圧信号を受ける複数のデータ線を有する液晶表示パネルと、を有することを特徴とする表示装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020010508A JP6795714B1 (ja) | 2020-01-27 | 2020-01-27 | 出力回路、表示ドライバ及び表示装置 |
JP2020188591A JP7250745B2 (ja) | 2020-01-27 | 2020-11-12 | 出力回路、表示ドライバ及び表示装置 |
US17/148,488 US11281034B2 (en) | 2020-01-27 | 2021-01-13 | Output circuit, display driver, and display device |
CN202110059525.2A CN113178173B (zh) | 2020-01-27 | 2021-01-15 | 输出电路、显示驱动器以及显示装置 |
CN202311589861.3A CN117558246A (zh) | 2020-01-27 | 2021-01-15 | 输出电路、显示驱动器以及显示装置 |
KR1020210008037A KR20210096003A (ko) | 2020-01-27 | 2021-01-20 | 출력 회로, 표시 드라이버 및 표시 장치 |
TW110102028A TW202129622A (zh) | 2020-01-27 | 2021-01-20 | 輸出電路、顯示驅動器以及顯示裝置 |
US17/676,231 US11726356B2 (en) | 2020-01-27 | 2022-02-21 | Output circuit, display driver, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020010508A JP6795714B1 (ja) | 2020-01-27 | 2020-01-27 | 出力回路、表示ドライバ及び表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020188591A Division JP7250745B2 (ja) | 2020-01-27 | 2020-11-12 | 出力回路、表示ドライバ及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6795714B1 true JP6795714B1 (ja) | 2020-12-02 |
JP2021117350A JP2021117350A (ja) | 2021-08-10 |
Family
ID=73544756
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020010508A Active JP6795714B1 (ja) | 2020-01-27 | 2020-01-27 | 出力回路、表示ドライバ及び表示装置 |
JP2020188591A Active JP7250745B2 (ja) | 2020-01-27 | 2020-11-12 | 出力回路、表示ドライバ及び表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020188591A Active JP7250745B2 (ja) | 2020-01-27 | 2020-11-12 | 出力回路、表示ドライバ及び表示装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11281034B2 (ja) |
JP (2) | JP6795714B1 (ja) |
KR (1) | KR20210096003A (ja) |
CN (2) | CN117558246A (ja) |
TW (1) | TW202129622A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022130915A (ja) * | 2021-02-26 | 2022-09-07 | ラピステクノロジー株式会社 | 出力回路、表示ドライバ及び表示装置 |
US20230032010A1 (en) * | 2021-07-30 | 2023-02-02 | Renesas Electronics America Inc. | Apparatus for multi-driver architecture with high voltage protection and impedance control |
TWI785831B (zh) * | 2021-10-06 | 2022-12-01 | 友達光電股份有限公司 | 顯示裝置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731796A (en) * | 1992-10-15 | 1998-03-24 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
FR2720185B1 (fr) * | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
JP3595153B2 (ja) * | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
JP2002196732A (ja) * | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
JP2005311751A (ja) | 2004-04-22 | 2005-11-04 | Nippon Telegr & Teleph Corp <Ntt> | 可変容量回路 |
JP2006178356A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 表示装置の駆動回路 |
JP4637077B2 (ja) * | 2006-10-17 | 2011-02-23 | パナソニック株式会社 | 駆動電圧出力回路、表示装置 |
JP2009005187A (ja) | 2007-06-22 | 2009-01-08 | Toshiba Corp | トランジスタスイッチ回路、サンプルホールド回路 |
KR100893392B1 (ko) | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 |
US8994708B2 (en) * | 2009-06-02 | 2015-03-31 | Sitronix Technology Corp. | Driver circuit for dot inversion of liquid crystals |
JP5775284B2 (ja) * | 2010-10-12 | 2015-09-09 | ラピスセミコンダクタ株式会社 | 表示装置の駆動装置 |
KR20120079321A (ko) | 2011-01-04 | 2012-07-12 | 삼성전자주식회사 | 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동회로의 동작방법 |
JP6205112B2 (ja) | 2012-06-08 | 2017-09-27 | ローム株式会社 | ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 |
CN104662595B (zh) * | 2012-09-19 | 2017-07-14 | 夏普株式会社 | 显示面板驱动装置及显示装置 |
KR102034061B1 (ko) * | 2013-06-29 | 2019-11-08 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
JP6231314B2 (ja) * | 2013-07-16 | 2017-11-15 | シナプティクス・ジャパン合同会社 | 表示駆動装置 |
TWI535199B (zh) * | 2014-05-15 | 2016-05-21 | 聯詠科技股份有限公司 | 運算放大器 |
KR102303949B1 (ko) | 2014-08-29 | 2021-09-17 | 주식회사 실리콘웍스 | 디스플레이 구동 장치의 출력 회로 및 스위칭 회로 |
KR102496120B1 (ko) * | 2016-02-26 | 2023-02-06 | 주식회사 엘엑스세미콘 | 디스플레이 구동 장치 |
KR102479508B1 (ko) * | 2016-03-31 | 2022-12-20 | 삼성디스플레이 주식회사 | 표시 장치 |
JP2019003088A (ja) * | 2017-06-16 | 2019-01-10 | ラピスセミコンダクタ株式会社 | 出力回路及び表示ドライバ |
EP3429080A1 (en) | 2017-07-14 | 2019-01-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Switch device for switching an analog electrical input signal |
JP2019090927A (ja) | 2017-11-15 | 2019-06-13 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
-
2020
- 2020-01-27 JP JP2020010508A patent/JP6795714B1/ja active Active
- 2020-11-12 JP JP2020188591A patent/JP7250745B2/ja active Active
-
2021
- 2021-01-13 US US17/148,488 patent/US11281034B2/en active Active
- 2021-01-15 CN CN202311589861.3A patent/CN117558246A/zh active Pending
- 2021-01-15 CN CN202110059525.2A patent/CN113178173B/zh active Active
- 2021-01-20 KR KR1020210008037A patent/KR20210096003A/ko active Search and Examination
- 2021-01-20 TW TW110102028A patent/TW202129622A/zh unknown
-
2022
- 2022-02-21 US US17/676,231 patent/US11726356B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11726356B2 (en) | 2023-08-15 |
JP2021117350A (ja) | 2021-08-10 |
JP2021117488A (ja) | 2021-08-10 |
KR20210096003A (ko) | 2021-08-04 |
CN117558246A (zh) | 2024-02-13 |
JP7250745B2 (ja) | 2023-04-03 |
CN113178173B (zh) | 2023-12-15 |
CN113178173A (zh) | 2021-07-27 |
TW202129622A (zh) | 2021-08-01 |
US11281034B2 (en) | 2022-03-22 |
US20220171227A1 (en) | 2022-06-02 |
US20210231992A1 (en) | 2021-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9275596B2 (en) | Signal-line driving circuit, display device and electronic equipments | |
JP7250745B2 (ja) | 出力回路、表示ドライバ及び表示装置 | |
US8274504B2 (en) | Output amplifier circuit and data driver of display device using the same | |
JP3520418B2 (ja) | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 | |
KR100753625B1 (ko) | 계조전압 생성 회로 및 방법 | |
JP5374356B2 (ja) | 駆動回路及び表示装置 | |
US7551111B2 (en) | Decoder circuit, driving circuit for display apparatus and display apparatus | |
JP2017098813A (ja) | レベルシフト回路及び表示ドライバ | |
KR20160034686A (ko) | 출력 버퍼, 이를 포함하는 소스 드라이버 및 디스플레이 장치 | |
US11568831B2 (en) | Output circuit, data driver, and display apparatus | |
KR20200011113A (ko) | 반전력 버퍼 증폭기, 소스 드라이버, 및 디스플레이장치 | |
US20200295775A1 (en) | Digital-to-analog conversion circuit and data driver | |
US11756501B2 (en) | Display apparatus output circuit selectively providing positive and negative voltages realized in reduced area in a simple configuration | |
JP4487488B2 (ja) | 表示装置の駆動回路、携帯電話機及び携帯用電子機器 | |
JP2002140041A (ja) | 表示装置の駆動回路 | |
US11955095B2 (en) | Output circuit for liquid crystal display driver providing high reliability and reduced area selectively outputting positive and negative voltage signals | |
JP6966887B2 (ja) | 出力回路及び表示ドライバ | |
JP2004163903A (ja) | メモリ回路、表示回路、および表示装置 | |
JP5650297B2 (ja) | 駆動回路及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6795714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |