CN113178173A - 输出电路、显示驱动器以及显示装置 - Google Patents

Abstract

本发明提供一种输出电路、显示驱动器及显示装置。本发明具有：正极电压信号供给电路，将电压较基准电源电压更高的正极电压信号供给于第一节点或阻断供给；负极电压信号供给电路，将电压较基准电源电压更低的负极电压信号供给于第二节点或阻断供给；第一开关，包含源极及背栅连接于第一节点且漏极连接于第一输出端子的P通道型晶体管，在接通状态时将第一输出端子与第一节点连接；第二开关，包含源极及背栅连接于第二节点且漏极连接于第一输出端子的N通道型晶体管，在接通状态时将第一输出端子与第二节点连接；以及第三开关及第四开关，在接通状态时向第一节点及第二节点分别施加基准电源电压。

Description

输出电路、显示驱动器以及显示装置

技术领域

本发明涉及一种输出正极性及负极性的电压的输出电路、驱动显示屏的显示驱动器以及显示装置。

背景技术

当前，作为大画面的显示装置，通常已知使用有源矩阵(active matrix)驱动方式的液晶屏作为显示器件的液晶显示装置。

在液晶屏中，沿二维画面的垂直方向分别伸长的多个数据线、与沿二维画面的水平方向分别伸长的多个栅极线交叉地配置。进而，在这些多个数据线与多个栅极线的各交叉部，形成有连接于数据线及栅极线的像素部。

在液晶显示装置中，包含所述液晶屏并且包含数据驱动器(data driver)，所述数据驱动器将具有与各像素的亮度电平对应的模拟电压值的灰阶数据信号以一水平扫描期间单位的数据脉冲而供给于数据线。

数据驱动器为了防止液晶屏的劣化而进行极性反转驱动，所述极性反转驱动将正极性的灰阶数据信号与负极性的灰阶数据信号每隔规定的帧期间交替地供给于液晶屏。

作为进行这种极性反转驱动的输出电路，提出有设有下述开关群的输出电路，所述开关群接收与灰阶数据信号对应的正极性的驱动电压及负极性的驱动电压，交替地选择两者中的一者并输出至液晶屏(例如参照专利文献1的图8～图10的SW1～SW12)。所述专利文献1所记载的输出电路中，通过使用开关SW1～开关SW12，从而由自输出垫OUT1输出正极性的驱动电压(5V)的状态(所述文献的图8的状态)，切换为自输出垫OUT1输出负极性的驱动电压(-5V)的状态(所述文献的图10的状态)。

进而，在进行这种极性切换时，专利文献1所记载的输出电路如所述文献的图9那样，暂且将各开关的一端设定为0V的状态后，切换为所述文献的图10所示的状态。由此，可利用液晶驱动电压范围的1/2的低耐压元件来构成各开关。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2008-102211号公报

发明内容

[发明所要解决的问题]

此外，在制造专利文献1所记载的开关SW1～开关SW12时，想到利用金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管来构成这些开关。

但是，专利文献1所记载的输出电路存在下述问题，即：在利用MOS晶体管来构成开关SW1～开关SW12中与驱动电压对应的电流所流过的SW1～SW8的情况下，产生以下的问题，因而无法简单地实现等。

例如，利用N通道MOS晶体管(以下简称为NMOS晶体管)来构成专利文献1的图8所示的开关SW5，将正极性的驱动电压的电压值的范围设定为GND～VDD，将负极性的驱动电压的电压值的范围设想为-VDD～GND。

此时，在利用开关SW5来输出正极性的驱动电压的情况下，通过对所述开关SW5的栅极施加VDD从而设定为接通状态。由此，开关SW5从漏极输出自身的源极所接收的、正极性的驱动电压。

根据所述结构，开关SW5在源极所接收的正极性的驱动电压的电压值为GND、或GND附近的相对较低的电压的情况下，可输出具有所述电压值的驱动电压。

但是，NMOS晶体管在其源极所接收的正极性的驱动电压的电压值处于VDD及(VDD－Vth)间的电压范围内的情况下，无法输出这种电压范围内的驱动电压。

即，在利用NMOS晶体管来构成开关SW5的情况下，产生下述问题，即：相对于自身所接收的正极性的驱动电压，输出时的驱动电压的电压范围(高电压侧)变窄等。

此外，利用专利文献1的图8所示的开关SW6输出负极性的驱动电压的期间中，需要通过对所述开关SW5的栅极施加GND从而将SW5预先设定为断开状态。此时，开关SW5的栅极及源极均成为GND，由此开关SW5成为从自身的背栅(施加GND)向漏极流动电流的、PN接合的状态。因此，产生无法使开关SW5以关断(switch off)的形式发挥功能等问题。

而且，例如利用P通道MOS晶体管(以下简称为PMOS晶体管)来构成专利文献1的图8所示的开关SW6，将正极性的驱动电压的电压值的范围设想为GND～VDD，将负极性的驱动电压的电压值的范围设想为-VDD～GND。

此时，在利用开关SW6来输出负极性的驱动电压的情况下，通过对所述开关SW6的栅极施加-VDD从而设定为接通状态。由此，开关SW6从漏极输出自身的源极所接收的、负极性的驱动电压。

根据所述结构，开关SW6在源极所接收的负极性的驱动电压的电压值为GND、或GND附近的相对较高的电压的情况下，可输出具有所述电压值的驱动电压。

但是，在由PMOS晶体管的阈值电压Vtp导致源极所接收的负极性的驱动电压的电压值处于-VDD及(-VDD+|Vtp|)间的电压范围内的情况下，开关SW6无法输出这种电压范围内的驱动电压。

即，在利用PMOS晶体管来构成开关SW6的情况下，产生下述问题，即：相对于自身所接收的负极性的驱动电压，输出时的驱动电压的电压范围(特别是低电压侧)变窄等。

此外，利用专利文献1的图8所示的开关SW5如所述那样输出正极性的驱动电压的期间中，需要通过对所述开关SW6的栅极施加GND从而将SW6预先设定为断开状态。此时，开关SW6的栅极及源极均成为GND，由此，开关SW6成为从自身的漏极向背栅(施加GND)流动电流的、PN接合的状态。因此，产生无法使开关SW6以关断的形式发挥功能等问题。

因此，本案发明的目的在于提供一种输出电路、包含所述输出电路的显示驱动器以及显示装置，所述输出电路作为可切换输出正极性电压的信号及负极性电压的信号的输出电路，可使用低耐压的MOS晶体管来实现小面积化及低价格化，并且进行电压范围广的输出。

[解决问题的技术手段]

本发明的输出电路包括：正极电压信号供给电路，将电压较基准电源电压更高的正极电压信号供给于第一节点，或阻断所述正极电压信号向所述第一节点的供给；负极电压信号供给电路，将电压较所述基准电源电压更低的负极电压信号供给于第二节点，或阻断所述负极电压信号向所述第二节点的供给；第一输出端子；第一开关，在接通状态时将所述第一输出端子与所述第一节点连接，在断开状态时将所述第一输出端子与所述第一节点的连接阻断；第二开关，在接通状态时将所述第一输出端子与所述第二节点连接，在断开状态时将所述第一输出端子与所述第二节点的连接阻断；第三开关，在接通状态时向所述第一节点施加所述基准电源电压，在断开状态时停止向所述第一节点施加所述基准电源电压；以及第四开关，在接通状态时向所述第二节点施加所述基准电源电压，在断开状态时停止向所述第二节点施加所述基准电源电压，且所述第一开关是由源极及背栅连接于所述第一节点且漏极连接于所述第一输出端子的P通道型晶体管所构成，所述第二开关是由源极及背栅连接于所述第二节点且漏极连接于所述第一输出端子的N通道型晶体管所构成。

而且，本发明的输出电路包括：正极电压信号供给电路，将电压较基准电源电压更高的正极电压信号供给于第一节点，或阻断所述正极电压信号向所述第一节点的供给；负极电压信号供给电路，将电压较所述基准电源电压更低的负极电压信号供给于第二节点，或阻断所述负极电压信号向所述第二节点的供给；第一输出端子；第一开关，在接通状态时将所述第一输出端子与所述第一节点连接，在断开状态时将所述第一输出端子与所述第一节点的连接阻断；第二开关，在接通状态时将所述第一输出端子与所述第二节点连接，在断开状态时将所述第一输出端子与所述第二节点的连接阻断；第三开关，在接通状态时向所述第一节点施加所述基准电源电压，在断开状态时停止向所述第一节点施加所述基准电源电压；第四开关，在接通状态时向所述第二节点施加所述基准电源电压，在断开状态时停止向所述第二节点施加所述基准电源电压；第一电压控制电路，进行所述第一开关的通断控制；以及第二电压控制电路，进行所述第二开关的通断控制，且所述第一开关是由源极连接于所述第一节点且漏极连接于所述第一输出端子的P通道型晶体管所构成，所述第二开关是由源极连接于所述第二节点且漏极连接于所述第一输出端子的N通道型晶体管所构成，所述第一电压控制电路具有第一控制部件，所述第一控制部件在将所述P通道型晶体管控制为接通状态时，使所述P通道型晶体管的栅极电压与供给于所述第一节点的电压变化联动地变化，所述第二电压控制电路具有第二控制部件，所述第二控制部件在将所述N通道型晶体管控制为接通状态时，使所述N通道型晶体管的栅极电压与供给于所述第二节点的电压变化联动地变化。

而且，本发明的数据驱动器包括多个输出电路，所述输出电路具有：正极电压信号供给电路，将电压较基准电源电压更高的正极电压信号供给于第一节点或第三节点，或者阻断所述正极电压信号向所述第一节点或第三节点的供给；负极电压信号供给电路，将电压较所述基准电源电压更低的负极电压信号供给于第二节点或第四节点，或者阻断所述负极电压信号向所述第二节点或第四节点的供给；第一输出端子及第二输出端子；第一开关，在接通状态时将所述第一输出端子与所述第一节点连接，在断开状态时将所述第一输出端子与所述第一节点的连接阻断；第二开关，在接通状态时将所述第一输出端子与所述第二节点连接，在断开状态时将所述第一输出端子与所述第二节点的连接阻断；第三开关，在接通状态时向所述第一节点施加所述基准电源电压，在断开状态时停止向所述第一节点施加所述基准电源电压；第四开关，在接通状态时向所述第二节点施加所述基准电源电压，在断开状态时停止向所述第二节点施加所述基准电源电压；第五开关，在接通状态时将所述第二输出端子与所述第三节点连接，在断开状态时将所述第二输出端子与所述第三节点的连接阻断；第六开关，在接通状态时将所述第二输出端子与所述第四节点连接，在断开状态时将所述第二输出端子与所述第四节点的连接阻断；第七开关，在接通状态时向所述第三节点施加所述基准电源电压，在断开状态时停止向所述第三节点施加所述基准电源电压；以及第八开关，在接通状态时向所述第四节点施加所述基准电源电压，在断开状态时停止向所述第四节点施加所述基准电源电压，且所述第一开关是由源极及背栅连接于所述第一节点且漏极连接于所述第一输出端子的P通道型晶体管所构成，所述第二开关是由源极及背栅连接于所述第二节点且漏极连接于所述第一输出端子的N通道型晶体管所构成，所述第五开关是由源极及背栅连接于所述第三节点且漏极连接于所述第二输出端子的P通道型晶体管所构成，所述第六开关是由源极及背栅连接于所述第四节点且漏极连接于所述第二输出端子的N通道型晶体管所构成，并且所述数据驱动器从多个所述输出电路输出多个灰阶电压信号，所述多个灰阶电压信号具有正极性或负极性的电压值，以驱动液晶显示屏的多个数据线。

而且，本发明的显示装置包括：所述数据驱动器；以及液晶显示屏，具有多个数据线，所述多个数据线接收从所述数据驱动器输出的所述多个灰阶电压信号。

[发明的效果]

本发明的输出电路中，利用P通道晶体管来构成第一开关，所述P通道晶体管的源极及背栅连接于第一节点，漏极连接于输出端子，所述第一开关经由第一节点而接收正极电压信号，并将其于接通状态时供给于输出端子。进而，利用N通道晶体管来构成第二开关，所述N通道晶体管的源极及背栅连接于第二节点，漏极连接于输出端子，所述第二开关经由第二节点而接收负极电压信号，并将其于接通状态时供给于输出端子。

根据所述结构，可利用低耐压的MOS晶体管来实现分别输出正极电压信号及负极电压信号的第一开关及第二开关，因而可实现省面积化及低价格化。而且，根据所述输出电路的结构，可进行电压范围广的信号输出。而且，通过对液晶显示装置的数据驱动器的输出部适用所述输出电路，从而可将电压范围广的灰阶电压信号供给于液晶显示屏的数据线，因而可不使图像品质下降而实现省面积化及低价格化。

附图说明

图1为表示作为第一实施例的输出电路100的结构的电路图。

图2为表示输出电路的内部动作的时间图(time chart)。

图3为表示输出电路在期间T1中的动作形态的、输出电路的等价电路图。

图4为表示输出电路在期间T2中的动作形态的、输出电路的等价电路图。

图5为表示输出电路在期间T3中的动作形态的、输出电路的等价电路图。

图6为表示输出电路在期间T4中的动作形态的、输出电路的等价电路图。

图7为表示作为第二实施例的输出电路200的结构的电路图。

图8为表示作为第三实施例的输出电路100A的结构的电路图。

图9为表示作为第四实施例的输出电路100-1的结构的电路图。

图10为表示第四实施例的输出电路的内部动作的时间图。

图11为表示第四实施例的输出电路在期间T1中的动作形态的、输出电路的等价电路图。

图12为表示第四实施例的输出电路在期间T2中的动作形态的、输出电路的等价电路图。

图13为表示第四实施例的输出电路在期间T3中的动作形态的、输出电路的等价电路图。

图14为表示第四实施例的输出电路在期间T4中的动作形态的、输出电路的等价电路图。

图15为表示作为第五实施例的输出电路100-2的结构的电路图。

图16为表示作为第六实施例的输出电路100-3的结构的电路图。

图17为表示作为第七实施例的输出电路100-4的结构的电路图。

图18为表示作为第八实施例的输出电路200-1的结构的电路图。

图19为表示作为第九实施例的输出电路300的结构的电路图。

图20为表示作为第十实施例的输出电路300-1的结构的电路图。

图21为表示显示装置400的结构的框图，所述显示装置400具有包含本发明的输出电路的数据驱动器80。

图22为表示数据驱动器80的内部结构的框图。

[符号的说明]

10A：正极电压信号供给电路

20A：负极电压信号供给电路

11、21：输出选择开关

13、23：开关

35：控制部

80：数据驱动器

100：输出电路

400：显示装置

具体实施方式

[实施例1]

图1为表示作为本发明的输出电路的第一实施例的输出电路100的结构的电路图。另外，输出电路100为可接收具有正极性的电压值的正极电压信号Vpi、及具有负极性的电压值的负极电压信号Vni，并选择性地输出将正极电压信号Vpi放大而得的正极电压信号Vp及将负极电压信号Vni放大而得的负极电压信号Vn中的一者的输出电路。

如图1所示，输出电路100包含正极电压信号供给电路10A、负极电压信号供给电路20A、输出选择开关11及输出选择开关21、开关13及开关23、控制部35以及输出端子DL1。

正极电压信号供给电路10A包含放大电路10及开关15。放大电路10例如为自身的输出端子与反转输入端子相互连接的、电压跟随器(voltage flower)的运算放大器(operator amplifier)。另外，作为放大电路10，也可为将输入电压信号Vpi以小于1的增益、或1以上的增益进行放大的放大电路。

放大电路10被供给有电源电压VGND及电源电压VDDH，在自身的非反转输入端子接收具有正极性的电压值的正极电压信号Vpi，将正极电压信号Vp进行放大输出。

另外，正极电压信号Vp为电压值在下述范围内变化的、正极性的信号。

VGND＜Vp＜VDDH

VGND＝基准电源电压(例如0V)

VDDH＝正极电源电压(例如5V)

放大电路10从自身的输出端子输出正极电压信号Vp，将其供给于开关15。

开关15例如由互补式金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)开关所构成，根据控制信号Sz11而设定为接通状态或断开状态。开关15在设定为接通状态的情况下，将从放大电路10输出的正极电压信号Vp经由节点Ns11而供给于输出选择开关11。

另外，作为放大电路10，也可采用包含所述开关15的功能的放大电路。

开关13为在栅极接收控制信号Sr11的NMOS晶体管。开关13的漏极连接于节点Ns11，对源极及背栅施加有基准电源电压VGND。开关13在自身的栅极所接收的控制信号Sr11具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号Sr11具有正极电源电压VDDH的情况下，开关13成为接通状态，向节点Ns11施加基准电源电压VGND。另外，关于开关13，以下也称为NMOS晶体管开关13。

输出选择开关11为在栅极接收控制信号St11的PMOS晶体管。输出选择开关11的源极及背栅连接于节点Ns11，漏极连接于输出端子DL1。输出选择开关11在节点Ns11为基准电源电压VGND时，自身的栅极所接收的控制信号St11具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号St11相对于正极电压信号Vp而具有规定的电压差内的负侧电压VGn的情况下，输出选择开关11成为接通状态，将节点Ns11与输出端子DL1电连接。另外，关于输出选择开关11，以下也称为PMOS晶体管开关11。

负极电压信号供给电路20A包含放大电路20及开关25。放大电路20例如为自身的输出端子与反转输入端子相互连接的、电压跟随器的运算放大器。另外，作为放大电路20，也可为将输入电压信号以小于1的增益、或1以上的增益进行放大的放大电路。

放大电路20被供给有电源电压VGND及电源电压VDDL，在自身的非反转输入端子接收具有负极性的电压值的负极电压信号Vni，将负极电压信号Vn进行放大输出。

另外，负极电压信号Vn为电压值在下述范围内变化的、负极性的信号。

VGND＞Vn＞VDDL

VGND＝基准电源电压(例如0V)

VDDL＝负极电源电压(例如-5V)

放大电路20从自身的输出端子输出负极电压信号Vn，并将其供给于开关25。

开关25例如由CMOS开关所构成，根据控制信号Sz21而设定为接通状态或断开状态。开关25在设定为接通状态的情况下，将从放大电路20输出的负极电压信号Vn经由节点Ns21而供给于输出选择开关21。

另外，作为放大电路20，也可采用包含所述开关25的功能的放大电路。

开关23为在栅极接收控制信号Sr21的PMOS晶体管。开关23的漏极连接于节点Ns21，对源极及背栅施加有基准电源电压VGND。开关23在自身的栅极所接收的控制信号Sr21具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号Sr21具有负极电源电压VDDL的情况下，开关23成为接通状态，向节点Ns21施加基准电源电压VGND。另外，关于开关23，以下也称为PMOS晶体管开关23。

输出选择开关21为在栅极接收控制信号St21的NMOS晶体管。输出选择开关21的源极及背栅连接于节点Ns21，漏极连接于输出端子DL1。另外，关于输出选择开关21，以下也称为NMOS晶体管开关21。输出选择开关21在节点Ns21为基准电源电压VGND时，自身的栅极所接收的控制信号St21具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号St21相对于负极电压信号Vn而具有规定的电压差内的正侧电压VGp的情况下，输出选择开关21成为接通状态，将节点Ns21与输出端子DL1电连接。

控制部35生成所述的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21，作为择一地输出正极电压信号Vp及负极电压信号Vn中的一者的控制信号。此外，在开关15、开关25分别由CMOS开关构成的情况下，也由控制部35生成Sz11、Sz21各自的互补信号。在对本发明的各实施例进行说明的时序图的附图中，为了方便起见，CMOS开关的控制信号表示对构成CMOS开关的NMOS晶体管的栅极供给的控制信号。

图2为表示控制部35生成的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21的一例的时间图。

另外，图2中，示出输出电路100周期性地交替切换输出正极电压信号Vp及负极电压信号Vn的、进行所谓极性反转驱动的情况下控制部35生成的控制信号的一例。而且，图2中，在输出正极电压信号Vp的正极驱动期间、及输出负极电压信号Vn的负极驱动期间各自中，示出针对各开关的通断控制以及节点Ns11的电压V11、节点Ns21的电压V21、输出端子DL1的电压的变化。另外，正极电压信号Vp及负极电压信号Vn也可在与各自的极性对应的电压范围内，为单一或多个阶跃信号(step signal)、或者正弦波等可变信号。

如图2所示，正极驱动期间至少被区分为期间T1及期间T2的两个期间，关于负极驱动期间，也至少被区分为期间T3及期间T4的两个期间。

以下，一边参照图2以及图3～图6，一边对与图2所示的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21相应的输出电路100的详细动作进行说明。另外，图3～图6为等价地表示期间T1～期间T4各自中的输出电路100内的状态的等价电路图。此时，在即将进入期间T1之前(初期状态)，处于下述状态，即：由负极电压信号供给电路20A所生成的负极电压信号Vn经由输出选择开关21而供给于输出端子DL1的状态，也就是负极驱动期间的期间T4中的动作状态。而且，图3～图6中，以点线来表示信号供给被阻断的HiZ状态的路径。

图2中，首先在期间T1中，根据控制信号Sz11及控制信号Sz21而开关15及开关25均成为断开状态，来自正极电压信号供给电路10A及负极电压信号供给电路20A的电压信号的供给被阻断。而且，对开关13的栅极供给有具有正极电源电压VDDH的控制信号Sr11，因而开关13成为接通状态，节点Ns11的电压V11成为基准电源电压VGND。而且，对开关23的栅极供给有具有负极电源电压VDDL的控制信号Sr21，因而开关23成为接通状态，如图2所示，节点Ns21的电压V21从前一负极驱动期间的负极电压信号Vn向基准电源电压VGND提升。而且，对输出选择开关11的栅极供给有具有基准电源电压VGND的控制信号St11，因而如图3所示，输出选择开关11成为断开状态。而且，对输出选择开关21的栅极供给有具有电压VGp的控制信号St21，因而如图3所示，输出选择开关21成为接通状态。

因此，期间T1中，如图3所示，作为节点Ns21的电压V21的基准电源电压VGND经由输出选择开关21而施加于输出端子DL1。

此时，如图2所示，为负极电压信号Vn的输出端子DL1的电压经由输出选择开关21而向基准电源电压VGND提升。

另外，在整个期间T1中，开关13的各端子(栅极、漏极、源极、背栅)被控制在基准电源电压VGND与正极电源电压VDDH之间。输出选择开关11及开关23的各端子被控制在基准电源电压VGND与负极电源电压VDDL之间。输出选择开关21的各端子中的漏极、源极、背栅被控制在基准电源电压VGND与负极电源电压VDDL之间。在输出选择开关21的栅极，施加有正侧电压VGp，此正侧电压VGp相对于向节点Ns21供给的基准电源电压VGND，在输出选择开关21成为接通状态的规定的电压差(耐压)内。因此，输出选择开关11、输出选择开关21及开关13、开关23被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

接下来，期间T2中，对开关13的栅极供给有具有基准电源电压VGND的控制信号Sr11，因而开关13成为断开状态。而且，对开关23的栅极继续供给有具有负极电源电压VDDL的控制信号Sr21，因而开关23维持接通状态，节点Ns21的电压V21成为基准电源电压VGND。而且，根据控制信号Sz11及控制信号Sz21而仅开关15及开关25中的开关15切换为接通状态。由此，正极电压信号供给电路10A所生成的正极电压信号Vp供给于节点Ns11。而且，对输出选择开关11的栅极供给有具有电压VGn的控制信号St11，因而输出选择开关11成为接通状态。而且，对输出选择开关21的栅极供给有具有基准电源电压VGND的控制信号St21，因而输出选择开关21切换为断开状态。

因此，期间T2中，如图4所示，由正极电压信号供给电路10A生成的正极电压信号Vp经由节点Ns11及输出选择开关11而施加于输出端子DL1。

此时，如图4所示，输出选择开关21处于断开状态，处于与输出端子DL1的电连接经阻断的状态。因此，如图2所示，节点Ns11的电压V11及输出端子DL1的电压从基准电源电压VGND的状态提升至正极电压信号Vp。另一方面，节点Ns21的电压V21如图2所示，维持基准电源电压VGND的状态。

另外，在整个期间T2中，开关13及输出选择开关21的各端子(栅极、漏极、源极、背栅)被控制在基准电源电压VGND与正极电源电压VDDH之间。开关23的各端子被控制在基准电源电压VGND与负极电源电压VDDL之间。输出选择开关11的各端子中的漏极、源极、背栅被控制在基准电源电压VGND与正极电源电压VDDH之间。在输出选择开关11的栅极，施加有负侧电压VGn，此负侧电压VGn相对于正极电压信号Vp，在输出选择开关11成为接通状态的规定的电压差(耐压)内。因此，输出选择开关11、输出选择开关21及开关13、开关23被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

接下来，期间T3中，根据控制信号Sz11及控制信号Sz21而开关15及开关25均成为断开状态，来自正极电压信号供给电路10A及负极电压信号供给电路20A的电压信号的供给被阻断。而且，对开关13的栅极供给有具有正极电源电压VDDH的控制信号Sr11，因而开关13成为接通状态，如图2所示，节点Ns11的电压V11从正极电压信号Vp向基准电源电压VGND降低。而且，对开关23的栅极继续供给有具有负极电源电压VDDL的控制信号Sr21，因而维持接通状态，节点Ns21的电压V21继续成为基准电源电压VGND。而且，对输出选择开关11的栅极继续供给有具有电压VGn的控制信号St11，因而如图5所示，输出选择开关11维持接通状态。而且，对输出选择开关21的栅极继续供给有具有基准电源电压VGND的控制信号St21，因而如图5所示，输出选择开关21维持断开状态。

因此，期间T3中，如图5所示，作为节点Ns11的电压V11的基准电源电压VGND经由输出选择开关11而施加于输出端子DL1。

此时，如图2所示，为正极电压信号Vp的输出端子DL1的电压经由输出选择开关11而向基准电源电压VGND降低。

另外，在整个期间T3中，虽然开关13的状态从断开变化为接通，但各开关的控制电压范围未变化。因此，与期间T2同样地，输出选择开关11、输出选择开关21及开关13、开关23被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

接下来，期间T4中，对开关13的栅极继续供给有具有正极电源电压VDDH的控制信号Sr11，因而开关13成为接通状态，节点Ns11的电压V11继续成为基准电源电压VGND。而且，对开关23的栅极供给有具有基准电源电压VGND的控制信号Sr21，因而开关23成为断开状态。而且，根据控制信号Sz11及控制信号Sz21而仅开关15及开关25中的开关25切换为接通状态。由此，由负极电压信号供给电路20A生成的负极电压信号Vn供给于节点Ns21。而且，对输出选择开关11的栅极供给有具有基准电源电压VGND的控制信号St11，因而输出选择开关11成为断开状态。而且，对输出选择开关21的栅极供给有具有电压VGp的控制信号St21，因而输出选择开关21切换为接通状态。

因此，期间T4中，如图6所示，由负极电压信号供给电路20A生成的负极电压信号Vn经由节点Ns21及输出选择开关21而施加于输出端子DL1。

此时，如图6所示，输出选择开关11处于断开状态，处于与输出端子DL1的电连接经阻断的状态。因此，如图2所示，节点Ns21的电压V21及输出端子DL1的电压从基准电源电压VGND的状态降低至负极电压信号Vn。另一方面，节点Ns11的电压V11如图2所示，维持基准电源电压VGND的状态。

另外，在整个期间T4中，开关23及输出选择开关11的各端子(栅极、漏极、源极、背栅)被控制在基准电源电压VGND与负极电源电压VDDL之间。开关13的各端子被控制在基准电源电压VGND与正极电源电压VDDH之间。输出选择开关21的各端子中的漏极、源极、背栅被控制在基准电源电压VGND与负极电源电压VDDL之间。在输出选择开关21的栅极，施加有正侧电压VGp，此正侧电压VGp相对于负极电压信号Vn，在输出选择开关21成为接通状态的规定的电压差(耐压)内。因此，输出选择开关11、输出选择开关21及开关13、开关23被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

以下，对图2～图6所示的驱动控制的特征进行说明。

在所述图2～图6所示的驱动控制中，在从负极性电压信号Vn的供给期间(T4)向正极电压信号Vp的供给期间(T2)切换时，设置切换期间(T1)。切换期间(T1)中，将节点Ns11、节点Ns21驱动为基准电源电压VGND，将输出选择开关21设定为接通状态。在将成为负极电压信号Vn的输出端子DL1驱动为来自节点Ns21的基准电源电压VGND后，向正极电压信号Vp的供给期间(T2)切换。而且，将使输出选择开关11控制为接通状态的栅极电压设定为电压VGn，将使输出选择开关21控制为接通状态的栅极电压设定为电压VGp。由此，输出选择开关11、输出选择开关21及开关13、开关23被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

同样地，在从正极性电压信号Vp的供给期间(T2)向负极电压信号Vn的供给期间(T4)切换时，设置切换期间(T3)。切换期间(T3)中，将节点Ns11、节点Ns21驱动为基准电源电压VGND，将输出选择开关11设定为接通状态。在将成为正极电压信号Vp的输出端子DL1驱动为来自节点Ns11的基准电源电压VGND后，向负极电压信号Vn的供给期间(T4)切换。而且，将使输出选择开关11、输出选择开关21控制为接通状态的栅极电压分别设定为电压VGn、电压VGp。由此，输出选择开关11、输出选择开关21及开关13、开关23被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

此外，通过使正极电压信号供给电路10A以基准电源电压VGND与正极电源电压VDDH间的电源间电压差运行，使负极电压信号供给电路20以基准电源电压VGND与负极电源电压VDDL间的电源间电压差运行，从而可将输出电路100控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。因此，输出电路100可由相对于输出端子DL1的输出电压范围(VDDL＜DL1电压＜VDDH)而电压差为例如约二分之一的低耐压元件所构成。低耐压元件(晶体管)例如按照定标法则(scaling principle)而可缩小元件尺寸，因而由低耐压元件构成的输出电路100可大幅度地缩小电路面积。

此处，作为比较，例如考虑下述情况，即：在切换期间(T1)中，将开关13及开关23均设定为接通状态，将节点Ns11与节点Ns21均短路为基准电源电压VGND，输出选择开关11、输出选择开关21也均设为接通。

此时，在之前的负极驱动期间中，输出端子DL1为负极电压信号Vn，因而切换期间(T1)刚开始后的节点Ns11的电压暂时成为下述电压，即：基准电源电压VGND与负极电压信号Vn(例如VDDL附近)经输出选择开关11及开关13各自的接通电阻分压的电压，也就是较基准电源电压VGND更低的电压，并缓缓回到基准电源电压VGND。因此，此时对于开关13来说，被供给有正极电源电压VDDH的栅极、与作为节点Ns11的源极的电压差超过基准电源电压VGND与正极电源电压VDDH间的电源间电压差(耐压)。

而且，设想下述情况，即：在切换期间(T1)中，将开关13及开关23均设定为接通状态，将节点Ns11与节点Ns21均短路为基准电源电压VGND，输出选择开关11、输出选择开关21也均设为断开。

此时，在之前的负极驱动期间中输出端子DL1为负极电压信号Vn，因而切换期间(T1)中输出端子DL1也保持负极电压信号Vn。在正极电压信号Vp的供给期间(T2)刚开始后，若输出选择开关11接通，则有时节点Ns11的电压暂时成为下述电压，即：从正极电压信号供给电路10A输出的正极性电压信号Vp(例如VGND附近)与输出端子DL1的负极电压信号Vn(例如VDDL附近)经正极电压信号供给电路10A的输出电阻及输出选择开关11的接通电阻分压的电压，也就是较基准电源电压VGND更低的电压。因此，有可能正极电压信号供给电路10A的输出元件超过基准电源电压VGND与正极电源电压VDDH间的电源间电压差(耐压)。

接下来，考虑下述情况，即：在切换期间(T3)中将开关13及开关23均设定为接通状态，将节点Ns11与节点Ns21均短路为基准电源电压VGND，输出选择开关11、输出选择开关21也均设为接通。

此时，在之前的正极驱动期间(T2)中输出端子DL1为正极电压信号Vp，因而切换期间(T3)刚开始后的节点Ns21的电压暂时成为下述电压，即：基准电源电压VGND与正极电压信号Vp(例如VDDH附近)经输出选择开关21及开关23各自的接通电阻分压的电压，也就是较基准电源电压VGND更高的电压，并缓缓回到基准电源电压VGND。因此，此时对于开关23来说，被供给有负极电源电压VDDL的栅极、与作为节点Ns21的源极的电压差超过基准电源电压VGND与负极电源电压VDDL间的电源间电压差(耐压)。

而且，考虑下述情况，即：在切换期间(T3)中，将开关13及开关23均设定为接通状态，将节点Ns11与节点Ns21均短路为基准电源电压VGND，输出选择开关11、输出选择开关21也均设为断开。

此时，在之前的正极驱动期间(T2)中输出端子DL1为正极电压信号Vp，因而切换期间(T3)中输出端子DL1也保持正极电压信号Vp。在负极电压信号Vn的供给期间(T4)刚开始后，若输出选择开关21断开，则有时节点Ns21的电压暂时成为下述电压，即：从负极电压信号供给电路20A输出的负极性电压信号Vn(例如VGND附近)与输出端子DL1的正极电压信号Vp(例如VDDH附近)经负极电压信号供给电路20A的输出电阻及输出选择开关21的接通电阻分压的电压，也就是较基准电源电压VGND更高的电压。因此，有可能负极电压信号供给电路20A的输出元件超过基准电源电压VGND与负极电源电压VDDL间的电源间电压差(耐压)。

相对于此，图2～图6所示的驱动控制中，可将输出电路100控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。因此，输出电路100可由相对于输出端子DL1的输出电压范围(VDDL＜DL1电压＜VDDH)而电压差为例如约二分之一的低耐压元件所构成，可实现省面积的输出电路。

如以上那样，图1所示的输出电路100中，利用自身的源极及背栅相互连接的PMOS晶体管来构成将正极电压信号Vp供给于输出端子DL1的输出选择开关11。而且，利用自身的源极及背栅相互连接的NMOS晶体管来构成将负极电压信号Vn供给于所述输出端子DL1的输出选择开关12。

此处，关于输出选择开关11(PMOS晶体管)，在输出正极电压信号Vp的情况下，通过对栅极供给相对于正极电压信号Vp而为耐压内的负侧电压VGn而设定为接通状态。而且，在不输出正极电压信号Vp的期间中，为了通过对栅极供给基准电源电压VGND而将输出选择开关11可靠地设定为断开状态，而对所述输出选择开关11的源极及背栅施加基准电源电压VGND。

而且，关于输出选择开关21(NMOS晶体管)，在输出负极电压信号Vn的情况下，通过对栅极供给相对于负极电压信号Vn而为耐压内的正侧电压VGp而设定为接通状态。而且，在不输出负极电压信号Vn的期间中，为了通过对栅极供给基准电源电压VGND而将输出选择开关21可靠地设定为断开状态，而对所述输出选择开关21的源极及背栅施加基准电源电压VGND。

重要的是，通过利用以下那样的正极电压信号供给电路、负极电压信号供给电路、第一开关～第四开关来构成输出电路100，从而可利用MOS晶体管、特别是低耐压的MOS晶体管来构成各开关元件，且可输出电压范围广的电压信号。即，正极电压信号供给电路(10A)将电压较基准电源电压(VGND)更高的正极电压信号(Vp)供给于第一节点(Ns11)，或阻断正极电压信号向第一节点的供给。负极电压信号供给电路(20A)将电压较基准电源电压(VGND)更低的负极电压信号(Vn)供给于第二节点(Ns21)，或阻断负极电压信号向第二节点的供给。第一开关(11)在接通状态时将第一输出端子(DL1)与所述第一节点连接，在断开状态时将第一输出端子与第一节点的连接阻断。第二开关(21)在接通状态时将第一输出端子(DL1)与所述第二节点连接，在断开状态时将第一输出端子与第二节点的连接阻断。第三开关(13)在接通状态时向第一节点施加基准电源电压，在断开状态时停止向第一节点施加基准电源电压。第四开关(23)在接通状态时向第二节点施加基准电源电压，在断开状态时停止向第二节点施加基准电源电压。

另外，第一开关是由源极及背栅连接于第一节点且漏极连接于第一输出端子的P通道型晶体管所构成。第二开关是由源极及背栅连接于第二节点且漏极连接于第一输出端子的N通道型晶体管所构成。

因此，根据输出电路100，作为切换正极电压信号及负极电压信号并从输出端子输出的输出电路，可使用低耐压的MOS晶体管而实现省面积化及低价格化。

[实施例2]

图7为表示作为本发明的输出电路的第二实施例的输出电路200的结构的电路图。

输出电路100针对一系统的负载而交替输出正极电压信号或负极电压信号，相对于此，所述输出电路200进行下述极性反转驱动，即：对二系统的负载中的一者输出正极电压信号，对另一者输出负极电压信号，且交替切换两者的极性。

另外，图7所示的输出电路200中，采用正极电压信号供给电路10B来代替图1所示的正极电压信号供给电路10A，采用负极电压信号供给电路20B来代替负极电压信号供给电路20A，采用控制部35A来代替控制部35。进而，图7所示的输出电路200中，新设置输出端子DL2、开关14及开关24、输出选择开关12及输出选择开关22，除此以外的其他结构与图1所示相同。

图7中，正极电压信号供给电路10B控制正极电压信号Vp(VGND＜Vp＜VDDH)向二系统的节点Ns11或节点Ns12的供给、阻断。负极电压信号供给电路20B控制负极电压信号Vn(VGND＞Vn＞VDDL)向二系统的节点Ns21或节点Ns22的供给、阻断。

输出选择开关12是由源极及背栅连接于节点Ns12且漏极连接于输出端子DL2的PMOS晶体管所构成。输出选择开关22是由源极及背栅连接于节点Ns22且漏极连接于输出端子DL2的NMOS晶体管所构成。

开关14是由连接于节点Ns12及基准电源电压VGND的NMOS晶体管所构成。开关24是由连接于节点Ns22及基准电源电压VGND的PMOS晶体管所构成。

图7所示的正极电压信号供给电路10B是对图1所示的正极电压信号供给电路10A追加开关16而成，所述开关16控制正极电压信号Vp向节点Ns12的供给、阻断。开关16也供电压范围广的正极电压信号Vp通过，因而例如由CMOS开关构成。另外，作为正极电压信号供给电路10B所含的放大电路10，也可设为包含这些开关15、开关16的功能的结构。

负极电压信号供给电路20B是对图1所示的负极电压信号供给电路20A追加开关26而成，所述开关26控制负极电压信号Vn向节点Ns22的供给、阻断。开关26也供电压范围广的负极电压信号Vn通过，因而例如由CMOS开关所构成。另外，作为负极电压信号供给电路20B所含的放大电路20，也可设为包含这些开关25、开关26的功能的结构。

输出选择开关12及输出选择开关22是由在各自的栅极接收的控制信号St12及控制信号St22进行通断控制。而且，开关14及开关24是由在各自的栅极接收的控制信号Sr12及控制信号Sr22进行通断控制。开关16、开关26是由控制信号Sz12、控制信号Sz22进行接通、断开控制。另外，图7中，将节点Ns12及节点Ns22的电压分别设为电压V12、电压V22。

图7所示的输出电路200中，在向输出端子DL1输出正极电压信号Vp时，控制向输出端子DL1的输出的输出选择开关11、输出选择开关21及开关13、开关15、开关23、开关25各自进行与图2的正极驱动期间(T1、T2)相同的接通、断开控制。此时，控制向输出端子DL2的输出的输出选择开关12、输出选择开关22及开关14、开关16、开关24、开关26各自进行与输出选择开关11、输出选择开关21及开关13、开关15、开关23、开关25的负极驱动期间(T3、T4)相同的控制，向输出端子DL2输出负极电压信号Vn。而且，在向输出端子DL1输出负极电压信号Vn时，控制向输出端子DL1的输出的输出选择开关11、输出选择开关21及开关13、开关15、开关23、开关25各自进行与图2的负极驱动期间(T3、T4)相同的接通、断开控制。此时，控制向输出端子DL2的输出的输出选择开关12、输出选择开关22及开关14、开关16、开关24、开关26各自进行与输出选择开关11、输出选择开关21及开关13、开关15、开关23、开关25的正极驱动期间(T1、T2)相同的控制，向输出端子DL2输出正极电压信号Vp。

控制部35A与图1所示的控制部35同样地，以图2所示的时序生成所述的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21。进而，控制部35A生成上文所述的信号形态的控制信号Sr12、控制信号Sr22、控制信号St12、控制信号St22、控制信号Sz12、控制信号Sz22。此外，在开关15、开关16、开关25、开关26分别由CMOS开关构成的情况下，也由控制部35A生成Sz11、Sz12、Sz21、Sz22各自的互补信号。

此处，连接于输出端子DL2的电路(12、14、16、22、24、26)为与连接于输出端子DL1的电路(11、13、15、21、23、25)相同的结构。

即，图7所示的输出电路200中，也与输出电路100同样地，进行图2～图6所示的驱动控制。然而，关于针对输出端子DL2的驱动控制，在图2～图6所示的驱动控制中，调换正极电压信号Vp的供给期间与负极电压信号Vn的供给期间。即，在向输出端子DL1供给正极电压信号Vp时，向输出端子DL2供给负极电压信号Vn，在向输出端子DL1供给负极电压信号Vn时，向输出端子DL2供给正极电压信号Vp。

进而，图7所示的输出电路200中，也与输出电路100同样地，可利用低耐压的MOS晶体管来构成各开关元件。而且，输出选择开关12及输出选择开关22以与输出选择开关11、输出选择开关21相同的形态进行控制，由此可输出电压范围广的信号。因此，可实现输出电路的省面积化及低价格化。

[实施例3]

图8为表示作为本发明的输出电路的第三实施例的输出电路100A的结构的电路图。图8中，采用电压控制电路30作为在控制部35内生成控制信号St11的电路，采用电压控制电路40作为生成控制信号St21的电路，其他结构与图1相同。

电压控制电路30包含开关31及开关32。开关31在接通状态时将基准电源电压VGND施加于节点Ng11，将输出选择开关11控制为断开。开关32在接通状态时，将相对于从正极电压信号供给电路10A输出的正极电压信号Vp而为耐压内的负侧电压VGn施加于节点Ng11，将输出选择开关11控制为接通。开关31及开关32互补地分别设定为接通状态及断开状态。

此处，从开关31及开关32中的一者施加的节点Ng11的电压(VGND或VGn)作为控制信号St11而被供给于输出选择开关11的栅极。另外，电压VGn与正极电压信号Vp对应地具有多个电压值。例如，电压VGn也可为较基准电源电压VGND减去输出选择开关(PMOS晶体管)11的阈值电压的绝对值所得的电压更低的电压，且为负极电源电压(VDDL)及基准电源电压VGND间的中间的电压(VDDL+VGND)/2以上的电压值VGn1、与基准电源电压VGND以上的电压值VGn2的二值。

电压控制电路40包含开关41及开关42。开关41在接通状态时将基准电源电压VGND施加于节点Ng21，将输出选择开关21控制为断开。开关42在接通状态时，将相对于从负极电压信号供给电路20A输出的负极电压信号Vn而为耐压内的正侧电压VGp施加于节点Ng21，将输出选择开关21控制为接通。开关41及开关42互补地分别设定为接通状态及断开状态。

此处，从开关41及开关42中的一者施加的节点Ng21的电压(VGND或VGp)作为控制信号St21而被供给于输出选择开关12的栅极。另外，电压VGp与负极电压信号Vn对应地具有多个电压值。例如，电压VGp可为较对基准电源电压VGND加上输出选择开关(NMOS晶体管)21的阈值电压所得的电压更高的电压，且为正极电源电压VDD与基准电源电压VGND间的中间电压(VDDH+VGND)/2以下的电压值VGp1、与基准电源电压VGND以下的电压值VGp2的二值。

以下，对电压控制电路30及电压控制电路40的实际动作进行说明。

首先，对下述情况的动作进行说明，即：将从正极电压信号供给电路10A向节点Ns11供给的正极电压信号Vp1，经由输出选择开关(PMOS晶体管开关)11而向输出端子DL1输出。此时，开关32被设为接通，对输出选择开关11的栅极供给有电压VGn。

而且此时，在正极电压信号Vp为正极电源电压VDDH与基准电源电压的中间电压附近以上的电压信号的情况下，对PMOS晶体管开关11的栅极供给的电压VGn被设为VGn2(例如基准电源电压VGND)。

另一方面，在正极电压信号Vp为小于正极电源电压VDDH与基准电源电压VGND的中间电压附近的电压信号的情况下，对PMOS晶体管开关11的栅极供给的电压VGn被设为VGn1(例如(VDDL+VGND)/2以上且小于VGND的电压)。

由此，输出选择开关(PMOS晶体管开关)11可供VGND～VDD间的电压范围广的正极电压信号通过，且输出选择开关11的栅极-源极间电压被控制在耐压内。

此处，关于与正极电压信号Vp对应的电压VGn的电压值(VGn1、VGn2)的选择，例如可由与正极电压信号Vp的电压电平对应的k(k为2以上的整数)位的数字信号中的、上位侧的规定的位Dmp来控制。

另外，在向输出端子DL1输出正极电压信号Vp的情况下，输出选择开关(NMOS晶体管开关)21设定为断开状态。此时，节点Ns21通过开关23而被供给有基准电源电压VGND，电压控制电路40的开关41成为接通状态，对NMOS晶体管开关21的栅极也供给有基准电源电压VGND。因此，NMOS晶体管开关21的栅极及源极均成为基准电源电压VGND，NMOS晶体管开关21成为断开状态。

接下来，对下述情况的动作进行描述，即：将从负极电压信号供给电路20A向节点Ns21供给的负极电压信号Vn，经由输出选择开关(NMOS晶体管开关)21而向输出端子DL1输出。此时，开关42被设为接通，对输出选择开关21的栅极供给有电压VGp。

而且此时，在负极电压信号Vn为小于负极电源电压VDDL与基准电源电压VGND的中间电压附近的电压信号的情况下，对NMOS晶体管开关21的栅极供给的电压VGp被设为VGp2(例如基准电源电压VGND)。

另一方面，在负极电压信号Vn为负极电源电压VDDL与基准电源电压VGND的中间电压附近以上的电压信号的情况下，对NMOS晶体管开关21的栅极供给的电压VGp被设为VGp1(例如(VDDH+VGND)/2以下且超过VGND的电压)。

由此，输出选择开关(NMOS晶体管开关)21可供VGND～VDDL间的电压范围广的负极电压信号通过，输出选择开关21的栅极-源极间电压被控制在耐压内。

此处，关于与负极电压信号Vn对应的电压VGp的电压值(VGp1、VGp2)的选择，例如可由与负极电压信号Vn的电压电平对应的k(k为2以上的整数)位的数字信号中的、上位侧的规定的位Dmn来控制。

另外，在向输出端子DL1输出负极电压信号Vn的情况下，输出选择开关(PMOS晶体管)11设定为断开状态。此时，节点Ns11通过开关13而被供给有基准电源电压VGND，电压控制电路30的开关31成为接通状态，对PMOS晶体管11的栅极也供给有基准电源电压VGND。因此，PMOS晶体管11的栅极、源极均成为基准电源电压VGND，PMOS晶体管11成为断开状态。

根据所述结构，电压控制电路30以负侧电压VGn～基准电源电压VGND间的电压范围运行，电压控制电路40以基准电源电压VGND～正侧电压VGp间的电压范围运行。因此，电压控制电路30及电压控制电路40均可利用低耐压元件来构成。

而且，通过将所述电压控制电路30设于图7所示的输出电路200的输出选择开关11及输出选择开关12各自的栅极，将电压控制电路40设于输出选择开关21及输出选择开关22各自的栅极，从而即便为图7所示的结构，也可输出电压范围广的电压信号。

表示图8的输出电路100A的控制部35、及所述控制部35所含的电压控制电路30及电压控制电路40生成的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21的一例的时间图与图2相同。以下，参照图2对电压控制电路30、电压控制电路40的动作进行概略说明。

图2中，首先在期间T1中，电压控制电路30将具有基准电源电压VGND的控制信号St11供给于输出选择开关(PMOS晶体管)11的栅极。进而，所述期间T1中，电压控制电路40将在期间T1之前的负极驱动期间中供给的具有电压VGp的控制信号St21，继续供给于输出选择开关(NMOS晶体管)21的栅极。由此，将输出选择开关11及输出选择开关21分别设定为断开、接通状态。

期间T2中，电压控制电路30将控制信号St11供给于输出选择开关(PMOS晶体管)11的栅极，所述控制信号St11具有基于与正极电压信号Vp的电压电平对应的k位的数字信号中的上位侧的规定的位Dmp而选择的、电压VGn的电压值。进而，所述期间T2中，电压控制电路40将具有基准电源电压VGND的控制信号St21供给于输出选择开关(NMOS晶体管)21的栅极。由此，将输出选择开关11及输出选择开关21分别设定为接通、断开状态。

期间T3中，电压控制电路30将在期间T2中供给的具有电压VGn的控制信号St11继续供给于输出选择开关(PMOS晶体管)11的栅极。进而，所述期间T3中，电压控制电路40将具有基准电源电压VGND的控制信号St21供给于输出选择开关(NMOS晶体管)21的栅极。由此，将输出选择开关11及输出选择开关21分别设定为接通、断开状态。

接着，期间T4中，电压控制电路30将具有基准电源电压VGND的控制信号St11供给于输出选择开关(PMOS晶体管)11的栅极。进而，所述期间T4中，电压控制电路40将控制信号St21供给于输出选择开关(NMOS晶体管)21的栅极，所述控制信号St21具有基于与负极电压信号Vn的电压电平对应的k位的数字信号中的上位侧的规定位Dmn而选择的、电压VGp的电压值。由此，设定输出选择开关21的接通状态。

另外，关于除了所述方面以外的其他控制信号的波形、以及节点Ns11的电压V11、节点Ns21的电压V21及输出端子DL1的电压，与图2所示相同，因而省略其说明。

[实施例4]

图9为表示作为本发明的输出电路的第四实施例的输出电路100-1的结构的电路图。另外，输出电路100-1为与图1、图7及图8所示的输出电路100、输出电路200、输出电路100A同样地，可切换输出正极电压信号Vp及负极电压信号Vn中的一者的输出电路。输出电路100-1为下述输出电路，即：不仅利用形成于半导体基板上的晶体管电路可实现包含输出选择开关的各开关，而且利用不存在背栅的、例如形成于玻璃或塑料等的绝缘性基板上的薄膜晶体管电路，也可实现包含输出选择开关的各开关。

如图9所示，输出电路100-1包含正极电压信号供给电路10A、负极电压信号供给电路20A、输出选择开关11a、输出选择开关21a、开关13a、开关23a、电容元件C11、电容元件C21、控制部35以及输出端子DL1。

正极电压信号供给电路10A包含放大电路10及开关15。放大电路10例如为自身的输出端子与反转输入端子相互连接的、电压跟随器的运算放大器。另外，作为放大电路10，也可为将输入电压信号Vpi以小于1的增益、或1以上的增益进行放大的放大电路。

放大电路10被供给有电源电压VGND及电源电压VDDH，在自身的非反转输入端子接收具有正极性的电压值的正极电压信号Vpi，将正极电压信号Vp进行放大输出。

另外，正极电压信号Vp为电压值在下述范围内变化的、正极性的信号。

VGND＜Vp＜VDDH

VGND＝基准电源电压(例如0V)

VDDH＝正极电源电压(例如5V)

放大电路10从自身的输出端子输出正极电压信号Vp，并将其供给于开关15。

开关15根据控制信号Sz11而设定为接通状态或断开状态。开关15在设定为接通状态的情况下，将从放大电路10输出的正极电压信号Vp经由节点Ns11而供给于输出选择开关11a。

另外，作为放大电路10，也可采用包含所述开关15的功能的放大电路。

开关13a包含在栅极接收控制信号Sr11的例如薄膜晶体管、或NMOS晶体管。开关13a的漏极连接于节点Ns11，对源极施加有基准电源电压VGND。开关13a在自身的栅极所接收的控制信号Sr11具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号Sr11具有正极电源电压VDDH的情况下，开关13a成为接通状态，向节点Ns11施加基准电源电压VGND。

输出选择开关11a包含在栅极接收控制信号St11的例如薄膜晶体管、或PMOS晶体管。输出选择开关11a的源极连接于节点Ns11，漏极连接于输出端子DL1。输出选择开关11a在节点Ns11为基准电源电压VGND时，自身的栅极所接收的控制信号St11具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号St11相对于正极电压信号Vp而具有规定的电压差的负侧电压VGn的情况下，输出选择开关11a成为接通状态，将节点Ns11与输出端子DL1电连接。

在输出选择开关11a的源极及节点Ns11共同地连接有电容元件C11的一端。所述电容元件C11的另一端连接于输出选择开关11a的栅极。电容元件C11在输出选择开关11a的栅极(节点Ng11)为高阻抗(high impedance)状态(以下记作HiZ)时，利用蓄积于自身的电容的电荷来保持输出选择开关11a的栅极-源极间电压。

负极电压信号供给电路20A包含放大电路20及开关25。放大电路20例如为自身的输出端子与反转输入端子相互连接的、电压跟随器的运算放大器。另外，作为放大电路20，也可为将输入电压信号Vni以小于1的增益、或1以上的增益进行放大的放大电路。

放大电路20被供给有电源电压VGND及电源电压VDDL，在自身的非反转输入端子接收具有负极性的电压值的负极电压信号Vni，将负极电压信号Vn进行放大输出。

另外，负极电压信号Vn为电压值在下述范围内变化的、负极性的信号。

VGND＞Vn＞VDDL

VGND＝基准电源电压(例如0V)

VDDL＝负极电源电压(例如-5V)

放大电路20从自身的输出端子输出负极电压信号Vn，并将其供给于开关25。

开关25根据控制信号Sz21而设定为接通状态或断开状态。开关25在设定为接通状态的情况下，将从放大电路20输出的负极电压信号Vn经由节点Ns21而供给于输出选择开关21a。另外，作为放大电路20，也可采用包含所述开关25的功能的放大电路。

开关23a包含在栅极接收控制信号Sr21的例如薄膜晶体管、或PMOS晶体管。开关23a的漏极连接于节点Ns21，对源极施加有基准电源电压VGND。开关23a在自身的栅极所接收的控制信号Sr21具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号Sr21具有负极电源电压VDDL的情况下，开关23a成为接通状态，对节点Ns21施加基准电源电压VGND。

输出选择开关21a包含在栅极接收控制信号St21的例如薄膜晶体管或NMOS晶体管。输出选择开关21a的源极连接于节点Ns21，漏极连接于输出端子DL1。输出选择开关21a在节点Ns21为基准电源电压VGND时，自身的栅极所接收的控制信号St21具有基准电源电压VGND的情况下，成为断开状态。另一方面，在所述控制信号St21相对于负极电压信号Vn而具有规定的电压差的正侧电压VGp的情况下，输出选择开关21a成为接通状态，将节点Ns21与输出端子DL1电连接。

在输出选择开关21a的源极及节点Ns21共同地连接有电容元件C21的一端。所述电容元件C21的另一端连接于输出选择开关21a的栅极。电容元件C21在输出选择开关21a的栅极(节点Ng21)为高阻抗状态(以下记作HiZ)时，利用蓄积于自身的电容的电荷来保持输出选择开关21a的栅极-源极间电压。

控制部35生成所述的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21，作为择一地输出正极电压信号Vp及负极电压信号Vn中的一者的控制信号。其中，控制信号St11是由所述控制部35所含的电压控制电路130生成，控制信号St21是由所述控制部35所含的电压控制电路140生成。

电压控制电路130包含开关131及开关132。开关131在接通状态时，将基准电源电压VGND施加于节点Ng11，将输出选择开关11a控制为断开状态。开关132在接通状态时将负极电源电压VDDL施加于节点Ng11，在电容元件C11中蓄积与输出选择开关11a的栅极-源极间电压相应的电荷。开关131及开关132在将正极电压信号Vp输出至输出端子DL1时，均设定为断开状态。此时，输出选择开关11a的栅极(节点Ng11)被设为HiZ状态，但利用蓄积于电容元件c11的电荷来保持输出选择开关11a的栅极-源极间电压，输出选择开关11a保持接通状态。

电压控制电路140包含开关141及开关142。开关141在接通状态时，将基准电源电压VGND施加于节点Ng21，将输出选择开关21a控制为断开状态。开关142在接通状态时将正极电源电压VDDH施加于节点Ng21，在电容元件C21中蓄积与输出选择开关21a的栅极-源极间电压相应的电荷。开关141及开关142在将负极电压信号Vn输出至输出端子DL1时，均设定为断开状态。此时，输出选择开关21a的栅极(节点Ng11)被设为HiZ状态，但利用蓄积于电容元件c21的电荷来保持输出选择开关21a的栅极-源极间电压，输出选择开关21a保持接通状态。

图10为表示图9所示的控制部35、及所述控制部35所含的电压控制电路130及电压控制电路140生成的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21的一例的时间图。

另外，图10中，表示输出电路100-1周期性地交替切换输出正极电压信号Vp及负极电压信号Vn的、进行所谓极性反转驱动的情况下控制部35生成的控制信号的一例。而且，图10中，在输出正极电压信号Vp的正极驱动期间、及输出负极电压信号Vn的负极驱动期间各自中，也示出针对各开关的通断控制以及节点Ns11的电压V11、节点Ns21的电压V21、输出端子DL1的电压的变化。另外，正极电压信号Vp及负极电压信号Vn也可在与各自的极性对应的电压范围内，为单一或多个阶跃信号、或者正弦波等可变信号。

如图10所示，正极驱动期间至少被区分为期间T1及期间T2的两个期间，关于负极驱动期间，也至少被区分为期间T3及期间T4的两个期间。此外，期间T1仅针对控制信号St11而被区分为期间T1A及期间T1B，期间T3仅针对控制信号St21而被区分为期间T3A及期间T3B。

以下，一边参照图10以及图11～图14，一边对与图10所示的控制信号Sr11、控制信号Sr21、控制信号St11、控制信号St21、控制信号Sz11、控制信号Sz21相应的输出电路100-1的详细动作进行说明。另外，图11～图14为等价地表示在期间T1～期间T4各自中的输出电路100内的状态的等价电路图。此时，在即将进入期间T1前(初期状态)，处于下述状态，即：由负极电压信号供给电路20A生成的负极电压信号Vn经由输出选择开关21a而供给于输出端子DL1的状态，也就是负极驱动期间的期间T4中的动作状态。而且，图11～图14中，以点线来表示信号供给被阻断的HiZ状态的路径。

图10中，首先在期间T1中，根据控制信号Sz11及控制信号Sz21而开关15及开关25均成为断开状态，来自正极电压信号供给电路10A及负极电压信号供给电路20A的电压信号的供给被阻断。而且，期间T1中，对开关13a的栅极供给有具有正极电源电压VDDH的控制信号Sr11，开关13a成为接通状态，节点Ns11的电压V11被驱动为基准电源电压VGND。而且，对开关23a的栅极供给有具有负极电源电压VDDL的控制信号Sr21，开关23a成为接通状态，如图10所示，节点Ns21的电压V21从之前的负极驱动期间的负极电压信号Vn向基准电源电压VGND提升。

而且，期间T1中，电压控制电路140的开关141及开关142均设为断开状态，在输出选择开关21a的栅极，以Hiz状态继续保持有之前的负极驱动期间的电压VGp。此外，输出选择开关21a的栅极的电压VGp通过电容元件C21而保持与输出选择开关21a的源极的电压的电压差，因而与节点Ns21的电压V21的电压变化联动地变化。由此，如图11所示，输出选择开关21a保持接通状态，在节点Ns21驱动的基准电源电压VGND经由输出选择开关21a而施加于输出端子DL1。因此，如图10所示，为负极电压信号Vn的输出端子DL1的电压经由输出选择开关21a而向基准电源电压VGND提升。

而且，控制信号St11在将期间T1区分为两个的期间T1A与期间T1B中受控制。期间T1的前半的期间T1A中，电压控制电路130的开关131及开关132中的开关131成为接通状态，对输出选择开关11a的栅极供给有具有基准电源电压VGND的控制信号St11。由此，如图11所示，输出选择开关11a成为断开状态。

而且，控制信号St11的控制如图10所示，在输出端子DL1的电压向基准电源电压VGND充分提升后，从期间T1的前半T1A向后半的期间T1B切换。期间T1B中，电压控制电路130的开关131及开关132中的开关132成为接通状态，对输出选择开关11a的栅极供给有作为负极电源电压VDDL的控制信号St11。由此，如图11所示，输出选择开关11a切换为接通状态。

此时，期间T1B中，在电容元件C11中，蓄积有对节点Ns11供给的基准电源电压VGND、与对输出选择开关11a的栅极供给的负极电源电压VDDL的电压差(VDDL－VGND)的电荷。输出选择开关11a的栅极相对于节点Ns11的电压，以输出选择开关11a的栅极-源极间电压差(VDDL－VGND)而保持负侧的电压VGn。

另外，在整个期间T1中，开关13a的各端子(栅极、漏极、源极)被控制在基准电源电压VGND与正极电源电压VDDH之间。输出选择开关11a、开关23a及电容元件C11的各端子被控制在基准电源电压VGND与负极电源电压VDDL之间。输出选择开关21a的各端子中的漏极、源极被控制在基准电源电压VGND与负极电源电压VDDL之间。输出选择开关21a的栅极相对于源极的电压，以Hiz状态通过电容元件C21而保持耐压内的正侧电压VGp。因此，输出选择开关11a、输出选择开关21a及开关13a、开关23a以及电容元件C11、电容元件C21被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

接下来在期间T2中，具有基准电源电压VGND的控制信号Sr11供给于开关13a的栅极，开关13a成为断开状态。而且，期间T2中，具有负极电源电压VDDL的控制信号Sr21继续供给于开关23a的栅极，开关23a维持接通状态。由此，图12所示的节点Ns21的电压V21维持基准电源电压VGND。而且，期间T2中，电压控制电路140的开关141及开关142中的开关141成为接通状态，对输出选择开关21a的栅极供给有具有基准电源电压VGND的控制信号St21。由此，如图12所示，输出选择开关21a成为断开状态。而且，期间T2中，电压控制电路130的开关131及开关132均成为断开状态，控制信号St11的供给被阻断，输出选择开关11a的栅极(节点Ng11)被设为Hiz状态。但是，在电容元件c11中，保持有在期间T1B中蓄积的电压差(VDDL－VGND)的电荷，因而保持输出选择开关11a的栅极-源极间电压(VDDL－VGND)，输出选择开关11a在整个期间T2中保持接通状态。而且，期间T2中，根据控制信号Sz11而开关15成为接通状态，如图12所示，从正极电压信号供给电路10A向节点Ns11供给正极电压信号Vp。而且，期间T2中，通过控制信号Sz21而开关25维持断开状态，因而来自负极电压信号供给电路20A的电压信号的供给继续被阻断。此外，期间T2中，输出选择开关11a的栅极电压VGn相对于节点Ns11的电压变化而以保持电压差(VDDL－VGND)的状态联动地变化。此外，图10的控制信号St11的信号波形中，控制信号St11的供给被阻断的期间的信号波形中，以虚线信号来表示输出选择开关11a的栅极电压波形。

因此，期间T2中，如图12所示，经由输出选择开关11a将正极电压信号Vp供给于输出端子DL1，所述输出端子DL1的电压如图10所示那样，从基准电源电压VGND向正极电压信号Vp变化。此时，相对于从基准电源电压VGND到正极电源电压VDDH的范围的任意的正极电压信号Vp，输出选择开关11a具有栅极-源极间电压差(VDDL－VGND)，维持低接通电阻的状态，因而可发挥高的电流供给能力(高驱动能力)。而且，期间T2中，在即便正极电压信号Vp的电压值变化的情况下，输出选择开关11a也能以低接通电阻的状态实现高的电流供给能力(高驱动能力)。

另外，在整个期间T2中，开关13a及输出选择开关21a的各端子(栅极、漏极、源极)被控制在基准电源电压VGND与正极电源电压VDDH之间。开关23a的各端子被控制在基准电源电压VGND与负极电源电压VDDL之间。输出选择开关11a的各端子中的漏极、源极被控制在基准电源电压VGND与正极电源电压VDDH之间。输出选择开关11a的栅极相对于源极的电压，以Hiz状态通过电容元件C11而保持耐压内的负侧电压VGn。因此，输出选择开关11a、输出选择开关21a及开关13a、开关23a以及电容元件C11、电容元件C21被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

接下来在期间T3中，根据控制信号Sz11及控制信号Sz21而开关15及开关25均成为断开状态，来自正极电压信号供给电路10A及负极电压信号供给电路20A的电压信号的供给被阻断。而且，期间T3中，对开关23a的栅极继续供给有具有负极电源电压VDDL的控制信号Sr21，开关23a维持接通状态，节点Ns21的电压V21被驱动为基准电源电压VGND。而且，对开关13a的栅极供给有具有正极电源电压VDDH的控制信号Sr11，开关13a成为接通状态，如图10所示，节点Ns11的电压V11从期间T2的正极电压信号Vp向基准电源电压VGND降低。

而且，期间T3中，电压控制电路130的开关131及开关132继续均设为断开状态，在输出选择开关11a的栅极以HiZ状态继续保持期间T2的电压VGn。此外，输出选择开关11a的栅极的电压VGn通过电容元件C11而保持与输出选择开关11a的源极的电压的电压差，因而与节点Ns11的电压V11的电压变化联动地变化。由此，如图13所示，输出选择开关11a维持接通状态，在节点Ns11驱动的基准电源电压VGND经由输出选择开关11a而施加于输出端子DL1。因此，如图10所示，为正极电压信号Vp的输出端子DL1的电压经由输出选择开关11a而向基准电源电压VGND降低。

而且，控制信号St21在将期间T3区分为两个的期间T3A与期间T3B中受控制。期间T3的前半的期间T3A中，电压控制电路140的开关141及开关142中的开关141成为接通状态，对输出选择开关21a的栅极供给有具有基准电源电压VGND的控制信号St21。由此，如图13所示，输出选择开关21a成为断开状态。

而且，控制信号St21的控制如图10所示，在输出端子DL1的电压向基准电源电压VGND充分提升后，从期间T1的前半T1A向后半的期间T1B切换。期间T3B中，电压控制电路140的开关141及开关142中的开关142成为接通状态，对输出选择开关21a的栅极供给有具有正极电源电压VDDH的控制信号St21。由此，如图13所示，输出选择开关21a切换为接通状态。

此时，期间T3B中，在电容元件C21中，蓄积有对节点Ns21供给的基准电源电压VGND、与对输出选择开关21a的栅极供给的正极电源电压VDDH的电压差(VDDH－VGND)的电荷。输出选择开关21a的栅极相对于节点Ns21的电压，以输出选择开关21a的栅极-源极间电压差(VDDH－VGND)而保持正侧的电压VGp。

另外，在整个期间T3中，开关23a的各端子(栅极、漏极、源极)被控制在基准电源电压VGND与负极电源电压VDDL之间。输出选择开关21a、开关13a及电容元件C21的各端子被控制在基准电源电压VGND与正极电源电压VDDH之间。输出选择开关11a的各端子中的漏极、源极被控制在基准电源电压VGND与正极电源电压VDDH之间。输出选择开关11a的栅极相对于源极的电压，以Hiz状态通过电容元件C11而保持耐压内的负侧电压VGn。因此，输出选择开关11a、输出选择开关21a及开关13a、开关23a以及电容元件C11、电容元件C21被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

接下来在期间T4中，具有基准电源电压VGND的控制信号Sr21供给于开关23a的栅极，开关23a成为断开状态。而且，期间T4中，具有正极电源电压VDDH的控制信号Sr11继续供给于开关13a的栅极，开关13a维持接通状态。由此，如图10所示，关于节点Ns11的电压V11，也维持基准电源电压VGND。而且，期间T4中，电压控制电路130的开关131及开关132中的开关131成为接通状态，对输出选择开关11a的栅极及电容元件C11供给有具有基准电源电压VGND的控制信号St11。由此，如图14所示，输出选择开关11a成为断开状态。而且，期间T4中，电压控制电路140的开关141及开关142均成为断开状态，控制信号St21的供给被阻断，输出选择开关21a的栅极(节点Ng21)被设为Hiz状态。但是，在电容元件c21中，保持有在期间T3B中蓄积的电压差(VDDH－VGND)的电荷，因而保持输出选择开关21a的栅极-源极间电压差(VDDH－VGND)，输出选择开关11a在整个期间T4中保持接通状态。而且，期间T4中，根据控制信号Sz21而开关25成为接通状态，如图14所示，从负极电压信号供给电路20A向节点Ns21供给负极电压信号Vn。而且，期间T4中，通过控制信号Sz11而开关15维持断开状态，因而来自正极电压信号供给电路10A的电压信号的供给继续被阻断。此外，期间T4中，输出选择开关21a的栅极电压VGp相对于节点Ns21的电压变化，以保持电压差(VDDH－VGND)的状态联动地变化。此外，图10的控制信号St21的信号波形中，控制信号St21的供给被阻断的期间的信号波形中，以虚线信号来表示输出选择开关21a的栅极电压波形。

因此，期间T4中，如图14所示，经由输出选择开关21a将负极电压信号Vn供给于输出端子DL1，所述输出端子DL1的电压如图10所示，从基准电源电压VGND向负极电压信号Vn变化。此时，相对于从基准电源电压VGND到负极电源电压VDDL的范围的任意的负极电压信号Vn，输出选择开关21a具有栅极-源极间电压差(VDDH－VGND)，维持低接通电阻的状态，因而可发挥高的电流供给能力(高驱动能力)。而且，期间T4中，即便在负极电压信号Vn的电压值变化的情况下，输出选择开关21a也能以低接通电阻的状态实现高的电流供给能力(高驱动能力)。

另外，在整个期间T4中，开关23a及输出选择开关11a的各端子(栅极、漏极、源极)被控制在基准电源电压VGND与负极电源电压VDDL之间。开关13a的各端子被控制在基准电源电压VGND与正极电源电压VDDH之间。输出选择开关21a的各端子中的漏极、源极被控制在基准电源电压VGND与负极电源电压VDDL之间。输出选择开关21a的栅极相对于源极的电压，以HiZ状态通过电容元件c21而保持耐压内的正侧电压VGp。因此，输出选择开关11a、输出选择开关21a及开关13a、开关23a以及电容元件C11、电容元件C21被控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

图10～图14的驱动控制的特征为，在输出端子DL1的驱动中，在从负极电压信号Vn的供给期间(T4)向正极电压信号Vp的供给期间(T2)切换时，至少设置切换期间(T1)。在切换期间(T1)中，将节点Ns11、节点Ns21及输出端子DL1驱动为基准电源电压VGND。而且，在切换期间的前半(T1A)，将输出选择开关11a的栅极设为基准电源电压VGND，在切换期间的后半(T1B)，将输出选择开关11a的栅极设为负极电源电压VDDL。由此，在切换期间的后半(T1B)，保持输出选择开关11a的栅极-源极间电压差(VDDL－VGND)，将可维持接通状态的电荷蓄积于电容元件C11。接下来，在正极电压信号Vp的供给期间(T2)中，将输出选择开关11a的栅极设为HiZ状态，利用伴随保持于电容元件c11的电荷的、栅极-源极间电压差，来维持输出选择开关11a的低接通电阻。由此，可针对具有任意电压值的正极电压信号Vp实现高的电流供给能力(驱动能力)。而且，可将输出选择开关11a、输出选择开关21a及开关13a、开关23a以及电容元件C11、电容元件C21，控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

同样地，在从正极电压信号Vp的供给期间(T2)向负极电压信号Vn的供给期间(T4)切换时，至少设置切换期间(T3)。在切换期间(T3)中，将节点Ns11、节点Ns21及输出端子DL1驱动为基准电源电压VGND。在切换期间的前半(T3A)，将输出选择开关21a的栅极设为基准电源电压VGND，在切换期间的后半(T3B)，将输出选择开关21a的栅极设为正极电源电压VDDH。由此，在切换期间的后半(T3B)，保持输出选择开关21a的栅极-源极间电压差(VDDH－VGND)，将可维持接通状态的电荷蓄积于电容元件C21。接下来，在负极电压信号Vn的供给期间(T4)中，将输出选择开关21a的栅极设为HiZ状态，利用伴随保持于电容元件c21的电荷的、栅极-源极间电压差，来维持输出选择开关21a的低接通电阻。由此，可针对具有任意电压值的负极电压信号Vn实现高的电流供给能力(驱动能力)。而且，可将输出选择开关11a、输出选择开关21a及开关13a、开关23a以及电容元件C11、电容元件C21，控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

此外，通过使正极电压信号供给电路10A以基准电源电压VGND与正极电源电压VDDH间的电源间电压差运行，使负极电压信号供给电路20A以基准电源电压VGND与负极电源电压VDDL间的电源间电压差运行，从而可将输出电路100-1控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。因此，输出电路100-1可由相对于输出端子DL1的输出电压范围(VDDL＜DL1电压＜VDDH)而电压差为例如约二分之一的低耐压元件来构成。低耐压元件(晶体管)例如根据定标法则而可缩小元件尺寸，因而由低耐压元件构成的输出电路100可大幅度地缩小电路面积。

此外，图10中，在正极驱动期间的期间T2中，表示了向输出端子DL1输出一个正极电压信号Vp的驱动控制例，但也能以从正极电压信号供给电路10A连续输出电压值不同的多个正极电压信号Vp，并向输出端子DL1输出的方式进行驱动控制。同样地，在负极驱动期间的期间T4中，表示了向输出端子DL1输出一个负极电压信号Vn的驱动例，但也能以从负极电压信号供给电路20A连续输出电压值不同的多个负极电压信号Vn，并向输出端子DL1输出的方式进行驱动控制。而且，视需要可在切换期间(T1、T3)之前或之后增加其他控制。

而且，所述实施例中，对交替切换正极驱动期间与负极驱动期间的驱动控制例进行了说明，但在电源投入时或电源断开时，进行与电源电压的上升或下降相应的控制。例如，在电源电压的上升或下降时，为了将连接于输出端子的电容性负载驱动为基准电源电压，例如也能以如下方式进行控制，即：将正极电压信号供给电路10A及负极电压信号供给电路20A的电压信号的供给阻断(将开关15及开关25均断开)，输出选择开关11a、输出选择开关21a、开关13a及开关23a均成为接通状态。

[实施例5]

图15为表示作为本发明的输出电路的第五实施例的输出电路100-2的结构的电路图。另外，输出电路100-2为下述结构，即：采用晶体管的栅极电容C11a来代替图9所示的输出电路100-1的电容元件C11，采用晶体管的栅极电容C21a来代替电容元件C21。其他结构与图9所示相同。因此，将除了晶体管的栅极电容C11a及栅极电容C21a以外的其他结构的说明省略。

晶体管的栅极电容C11a包含与输出选择开关11a相同导电型、例如P通道型的晶体管。即，晶体管的栅极电容C11a是由P通道型晶体管所构成，所述P通道型晶体管自身的漏极及源极彼此相互连接，其连接点连接于节点Ns11，自身的栅极连接于输出选择开关11a的栅极(节点Ng11)。

晶体管的栅极电容C21a包含与输出选择开关21a相同导电型、例如N通道型的晶体管。即，晶体管的栅极电容C21a是由N通道型晶体管所构成，所述N通道型晶体管自身的漏极及源极彼此相互连接，其连接点连接于节点Ns21，自身的栅极连接于输出选择开关21a的栅极(节点Ng21)。

即，图15所示的输出电路100-2中，利用晶体管的栅极电容来实现电容C11a及电容C21a，总体结构与图9所示的输出电路100-1相同。通过利用晶体管的栅极电容来构成电容C11a、电容C21a，从而可不追加用于形成个别的电容元件的工艺工序(成本增加)，而利用晶体管的工艺工序来形成。

[实施例6]

图16为表示作为本发明的输出电路的第六实施例的输出电路100-3的结构的电路图。另外，输出电路100-3为下述结构，即：采用图1所示的开关13及开关23来代替图9所示的开关13a及开关23a，采用图1所示的输出选择开关11及输出选择开关21来代替图9所示的输出选择开关11a及输出选择开关21a。其他结构及电路总体的动作与图9所示的输出电路100-1相同。但是，在实现输出电路100-3时，至少针对开关13、开关23、输出选择开关11及输出选择开关21，采用存在背栅的形成于例如硅基板等半导体基板上的MOS结构。

[实施例7]

图17为表示作为本发明的输出电路的第七实施例的输出电路100-4的结构的电路图。另外，输出电路100-4的除了下述方面以外的结构与图9所示相同，即：采用开关131a来代替电压控制电路130所含的开关131，采用开关141a来代替电压控制电路140所含的开关141。

开关131a在接通状态时，将输出选择开关11a的栅极与节点Ns11连接。即，开关131a在接通状态时，将输出选择开关11a的源极及栅极短路，因而与开关131的接通状态时同样地，输出选择开关11a被设定为断开状态。

开关141a在接通状态时，将输出选择开关21a的栅极与节点Ns21连接。即，开关141a在接通状态时，将输出选择开关21a的源极及栅极短路，因而与开关141的接通状态时同样地，输出选择开关21a被设定为断开状态。

[实施例8]

图18为表示作为本发明的输出电路的第八实施例的输出电路200-1的结构的电路图。另外，输出电路200-1为与图7同样地进行所谓极性反转驱动的输出电路，即：从二系统的输出端子DL1及输出端子DL2中的一个输出端子输出正极电压信号Vp，从另一个输出端子输出负极电压信号Vn，且以规定的时序切换两者的极性。

图18所示的输出电路200-1中，采用开关13a、开关14a、开关23a、开关24a，来代替图7所示的包含形成于半导体基板上的MOS晶体管的开关13、开关14、开关23及开关24。而且，所述输出电路200-1中，采用输出选择开关11a、输出选择开关12a、输出选择开关21a及输出选择开关22a，来代替图7所示的包含形成于半导体基板上的MOS晶体管的输出选择开关11、输出选择开关12、输出选择开关21及输出选择开关22。输出电路200-1的开关13a、开关14a、开关23a、开关24a及输出选择开关11a、输出选择开关12a、输出选择开关21a、输出选择开关22a可由形成于绝缘性基板上的薄膜晶体管构成，也可由形成于半导体基板上的MOS晶体管构成。但是，形成于半导体基板上的MOS晶体管的情况下，背栅的连接与图7所示的开关13、开关14、开关23、开关24及输出选择开关11、输出选择开关12、输出选择开关21、输出选择开关22相同。

而且，图18所示的输出电路200-1中，在输出选择开关11a、输出选择开关12a、输出选择开关21a及输出选择开关22a各自的栅极及源极间，分别个别地连接电容元件C11、电容元件C12、电容元件C21及电容元件C22。

进而，图18所示的输出电路200-1中，关于控制信号St11、控制信号St12、控制信号St21、控制信号St22，包括与图7相同的控制部35A，由所述控制部35A所含的电压控制电路130、电压控制电路130A、电压控制电路140及电压控制电路140A生成。

另外，图18中，省略电压控制电路130、电压控制电路130A、电压控制电路140及电压控制电路140A的内部的记载，但电压控制电路130及电压控制电路130A分别具有与图9所示的电压控制电路130相同的内部结构，电压控制电路140及电压控制电路140A分别具有与图9所示的电压控制电路140相同的内部结构。进而图18中，省略控制部35A的记载。

图18所示的输出电路200-1也与图9所示的输出电路100-1同样地，进行图10～图14所示的驱动控制。但是，关于针对输出端子DL2的驱动控制，在图10～图14所示的驱动控制中，调换正极驱动期间与负极驱动期间。即，在向输出端子DL1输出正极电压信号Vp时，控制向输出端子DL1的输出的输出选择开关11a、输出选择开关21a及开关13a、开关15、开关23a、开关25各自进行与图10～图14的正极驱动期间(T1、T2)相同的接通、断开控制。此时，控制向输出端子DL2的输出的输出选择开关12a、输出选择开关22a及开关14a、开关16、开关24a、开关26各自进行与图10～图14的输出选择开关11a、输出选择开关21a及开关13a、开关15、开关23a、开关25的负极驱动期间(T3、T4)相同的控制，向输出端子DL2输出负极电压信号Vn。而且，在向输出端子DL1输出负极电压信号Vn时，控制向输出端子DL1的输出的输出选择开关11a、输出选择开关21a及开关13a、开关15、开关23a、开关25各自进行与图10的负极驱动期间(T3、T4)相同的接通、断开控制。此时，控制向输出端子DL2的输出的输出选择开关12a、输出选择开关22a及开关14a、开关16、开关24a、开关26各自进行与输出选择开关11a、输出选择开关21a及开关13a、开关15、开关23a、开关25的正极驱动期间(T1、T2)相同的控制，向输出端子DL2输出正极电压信号Vp。

图18所示的输出电路200-1也与图9所示的输出电路100-1同样地，可针对具有任意电压值的正极电压信号Vp或负极电压信号Vn向输出端子DL1、输出端子DL2的输出动作，实现高的电流供给能力(驱动能力)。而且，可将构成输出电路200-1的各元件，控制在基准电源电压VGND与正极电源电压VDDH间的电源间电压差、或基准电源电压VGND与负极电源电压VDDL间的电源间电压差的任一耐压范围内。

[实施例9]

图19为表示作为本发明的输出电路的第九实施例的输出电路300的结构的电路图。另外，图19所示的输出电路300为下述结构，即：采用正极电压信号供给电路10C来代替正极电压信号供给电路10A，采用负极电压信号供给电路20C来代替负极电压信号供给电路20A。其他结构与图9所示相同。

因此，省略关于所述其他结构的说明，以下对正极电压信号供给电路10C及负极电压信号供给电路20C的内部结构进行说明。

正极电压信号供给电路10C具有承担图9所示的正极电压信号供给电路10A的开关15的功能的内部开关15a～内部开关15d、P通道型的输出晶体管17P、N通道型的输出晶体管17N、以及差动放大段18。输出晶体管17P、输出晶体管17N构成正极电压信号供给电路10C的输出放大段。P通道型的输出晶体管17P的漏极连接于节点Ns11，源极连接于正极电源电压VDDH。N通道型的输出晶体管17N的漏极连接于节点Ns11，源极连接于基准电源电压VGND。差动放大段18在自身的非反转输入端子接收正极电压信号Vpi，并且在自身的反转输入端子，接收从正极电压信号供给电路10C作为节点Ns11的电压V11而输出的正极电压信号。

差动放大段18生成电压值对应于正极电压信号Vpi与电压V11的电压差而变动的第一差动输出信号及第二差动输出信号，并将其经由内部开关15a、内部开关15c而供给于输出晶体管17P、输出晶体管17N的栅极。内部开关15b、内部开关15d分别连接于输出晶体管17P、输出晶体管17N的栅极-源极间。内部开关15a、内部开关15c与内部开关15b、内部开关15d互补地受控制，当内部开关15a、内部开关15c接通时，内部开关15b、内部开关15d断开。此时，差动放大段18的第一差动输出信号及第二差动输出信号供给于输出晶体管17P、输出晶体管17N的栅极，输出晶体管17P、输出晶体管17N激活，向节点Ns11供给正极电压信号。即，正极电压信号供给电路10c被设为将与正极电压信号Vpi相应的正极电压信号V11向节点Ns11放大输出的电压跟随器结构。另一方面，当内部开关15a、内部开关15c断开时，内部开关15b、内部开关15d接通。此时，输出晶体管17P、输出晶体管17N未激活，停止向节点Ns11供给正极电压信号。

此处，正极电压信号供给电路10C中，通过将内部开关15a及内部开关15c控制为接通状态，将内部开关15b及内部开关15d控制为断开状态，从而可实现与图9的正极电压信号供给电路10A的开关15的接通状态等价的状态。而且，正极电压信号供给电路10C中，通过将内部开关15a及内部开关15c控制为断开状态，将内部开关15b及内部开关15d控制为接通状态，从而可实现与图9的正极电压信号供给电路10A的开关15的断开状态等价的状态。

根据图19所示的正极电压信号供给电路10C，与图9所示的正极电压信号供给电路10A相比，并无从放大电路10的输出端到输出端子DL1的路径上的开关15，正极电压信号供给电路10C的输出阻抗变小。因此，可提高正极电压信号供给电路10C的驱动能力。

负极电压信号供给电路20C具有承担图9所示的负极电压信号供给电路20A的开关25的功能的内部开关25a～内部开关25d、P通道型的输出晶体管27P、N通道型的输出晶体管27N、以及差动放大段28。输出晶体管27P、输出晶体管27N构成负极电压信号供给电路20C的输出放大段。P通道型的输出晶体管27P的漏极连接于节点Ns21，源极连接于基准电源电压VGND。N通道型的输出晶体管27N的漏极连接于节点Ns21，源极连接于负极电源电压VDDL。差动放大段28在自身的非反转输入端子接收负极电压信号Vni，并且在自身的反转输入端子，接收从负极电压信号供给电路20C作为节点Ns21的电压V21而输出的负极电压信号。

差动放大段28生成电压值对应于负极电压信号Vni与电压V21的电压差而变动的第三差动输出信号及第四差动输出信号，并经由内部开关25a、内部开关25c而供给于输出晶体管27P、输出晶体管27N的栅极。内部开关25b、内部开关25d分别连接于输出晶体管27P、输出晶体管27N的栅极-源极间。内部开关25a、内部开关25c与内部开关25b、内部开关25d互补地受到通断控制，当内部开关25a、内部开关25c接通时，内部开关25b、内部开关25d断开。此时，差动放大段28的第三差动输出信号及第四差动输出信号供给于输出晶体管27P、输出晶体管27N的栅极，输出晶体管27P、输出晶体管27N激活，向节点Ns21供给负极电压信号。即，负极电压信号供给电路20C被设为将与负极电压信号Vni相应的负极电压信号V21向节点Ns11放大输出的电压跟随器结构。另一方面，当内部开关25a、内部开关25c断开时，内部开关25b、内部开关25d接通。此时，输出晶体管27P、输出晶体管27N未激活，停止向节点Ns21供给负极电压信号。

此处，负极电压信号供给电路20C中，通过将内部开关25a及内部开关25c控制为接通状态，将内部开关25b及内部开关25d控制为断开状态，从而可实现与图9的负极电压信号供给电路20A的开关25的接通状态等价的状态。而且，负极电压信号供给电路20C中，通过将内部开关25a及内部开关25c控制为断开状态，将内部开关25b及内部开关25d控制为接通状态，从而可实现与图9的负极电压信号供给电路20A的开关25的断开状态等价的状态。

根据图19所示的负极电压信号供给电路20C，与图9所示的负极电压信号供给电路20A相比，并无从放大电路20的输出端到输出端子DL1的路径上的开关25，负极电压信号供给电路20C的输出阻抗变小。因此，可提高负极电压信号供给电路20C的驱动能力。

[实施例10]

图20为表示作为本发明的输出电路的第十实施例的输出电路300-1的结构的电路图。另外，图20所示的输出电路300-1为下述结构，即：采用正极电压信号供给电路10D来代替正极电压信号供给电路10B，采用负极电压信号供给电路20D来代替负极电压信号供给电路20B。其他结构与图18所示相同。因此，省略关于所述其他结构的说明，以下对正极电压信号供给电路10D及负极电压信号供给电路20D的内部结构进行说明。

正极电压信号供给电路10D具有承担图18所示的正极电压信号供给电路10A的开关15的功能的内部开关15a～内部开关15d、P通道型的输出晶体管17P、N通道型的输出晶体管17N、以及差动放大段18。进而，正极电压信号供给电路10D具有承担图18所示的正极电压信号供给电路10A的开关16的功能的内部开关16a～内部开关16d、P通道型的输出晶体管19P、N通道型的输出晶体管19N、回位开关57及回位开关59。

输出晶体管17P、输出晶体管17N及输出晶体管19P、输出晶体管19N构成正极电压信号供给电路10D的第一输出放大段(17P、17N)及第二输出放大段(19P、19N)。P通道型的输出晶体管17P的漏极连接于节点Ns11，源极连接于正极电源电压VDDH。N通道型的输出晶体管17N的漏极连接于节点Ns11，源极连接于基准电源电压VGND。P通道型的输出晶体管19P的漏极连接于节点Ns12，源极连接于正极电源电压VDDH。N通道型的输出晶体管19N的漏极连接于节点Ns12，源极连接于基准电源电压VGND。差动放大段18在自身的非反转输入端子接收正极电压信号Vpi，并且在自身的反转输入端子，经由回位开关57或回位开关59而接收从正极电压信号供给电路10D作为节点Ns11的电压V11或节点Ns12的电压V12而输出的正极电压信号。

差动放大段18生成电压值对应于电压V11或电压V12与正极电压信号Vpi的电压差而变动的第一差动输出信号及第二差动输出信号，并将其经由内部开关15a、内部开关15c而向输出晶体管17P、输出晶体管17N的栅极分别供给，或经由内部开关16a、内部开关16c而分别供给于输出晶体管19P、输出晶体管19N的栅极。内部开关15b、内部开关15d分别连接于输出晶体管17P、输出晶体管17N的栅极-源极间，内部开关16b、内部开关16d分别连接于输出晶体管19P、输出晶体管19N的栅极-源极间。

而且，内部开关15a、内部开关15c与内部开关15b、内部开关15d互补地受控制，当内部开关15a、内部开关15c接通时，内部开关15b、内部开关15d断开。此时，差动放大段18的第一差动输出信号及第二差动输出信号供给于输出晶体管17P、输出晶体管17N的栅极，输出晶体管17P、输出晶体管17N激活，向节点Ns11供给正极电压信号。另一方面，当内部开关15a、内部开关15c断开时，内部开关15b、内部开关15d接通。此时，输出晶体管17P、输出晶体管17N未激活，停止向节点Ns11供给正极电压信号。

而且，内部开关16a、内部开关16c与内部开关16b、内部开关16d互补地受控制，当内部开关16a、内部开关16c接通时，内部开关16b、内部开关16d断开。此时，差动放大段18的第一差动输出信号及第二差动输出信号供给于输出晶体管19P、输出晶体管19N的栅极，输出晶体管19P、输出晶体管19N激活，向节点Ns12供给正极电压信号。另一方面，当内部开关16a、内部开关16c断开时，内部开关16b、内部开关16d接通。此时，输出晶体管19P、输出晶体管19N未激活，停止向节点Ns12供给正极电压信号。

回位开关57及回位开关59周期性且互补地设定为接通状态或断开状态。此处，在回位开关57设定为接通状态，回位开关59设定为断开状态的情况下，节点Ns11的电压V11供给于差动放大段18的反转输入端子。另一方面，在回位开关57设定为断开状态，回位开关59设定为接通状态的情况下，节点Ns12的电压V12供给于差动放大段18的反转输入端子。

负极电压信号供给电路20D具有承担图18所示的负极电压信号供给电路20A的开关25的功能的内部开关25a～内部开关25d、P通道型的输出晶体管27P、N通道型的输出晶体管27N、以及差动放大段28。进而，负极电压信号供给电路20D具有承担图18所示的负极电压信号供给电路20A的开关26的功能的内部开关26a～内部开关26d、P通道型的输出晶体管29P、N通道型的输出晶体管29N、回位开关67及回位开关69。

输出晶体管27P、输出晶体管27N及输出晶体管29P、输出晶体管29N构成负极电压信号供给电路20D的第一输出放大段(27P、27N)及第二输出放大段(29P、29N)。P通道型的输出晶体管27P的漏极连接于节点Ns21，源极连接于基准电源电压VGND。N通道型的输出晶体管27N的漏极连接于节点Ns21，源极连接于负极电源电压VDDL。P通道型的输出晶体管29P的漏极连接于节点Ns22，源极连接于基准电源电压VGND。N通道型的输出晶体管29N的漏极连接于节点Ns22，源极连接于负极电源电压VDDL。差动放大段28在自身的非反转输入端子接收负极电压信号Vni，并且在自身的反转输入端子，经由回位开关67或回位开关69而接收从负极电压信号供给电路20D作为节点Ns21的电压V21或节点Ns22的电压V22而输出的负极电压信号。

差动放大段28生成电压值对应于电压V21或电压V22与负极电压信号Vni的电压差而变动的第三差动输出信号及第四差动输出信号，将其经由内部开关25a、内部开关25c而向输出晶体管27P、输出晶体管27N的栅极供给，或经由内部开关26a、内部开关26c而供给于输出晶体管29P、输出晶体管29N的栅极。内部开关25b、内部开关25d分别连接于输出晶体管27P、输出晶体管27N的栅极-源极间，内部开关26b、内部开关26d分别连接于输出晶体管29P、输出晶体管29N的栅极-源极间。

而且，内部开关25a、内部开关25c与内部开关25b、内部开关25d互补地受控制，当内部开关25a、内部开关25c接通时，内部开关25b、内部开关25d断开。此时，差动放大段28的第三差动输出信号及第四差动输出信号分别供给于输出晶体管27P、输出晶体管27N的栅极，输出晶体管27P、输出晶体管27N激活，向节点Ns21供给负极电压信号。另一方面，当内部开关25a、内部开关25c断开时，内部开关25b、内部开关25d接通。此时，输出晶体管27P、输出晶体管27N未激活，停止向节点Ns21供给正极电压信号。

而且，内部开关26a、内部开关26c与内部开关26b、内部开关26d互补地受控制，当内部开关26a、内部开关26c接通时，内部开关26b、内部开关26d断开。此时，差动放大段28的第三差动输出信号及第四差动输出信号分别供给于输出晶体管29P、输出晶体管29N的栅极，输出晶体管29P、输出晶体管29N激活，向节点Ns22供给负极电压信号。另一方面，当内部开关26a、内部开关26c断开时，内部开关26b、内部开关26d接通。此时，输出晶体管29P、输出晶体管29N未激活，停止向节点Ns22供给负极电压信号。

回位开关67及回位开关69周期性且互补地设定为接通状态或断开状态。此处，在回位开关67设定为接通状态，回位开关69设定为断开状态的情况下，节点Ns21的电压V21供给于放大电路28的反转输入端子。另一方面，在回位开关67设定为断开状态，回位开关69设定为接通状态的情况下，节点Ns22的电压V22供给于放大电路28的反转输入端子。

此处，正极电压信号供给电路10D中，通过将内部开关15a及内部开关15c控制为接通状态，将内部开关15b及内部开关15d控制为断开状态，将回位开关57控制为接通状态，从而可实现与图18的正极电压信号供给电路10B的开关15的接通状态等价的状态。而且，正极电压信号供给电路10D中，通过将内部开关16a及内部开关16c控制为接通状态，将内部开关16b及内部开关16d控制为断开状态，将回位开关59控制为接通状态，从而可实现与图18的正极电压信号供给电路10B的开关16的接通状态等价的状态。

而且，负极电压信号供给电路20D中，通过将内部开关25a及内部开关25c控制为接通状态，将内部开关25b及内部开关25d控制为断开状态，将回位开关67控制为接通状态，从而可实现与图18的负极电压信号供给电路20B的开关25的接通状态等价的状态。而且，负极电压信号供给电路20D中，通过将内部开关26a及内部开关26c控制为接通状态，将内部开关26b及内部开关26d控制为断开状态，将回位开关69控制为接通状态，从而可实现与图18的负极电压信号供给电路10B的开关26的接通状态等价的状态。

因此，根据图20所示的正极电压信号供给电路10D，与图18所示的正极电压信号供给电路10B相比，并无从放大电路10的输出端到输出端子DL1的路径上的开关15，正极电压信号供给电路10D的输出阻抗变小。进而，根据正极电压信号供给电路10D，与图18所示的正极电压信号供给电路10B相比，并无从放大电路10的输出端到输出端子DL2的路径上的开关16，正极电压信号供给电路10D的输出阻抗变小。因此，可提高正极电压信号供给电路10D的驱动能力。

而且，根据图20所示的负极电压信号供给电路20D，与图18所示的负极电压信号供给电路20B相比，并无从放大电路20的输出端到输出端子DL1的路径上的开关25，负极电压信号供给电路20D的输出阻抗变小。进而，根据正极电压信号供给电路10D，与图18所示的正极电压信号供给电路10B相比，并无从放大电路20的输出端到输出端子DL2的路径上的开关26，负极电压信号供给电路20D的输出阻抗变小。因此，可提高负极电压信号供给电路20D的驱动能力。

[实施例11]

图21为表示液晶显示装置400的概略结构的框图，所述液晶显示装置400包含具有本发明的输出电路的数据驱动器80。

图21中，在包含各像素单位的液晶显示器件的有源矩阵型显示屏90中，形成有沿二维画面的水平方向伸长的m个(m为2以上的自然数)水平扫描线S1～Sm、以及沿二维画面的垂直方向伸长的n个(n为2以上的自然数)数据线D1～Dn。在水平扫描线及数据线的各交叉部，形成有作为像素的显示单元。显示单元至少包含开关元件及像素电极，在根据水平扫描线的扫描脉冲而开关元件成为接通状态时，将数据线的灰阶电压信号经由开关元件而施加于像素电极，根据对像素电极施加的灰阶电压来控制液晶显示器件的亮度。此外，图21中，省略具体的显示单元的结构的记载。

驱动控制部65接收控制信号等也经一体化的影像信号VD，从所述影像信号VD中生成基于水平同步信号的时序信号并供给于扫描驱动器70。而且，驱动控制部65基于影像信号VD，生成各种控制信号群、以及以例如8位的亮度灰阶来表示各像素的亮度电平的像素数据PD的系列，供给于数据驱动器80。

扫描驱动器70基于从驱动控制部65供给的时序信号，将水平扫描脉冲依次施加于显示屏90的各水平扫描线S1～Sm。

数据驱动器80例如形成于大规模集成电路(Large Scale Integrated Circuit，LSI)等半导体装置。数据驱动器80将从驱动控制部65供给的像素数据PD以一水平扫描线的程度，即以n个为单位而转换为具有与各像素数据PD对应的灰阶电压的灰阶电压信号G1～灰阶电压信号Gn。接着，数据驱动器80将所述灰阶电压信号G1～灰阶电压信号Gn施加于显示屏90的数据线D1～数据线Dn。

此外，关于扫描驱动器70或数据驱动器80，也可使电路的一部分或全部与显示屏一体形成。而且，数据驱动器80也可由多个LSI构成。

图22为表示数据驱动器80的内部结构的框图。

如图22所示，数据驱动器80包含位移寄存器(shift register)600、数据寄存器锁存电路700、电平位移电路800、电平电压产生电路500、解码器电路900、及输出放大电路2000。而且，也包含接口电路(未图示)，此接口电路接收从显示控制器(未图示)供给的控制信号或影像数字信号，生成驱动器内部所需要的时钟信号或控制信号，输出进行了与影像数字信号的时序调整的信号群。图22中，为了方便说明，省略接口电路的详情。

位移寄存器600根据启动脉冲(start pulse)，生成用于与时钟信号CLK同步地进行锁存器的选择的、多个锁存时序信号，供给于数据寄存器锁存电路700。

数据寄存器锁存电路700接收影像数字信号、极性反转信号(POL)、时序控制信号等，基于从位移寄存器600供给的各锁存时序信号，将影像数字信号以规定个为单位导入，将所述规定个影像数字信号以锁存时序供给于电平位移电路800。

此外，数据寄存器锁存电路700基于极性反转信号(POL)，向与正极或负极对应的电平位移器80P或电平位移器80N选择输出影像数字信号。

电平位移电路800包括正极用电平位移器80P及负极用电平位移器80N。正极用电平位移器80P将影像数字信号转换为正极模拟电压(VGND/VDDH)振幅的数字信号。负极用电平位移器80N将影像数字信号转换为负极模拟电压(VGND/VDDL)振幅的数字信号。从数据寄存器锁存电路700供给的规定个影像数字数据信号根据极性反转信号(POL)，而被送至正极用电平位移器80P或负极用电平位移器80N，经扩大至与各极性对应的模拟电压振幅，被送往正极解码器90P或负极解码器90N。

解码器电路900针对每二输出而由正极解码器90P与负极解码器90N的组构成。此外，解码器电路900内的各极性的解码器90P、解码器90N的排列顺序可变更。

电平电压产生电路500生成正极用和负极用的、电压值互不相同的多个电平电压，分别向解码器90P、解码器90N供给。

解码器电路900以正极解码器90P与负极解码器90N的组的二输出为单位，从所述多个电平电压中，选择与电平位移处理后的影像数字信号对应的电平电压，将针对各极性所选择的电平电压供给于输出放大电路2000。

输出放大电路2000例如由图7的输出电路200所构成。输出放大电路2000接收极性反转信号(POL)和开关控制信号群，将由解码器电路900所选择的各极性的电平电压分别运算放大，根据极性反转信号(POL)，针对数据驱动器的每两个输出端子，对其中一个输出正极电压信号(Vp)，对另一个输出负极电压信号(Vn)。此外，输出放大电路2000根据极性反转信号(POL)，控制例如图7的输出电路200的控制信号Sz11、控制信号Sz12、控制信号Sz21、控制信号Sz22，切换开关15、开关16、开关25、开关26的接通、断开。其他开关也与开关15、开关16、开关25、开关26的接通、断开联动地受控制。而且，在使用数字信号的上位侧的规定位Dmp及规定位Dmn的情况下，设为下述结构，即：向输出放大电路2000输入正极解码器90P的模拟振幅的数字信号的上位侧的规定位Dmp，向输出放大电路2000输入负极解码器90N的模拟振幅的数字信号的上位侧的规定位Dmn。

图22的数据驱动器的框图中，具有模拟电压振幅的电压范围的区块为电平位移电路800、解码器电路900、输出放大电路2000及电平电压产生电路500。其中，正极电平位移器80P及正极解码器90P以正极模拟电压范围(VGND～VDDH)运行，负极电平位移器80N及负极解码器90N以负极模拟电压范围(VGND～VDDL)运行。

而且，电平电压产生电路500可分为正极模拟电压范围(VGND～VDDH)与负极模拟电压范围(VGND～VDDL)而构成。输出放大电路2000也可由正极模拟电压范围(VGND～VDDH)与负极模拟电压范围(VGND～VDDL)各自的耐压元件构成。

即，图22的数据驱动器向输出端子输出负极电压信号和正极电压信号的VDDL～VDDH的电压范围的液晶驱动电压信号，但构成数据驱动器的元件也可由能以液晶驱动电压范围的约二分之一的正极模拟电压范围(VGND～VDDH)或负极模拟电压范围(VGND～VDDL)运行的低耐压元件构成。低耐压的晶体管的情况下，例如可减薄栅极绝缘膜，能以小的面积来实现构成驱动电路的晶体管。而且，通过耐压降低，从而元件间隔也可变窄。这样，图22的数据驱动器可省面积地构成，因而可实现低价格化。

Claims (20)

1.一种输出电路，其特征在于，包括：

正极电压信号供给电路，将电压较基准电源电压更高的正极电压信号供给于第一节点，或阻断所述正极电压信号向所述第一节点的供给；

负极电压信号供给电路，将电压较所述基准电源电压更低的负极电压信号供给于第二节点，或阻断所述负极电压信号向所述第二节点的供给；

第一输出端子；

第一开关，在接通状态时将所述第一输出端子与所述第一节点连接，在断开状态时将所述第一输出端子与所述第一节点的连接阻断；

第二开关，在接通状态时将所述第一输出端子与所述第二节点连接，在断开状态时将所述第一输出端子与所述第二节点的连接阻断；

第三开关，在接通状态时向所述第一节点施加所述基准电源电压，在断开状态时停止向所述第一节点施加所述基准电源电压；以及

第四开关，在接通状态时向所述第二节点施加所述基准电源电压，在断开状态时停止向所述第二节点施加所述基准电源电压，

所述第一开关是由源极及背栅连接于所述第一节点且漏极连接于所述第一输出端子的P通道型晶体管所构成，

所述第二开关是由源极及背栅连接于所述第二节点且漏极连接于所述第一输出端子的N通道型晶体管所构成。

2.根据权利要求1所述的输出电路，其特征在于，包括：

控制部，对所述第一开关至所述第四开关、所述正极电压信号供给电路及所述负极电压信号供给电路进行控制，以在规定的时序切换所述正极电压信号及所述负极电压信号并从所述第一输出端子输出。

3.根据权利要求2所述的输出电路，其特征在于，

在从所述第一输出端子输出所述正极电压信号的情况下，所述控制部以下述方式进行控制：将相对于所述正极电压信号的电压值而为规定的电压差内的负侧的电压，施加于构成所述第一开关的P通道型晶体管的栅极，

在从所述第一输出端子输出所述负极电压信号的情况下，所述控制部以下述方式进行控制：将相对于所述负极电压信号的电压值而为规定的电压差内的正侧的电压，施加于构成所述第二开关的N通道型晶体管的栅极。

4.根据权利要求2或3所述的输出电路，其特征在于，

所述控制部设置第一期间、第二期间、第三期间及第四期间作为控制期间，所述第一期间用于将输出从所述负极电压信号切换为所述正极电压信号，所述第二期间从所述第一输出端子输出所述正极电压信号，所述第三期间用于将输出从所述正极电压信号切换为所述负极电压信号，所述第四期间从所述第一输出端子输出所述负极电压信号，

所述第一期间中，阻断所述正极电压信号供给电路进行的所述正极电压信号的供给，并且阻断所述负极电压信号供给电路进行的所述负极电压信号的供给，且至少将所述第二开关至所述第四开关均控制为接通状态，由此将所述基准电源电压供给于所述第一节点、所述第二节点及所述第一输出端子，

所述第二期间中，阻断所述负极电压信号供给电路进行的所述负极电压信号的供给，并且通过所述正极电压信号供给电路将所述正极电压信号供给于所述第一节点，且将所述第一开关及所述第四开关均控制为接通状态，将所述第二开关及所述第三开关均控制为断开状态，由此将所述正极电压信号经由所述第一开关而供给于所述第一输出端子，并且将所述基准电源电压经由所述第四开关而供给于所述第二节点，

所述第三期间中，阻断所述正极电压信号供给电路进行的所述正极电压信号的供给，并且阻断所述负极电压信号供给电路进行的所述负极电压信号的供给，且至少将所述第一开关、所述第三开关及所述第四开关均控制为接通状态，由此将所述基准电源电压供给于所述第一节点、第二节点及所述第一输出端子，

所述第四期间中，阻断所述正极电压信号供给电路进行的所述正极电压信号的供给，并且通过所述负极电压信号供给电路将所述负极电压信号供给于所述第二节点，且将所述第二开关及所述第三开关均控制为接通状态，将所述第一开关及所述第四开关均控制为断开状态，由此将所述负极电压信号经由所述第二开关而供给于所述第一输出端子，并且将所述基准电源电压经由所述第三开关而供给于所述第一节点。

5.根据权利要求3所述的输出电路，其特征在于，

所述控制部包含：

第一电压控制电路，在从所述第一输出端子输出所述正极电压信号的情况下，根据所述正极电压信号的电压值，从具有互不相同的电压值的至少两个电压中选择一个，并供给于构成所述第一开关的所述P通道型晶体管的栅极，由此将所述第一开关设定为接通状态；以及

第二电压控制电路，在从所述第一输出端子输出所述负极电压信号的情况下，根据所述负极电压信号的电压值，从具有互不相同的电压值的至少两个电压中选择一个，并供给于构成所述第二开关的所述N通道型晶体管的栅极，由此将所述第二开关设定为接通状态。

6.根据权利要求5所述的输出电路，其特征在于，

所述第一电压控制电路基于与所述正极电压信号的电压值对应的k位的数字数据中的、规定的第一位，选择对构成所述第一开关的P通道型晶体管的栅极供给的电压，k为2以上的整数，

所述第二电压控制电路基于与所述负极电压信号的电压值对应的所述k位的数字数据中的、规定的第二位，选择对构成所述第二开关的N通道型晶体管的栅极供给的电压。

7.根据权利要求2至4中任一项所述的输出电路，其特征在于，还包括：

第一电容元件，连接于构成所述第一开关的所述P通道型晶体管的栅极与所述第一节点之间；

第二电容元件，连接于构成所述第二开关的所述N通道型晶体管的栅极与所述第二节点之间；

第一电压控制电路，进行所述第一开关的通断控制；以及

第二电压控制电路，进行所述第二开关的通断控制，

所述第一电压控制电路进行下述控制：对所述P通道型晶体管的栅极，供给将所述P通道型晶体管设定为接通状态的第一电压或设定为断开状态的第二电压，或者阻断其电压供给，

所述第二电压控制电路进行下述控制：对所述N通道型晶体管的栅极，供给将所述N通道型晶体管设定为接通状态的第三电压或设定为断开状态的第四电压，或者阻断其电压供给。

8.根据权利要求2至7中任一项所述的输出电路，其特征在于，

所述正极电压信号供给电路包含：

第一差动放大段，接收第一差动输入信号；以及第一输出放大段，由第一内部开关群控制活性、非活性，

所述第一输出放大段的输出节点连接于所述第一节点，

所述第一差动放大段接收来自外部的正极输入信号及输出至所述第一节点的所述正极电压信号作为所述第一差动输入信号，

所述第一输出放大段在由所述第一内部开关群设为活性时，将所述正极电压信号供给于所述第一节点，在由所述第一内部开关群设为非活性时，阻断所述正极电压信号向所述第一节点的供给，

所述负极电压信号供给电路包含：

第二差动放大段，接收第二差动输入信号；以及第二输出放大段，由第二内部开关群控制活性、非活性，

所述第二输出放大段的输出节点连接于所述第二节点，

所述第二差动放大段接收来自外部的负极输入信号及输出至所述第二节点的所述负极电压信号作为所述第二差动输入信号，

所述第二输出放大段在由所述第二内部开关群设为活性时，将所述负极电压信号供给于所述第二节点，在由所述第二内部开关群设为非活性时，阻断所述负极电压信号向所述第二节点的供给。

9.根据权利要求2至8中任一项所述的输出电路，其特征在于，还包括：

第二输出端子；

第三节点及第四节点；

第五开关，在接通状态时将所述第二输出端子与所述第三节点连接，在断开状态时将所述第二输出端子与所述第三节点的连接阻断；

第六开关，在接通状态时将所述第二输出端子与所述第四节点连接，在断开状态时将所述第二输出端子与所述第四节点的连接阻断；

第七开关，在接通状态时向所述第三节点施加所述基准电源电压，在断开状态时停止向所述第三节点施加所述基准电源电压；以及

第八开关，在接通状态时向所述第四节点施加所述基准电源电压，在断开状态时停止向所述第四节点施加所述基准电源电压，

所述正极电压信号供给电路控制所述正极电压信号向所述第一节点或所述第三节点的供给或阻断，

所述负极电压信号供给电路控制所述负极电压信号向所述第二节点或所述第四节点的供给或阻断，

所述第五开关是由源极及背栅连接于所述第三节点且漏极连接于所述第二输出端子的P通道型晶体管所构成，

所述第六开关是由源极及背栅连接于所述第四节点且漏极连接于所述第二输出端子的N通道型晶体管所构成。

10.根据权利要求9所述的输出电路，其特征在于，

所述控制部以规定的时序来切换向所述第一输出端子输出所述正极电压信号且向所述第二输出端子输出所述负极电压信号的状态、与向所述第二输出端子输出所述正极电压信号且向所述第一输出端子输出所述负极电压信号的状态。

11.一种输出电路，其特征在于，包括：

正极电压信号供给电路，将电压较基准电源电压更高的正极电压信号供给于第一节点，或阻断所述正极电压信号向所述第一节点的供给；

负极电压信号供给电路，将电压较所述基准电源电压更低的负极电压信号供给于第二节点，或阻断所述负极电压信号向所述第二节点的供给；

第一输出端子；

第一开关，在接通状态时将所述第一输出端子与所述第一节点连接，在断开状态时将所述第一输出端子与所述第一节点的连接阻断；

第二开关，在接通状态时将所述第一输出端子与所述第二节点连接，在断开状态时将所述第一输出端子与所述第二节点的连接阻断；

第三开关，在接通状态时向所述第一节点施加所述基准电源电压，在断开状态时停止向所述第一节点施加所述基准电源电压；

第四开关，在接通状态时向所述第二节点施加所述基准电源电压，在断开状态时停止向所述第二节点施加所述基准电源电压；

第一电压控制电路，进行所述第一开关的通断控制；以及

第二电压控制电路，进行所述第二开关的通断控制，

所述第一开关是由源极连接于所述第一节点且漏极连接于所述第一输出端子的P通道型晶体管所构成，

所述第二开关是由源极连接于所述第二节点且漏极连接于所述第一输出端子的N通道型晶体管所构成，

所述第一电压控制电路具有第一控制部件，所述第一控制部件在将所述P通道型晶体管控制为接通状态时，使所述P通道型晶体管的栅极电压与供给于所述第一节点的电压变化联动地变化，

所述第二电压控制电路具有第二控制部件，所述第二控制部件在将所述N通道型晶体管控制为接通状态时，使所述N通道型晶体管的栅极电压与供给于所述第二节点的电压变化联动地变化。

12.根据权利要求11所述的输出电路，其特征在于，

所述第一控制部件是由连接于所述P通道型晶体管的栅极与所述P通道型晶体管的源极之间的第一电容元件所构成，

所述第二控制部件是由连接于所述N通道型晶体管的栅极与所述N通道型晶体管的源极之间的第二电容元件所构成。

13.根据权利要求11或12所述的输出电路，其特征在于，

所述正极电压信号供给电路包含：

第一差动放大段，接收第一差动输入信号；第一输出放大段，由第一内部开关群控制活性、非活性，

所述第一输出放大段的输出节点连接于所述第一节点，

所述第一差动放大段接收来自外部的正极输入信号及输出至所述第一节点的所述正极电压信号作为所述第一差动输入信号，

所述第一输出放大段在由所述第一内部开关群设为活性时，将所述正极电压信号供给于所述第一节点，在由所述第一内部开关群设为非活性时，阻断所述正极电压信号向所述第一节点的供给，

所述负极电压信号供给电路包含：

第二差动放大段，接收第二差动输入信号；以及第二输出放大段，由第二内部开关群控制活性、非活性，

所述第二输出放大段的输出节点连接于所述第二节点，

所述第二差动放大段接收来自外部的负极输入信号及输出至所述第二节点的所述负极电压信号作为所述第二差动输入信号，

所述第二输出放大段在由所述第二内部开关群设为活性时，将所述负极电压信号供给于所述第二节点，在由所述第二内部开关群设为非活性时，阻断所述负极电压信号向所述第二节点的供给。

14.根据权利要求11至13中任一项所述的输出电路，其特征在于，包括：

控制部，对所述第一开关至所述第四开关、所述正极电压信号供给电路及所述负极电压信号供给电路、所述第一电压控制电路及所述第二电压控制电路进行控制，以在规定的时序切换所述正极电压信号及所述负极电压信号并从所述第一输出端子输出。

15.根据权利要求14所述的输出电路，其特征在于，

所述控制部至少设置第一期间、第二期间、第三期间及第四期间作为控制期间，所述第一期间用于将输出从所述负极电压信号切换为所述正极电压信号，所述第二期间从所述第一输出端子输出所述正极电压信号，所述第三期间用于将输出从所述正极电压信号切换为所述负极电压信号，所述第四期间从所述第一输出端子输出所述负极电压信号，

所述第一期间中，阻断所述正极电压信号供给电路进行的所述正极电压信号的供给，并且阻断所述负极电压信号供给电路进行的所述负极电压信号的供给，且至少将所述第二开关至所述第四开关均控制为接通状态，由此将所述基准电源电压供给于所述第一节点、所述第二节点及所述第一输出端子，

所述第二期间中，阻断所述负极电压信号供给电路进行的所述负极电压信号的供给，并且通过所述正极电压信号供给电路将所述正极电压信号供给于所述第一节点，且所述第一电压控制电路将所述第一开关及所述第四开关均控制为接通状态，且将所述第二开关及所述第三开关均控制为断开状态，将所述正极电压信号经由所述第一开关而供给于所述第一输出端子，并且将所述基准电源电压经由所述第四开关而供给于所述第二节点，

所述第三期间中，阻断所述正极电压信号供给电路进行的所述正极电压信号的供给，并且阻断所述负极电压信号供给电路进行的所述负极电压信号的供给，且至少将所述第一开关、所述第三开关及所述第四开关均控制为接通状态，由此将所述基准电源电压供给于所述第一节点、所述第二节点及所述第一输出端子，

所述第四期间中，阻断所述正极电压信号供给电路进行的所述正极电压信号的供给，并且通过所述负极电压信号供给电路将所述负极电压信号供给于所述第二节点，且所述第二电压控制电路将所述第二开关及所述第三开关均控制为接通状态，且将所述第一开关及所述第四开关均控制为断开状态，将所述负极电压信号经由所述第二开关而供给于所述第一输出端子，并且将所述基准电源电压经由所述第三开关而供给于所述第一节点。

16.根据权利要求11至13中任一项所述的输出电路，其特征在于，还包括：

第二输出端子；

第三节点及第四节点；

第五开关，在接通状态时将所述第二输出端子与所述第三节点连接，在断开状态时将所述第二输出端子与所述第三节点的连接阻断；

第六开关，在接通状态时将所述第二输出端子与所述第四节点连接，在断开状态时将所述第二输出端子与所述第四节点的连接阻断；

第七开关，在接通状态时向所述第三节点施加所述基准电源电压，在断开状态时停止向所述第三节点施加所述基准电源电压；以及

第八开关，在接通状态时向所述第四节点施加所述基准电源电压，在断开状态时停止向所述第四节点施加所述基准电源电压，

所述正极电压信号供给电路控制所述正极电压信号向所述第一节点或所述第三节点的供给或阻断，

所述负极电压信号供给电路控制所述负极电压信号向所述第二节点或所述第四节点的供给或阻断，

所述第五开关是由源极连接于所述第三节点且漏极连接于所述第二输出端子的P通道型晶体管所构成，

所述第六开关是由源极连接于所述第四节点且漏极连接于所述第二输出端子的N通道型晶体管所构成。

17.根据权利要求16所述的输出电路，其特征在于，包括：

控制部，以规定的时序来切换向所述第一输出端子输出所述正极电压信号且向所述第二输出端子输出所述负极电压信号的状态、与向所述第二输出端子输出所述正极电压信号且向所述第一输出端子输出所述负极电压信号的状态。

18.根据权利要求11所述的输出电路，其特征在于，

所述P通道型晶体管及所述N通道型晶体管为薄膜晶体管。

19.一种数据驱动器，其特征在于，

包含多个权利要求1至18中任一项所述的输出电路，从多个所述输出电路输出多个灰阶电压信号，所述多个灰阶电压信号具有正极性或负极性的电压值，以驱动液晶显示屏的多个数据线。

20.一种显示装置，其特征在于，包括：

数据驱动器，包含多个权利要求1至18中任一项所述的输出电路，从多个所述输出电路输出具有正极性或负极性的电压值的多个灰阶电压信号；以及

液晶显示屏，具有接收所述多个灰阶电压信号的多个数据线。

Images