TW202129622A - 輸出電路、顯示驅動器以及顯示裝置 - Google Patents

Abstract

本發明提供一種輸出電路、顯示驅動器及顯示裝置。本發明具有：正極電壓信號供給電路，將電壓較基準電源電壓更高的正極電壓信號供給於第一節點或阻斷供給；負極電壓信號供給電路，將電壓較基準電源電壓更低的負極電壓信號供給於第二節點或阻斷供給；第一開關，包含源極及背閘連接於第一節點且汲極連接於第一輸出端子的P通道型電晶體，在接通狀態時將第一輸出端子與第一節點連接；第二開關，包含源極及背閘連接於第二節點且汲極連接於第一輸出端子的N通道型電晶體，在接通狀態時將第一輸出端子與第二節點連接；以及第三開關及第四開關，在接通狀態時向第一節點及第二節點分別施加基準電源電壓。

Description

輸出電路、顯示驅動器以及顯示裝置

本發明涉及一種輸出正極性及負極性的電壓的輸出電路、驅動顯示螢幕的顯示驅動器以及顯示裝置。

當前，作為大畫面的顯示裝置，通常已知使用有源矩陣（active matrix）驅動方式的液晶螢幕作為顯示器件的液晶顯示裝置。

在液晶螢幕中，沿二維畫面的垂直方向分別伸長的多個資料線、與沿二維畫面的水準方向分別伸長的多個閘極線交叉地配置。進而，在這些多個資料線與多個閘極線的各交叉部，形成有連接於資料線及閘極線的圖元部。

在液晶顯示裝置中，包含所述液晶螢幕並且包含資料驅動器（data driver），所述資料驅動器將具有與各圖元的亮度電平對應的類比電壓值的灰階資料信號以一水準掃描期間單位的資料脈衝而供給於資料線。

資料驅動器為了防止液晶螢幕的劣化而進行極性反轉驅動，所述極性反轉驅動將正極性的灰階資料信號與負極性的灰階資料信號每隔規定的幀期間交替地供給於液晶螢幕。

作為進行這種極性反轉驅動的輸出電路，提出有設有下述開關群的輸出電路，所述開關群接收與灰階資料信號對應的正極性的驅動電壓及負極性的驅動電壓，交替地選擇兩者中的一者並輸出至液晶螢幕（例如參照專利文獻1的圖8～圖10的SW1～SW12）。所述專利文獻1所記載的輸出電路中，通過使用開關SW1～開關SW12，從而由自輸出墊OUT1輸出正極性的驅動電壓（5 V）的狀態（所述文獻的圖8的狀態），切換為自輸出墊OUT1輸出負極性的驅動電壓（-5 V）的狀態（所述文獻的圖10的狀態）。

進而，在進行這種極性切換時，專利文獻1所記載的輸出電路如所述文獻的圖9那樣，暫且將各開關的一端設定為0 V的狀態後，切換為所述文獻的圖10所示的狀態。由此，可利用液晶驅動電壓範圍的1/2的低耐壓元件來構成各開關。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2008-102211號公報

[發明所要解決的問題] 此外，在製造專利文獻1所記載的開關SW1～開關SW12時，想到利用金屬氧化物半導體（Metal Oxide Semiconductor，MOS）電晶體來構成這些開關。

但是，專利文獻1所記載的輸出電路存在下述問題，即：在利用MOS電晶體來構成開關SW1～開關SW12中與驅動電壓對應的電流所流過的SW1～SW8的情況下，產生以下的問題，因而無法簡單地實現等。

例如，利用N通道MOS電晶體（以下簡稱為NMOS電晶體）來構成專利文獻1的圖8所示的開關SW5，將正極性的驅動電壓的電壓值的範圍設定為GND～VDD，將負極性的驅動電壓的電壓值的範圍設想為-VDD～GND。

此時，在利用開關SW5來輸出正極性的驅動電壓的情況下，通過對所述開關SW5的閘極施加VDD從而設定為接通狀態。由此，開關SW5從汲極輸出自身的源極所接收的、正極性的驅動電壓。

根據所述結構，開關SW5在源極所接收的正極性的驅動電壓的電壓值為GND、或GND附近的相對較低的電壓的情況下，可輸出具有所述電壓值的驅動電壓。

但是，NMOS電晶體在其源極所接收的正極性的驅動電壓的電壓值處於VDD及（VDD－Vth）間的電壓範圍內的情況下，無法輸出這種電壓範圍內的驅動電壓。

即，在利用NMOS電晶體來構成開關SW5的情況下，產生下述問題，即：相對於自身所接收的正極性的驅動電壓，輸出時的驅動電壓的電壓範圍（高電壓側）變窄等。

此外，利用專利文獻1的圖8所示的開關SW6輸出負極性的驅動電壓的期間中，需要通過對所述開關SW5的閘極施加GND從而將SW5預先設定為斷開狀態。此時，開關SW5的閘極及源極均成為GND，由此開關SW5成為從自身的背閘（施加GND）向汲極流動電流的、PN接合的狀態。因此，產生無法使開關SW5以關斷（switch off）的形式發揮功能等問題。

而且，例如利用P通道MOS電晶體（以下簡稱為PMOS電晶體）來構成專利文獻1的圖8所示的開關SW6，將正極性的驅動電壓的電壓值的範圍設想為GND～VDD，將負極性的驅動電壓的電壓值的範圍設想為-VDD～GND。

此時，在利用開關SW6來輸出負極性的驅動電壓的情況下，通過對所述開關SW6的閘極施加-VDD從而設定為接通狀態。由此，開關SW6從汲極輸出自身的源極所接收的、負極性的驅動電壓。

根據所述結構，開關SW6在源極所接收的負極性的驅動電壓的電壓值為GND、或GND附近的相對較高的電壓的情況下，可輸出具有所述電壓值的驅動電壓。

但是，在由PMOS電晶體的閾值電壓Vtp導致源極所接收的負極性的驅動電壓的電壓值處於-VDD及（-VDD＋｜Vtp｜）間的電壓範圍內的情況下，開關SW6無法輸出這種電壓範圍內的驅動電壓。

即，在利用PMOS電晶體來構成開關SW6的情況下，產生下述問題，即：相對於自身所接收的負極性的驅動電壓，輸出時的驅動電壓的電壓範圍（特別是低電壓側）變窄等。

此外，利用專利文獻1的圖8所示的開關SW5如所述那樣輸出正極性的驅動電壓的期間中，需要通過對所述開關SW6的閘極施加GND從而將SW6預先設定為斷開狀態。此時，開關SW6的閘極及源極均成為GND，由此，開關SW6成為從自身的汲極向背閘（施加GND）流動電流的、PN接合的狀態。因此，產生無法使開關SW6以關斷的形式發揮功能等問題。

因此，本案發明的目的在於提供一種輸出電路、包含所述輸出電路的顯示驅動器以及顯示裝置，所述輸出電路作為可切換輸出正極性電壓的信號及負極性電壓的信號的輸出電路，可使用低耐壓的MOS電晶體來實現小面積化及低價格化，並且進行電壓範圍廣的輸出。 [解決問題的技術手段]

本發明的輸出電路包括：正極電壓信號供給電路，將電壓較基準電源電壓更高的正極電壓信號供給於第一節點，或阻斷所述正極電壓信號向所述第一節點的供給；負極電壓信號供給電路，將電壓較所述基準電源電壓更低的負極電壓信號供給於第二節點，或阻斷所述負極電壓信號向所述第二節點的供給；第一輸出端子；第一開關，在接通狀態時將所述第一輸出端子與所述第一節點連接，在斷開狀態時將所述第一輸出端子與所述第一節點的連接阻斷；第二開關，在接通狀態時將所述第一輸出端子與所述第二節點連接，在斷開狀態時將所述第一輸出端子與所述第二節點的連接阻斷；第三開關，在接通狀態時向所述第一節點施加所述基準電源電壓，在斷開狀態時停止向所述第一節點施加所述基準電源電壓；以及第四開關，在接通狀態時向所述第二節點施加所述基準電源電壓，在斷開狀態時停止向所述第二節點施加所述基準電源電壓，且所述第一開關是由源極及背閘連接於所述第一節點且汲極連接於所述第一輸出端子的P通道型電晶體所構成，所述第二開關是由源極及背閘連接於所述第二節點且汲極連接於所述第一輸出端子的N通道型電晶體所構成。

而且，本發明的輸出電路包括：正極電壓信號供給電路，將電壓較基準電源電壓更高的正極電壓信號供給於第一節點，或阻斷所述正極電壓信號向所述第一節點的供給；負極電壓信號供給電路，將電壓較所述基準電源電壓更低的負極電壓信號供給於第二節點，或阻斷所述負極電壓信號向所述第二節點的供給；第一輸出端子；第一開關，在接通狀態時將所述第一輸出端子與所述第一節點連接，在斷開狀態時將所述第一輸出端子與所述第一節點的連接阻斷；第二開關，在接通狀態時將所述第一輸出端子與所述第二節點連接，在斷開狀態時將所述第一輸出端子與所述第二節點的連接阻斷；第三開關，在接通狀態時向所述第一節點施加所述基準電源電壓，在斷開狀態時停止向所述第一節點施加所述基準電源電壓；第四開關，在接通狀態時向所述第二節點施加所述基準電源電壓，在斷開狀態時停止向所述第二節點施加所述基準電源電壓；第一電壓控制電路，進行所述第一開關的通斷控制；以及第二電壓控制電路，進行所述第二開關的通斷控制，且所述第一開關是由源極連接於所述第一節點且汲極連接於所述第一輸出端子的P通道型電晶體所構成，所述第二開關是由源極連接於所述第二節點且汲極連接於所述第一輸出端子的N通道型電晶體所構成，所述第一電壓控制電路具有第一控制部件，所述第一控制部件在將所述P通道型電晶體控制為接通狀態時，使所述P通道型電晶體的閘極電壓與供給於所述第一節點的電壓變化聯動地變化，所述第二電壓控制電路具有第二控制部件，所述第二控制部件在將所述N通道型電晶體控制為接通狀態時，使所述N通道型電晶體的閘極電壓與供給於所述第二節點的電壓變化聯動地變化。

而且，本發明的資料驅動器包括多個輸出電路，所述輸出電路具有：正極電壓信號供給電路，將電壓較基準電源電壓更高的正極電壓信號供給於第一節點或第三節點，或者阻斷所述正極電壓信號向所述第一節點或第三節點的供給；負極電壓信號供給電路，將電壓較所述基準電源電壓更低的負極電壓信號供給於第二節點或第四節點，或者阻斷所述負極電壓信號向所述第二節點或第四節點的供給；第一輸出端子及第二輸出端子；第一開關，在接通狀態時將所述第一輸出端子與所述第一節點連接，在斷開狀態時將所述第一輸出端子與所述第一節點的連接阻斷；第二開關，在接通狀態時將所述第一輸出端子與所述第二節點連接，在斷開狀態時將所述第一輸出端子與所述第二節點的連接阻斷；第三開關，在接通狀態時向所述第一節點施加所述基準電源電壓，在斷開狀態時停止向所述第一節點施加所述基準電源電壓；第四開關，在接通狀態時向所述第二節點施加所述基準電源電壓，在斷開狀態時停止向所述第二節點施加所述基準電源電壓；第五開關，在接通狀態時將所述第二輸出端子與所述第三節點連接，在斷開狀態時將所述第二輸出端子與所述第三節點的連接阻斷；第六開關，在接通狀態時將所述第二輸出端子與所述第四節點連接，在斷開狀態時將所述第二輸出端子與所述第四節點的連接阻斷；第七開關，在接通狀態時向所述第三節點施加所述基準電源電壓，在斷開狀態時停止向所述第三節點施加所述基準電源電壓；以及第八開關，在接通狀態時向所述第四節點施加所述基準電源電壓，在斷開狀態時停止向所述第四節點施加所述基準電源電壓，且所述第一開關是由源極及背閘連接於所述第一節點且汲極連接於所述第一輸出端子的P通道型電晶體所構成，所述第二開關是由源極及背閘連接於所述第二節點且汲極連接於所述第一輸出端子的N通道型電晶體所構成，所述第五開關是由源極及背閘連接於所述第三節點且汲極連接於所述第二輸出端子的P通道型電晶體所構成，所述第六開關是由源極及背閘連接於所述第四節點且汲極連接於所述第二輸出端子的N通道型電晶體所構成，並且所述資料驅動器從多個所述輸出電路輸出多個灰階電壓信號，所述多個灰階電壓信號具有正極性或負極性的電壓值，以驅動液晶顯示螢幕的多個資料線。

而且，本發明的顯示裝置包括：所述資料驅動器；以及液晶顯示螢幕，具有多個資料線，所述多個資料線接收從所述資料驅動器輸出的所述多個灰階電壓信號。 [發明的效果]

本發明的輸出電路中，利用P通道電晶體來構成第一開關，所述P通道電晶體的源極及背閘連接於第一節點，汲極連接於輸出端子，所述第一開關經由第一節點而接收正極電壓信號，並將其于接通狀態時供給於輸出端子。進而，利用N通道電晶體來構成第二開關，所述N通道電晶體的源極及背閘連接於第二節點，汲極連接於輸出端子，所述第二開關經由第二節點而接收負極電壓信號，並將其于接通狀態時供給於輸出端子。

根據所述結構，可利用低耐壓的MOS電晶體來實現分別輸出正極電壓信號及負極電壓信號的第一開關及第二開關，因而可實現省面積化及低價格化。而且，根據所述輸出電路的結構，可進行電壓範圍廣的信號輸出。而且，通過對液晶顯示裝置的資料驅動器的輸出部適用所述輸出電路，從而可將電壓範圍廣的灰階電壓信號供給於液晶顯示螢幕的資料線，因而可不使圖像品質下降而實現省面積化及低價格化。

[實施例1] 圖1為表示作為本發明的輸出電路的第一實施例的輸出電路100的結構的電路圖。另外，輸出電路100為可接收具有正極性的電壓值的正極電壓信號Vpi、及具有負極性的電壓值的負極電壓信號Vni，並選擇性地輸出將正極電壓信號Vpi放大而得的正極電壓信號Vp及將負極電壓信號Vni放大而得的負極電壓信號Vn中的一者的輸出電路。

如圖1所示，輸出電路100包含正極電壓信號供給電路10A、負極電壓信號供給電路20A、輸出選擇開關11及輸出選擇開關21、開關13及開關23、控制部35以及輸出端子DL1。

正極電壓信號供給電路10A包含放大電路10及開關15。放大電路10例如為自身的輸出端子與反轉輸入端子相互連接的、電壓跟隨器（voltage flower）的運算放大器（operator amplifier）。另外，作為放大電路10，也可為將輸入電壓信號Vpi以小於1的增益、或1以上的增益進行放大的放大電路。

放大電路10被供給有電源電壓VGND及電源電壓VDDH，在自身的非反轉輸入端子接收具有正極性的電壓值的正極電壓信號Vpi，將正極電壓信號Vp進行放大輸出。

另外，正極電壓信號Vp為電壓值在下述範圍內變化的、正極性的信號。 VGND＜Vp＜VDDH VGND＝基準電源電壓（例如0 V） VDDH＝正極電源電壓（例如5 V）

放大電路10從自身的輸出端子輸出正極電壓信號Vp，將其供給於開關15。

開關15例如由互補式金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）開關所構成，根據控制信號Sz11而設定為接通狀態或斷開狀態。開關15在設定為接通狀態的情況下，將從放大電路10輸出的正極電壓信號Vp經由節點Ns11而供給於輸出選擇開關11。

另外，作為放大電路10，也可採用包含所述開關15的功能的放大電路。

開關13為在閘極接收控制信號Sr11的NMOS電晶體。開關13的汲極連接於節點Ns11，對源極及背閘施加有基準電源電壓VGND。開關13在自身的閘極所接收的控制信號Sr11具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號Sr11具有正極電源電壓VDDH的情況下，開關13成為接通狀態，向節點Ns11施加基準電源電壓VGND。另外，關於開關13，以下也稱為NMOS電晶體開關13。

輸出選擇開關11為在閘極接收控制信號St11的PMOS電晶體。輸出選擇開關11的源極及背閘連接於節點Ns11，汲極連接於輸出端子DL1。輸出選擇開關11在節點Ns11為基準電源電壓VGND時，自身的閘極所接收的控制信號St11具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號St11相對於正極電壓信號Vp而具有規定的電壓差內的負側電壓VGn的情況下，輸出選擇開關11成為接通狀態，將節點Ns11與輸出端子DL1電連接。另外，關於輸出選擇開關11，以下也稱為PMOS電晶體開關11。

負極電壓信號供給電路20A包含放大電路20及開關25。放大電路20例如為自身的輸出端子與反轉輸入端子相互連接的、電壓跟隨器的運算放大器。另外，作為放大電路20，也可為將輸入電壓信號以小於1的增益、或1以上的增益進行放大的放大電路。

放大電路20被供給有電源電壓VGND及電源電壓VDDL，在自身的非反轉輸入端子接收具有負極性的電壓值的負極電壓信號Vni，將負極電壓信號Vn進行放大輸出。

另外，負極電壓信號Vn為電壓值在下述範圍內變化的、負極性的信號。 VGND＞Vn＞VDDL VGND＝基準電源電壓（例如0 V） VDDL＝負極電源電壓（例如-5 V） 放大電路20從自身的輸出端子輸出負極電壓信號Vn，並將其供給於開關25。

開關25例如由CMOS開關所構成，根據控制信號Sz21而設定為接通狀態或斷開狀態。開關25在設定為接通狀態的情況下，將從放大電路20輸出的負極電壓信號Vn經由節點Ns21而供給於輸出選擇開關21。

另外，作為放大電路20，也可採用包含所述開關25的功能的放大電路。

開關23為在閘極接收控制信號Sr21的PMOS電晶體。開關23的汲極連接於節點Ns21，對源極及背閘施加有基準電源電壓VGND。開關23在自身的閘極所接收的控制信號Sr21具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號Sr21具有負極電源電壓VDDL的情況下，開關23成為接通狀態，向節點Ns21施加基準電源電壓VGND。另外，關於開關23，以下也稱為PMOS電晶體開關23。

輸出選擇開關21為在閘極接收控制信號St21的NMOS電晶體。輸出選擇開關21的源極及背閘連接於節點Ns21，汲極連接於輸出端子DL1。另外，關於輸出選擇開關21，以下也稱為NMOS電晶體開關21。輸出選擇開關21在節點Ns21為基準電源電壓VGND時，自身的閘極所接收的控制信號St21具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號St21相對於負極電壓信號Vn而具有規定的電壓差內的正側電壓VGp的情況下，輸出選擇開關21成為接通狀態，將節點Ns21與輸出端子DL1電連接。

控制部35生成所述的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21，作為擇一地輸出正極電壓信號Vp及負極電壓信號Vn中的一者的控制信號。此外，在開關15、開關25分別由CMOS開關構成的情況下，也由控制部35生成Sz11、Sz21各自的互補信號。在對本發明的各實施例進行說明的時序圖的圖式中，為了方便起見，CMOS開關的控制信號表示對構成CMOS開關的NMOS電晶體的閘極供給的控制信號。

圖2為表示控制部35生成的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21的一例的時間圖。

另外，圖2中，示出輸出電路100週期性地交替切換輸出正極電壓信號Vp及負極電壓信號Vn的、進行所謂極性反轉驅動的情況下控制部35生成的控制信號的一例。而且，圖2中，在輸出正極電壓信號Vp的正極驅動期間、及輸出負極電壓信號Vn的負極驅動期間各自中，示出針對各開關的通斷控制以及節點Ns11的電壓V11、節點Ns21的電壓V21、輸出端子DL1的電壓的變化。另外，正極電壓信號Vp及負極電壓信號Vn也可在與各自的極性對應的電壓範圍內，為單一或多個階躍信號（step signal）、或者正弦波等可變信號。

如圖2所示，正極驅動期間至少被區分為期間T1及期間T2的兩個期間，關於負極驅動期間，也至少被區分為期間T3及期間T4的兩個期間。

以下，一邊參照圖2以及圖3～圖6，一邊對與圖2所示的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21相應的輸出電路100的詳細動作進行說明。另外，圖3～圖6為等價地表示期間T1～期間T4各自中的輸出電路100內的狀態的等價電路圖。此時，在即將進入期間T1之前（初期狀態），處於下述狀態，即：由負極電壓信號供給電路20A所生成的負極電壓信號Vn經由輸出選擇開關21而供給於輸出端子DL1的狀態，也就是負極驅動期間的期間T4中的動作狀態。而且，圖3～圖6中，以點線來表示信號供給被阻斷的HiZ狀態的路徑。

圖2中，首先在期間T1中，根據控制信號Sz11及控制信號Sz21而開關15及開關25均成為斷開狀態，來自正極電壓信號供給電路10A及負極電壓信號供給電路20A的電壓信號的供給被阻斷。而且，對開關13的閘極供給有具有正極電源電壓VDDH的控制信號Sr11，因而開關13成為接通狀態，節點Ns11的電壓V11成為基準電源電壓VGND。而且，對開關23的閘極供給有具有負極電源電壓VDDL的控制信號Sr21，因而開關23成為接通狀態，如圖2所示，節點Ns21的電壓V21從前一負極驅動期間的負極電壓信號Vn向基準電源電壓VGND提升。而且，對輸出選擇開關11的閘極供給有具有基準電源電壓VGND的控制信號St11，因而如圖3所示，輸出選擇開關11成為斷開狀態。而且，對輸出選擇開關21的閘極供給有具有電壓VGp的控制信號St21，因而如圖3所示，輸出選擇開關21成為接通狀態。

因此，期間T1中，如圖3所示，作為節點Ns21的電壓V21的基準電源電壓VGND經由輸出選擇開關21而施加於輸出端子DL1。

此時，如圖2所示，為負極電壓信號Vn的輸出端子DL1的電壓經由輸出選擇開關21而向基準電源電壓VGND提升。

另外，在整個期間T1中，開關13的各端子（閘極、汲極、源極、背閘）被控制在基準電源電壓VGND與正極電源電壓VDDH之間。輸出選擇開關11及開關23的各端子被控制在基準電源電壓VGND與負極電源電壓VDDL之間。輸出選擇開關21的各端子中的汲極、源極、背閘被控制在基準電源電壓VGND與負極電源電壓VDDL之間。在輸出選擇開關21的閘極，施加有正側電壓VGp，此正側電壓VGp相對于向節點Ns21供給的基準電源電壓VGND，在輸出選擇開關21成為接通狀態的規定的電壓差（耐壓）內。因此，輸出選擇開關11、輸出選擇開關21及開關13、開關23被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

接下來，期間T2中，對開關13的閘極供給有具有基準電源電壓VGND的控制信號Sr11，因而開關13成為斷開狀態。而且，對開關23的閘極繼續供給有具有負極電源電壓VDDL的控制信號Sr21，因而開關23維持接通狀態，節點Ns21的電壓V21成為基準電源電壓VGND。而且，根據控制信號Sz11及控制信號Sz21而僅開關15及開關25中的開關15切換為接通狀態。由此，正極電壓信號供給電路10A所生成的正極電壓信號Vp供給於節點Ns11。而且，對輸出選擇開關11的閘極供給有具有電壓VGn的控制信號St11，因而輸出選擇開關11成為接通狀態。而且，對輸出選擇開關21的閘極供給有具有基準電源電壓VGND的控制信號St21，因而輸出選擇開關21切換為斷開狀態。

因此，期間T2中，如圖4所示，由正極電壓信號供給電路10A生成的正極電壓信號Vp經由節點Ns11及輸出選擇開關11而施加於輸出端子DL1。

此時，如圖4所示，輸出選擇開關21處於斷開狀態，處於與輸出端子DL1的電連接經阻斷的狀態。因此，如圖2所示，節點Ns11的電壓V11及輸出端子DL1的電壓從基準電源電壓VGND的狀態提升至正極電壓信號Vp。另一方面，節點Ns21的電壓V21如圖2所示，維持基準電源電壓VGND的狀態。

另外，在整個期間T2中，開關13及輸出選擇開關21的各端子（閘極、汲極、源極、背閘）被控制在基準電源電壓VGND與正極電源電壓VDDH之間。開關23的各端子被控制在基準電源電壓VGND與負極電源電壓VDDL之間。輸出選擇開關11的各端子中的汲極、源極、背閘被控制在基準電源電壓VGND與正極電源電壓VDDH之間。在輸出選擇開關11的閘極，施加有負側電壓VGn，此負側電壓VGn相對於正極電壓信號Vp，在輸出選擇開關11成為接通狀態的規定的電壓差（耐壓）內。因此，輸出選擇開關11、輸出選擇開關21及開關13、開關23被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

接下來，期間T3中，根據控制信號Sz11及控制信號Sz21而開關15及開關25均成為斷開狀態，來自正極電壓信號供給電路10A及負極電壓信號供給電路20A的電壓信號的供給被阻斷。而且，對開關13的閘極供給有具有正極電源電壓VDDH的控制信號Sr11，因而開關13成為接通狀態，如圖2所示，節點Ns11的電壓V11從正極電壓信號Vp向基準電源電壓VGND降低。而且，對開關23的閘極繼續供給有具有負極電源電壓VDDL的控制信號Sr21，因而維持接通狀態，節點Ns21的電壓V21繼續成為基準電源電壓VGND。而且，對輸出選擇開關11的閘極繼續供給有具有電壓VGn的控制信號St11，因而如圖5所示，輸出選擇開關11維持接通狀態。而且，對輸出選擇開關21的閘極繼續供給有具有基準電源電壓VGND的控制信號St21，因而如圖5所示，輸出選擇開關21維持斷開狀態。

因此，期間T3中，如圖5所示，作為節點Ns11的電壓V11的基準電源電壓VGND經由輸出選擇開關11而施加於輸出端子DL1。

此時，如圖2所示，為正極電壓信號Vp的輸出端子DL1的電壓經由輸出選擇開關11而向基準電源電壓VGND降低。

另外，在整個期間T3中，雖然開關13的狀態從斷開變化為接通，但各開關的控制電壓範圍未變化。因此，與期間T2同樣地，輸出選擇開關11、輸出選擇開關21及開關13、開關23被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

接下來，期間T4中，對開關13的閘極繼續供給有具有正極電源電壓VDDH的控制信號Sr11，因而開關13成為接通狀態，節點Ns11的電壓V11繼續成為基準電源電壓VGND。而且，對開關23的閘極供給有具有基準電源電壓VGND的控制信號Sr21，因而開關23成為斷開狀態。而且，根據控制信號Sz11及控制信號Sz21而僅開關15及開關25中的開關25切換為接通狀態。由此，由負極電壓信號供給電路20A生成的負極電壓信號Vn供給於節點Ns21。而且，對輸出選擇開關11的閘極供給有具有基準電源電壓VGND的控制信號St11，因而輸出選擇開關11成為斷開狀態。而且，對輸出選擇開關21的閘極供給有具有電壓VGp的控制信號St21，因而輸出選擇開關21切換為接通狀態。

因此，期間T4中，如圖6所示，由負極電壓信號供給電路20A生成的負極電壓信號Vn經由節點Ns21及輸出選擇開關21而施加於輸出端子DL1。

此時，如圖6所示，輸出選擇開關11處於斷開狀態，處於與輸出端子DL1的電連接經阻斷的狀態。因此，如圖2所示，節點Ns21的電壓V21及輸出端子DL1的電壓從基準電源電壓VGND的狀態降低至負極電壓信號Vn。另一方面，節點Ns11的電壓V11如圖2所示，維持基準電源電壓VGND的狀態。

另外，在整個期間T4中，開關23及輸出選擇開關11的各端子（閘極、汲極、源極、背閘）被控制在基準電源電壓VGND與負極電源電壓VDDL之間。開關13的各端子被控制在基準電源電壓VGND與正極電源電壓VDDH之間。輸出選擇開關21的各端子中的汲極、源極、背閘被控制在基準電源電壓VGND與負極電源電壓VDDL之間。在輸出選擇開關21的閘極，施加有正側電壓VGp，此正側電壓VGp相對於負極電壓信號Vn，在輸出選擇開關21成為接通狀態的規定的電壓差（耐壓）內。因此，輸出選擇開關11、輸出選擇開關21及開關13、開關23被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

以下，對圖2～圖6所示的驅動控制的特徵進行說明。

在所述圖2～圖6所示的驅動控制中，在從負極性電壓信號Vn的供給期間（T4）向正極電壓信號Vp的供給期間（T2）切換時，設置切換期間（T1）。切換期間（T1）中，將節點Ns11、節點Ns21驅動為基準電源電壓VGND，將輸出選擇開關21設定為接通狀態。在將成為負極電壓信號Vn的輸出端子DL1驅動為來自節點Ns21的基準電源電壓VGND後，向正極電壓信號Vp的供給期間（T2）切換。而且，將使輸出選擇開關11控制為接通狀態的閘極電壓設定為電壓VGn，將使輸出選擇開關21控制為接通狀態的閘極電壓設定為電壓VGp。由此，輸出選擇開關11、輸出選擇開關21及開關13、開關23被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

同樣地，在從正極性電壓信號Vp的供給期間（T2）向負極電壓信號Vn的供給期間（T4）切換時，設置切換期間（T3）。切換期間（T3）中，將節點Ns11、節點Ns21驅動為基準電源電壓VGND，將輸出選擇開關11設定為接通狀態。在將成為正極電壓信號Vp的輸出端子DL1驅動為來自節點Ns11的基準電源電壓VGND後，向負極電壓信號Vn的供給期間（T4）切換。而且，將使輸出選擇開關11、輸出選擇開關21控制為接通狀態的閘極電壓分別設定為電壓VGn、電壓VGp。由此，輸出選擇開關11、輸出選擇開關21及開關13、開關23被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

此外，通過使正極電壓信號供給電路10A以基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差運行，使負極電壓信號供給電路20以基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差運行，從而可將輸出電路100控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。因此，輸出電路100可由相對於輸出端子DL1的輸出電壓範圍（VDDL＜DL1電壓＜VDDH）而電壓差為例如約二分之一的低耐壓元件所構成。低耐壓元件（電晶體）例如按照定標法則（scaling principle）而可縮小元件尺寸，因而由低耐壓元件構成的輸出電路100可大幅度地縮小電路面積。

此處，作為比較，例如考慮下述情況，即：在切換期間（T1）中，將開關13及開關23均設定為接通狀態，將節點Ns11與節點Ns21均短路為基準電源電壓VGND，輸出選擇開關11、輸出選擇開關21也均設為接通。

此時，在之前的負極驅動期間中，輸出端子DL1為負極電壓信號Vn，因而切換期間（T1）剛開始後的節點Ns11的電壓暫時成為下述電壓，即：基準電源電壓VGND與負極電壓信號Vn（例如VDDL附近）經輸出選擇開關11及開關13各自的接通電阻分壓的電壓，也就是較基準電源電壓VGND更低的電壓，並緩緩回到基準電源電壓VGND。因此，此時對於開關13來說，被供給有正極電源電壓VDDH的閘極、與作為節點Ns11的源極的電壓差超過基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差（耐壓）。

而且，設想下述情況，即：在切換期間（T1）中，將開關13及開關23均設定為接通狀態，將節點Ns11與節點Ns21均短路為基準電源電壓VGND，輸出選擇開關11、輸出選擇開關21也均設為斷開。

此時，在之前的負極驅動期間中輸出端子DL1為負極電壓信號Vn，因而切換期間（T1）中輸出端子DL1也保持負極電壓信號Vn。在正極電壓信號Vp的供給期間（T2）剛開始後，若輸出選擇開關11接通，則有時節點Ns11的電壓暫時成為下述電壓，即：從正極電壓信號供給電路10A輸出的正極性電壓信號Vp（例如VGND附近）與輸出端子DL1的負極電壓信號Vn（例如VDDL附近）經正極電壓信號供給電路10A的輸出電阻及輸出選擇開關11的接通電阻分壓的電壓，也就是較基準電源電壓VGND更低的電壓。因此，有可能正極電壓信號供給電路10A的輸出元件超過基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差（耐壓）。

接下來，考慮下述情況，即：在切換期間（T3）中將開關13及開關23均設定為接通狀態，將節點Ns11與節點Ns21均短路為基準電源電壓VGND，輸出選擇開關11、輸出選擇開關21也均設為接通。

此時，在之前的正極驅動期間（T2）中輸出端子DL1為正極電壓信號Vp，因而切換期間（T3）剛開始後的節點Ns21的電壓暫時成為下述電壓，即：基準電源電壓VGND與正極電壓信號Vp（例如VDDH附近）經輸出選擇開關21及開關23各自的接通電阻分壓的電壓，也就是較基準電源電壓VGND更高的電壓，並緩緩回到基準電源電壓VGND。因此，此時對於開關23來說，被供給有負極電源電壓VDDL的閘極、與作為節點Ns21的源極的電壓差超過基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差（耐壓）。

而且，考慮下述情況，即：在切換期間（T3）中，將開關13及開關23均設定為接通狀態，將節點Ns11與節點Ns21均短路為基準電源電壓VGND，輸出選擇開關11、輸出選擇開關21也均設為斷開。

此時，在之前的正極驅動期間（T2）中輸出端子DL1為正極電壓信號Vp，因而切換期間（T3）中輸出端子DL1也保持正極電壓信號Vp。在負極電壓信號Vn的供給期間（T4）剛開始後，若輸出選擇開關21斷開，則有時節點Ns21的電壓暫時成為下述電壓，即：從負極電壓信號供給電路20A輸出的負極性電壓信號Vn（例如VGND附近）與輸出端子DL1的正極電壓信號Vp（例如VDDH附近）經負極電壓信號供給電路20A的輸出電阻及輸出選擇開關21的接通電阻分壓的電壓，也就是較基準電源電壓VGND更高的電壓。因此，有可能負極電壓信號供給電路20A的輸出元件超過基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差（耐壓）。

相對於此，圖2～圖6所示的驅動控制中，可將輸出電路100控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。因此，輸出電路100可由相對於輸出端子DL1的輸出電壓範圍（VDDL＜DL1電壓＜VDDH）而電壓差為例如約二分之一的低耐壓元件所構成，可實現省面積的輸出電路。

如以上那樣，圖1所示的輸出電路100中，利用自身的源極及背閘相互連接的PMOS電晶體來構成將正極電壓信號Vp供給於輸出端子DL1的輸出選擇開關11。而且，利用自身的源極及背閘相互連接的NMOS電晶體來構成將負極電壓信號Vn供給於所述輸出端子DL1的輸出選擇開關12。

此處，關於輸出選擇開關11（PMOS電晶體），在輸出正極電壓信號Vp的情況下，通過對閘極供給相對於正極電壓信號Vp而為耐壓內的負側電壓VGn而設定為接通狀態。而且，在不輸出正極電壓信號Vp的期間中，為了通過對閘極供給基準電源電壓VGND而將輸出選擇開關11可靠地設定為斷開狀態，而對所述輸出選擇開關11的源極及背閘施加基準電源電壓VGND。

而且，關於輸出選擇開關21（NMOS電晶體），在輸出負極電壓信號Vn的情況下，通過對閘極供給相對於負極電壓信號Vn而為耐壓內的正側電壓VGp而設定為接通狀態。而且，在不輸出負極電壓信號Vn的期間中，為了通過對閘極供給基準電源電壓VGND而將輸出選擇開關21可靠地設定為斷開狀態，而對所述輸出選擇開關21的源極及背閘施加基準電源電壓VGND。

重要的是，通過利用以下那樣的正極電壓信號供給電路、負極電壓信號供給電路、第一開關～第四開關來構成輸出電路100，從而可利用MOS電晶體、特別是低耐壓的MOS電晶體來構成各開關元件，且可輸出電壓範圍廣的電壓信號。即，正極電壓信號供給電路（10A）將電壓較基準電源電壓（VGND）更高的正極電壓信號（Vp）供給於第一節點（Ns11），或阻斷正極電壓信號向第一節點的供給。負極電壓信號供給電路（20A）將電壓較基準電源電壓（VGND）更低的負極電壓信號（Vn）供給於第二節點（Ns21），或阻斷負極電壓信號向第二節點的供給。第一開關（11）在接通狀態時將第一輸出端子（DL1）與所述第一節點連接，在斷開狀態時將第一輸出端子與第一節點的連接阻斷。第二開關（21）在接通狀態時將第一輸出端子（DL1）與所述第二節點連接，在斷開狀態時將第一輸出端子與第二節點的連接阻斷。第三開關（13）在接通狀態時向第一節點施加基準電源電壓，在斷開狀態時停止向第一節點施加基準電源電壓。第四開關（23）在接通狀態時向第二節點施加基準電源電壓，在斷開狀態時停止向第二節點施加基準電源電壓。 另外，第一開關是由源極及背閘連接於第一節點且汲極連接於第一輸出端子的P通道型電晶體所構成。第二開關是由源極及背閘連接於第二節點且汲極連接於第一輸出端子的N通道型電晶體所構成。

因此，根據輸出電路100，作為切換正極電壓信號及負極電壓信號並從輸出端子輸出的輸出電路，可使用低耐壓的MOS電晶體而實現省面積化及低價格化。 [實施例2]

圖7為表示作為本發明的輸出電路的第二實施例的輸出電路200的結構的電路圖。

輸出電路100針對一系統的負載而交替輸出正極電壓信號或負極電壓信號，相對於此，所述輸出電路200進行下述極性反轉驅動，即：對二系統的負載中的一者輸出正極電壓信號，對另一者輸出負極電壓信號，且交替切換兩者的極性。

另外，圖7所示的輸出電路200中，採用正極電壓信號供給電路10B來代替圖1所示的正極電壓信號供給電路10A，採用負極電壓信號供給電路20B來代替負極電壓信號供給電路20A，採用控制部35A來代替控制部35。進而，圖7所示的輸出電路200中，新設置輸出端子DL2、開關14及開關24、輸出選擇開關12及輸出選擇開關22，除此以外的其他結構與圖1所示相同。

圖7中，正極電壓信號供給電路10B控制正極電壓信號Vp（VGND＜Vp＜VDDH）向二系統的節點Ns11或節點Ns12的供給、阻斷。負極電壓信號供給電路20B控制負極電壓信號Vn（VGND＞Vn＞VDDL）向二系統的節點Ns21或節點Ns22的供給、阻斷。

輸出選擇開關12是由源極及背閘連接於節點Ns12且汲極連接於輸出端子DL2的PMOS電晶體所構成。輸出選擇開關22是由源極及背閘連接於節點Ns22且汲極連接於輸出端子DL2的NMOS電晶體所構成。

開關14是由連接於節點Ns12及基準電源電壓VGND的NMOS電晶體所構成。開關24是由連接於節點Ns22及基準電源電壓VGND的PMOS電晶體所構成。

圖7所示的正極電壓信號供給電路10B是對圖1所示的正極電壓信號供給電路10A追加開關16而成，所述開關16控制正極電壓信號Vp向節點Ns12的供給、阻斷。開關16也供電壓範圍廣的正極電壓信號Vp通過，因而例如由CMOS開關構成。另外，作為正極電壓信號供給電路10B所含的放大電路10，也可設為包含這些開關15、開關16的功能的結構。

負極電壓信號供給電路20B是對圖1所示的負極電壓信號供給電路20A追加開關26而成，所述開關26控制負極電壓信號Vn向節點Ns22的供給、阻斷。開關26也供電壓範圍廣的負極電壓信號Vn通過，因而例如由CMOS開關所構成。另外，作為負極電壓信號供給電路20B所含的放大電路20，也可設為包含這些開關25、開關26的功能的結構。

輸出選擇開關12及輸出選擇開關22是由在各自的閘極接收的控制信號St12及控制信號St22進行通斷控制。而且，開關14及開關24是由在各自的閘極接收的控制信號Sr12及控制信號Sr22進行通斷控制。開關16、開關26是由控制信號Sz12、控制信號Sz22進行接通、斷開控制。另外，圖7中，將節點Ns12及節點Ns22的電壓分別設為電壓V12、電壓V22。

圖7所示的輸出電路200中，在向輸出端子DL1輸出正極電壓信號Vp時，控制向輸出端子DL1的輸出的輸出選擇開關11、輸出選擇開關21及開關13、開關15、開關23、開關25各自進行與圖2的正極驅動期間（T1、T2）相同的接通、斷開控制。此時，控制向輸出端子DL2的輸出的輸出選擇開關12、輸出選擇開關22及開關14、開關16、開關24、開關26各自進行與輸出選擇開關11、輸出選擇開關21及開關13、開關15、開關23、開關25的負極驅動期間（T3、T4）相同的控制，向輸出端子DL2輸出負極電壓信號Vn。而且，在向輸出端子DL1輸出負極電壓信號Vn時，控制向輸出端子DL1的輸出的輸出選擇開關11、輸出選擇開關21及開關13、開關15、開關23、開關25各自進行與圖2的負極驅動期間（T3、T4）相同的接通、斷開控制。此時，控制向輸出端子DL2的輸出的輸出選擇開關12、輸出選擇開關22及開關14、開關16、開關24、開關26各自進行與輸出選擇開關11、輸出選擇開關21及開關13、開關15、開關23、開關25的正極驅動期間（T1、T2）相同的控制，向輸出端子DL2輸出正極電壓信號Vp。

控制部35A與圖1所示的控制部35同樣地，以圖2所示的時序生成所述的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21。進而，控制部35A生成上文所述的信號形態的控制信號Sr12、控制信號Sr22、控制信號St12、控制信號St22、控制信號Sz12、控制信號Sz22。此外，在開關15、開關16、開關25、開關26分別由CMOS開關構成的情況下，也由控制部35A生成Sz11、Sz12、Sz21、Sz22各自的互補信號。

此處，連接於輸出端子DL2的電路（12、14、16、22、24、26）為與連接於輸出端子DL1的電路（11、13、15、21、23、25）相同的結構。

即，圖7所示的輸出電路200中，也與輸出電路100同樣地，進行圖2～圖6所示的驅動控制。然而，關於針對輸出端子DL2的驅動控制，在圖2～圖6所示的驅動控制中，調換正極電壓信號Vp的供給期間與負極電壓信號Vn的供給期間。即，在向輸出端子DL1供給正極電壓信號Vp時，向輸出端子DL2供給負極電壓信號Vn，在向輸出端子DL1供給負極電壓信號Vn時，向輸出端子DL2供給正極電壓信號Vp。

進而，圖7所示的輸出電路200中，也與輸出電路100同樣地，可利用低耐壓的MOS電晶體來構成各開關元件。而且，輸出選擇開關12及輸出選擇開關22以與輸出選擇開關11、輸出選擇開關21相同的形態進行控制，由此可輸出電壓範圍廣的信號。因此，可實現輸出電路的省面積化及低價格化。 [實施例3]

圖8為表示作為本發明的輸出電路的第三實施例的輸出電路100A的結構的電路圖。圖8中，採用電壓控制電路30作為在控制部35內生成控制信號St11的電路，採用電壓控制電路40作為生成控制信號St21的電路，其他結構與圖1相同。

電壓控制電路30包含開關31及開關32。開關31在接通狀態時將基準電源電壓VGND施加於節點Ng11，將輸出選擇開關11控制為斷開。開關32在接通狀態時，將相對於從正極電壓信號供給電路10A輸出的正極電壓信號Vp而為耐壓內的負側電壓VGn施加於節點Ng11，將輸出選擇開關11控制為接通。開關31及開關32互補地分別設定為接通狀態及斷開狀態。

此處，從開關31及開關32中的一者施加的節點Ng11的電壓（VGND或VGn）作為控制信號St11而被供給於輸出選擇開關11的閘極。另外，電壓VGn與正極電壓信號Vp對應地具有多個電壓值。例如，電壓VGn也可為較基準電源電壓VGND減去輸出選擇開關（PMOS電晶體）11的閾值電壓的絕對值所得的電壓更低的電壓，且為負極電源電壓（VDDL）及基準電源電壓VGND間的中間的電壓（VDDL＋VGND）/2以上的電壓值VGn1、與基準電源電壓VGND以上的電壓值VGn2的二值。

電壓控制電路40包含開關41及開關42。開關41在接通狀態時將基準電源電壓VGND施加於節點Ng21，將輸出選擇開關21控制為斷開。開關42在接通狀態時，將相對於從負極電壓信號供給電路20A輸出的負極電壓信號Vn而為耐壓內的正側電壓VGp施加於節點Ng21，將輸出選擇開關21控制為接通。開關41及開關42互補地分別設定為接通狀態及斷開狀態。

此處，從開關41及開關42中的一者施加的節點Ng21的電壓（VGND或VGp）作為控制信號St21而被供給於輸出選擇開關12的閘極。另外，電壓VGp與負極電壓信號Vn對應地具有多個電壓值。例如，電壓VGp可為較對基準電源電壓VGND加上輸出選擇開關（NMOS電晶體）21的閾值電壓所得的電壓更高的電壓，且為正極電源電壓VDD與基準電源電壓VGND間的中間電壓（VDDH＋VGND）/2以下的電壓值VGp1、與基準電源電壓VGND以下的電壓值VGp2的二值。

以下，對電壓控制電路30及電壓控制電路40的實際動作進行說明。

首先，對下述情況的動作進行說明，即：將從正極電壓信號供給電路10A向節點Ns11供給的正極電壓信號Vp1，經由輸出選擇開關（PMOS電晶體開關）11而向輸出端子DL1輸出。此時，開關32被設為接通，對輸出選擇開關11的閘極供給有電壓VGn。

而且此時，在正極電壓信號Vp為正極電源電壓VDDH與基準電源電壓的中間電壓附近以上的電壓信號的情況下，對PMOS電晶體開關11的閘極供給的電壓VGn被設為VGn2（例如基準電源電壓VGND）。

另一方面，在正極電壓信號Vp為小於正極電源電壓VDDH與基準電源電壓VGND的中間電壓附近的電壓信號的情況下，對PMOS電晶體開關11的閘極供給的電壓VGn被設為VGn1（例如（VDDL＋VGND）/2以上且小於VGND的電壓）。

由此，輸出選擇開關（PMOS電晶體開關）11可供VGND～VDD間的電壓範圍廣的正極電壓信號通過，且輸出選擇開關11的閘極-源極間電壓被控制在耐壓內。

此處，關於與正極電壓信號Vp對應的電壓VGn的電壓值（VGn1、VGn2）的選擇，例如可由與正極電壓信號Vp的電壓電平對應的k（k為2以上的整數）位元的數位信號中的、上位側的規定的位元Dmp來控制。

另外，在向輸出端子DL1輸出正極電壓信號Vp的情況下，輸出選擇開關（NMOS電晶體開關）21設定為斷開狀態。此時，節點Ns21通過開關23而被供給有基準電源電壓VGND，電壓控制電路40的開關41成為接通狀態，對NMOS電晶體開關21的閘極也供給有基準電源電壓VGND。因此，NMOS電晶體開關21的閘極及源極均成為基準電源電壓VGND，NMOS電晶體開關21成為斷開狀態。

接下來，對下述情況的動作進行描述，即：將從負極電壓信號供給電路20A向節點Ns21供給的負極電壓信號Vn，經由輸出選擇開關（NMOS電晶體開關）21而向輸出端子DL1輸出。此時，開關42被設為接通，對輸出選擇開關21的閘極供給有電壓VGp。

而且此時，在負極電壓信號Vn為小於負極電源電壓VDDL與基準電源電壓VGND的中間電壓附近的電壓信號的情況下，對NMOS電晶體開關21的閘極供給的電壓VGp被設為VGp2（例如基準電源電壓VGND）。

另一方面，在負極電壓信號Vn為負極電源電壓VDDL與基準電源電壓VGND的中間電壓附近以上的電壓信號的情況下，對NMOS電晶體開關21的閘極供給的電壓VGp被設為VGp1（例如（VDDH＋VGND）/2以下且超過VGND的電壓）。

由此，輸出選擇開關（NMOS電晶體開關）21可供VGND～VDDL間的電壓範圍廣的負極電壓信號通過，輸出選擇開關21的閘極-源極間電壓被控制在耐壓內。

此處，關於與負極電壓信號Vn對應的電壓VGp的電壓值（VGp1、VGp2）的選擇，例如可由與負極電壓信號Vn的電壓電平對應的k（k為2以上的整數）位元的數位信號中的、上位側的規定的位元Dmn來控制。

另外，在向輸出端子DL1輸出負極電壓信號Vn的情況下，輸出選擇開關（PMOS電晶體）11設定為斷開狀態。此時，節點Ns11通過開關13而被供給有基準電源電壓VGND，電壓控制電路30的開關31成為接通狀態，對PMOS電晶體11的閘極也供給有基準電源電壓VGND。因此，PMOS電晶體11的閘極、源極均成為基準電源電壓VGND，PMOS電晶體11成為斷開狀態。

根據所述結構，電壓控制電路30以負側電壓VGn～基準電源電壓VGND間的電壓範圍運行，電壓控制電路40以基準電源電壓VGND～正側電壓VGp間的電壓範圍運行。因此，電壓控制電路30及電壓控制電路40均可利用低耐壓元件來構成。

而且，通過將所述電壓控制電路30設於圖7所示的輸出電路200的輸出選擇開關11及輸出選擇開關12各自的閘極，將電壓控制電路40設於輸出選擇開關21及輸出選擇開關22各自的閘極，從而即便為圖7所示的結構，也可輸出電壓範圍廣的電壓信號。

表示圖8的輸出電路100A的控制部35、及所述控制部35所含的電壓控制電路30及電壓控制電路40生成的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21的一例的時間圖與圖2相同。以下，參照圖2對電壓控制電路30、電壓控制電路40的動作進行概略說明。

圖2中，首先在期間T1中，電壓控制電路30將具有基準電源電壓VGND的控制信號St11供給於輸出選擇開關（PMOS電晶體）11的閘極。進而，所述期間T1中，電壓控制電路40將在期間T1之前的負極驅動期間中供給的具有電壓VGp的控制信號St21，繼續供給於輸出選擇開關（NMOS電晶體）21的閘極。由此，將輸出選擇開關11及輸出選擇開關21分別設定為斷開、接通狀態。

期間T2中，電壓控制電路30將控制信號St11供給於輸出選擇開關（PMOS電晶體）11的閘極，所述控制信號St11具有基於與正極電壓信號Vp的電壓電平對應的k位元的數位信號中的上位側的規定的位元Dmp而選擇的、電壓VGn的電壓值。進而，所述期間T2中，電壓控制電路40將具有基準電源電壓VGND的控制信號St21供給於輸出選擇開關（NMOS電晶體）21的閘極。由此，將輸出選擇開關11及輸出選擇開關21分別設定為接通、斷開狀態。

期間T3中，電壓控制電路30將在期間T2中供給的具有電壓VGn的控制信號St11繼續供給於輸出選擇開關（PMOS電晶體）11的閘極。進而，所述期間T3中，電壓控制電路40將具有基準電源電壓VGND的控制信號St21供給於輸出選擇開關（NMOS電晶體）21的閘極。由此，將輸出選擇開關11及輸出選擇開關21分別設定為接通、斷開狀態。

接著，期間T4中，電壓控制電路30將具有基準電源電壓VGND的控制信號St11供給於輸出選擇開關（PMOS電晶體）11的閘極。進而，所述期間T4中，電壓控制電路40將控制信號St21供給於輸出選擇開關（NMOS電晶體）21的閘極，所述控制信號St21具有基於與負極電壓信號Vn的電壓電平對應的k位元的數位信號中的上位側的規定位元Dmn而選擇的、電壓VGp的電壓值。由此，設定輸出選擇開關21的接通狀態。

另外，關於除了所述方面以外的其他控制信號的波形、以及節點Ns11的電壓V11、節點Ns21的電壓V21及輸出端子DL1的電壓，與圖2所示相同，因而省略其說明。 [實施例4]

圖9為表示作為本發明的輸出電路的第四實施例的輸出電路100-1的結構的電路圖。另外，輸出電路100-1為與圖1、圖7及圖8所示的輸出電路100、輸出電路200、輸出電路100A同樣地，可切換輸出正極電壓信號Vp及負極電壓信號Vn中的一者的輸出電路。輸出電路100-1為下述輸出電路，即：不僅利用形成於半導體基板上的電晶體電路可實現包含輸出選擇開關的各開關，而且利用不存在背閘的、例如形成於玻璃或塑膠等的絕緣性基板上的薄膜電晶體電路，也可實現包含輸出選擇開關的各開關。

如圖9所示，輸出電路100-1包含正極電壓信號供給電路10A、負極電壓信號供給電路20A、輸出選擇開關11a、輸出選擇開關21a、開關13a、開關23a、電容元件C11、電容元件C21、控制部35以及輸出端子DL1。

正極電壓信號供給電路10A包含放大電路10及開關15。放大電路10例如為自身的輸出端子與反轉輸入端子相互連接的、電壓跟隨器的運算放大器。另外，作為放大電路10，也可為將輸入電壓信號Vpi以小於1的增益、或1以上的增益進行放大的放大電路。

放大電路10被供給有電源電壓VGND及電源電壓VDDH，在自身的非反轉輸入端子接收具有正極性的電壓值的正極電壓信號Vpi，將正極電壓信號Vp進行放大輸出。

另外，正極電壓信號Vp為電壓值在下述範圍內變化的、正極性的信號。 VGND＜Vp＜VDDH VGND＝基準電源電壓（例如0 V） VDDH＝正極電源電壓（例如5 V）

放大電路10從自身的輸出端子輸出正極電壓信號Vp，並將其供給於開關15。

開關15根據控制信號Sz11而設定為接通狀態或斷開狀態。開關15在設定為接通狀態的情況下，將從放大電路10輸出的正極電壓信號Vp經由節點Ns11而供給於輸出選擇開關11a。

另外，作為放大電路10，也可採用包含所述開關15的功能的放大電路。

開關13a包含在閘極接收控制信號Sr11的例如薄膜電晶體、或NMOS電晶體。開關13a的汲極連接於節點Ns11，對源極施加有基準電源電壓VGND。開關13a在自身的閘極所接收的控制信號Sr11具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號Sr11具有正極電源電壓VDDH的情況下，開關13a成為接通狀態，向節點Ns11施加基準電源電壓VGND。

輸出選擇開關11a包含在閘極接收控制信號St11的例如薄膜電晶體、或PMOS電晶體。輸出選擇開關11a的源極連接於節點Ns11，汲極連接於輸出端子DL1。輸出選擇開關11a在節點Ns11為基準電源電壓VGND時，自身的閘極所接收的控制信號St11具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號St11相對於正極電壓信號Vp而具有規定的電壓差的負側電壓VGn的情況下，輸出選擇開關11a成為接通狀態，將節點Ns11與輸出端子DL1電連接。

在輸出選擇開關11a的源極及節點Ns11共同地連接有電容元件C11的一端。所述電容元件C11的另一端連接於輸出選擇開關11a的閘極。電容元件C11在輸出選擇開關11a的閘極（節點Ng11）為高阻抗（high impedance）狀態（以下記作HiZ）時，利用蓄積於自身的電容的電荷來保持輸出選擇開關11a的閘極-源極間電壓。

負極電壓信號供給電路20A包含放大電路20及開關25。放大電路20例如為自身的輸出端子與反轉輸入端子相互連接的、電壓跟隨器的運算放大器。另外，作為放大電路20，也可為將輸入電壓信號Vni以小於1的增益、或1以上的增益進行放大的放大電路。

放大電路20被供給有電源電壓VGND及電源電壓VDDL，在自身的非反轉輸入端子接收具有負極性的電壓值的負極電壓信號Vni，將負極電壓信號Vn進行放大輸出。

另外，負極電壓信號Vn為電壓值在下述範圍內變化的、負極性的信號。 VGND＞Vn＞VDDL VGND＝基準電源電壓（例如0 V） VDDL＝負極電源電壓（例如-5 V）

放大電路20從自身的輸出端子輸出負極電壓信號Vn，並將其供給於開關25。

開關25根據控制信號Sz21而設定為接通狀態或斷開狀態。開關25在設定為接通狀態的情況下，將從放大電路20輸出的負極電壓信號Vn經由節點Ns21而供給於輸出選擇開關21a。另外，作為放大電路20，也可採用包含所述開關25的功能的放大電路。

開關23a包含在閘極接收控制信號Sr21的例如薄膜電晶體、或PMOS電晶體。開關23a的汲極連接於節點Ns21，對源極施加有基準電源電壓VGND。開關23a在自身的閘極所接收的控制信號Sr21具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號Sr21具有負極電源電壓VDDL的情況下，開關23a成為接通狀態，對節點Ns21施加基準電源電壓VGND。

輸出選擇開關21a包含在閘極接收控制信號St21的例如薄膜電晶體或NMOS電晶體。輸出選擇開關21a的源極連接於節點Ns21，汲極連接於輸出端子DL1。輸出選擇開關21a在節點Ns21為基準電源電壓VGND時，自身的閘極所接收的控制信號St21具有基準電源電壓VGND的情況下，成為斷開狀態。另一方面，在所述控制信號St21相對於負極電壓信號Vn而具有規定的電壓差的正側電壓VGp的情況下，輸出選擇開關21a成為接通狀態，將節點Ns21與輸出端子DL1電連接。

在輸出選擇開關21a的源極及節點Ns21共同地連接有電容元件C21的一端。所述電容元件C21的另一端連接於輸出選擇開關21a的閘極。電容元件C21在輸出選擇開關21a的閘極（節點Ng21）為高阻抗狀態（以下記作HiZ）時，利用蓄積於自身的電容的電荷來保持輸出選擇開關21a的閘極-源極間電壓。

控制部35生成所述的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21，作為擇一地輸出正極電壓信號Vp及負極電壓信號Vn中的一者的控制信號。其中，控制信號St11是由所述控制部35所含的電壓控制電路130生成，控制信號St21是由所述控制部35所含的電壓控制電路140生成。

電壓控制電路130包含開關131及開關132。開關131在接通狀態時，將基準電源電壓VGND施加於節點Ng11，將輸出選擇開關11a控制為斷開狀態。開關132在接通狀態時將負極電源電壓VDDL施加於節點Ng11，在電容元件C11中蓄積與輸出選擇開關11a的閘極-源極間電壓相應的電荷。開關131及開關132在將正極電壓信號Vp輸出至輸出端子DL1時，均設定為斷開狀態。此時，輸出選擇開關11a的閘極（節點Ng11）被設為HiZ狀態，但利用蓄積於電容元件c11的電荷來保持輸出選擇開關11a的閘極-源極間電壓，輸出選擇開關11a保持接通狀態。

電壓控制電路140包含開關141及開關142。開關141在接通狀態時，將基準電源電壓VGND施加於節點Ng21，將輸出選擇開關21a控制為斷開狀態。開關142在接通狀態時將正極電源電壓VDDH施加於節點Ng21，在電容元件C21中蓄積與輸出選擇開關21a的閘極-源極間電壓相應的電荷。開關141及開關142在將負極電壓信號Vn輸出至輸出端子DL1時，均設定為斷開狀態。此時，輸出選擇開關21a的閘極（節點Ng11）被設為HiZ狀態，但利用蓄積於電容元件c21的電荷來保持輸出選擇開關21a的閘極-源極間電壓，輸出選擇開關21a保持接通狀態。

圖10為表示圖9所示的控制部35、及所述控制部35所含的電壓控制電路130及電壓控制電路140生成的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21的一例的時間圖。

另外，圖10中，表示輸出電路100-1週期性地交替切換輸出正極電壓信號Vp及負極電壓信號Vn的、進行所謂極性反轉驅動的情況下控制部35生成的控制信號的一例。而且，圖10中，在輸出正極電壓信號Vp的正極驅動期間、及輸出負極電壓信號Vn的負極驅動期間各自中，也示出針對各開關的通斷控制以及節點Ns11的電壓V11、節點Ns21的電壓V21、輸出端子DL1的電壓的變化。另外，正極電壓信號Vp及負極電壓信號Vn也可在與各自的極性對應的電壓範圍內，為單一或多個階躍信號、或者正弦波等可變信號。

如圖10所示，正極驅動期間至少被區分為期間T1及期間T2的兩個期間，關於負極驅動期間，也至少被區分為期間T3及期間T4的兩個期間。此外，期間T1僅針對控制信號St11而被區分為期間T1A及期間T1B，期間T3僅針對控制信號St21而被區分為期間T3A及期間T3B。

以下，一邊參照圖10以及圖11～圖14，一邊對與圖10所示的控制信號Sr11、控制信號Sr21、控制信號St11、控制信號St21、控制信號Sz11、控制信號Sz21相應的輸出電路100-1的詳細動作進行說明。另外，圖11～圖14為等價地表示在期間T1～期間T4各自中的輸出電路100內的狀態的等價電路圖。此時，在即將進入期間T1前（初期狀態），處於下述狀態，即：由負極電壓信號供給電路20A生成的負極電壓信號Vn經由輸出選擇開關21a而供給於輸出端子DL1的狀態，也就是負極驅動期間的期間T4中的動作狀態。而且，圖11～圖14中，以點線來表示信號供給被阻斷的HiZ狀態的路徑。

圖10中，首先在期間T1中，根據控制信號Sz11及控制信號Sz21而開關15及開關25均成為斷開狀態，來自正極電壓信號供給電路10A及負極電壓信號供給電路20A的電壓信號的供給被阻斷。而且，期間T1中，對開關13a的閘極供給有具有正極電源電壓VDDH的控制信號Sr11，開關13a成為接通狀態，節點Ns11的電壓V11被驅動為基準電源電壓VGND。而且，對開關23a的閘極供給有具有負極電源電壓VDDL的控制信號Sr21，開關23a成為接通狀態，如圖10所示，節點Ns21的電壓V21從之前的負極驅動期間的負極電壓信號Vn向基準電源電壓VGND提升。

而且，期間T1中，電壓控制電路140的開關141及開關142均設為斷開狀態，在輸出選擇開關21a的閘極，以Hiz狀態繼續保持有之前的負極驅動期間的電壓VGp。此外，輸出選擇開關21a的閘極的電壓VGp通過電容元件C21而保持與輸出選擇開關21a的源極的電壓的電壓差，因而與節點Ns21的電壓V21的電壓變化聯動地變化。由此，如圖11所示，輸出選擇開關21a保持接通狀態，在節點Ns21驅動的基準電源電壓VGND經由輸出選擇開關21a而施加於輸出端子DL1。因此，如圖10所示，為負極電壓信號Vn的輸出端子DL1的電壓經由輸出選擇開關21a而向基準電源電壓VGND提升。

而且，控制信號St11在將期間T1區分為兩個的期間T1A與期間T1B中受控制。期間T1的前半的期間T1A中，電壓控制電路130的開關131及開關132中的開關131成為接通狀態，對輸出選擇開關11a的閘極供給有具有基準電源電壓VGND的控制信號St11。由此，如圖11所示，輸出選擇開關11a成為斷開狀態。

而且，控制信號St11的控制如圖10所示，在輸出端子DL1的電壓向基準電源電壓VGND充分提升後，從期間T1的前半T1A向後半的期間T1B切換。期間T1B中，電壓控制電路130的開關131及開關132中的開關132成為接通狀態，對輸出選擇開關11a的閘極供給有作為負極電源電壓VDDL的控制信號St11。由此，如圖11所示，輸出選擇開關11a切換為接通狀態。

此時，期間T1B中，在電容元件C11中，蓄積有對節點Ns11供給的基準電源電壓VGND、與對輸出選擇開關11a的閘極供給的負極電源電壓VDDL的電壓差（VDDL－VGND）的電荷。輸出選擇開關11a的閘極相對於節點Ns11的電壓，以輸出選擇開關11a的閘極-源極間電壓差（VDDL－VGND）而保持負側的電壓VGn。

另外，在整個期間T1中，開關13a的各端子（閘極、汲極、源極）被控制在基準電源電壓VGND與正極電源電壓VDDH之間。輸出選擇開關11a、開關23a及電容元件C11的各端子被控制在基準電源電壓VGND與負極電源電壓VDDL之間。輸出選擇開關21a的各端子中的汲極、源極被控制在基準電源電壓VGND與負極電源電壓VDDL之間。輸出選擇開關21a的閘極相對於源極的電壓，以Hiz狀態通過電容元件C21而保持耐壓內的正側電壓VGp。因此，輸出選擇開關11a、輸出選擇開關21a及開關13a、開關23a以及電容元件C11、電容元件C21被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

接下來在期間T2中，具有基準電源電壓VGND的控制信號Sr11供給於開關13a的閘極，開關13a成為斷開狀態。而且，期間T2中，具有負極電源電壓VDDL的控制信號Sr21繼續供給於開關23a的閘極，開關23a維持接通狀態。由此，圖12所示的節點Ns21的電壓V21維持基準電源電壓VGND。而且，期間T2中，電壓控制電路140的開關141及開關142中的開關141成為接通狀態，對輸出選擇開關21a的閘極供給有具有基準電源電壓VGND的控制信號St21。由此，如圖12所示，輸出選擇開關21a成為斷開狀態。而且，期間T2中，電壓控制電路130的開關131及開關132均成為斷開狀態，控制信號St11的供給被阻斷，輸出選擇開關11a的閘極（節點Ng11）被設為Hiz狀態。但是，在電容元件c11中，保持有在期間T1B中蓄積的電壓差（VDDL－VGND）的電荷，因而保持輸出選擇開關11a的閘極-源極間電壓（VDDL－VGND），輸出選擇開關11a在整個期間T2中保持接通狀態。而且，期間T2中，根據控制信號Sz11而開關15成為接通狀態，如圖12所示，從正極電壓信號供給電路10A向節點Ns11供給正極電壓信號Vp。而且，期間T2中，通過控制信號Sz21而開關25維持斷開狀態，因而來自負極電壓信號供給電路20A的電壓信號的供給繼續被阻斷。此外，期間T2中，輸出選擇開關11a的閘極電壓VGn相對於節點Ns11的電壓變化而以保持電壓差（VDDL－VGND）的狀態聯動地變化。此外，圖10的控制信號St11的信號波形中，控制信號St11的供給被阻斷的期間的信號波形中，以虛線信號來表示輸出選擇開關11a的閘極電壓波形。

因此，期間T2中，如圖12所示，經由輸出選擇開關11a將正極電壓信號Vp供給於輸出端子DL1，所述輸出端子DL1的電壓如圖10所示那樣，從基準電源電壓VGND向正極電壓信號Vp變化。此時，相對於從基準電源電壓VGND到正極電源電壓VDDH的範圍的任意的正極電壓信號Vp，輸出選擇開關11a具有閘極-源極間電壓差（VDDL－VGND），維持低接通電阻的狀態，因而可發揮高的電流供給能力（高驅動能力）。而且，期間T2中，在即便正極電壓信號Vp的電壓值變化的情況下，輸出選擇開關11a也能以低接通電阻的狀態實現高的電流供給能力（高驅動能力）。

另外，在整個期間T2中，開關13a及輸出選擇開關21a的各端子（閘極、汲極、源極）被控制在基準電源電壓VGND與正極電源電壓VDDH之間。開關23a的各端子被控制在基準電源電壓VGND與負極電源電壓VDDL之間。輸出選擇開關11a的各端子中的汲極、源極被控制在基準電源電壓VGND與正極電源電壓VDDH之間。輸出選擇開關11a的閘極相對於源極的電壓，以Hiz狀態通過電容元件C11而保持耐壓內的負側電壓VGn。因此，輸出選擇開關11a、輸出選擇開關21a及開關13a、開關23a以及電容元件C11、電容元件C21被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

接下來在期間T3中，根據控制信號Sz11及控制信號Sz21而開關15及開關25均成為斷開狀態，來自正極電壓信號供給電路10A及負極電壓信號供給電路20A的電壓信號的供給被阻斷。而且，期間T3中，對開關23a的閘極繼續供給有具有負極電源電壓VDDL的控制信號Sr21，開關23a維持接通狀態，節點Ns21的電壓V21被驅動為基準電源電壓VGND。而且，對開關13a的閘極供給有具有正極電源電壓VDDH的控制信號Sr11，開關13a成為接通狀態，如圖10所示，節點Ns11的電壓V11從期間T2的正極電壓信號Vp向基準電源電壓VGND降低。

而且，期間T3中，電壓控制電路130的開關131及開關132繼續均設為斷開狀態，在輸出選擇開關11a的閘極以HiZ狀態繼續保持期間T2的電壓VGn。此外，輸出選擇開關11a的閘極的電壓VGn通過電容元件C11而保持與輸出選擇開關11a的源極的電壓的電壓差，因而與節點Ns11的電壓V11的電壓變化聯動地變化。由此，如圖13所示，輸出選擇開關11a維持接通狀態，在節點Ns11驅動的基準電源電壓VGND經由輸出選擇開關11a而施加於輸出端子DL1。因此，如圖10所示，為正極電壓信號Vp的輸出端子DL1的電壓經由輸出選擇開關11a而向基準電源電壓VGND降低。

而且，控制信號St21在將期間T3區分為兩個的期間T3A與期間T3B中受控制。期間T3的前半的期間T3A中，電壓控制電路140的開關141及開關142中的開關141成為接通狀態，對輸出選擇開關21a的閘極供給有具有基準電源電壓VGND的控制信號St21。由此，如圖13所示，輸出選擇開關21a成為斷開狀態。

而且，控制信號St21的控制如圖10所示，在輸出端子DL1的電壓向基準電源電壓VGND充分提升後，從期間T1的前半T1A向後半的期間T1B切換。期間T3B中，電壓控制電路140的開關141及開關142中的開關142成為接通狀態，對輸出選擇開關21a的閘極供給有具有正極電源電壓VDDH的控制信號St21。由此，如圖13所示，輸出選擇開關21a切換為接通狀態。

此時，期間T3B中，在電容元件C21中，蓄積有對節點Ns21供給的基準電源電壓VGND、與對輸出選擇開關21a的閘極供給的正極電源電壓VDDH的電壓差（VDDH－VGND）的電荷。輸出選擇開關21a的閘極相對於節點Ns21的電壓，以輸出選擇開關21a的閘極-源極間電壓差（VDDH－VGND）而保持正側的電壓VGp。

另外，在整個期間T3中，開關23a的各端子（閘極、汲極、源極）被控制在基準電源電壓VGND與負極電源電壓VDDL之間。輸出選擇開關21a、開關13a及電容元件C21的各端子被控制在基準電源電壓VGND與正極電源電壓VDDH之間。輸出選擇開關11a的各端子中的汲極、源極被控制在基準電源電壓VGND與正極電源電壓VDDH之間。輸出選擇開關11a的閘極相對於源極的電壓，以Hiz狀態通過電容元件C11而保持耐壓內的負側電壓VGn。因此，輸出選擇開關11a、輸出選擇開關21a及開關13a、開關23a以及電容元件C11、電容元件C21被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

接下來在期間T4中，具有基準電源電壓VGND的控制信號Sr21供給於開關23a的閘極，開關23a成為斷開狀態。而且，期間T4中，具有正極電源電壓VDDH的控制信號Sr11繼續供給於開關13a的閘極，開關13a維持接通狀態。由此，如圖10所示，關於節點Ns11的電壓V11，也維持基準電源電壓VGND。而且，期間T4中，電壓控制電路130的開關131及開關132中的開關131成為接通狀態，對輸出選擇開關11a的閘極及電容元件C11供給有具有基準電源電壓VGND的控制信號St11。由此，如圖14所示，輸出選擇開關11a成為斷開狀態。而且，期間T4中，電壓控制電路140的開關141及開關142均成為斷開狀態，控制信號St21的供給被阻斷，輸出選擇開關21a的閘極（節點Ng21）被設為Hiz狀態。但是，在電容元件c21中，保持有在期間T3B中蓄積的電壓差（VDDH－VGND）的電荷，因而保持輸出選擇開關21a的閘極-源極間電壓差（VDDH－VGND），輸出選擇開關11a在整個期間T4中保持接通狀態。而且，期間T4中，根據控制信號Sz21而開關25成為接通狀態，如圖14所示，從負極電壓信號供給電路20A向節點Ns21供給負極電壓信號Vn。而且，期間T4中，通過控制信號Sz11而開關15維持斷開狀態，因而來自正極電壓信號供給電路10A的電壓信號的供給繼續被阻斷。此外，期間T4中，輸出選擇開關21a的閘極電壓VGp相對於節點Ns21的電壓變化，以保持電壓差（VDDH－VGND）的狀態聯動地變化。此外，圖10的控制信號St21的信號波形中，控制信號St21的供給被阻斷的期間的信號波形中，以虛線信號來表示輸出選擇開關21a的閘極電壓波形。

因此，期間T4中，如圖14所示，經由輸出選擇開關21a將負極電壓信號Vn供給於輸出端子DL1，所述輸出端子DL1的電壓如圖10所示，從基準電源電壓VGND向負極電壓信號Vn變化。此時，相對於從基準電源電壓VGND到負極電源電壓VDDL的範圍的任意的負極電壓信號Vn，輸出選擇開關21a具有閘極-源極間電壓差（VDDH－VGND），維持低接通電阻的狀態，因而可發揮高的電流供給能力（高驅動能力）。而且，期間T4中，即便在負極電壓信號Vn的電壓值變化的情況下，輸出選擇開關21a也能以低接通電阻的狀態實現高的電流供給能力（高驅動能力）。

另外，在整個期間T4中，開關23a及輸出選擇開關11a的各端子（閘極、汲極、源極）被控制在基準電源電壓VGND與負極電源電壓VDDL之間。開關13a的各端子被控制在基準電源電壓VGND與正極電源電壓VDDH之間。輸出選擇開關21a的各端子中的汲極、源極被控制在基準電源電壓VGND與負極電源電壓VDDL之間。輸出選擇開關21a的閘極相對於源極的電壓，以HiZ狀態通過電容元件c21而保持耐壓內的正側電壓VGp。因此，輸出選擇開關11a、輸出選擇開關21a及開關13a、開關23a以及電容元件C11、電容元件C21被控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

圖10～圖14的驅動控制的特徵為，在輸出端子DL1的驅動中，在從負極電壓信號Vn的供給期間（T4）向正極電壓信號Vp的供給期間（T2）切換時，至少設置切換期間（T1）。在切換期間（T1）中，將節點Ns11、節點Ns21及輸出端子DL1驅動為基準電源電壓VGND。而且，在切換期間的前半（T1A），將輸出選擇開關11a的閘極設為基準電源電壓VGND，在切換期間的後半（T1B），將輸出選擇開關11a的閘極設為負極電源電壓VDDL。由此，在切換期間的後半（T1B），保持輸出選擇開關11a的閘極-源極間電壓差（VDDL－VGND），將可維持接通狀態的電荷蓄積於電容元件C11。接下來，在正極電壓信號Vp的供給期間（T2）中，將輸出選擇開關11a的閘極設為HiZ狀態，利用伴隨保持於電容元件c11的電荷的、閘極-源極間電壓差，來維持輸出選擇開關11a的低接通電阻。由此，可針對具有任意電壓值的正極電壓信號Vp實現高的電流供給能力（驅動能力）。而且，可將輸出選擇開關11a、輸出選擇開關21a及開關13a、開關23a以及電容元件C11、電容元件C21，控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

同樣地，在從正極電壓信號Vp的供給期間（T2）向負極電壓信號Vn的供給期間（T4）切換時，至少設置切換期間（T3）。在切換期間（T3）中，將節點Ns11、節點Ns21及輸出端子DL1驅動為基準電源電壓VGND。在切換期間的前半（T3A），將輸出選擇開關21a的閘極設為基準電源電壓VGND，在切換期間的後半（T3B），將輸出選擇開關21a的閘極設為正極電源電壓VDDH。由此，在切換期間的後半（T3B），保持輸出選擇開關21a的閘極-源極間電壓差（VDDH－VGND），將可維持接通狀態的電荷蓄積於電容元件C21。接下來，在負極電壓信號Vn的供給期間（T4）中，將輸出選擇開關21a的閘極設為HiZ狀態，利用伴隨保持於電容元件c21的電荷的、閘極-源極間電壓差，來維持輸出選擇開關21a的低接通電阻。由此，可針對具有任意電壓值的負極電壓信號Vn實現高的電流供給能力（驅動能力）。而且，可將輸出選擇開關11a、輸出選擇開關21a及開關13a、開關23a以及電容元件C11、電容元件C21，控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。

此外，通過使正極電壓信號供給電路10A以基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差運行，使負極電壓信號供給電路20A以基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差運行，從而可將輸出電路100-1控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。因此，輸出電路100-1可由相對於輸出端子DL1的輸出電壓範圍（VDDL＜DL1電壓＜VDDH）而電壓差為例如約二分之一的低耐壓元件來構成。低耐壓元件（電晶體）例如根據定標法則而可縮小元件尺寸，因而由低耐壓元件構成的輸出電路100可大幅度地縮小電路面積。

此外，圖10中，在正極驅動期間的期間T2中，表示了向輸出端子DL1輸出一個正極電壓信號Vp的驅動控制例，但也能以從正極電壓信號供給電路10A連續輸出電壓值不同的多個正極電壓信號Vp，並向輸出端子DL1輸出的方式進行驅動控制。同樣地，在負極驅動期間的期間T4中，表示了向輸出端子DL1輸出一個負極電壓信號Vn的驅動例，但也能以從負極電壓信號供給電路20A連續輸出電壓值不同的多個負極電壓信號Vn，並向輸出端子DL1輸出的方式進行驅動控制。而且，視需要可在切換期間（T1、T3）之前或之後增加其他控制。

而且，所述實施例中，對交替切換正極驅動期間與負極驅動期間的驅動控制例進行了說明，但在電源投入時或電源斷開時，進行與電源電壓的上升或下降相應的控制。例如，在電源電壓的上升或下降時，為了將連接於輸出端子的電容性負載驅動為基準電源電壓，例如也能以如下方式進行控制，即：將正極電壓信號供給電路10A及負極電壓信號供給電路20A的電壓信號的供給阻斷（將開關15及開關25均斷開），輸出選擇開關11a、輸出選擇開關21a、開關13a及開關23a均成為接通狀態。 [實施例5]

圖15為表示作為本發明的輸出電路的第五實施例的輸出電路100-2的結構的電路圖。另外，輸出電路100-2為下述結構，即：採用電晶體的閘極電容C11a來代替圖9所示的輸出電路100-1的電容元件C11，採用電晶體的閘極電容C11a來代替電容元件C21。其他結構與圖9所示相同。因此，將除了電晶體的閘極電容C11a及閘極電容C21a以外的其他結構的說明省略。

電晶體的閘極電容C11a包含與輸出選擇開關11a相同導電型、例如P通道型的電晶體。即，電晶體的閘極電容C11a是由P通道型電晶體所構成，所述P通道型電晶體自身的汲極及源極彼此相互連接，其連接點連接於節點Ns11，自身的閘極連接於輸出選擇開關11a的閘極（節點Ng11）。

電晶體的閘極電容C21a包含與輸出選擇開關21a相同導電型、例如N通道型的電晶體。即，電晶體的閘極電容C21a是由N通道型電晶體所構成，所述N通道型電晶體自身的汲極及源極彼此相互連接，其連接點連接於節點Ns21，自身的閘極連接於輸出選擇開關21a的閘極（節點Ng21）。

即，圖15所示的輸出電路100-2中，利用電晶體的閘極電容來實現電容C11a及電容C21a，總體結構與圖9所示的輸出電路100-1相同。通過利用電晶體的閘極電容來構成電容C11a、電容C21a，從而可不追加用於形成個別的電容元件的工藝工序（成本增加），而利用電晶體的工藝工序來形成。 [實施例6]

圖16為表示作為本發明的輸出電路的第六實施例的輸出電路100-3的結構的電路圖。另外，輸出電路100-3為下述結構，即：採用圖1所示的開關13及開關23來代替圖9所示的開關13a及開關23a，採用圖1所示的輸出選擇開關11及輸出選擇開關21來代替圖9所示的輸出選擇開關11a及輸出選擇開關21a。其他結構及電路總體的動作與圖9所示的輸出電路100-1相同。但是，在實現輸出電路100-3時，至少針對開關13、開關23、輸出選擇開關11及輸出選擇開關21，採用存在背閘的形成於例如矽基板等半導體基板上的MOS結構。 [實施例7]

圖17為表示作為本發明的輸出電路的第七實施例的輸出電路100-4的結構的電路圖。另外，輸出電路100-4的除了下述方面以外的結構與圖9所示相同，即：採用開關131a來代替電壓控制電路130所含的開關131，採用開關141a來代替電壓控制電路140所含的開關141。

開關131a在接通狀態時，將輸出選擇開關11a的閘極與節點Ns11連接。即，開關131a在接通狀態時，將輸出選擇開關11a的源極及閘極短路，因而與開關131的接通狀態時同樣地，輸出選擇開關11a被設定為斷開狀態。

開關141a在接通狀態時，將輸出選擇開關21a的閘極與節點Ns21連接。即，開關141a在接通狀態時，將輸出選擇開關21a的源極及閘極短路，因而與開關141的接通狀態時同樣地，輸出選擇開關21a被設定為斷開狀態。 [實施例8]

圖18為表示作為本發明的輸出電路的第八實施例的輸出電路200-1的結構的電路圖。另外，輸出電路200-1為與圖7同樣地進行所謂極性反轉驅動的輸出電路，即：從二系統的輸出端子DL1及輸出端子DL2中的一個輸出端子輸出正極電壓信號Vp，從另一個輸出端子輸出負極電壓信號Vn，且以規定的時序切換兩者的極性。

圖18所示的輸出電路200-1中，採用開關13a、開關14a、開關23a、開關24a，來代替圖7所示的包含形成於半導體基板上的MOS電晶體的開關13、開關14、開關23及開關24。而且，所述輸出電路200-1中，採用輸出選擇開關11a、輸出選擇開關12a、輸出選擇開關21a及輸出選擇開關22a，來代替圖7所示的包含形成於半導體基板上的MOS電晶體的輸出選擇開關11、輸出選擇開關12、輸出選擇開關21及輸出選擇開關22。輸出電路200-1的開關13a、開關14a、開關23a、開關24a及輸出選擇開關11a、輸出選擇開關12a、輸出選擇開關21a、輸出選擇開關22a可由形成於絕緣性基板上的薄膜電晶體構成，也可由形成於半導體基板上的MOS電晶體構成。但是，形成於半導體基板上的MOS電晶體的情況下，背閘的連接與圖7所示的開關13、開關14、開關23、開關24及輸出選擇開關11、輸出選擇開關12、輸出選擇開關21、輸出選擇開關22相同。

而且，圖18所示的輸出電路200-1中，在輸出選擇開關11a、輸出選擇開關12a、輸出選擇開關21a及輸出選擇開關22a各自的閘極及源極間，分別個別地連接電容元件C11、電容元件C12、電容元件C21及電容元件C22。

進而，圖18所示的輸出電路200-1中，關於控制信號St11、控制信號St12、控制信號St21、控制信號St22，包括與圖7相同的控制部35A，由所述控制部35A所含的電壓控制電路130、電壓控制電路130A、電壓控制電路140及電壓控制電路140A生成。

另外，圖18中，省略電壓控制電路130、電壓控制電路130A、電壓控制電路140及電壓控制電路140A的內部的記載，但電壓控制電路130及電壓控制電路130A分別具有與圖9所示的電壓控制電路130相同的內部結構，電壓控制電路140及電壓控制電路140A分別具有與圖9所示的電壓控制電路140相同的內部結構。進而圖18中，省略控制部35A的記載。

圖18所示的輸出電路200-1也與圖9所示的輸出電路100-1同樣地，進行圖10～圖14所示的驅動控制。但是，關於針對輸出端子DL2的驅動控制，在圖10～圖14所示的驅動控制中，調換正極驅動期間與負極驅動期間。即，在向輸出端子DL1輸出正極電壓信號Vp時，控制向輸出端子DL1的輸出的輸出選擇開關11a、輸出選擇開關21a及開關13a、開關15、開關23a、開關25各自進行與圖10～圖14的正極驅動期間（T1、T2）相同的接通、斷開控制。此時，控制向輸出端子DL2的輸出的輸出選擇開關12a、輸出選擇開關22a及開關14a、開關16、開關24a、開關26各自進行與圖10～圖14的輸出選擇開關11a、輸出選擇開關21a及開關13a、開關15、開關23a、開關25的負極驅動期間（T3、T4）相同的控制，向輸出端子DL2輸出負極電壓信號Vn。而且，在向輸出端子DL1輸出負極電壓信號Vn時，控制向輸出端子DL1的輸出的輸出選擇開關11a、輸出選擇開關21a及開關13a、開關15、開關23a、開關25各自進行與圖10的負極驅動期間（T3、T4）相同的接通、斷開控制。此時，控制向輸出端子DL2的輸出的輸出選擇開關12a、輸出選擇開關22a及開關14a、開關16、開關24a、開關26各自進行與輸出選擇開關11a、輸出選擇開關21a及開關13a、開關15、開關23a、開關25的正極驅動期間（T1、T2）相同的控制，向輸出端子DL2輸出正極電壓信號Vp。

圖18所示的輸出電路200-1也與圖9所示的輸出電路100-1同樣地，可針對具有任意電壓值的正極電壓信號Vp或負極電壓信號Vn向輸出端子DL1、輸出端子DL2的輸出動作，實現高的電流供給能力（驅動能力）。而且，可將構成輸出電路200-1的各元件，控制在基準電源電壓VGND與正極電源電壓VDDH間的電源間電壓差、或基準電源電壓VGND與負極電源電壓VDDL間的電源間電壓差的任一耐壓範圍內。 [實施例9]

圖19為表示作為本發明的輸出電路的第九實施例的輸出電路300的結構的電路圖。另外，圖19所示的輸出電路300為下述結構，即：採用正極電壓信號供給電路10C來代替正極電壓信號供給電路10A，採用負極電壓信號供給電路20C來代替負極電壓信號供給電路20A。其他結構與圖9所示相同。

因此，省略關於所述其他結構的說明，以下對正極電壓信號供給電路10C及負極電壓信號供給電路20C的內部結構進行說明。

正極電壓信號供給電路10C具有承擔圖9所示的正極電壓信號供給電路10A的開關15的功能的內部開關15a～內部開關15d、P通道型的輸出電晶體17P、N通道型的輸出電晶體17N、以及差動放大段18。輸出電晶體17P、輸出電晶體17N構成正極電壓信號供給電路10C的輸出放大段。P通道型的輸出電晶體17P的汲極連接於節點Ns11，源極連接於正極電源電壓VDDH。N通道型的輸出電晶體17N的汲極連接於節點Ns11，源極連接於基準電源電壓VGND。差動放大段18在自身的非反轉輸入端子接收正極電壓信號Vpi，並且在自身的反轉輸入端子，接收從正極電壓信號供給電路10C作為節點Ns11的電壓V11而輸出的正極電壓信號。

差動放大段18生成電壓值對應於正極電壓信號Vpi與電壓V11的電壓差而變動的第一差動輸出信號及第二差動輸出信號，並將其經由內部開關15a、內部開關15c而供給於輸出電晶體17P、輸出電晶體17N的閘極。內部開關15b、內部開關15d分別連接於輸出電晶體17P、輸出電晶體17N的閘極-源極間。內部開關15a、內部開關15c與內部開關15b、內部開關15d互補地受控制，當內部開關15a、內部開關15c接通時，內部開關15b、內部開關15d斷開。此時，差動放大段18的第一差動輸出信號及第二差動輸出信號供給於輸出電晶體17P、輸出電晶體17N的閘極，輸出電晶體17P、輸出電晶體17N啟動，向節點Ns11供給正極電壓信號。即，正極電壓信號供給電路10c被設為將與正極電壓信號Vpi相應的正極電壓信號V11向節點Ns11放大輸出的電壓跟隨器結構。另一方面，當內部開關15a、內部開關15c斷開時，內部開關15b、內部開關15d接通。此時，輸出電晶體17P、輸出電晶體17N未啟動，停止向節點Ns11供給正極電壓信號。

此處，正極電壓信號供給電路10C中，通過將內部開關15a及內部開關15c控制為接通狀態，將內部開關15b及內部開關15d控制為斷開狀態，從而可實現與圖9的正極電壓信號供給電路10A的開關15的接通狀態等價的狀態。而且，正極電壓信號供給電路10C中，通過將內部開關15a及內部開關15c控制為斷開狀態，將內部開關15b及內部開關15d控制為接通狀態，從而可實現與圖9的正極電壓信號供給電路10A的開關15的斷開狀態等價的狀態。

根據圖19所示的正極電壓信號供給電路10C，與圖9所示的正極電壓信號供給電路10A相比，並無從放大電路10的輸出端到輸出端子DL1的路徑上的開關15，正極電壓信號供給電路10C的輸出阻抗變小。因此，可提高正極電壓信號供給電路10C的驅動能力。

負極電壓信號供給電路20C具有承擔圖9所示的負極電壓信號供給電路20A的開關25的功能的內部開關25a～內部開關25d、P通道型的輸出電晶體27P、N通道型的輸出電晶體27N、以及差動放大段28。輸出電晶體27P、輸出電晶體27N構成負極電壓信號供給電路20C的輸出放大段。P通道型的輸出電晶體27P的汲極連接於節點Ns21，源極連接於基準電源電壓VGND。N通道型的輸出電晶體27N的汲極連接於節點Ns21，源極連接於負極電源電壓VDDL。差動放大段28在自身的非反轉輸入端子接收負極電壓信號Vni，並且在自身的反轉輸入端子，接收從負極電壓信號供給電路20C作為節點Ns21的電壓V21而輸出的負極電壓信號。

差動放大段28生成電壓值對應於負極電壓信號Vni與電壓V21的電壓差而變動的第三差動輸出信號及第四差動輸出信號，並經由內部開關25a、內部開關25c而供給於輸出電晶體27P、輸出電晶體27N的閘極。內部開關25b、內部開關25d分別連接於輸出電晶體27P、輸出電晶體27N的閘極-源極間。內部開關25a、內部開關25c與內部開關25b、內部開關25d互補地受到通斷控制，當內部開關25a、內部開關25c接通時，內部開關25b、內部開關25d斷開。此時，差動放大段28的第三差動輸出信號及第四差動輸出信號供給於輸出電晶體27P、輸出電晶體27N的閘極，輸出電晶體27P、輸出電晶體27N啟動，向節點Ns21供給負極電壓信號。即，負極電壓信號供給電路20C被設為將與負極電壓信號Vni相應的負極電壓信號V21向節點Ns11放大輸出的電壓跟隨器結構。另一方面，當內部開關25a、內部開關25c斷開時，內部開關25b、內部開關25d接通。此時，輸出電晶體27P、輸出電晶體27N未啟動，停止向節點Ns21供給負極電壓信號。

此處，負極電壓信號供給電路20C中，通過將內部開關25a及內部開關25c控制為接通狀態，將內部開關25b及內部開關25d控制為斷開狀態，從而可實現與圖9的負極電壓信號供給電路20A的開關25的接通狀態等價的狀態。而且，負極電壓信號供給電路20C中，通過將內部開關25a及內部開關25c控制為斷開狀態，將內部開關25b及內部開關25d控制為接通狀態，從而可實現與圖9的負極電壓信號供給電路20A的開關25的斷開狀態等價的狀態。

根據圖19所示的負極電壓信號供給電路20C，與圖9所示的負極電壓信號供給電路20A相比，並無從放大電路20的輸出端到輸出端子DL1的路徑上的開關25，負極電壓信號供給電路20C的輸出阻抗變小。因此，可提高負極電壓信號供給電路20C的驅動能力。 [實施例10]

圖20為表示作為本發明的輸出電路的第十實施例的輸出電路300-1的結構的電路圖。另外，圖20所示的輸出電路300-1為下述結構，即：採用正極電壓信號供給電路10D來代替正極電壓信號供給電路10B，採用負極電壓信號供給電路20D來代替負極電壓信號供給電路20B。其他結構與圖18所示相同。因此，省略關於所述其他結構的說明，以下對正極電壓信號供給電路10D及負極電壓信號供給電路20D的內部結構進行說明。

正極電壓信號供給電路10D具有承擔圖18所示的正極電壓信號供給電路10A的開關15的功能的內部開關15a～內部開關15d、P通道型的輸出電晶體17P、N通道型的輸出電晶體17N、以及差動放大段18。進而，正極電壓信號供給電路10D具有承擔圖18所示的正極電壓信號供給電路10A的開關16的功能的內部開關16a～內部開關16d、P通道型的輸出電晶體19P、N通道型的輸出電晶體19N、反饋開關57及反饋開關59。

輸出電晶體17P、輸出電晶體17N及輸出電晶體19P、輸出電晶體19N構成正極電壓信號供給電路10D的第一輸出放大段（17P、17N）及第二輸出放大段（19P、19N）。P通道型的輸出電晶體17P的汲極連接於節點Ns11，源極連接於正極電源電壓VDDH。N通道型的輸出電晶體17N的汲極連接於節點Ns11，源極連接於基準電源電壓VGND。P通道型的輸出電晶體19P的汲極連接於節點Ns12，源極連接於正極電源電壓VDDH。N通道型的輸出電晶體19N的汲極連接於節點Ns12，源極連接於基準電源電壓VGND。差動放大段18在自身的非反轉輸入端子接收正極電壓信號Vpi，並且在自身的反轉輸入端子，經由反饋開關57或反饋開關59而接收從正極電壓信號供給電路10D作為節點Ns11的電壓V11或節點Ns12的電壓V12而輸出的正極電壓信號。

差動放大段18生成電壓值對應於電壓V11或電壓V12與正極電壓信號Vpi的電壓差而變動的第一差動輸出信號及第二差動輸出信號，並將其經由內部開關15a、內部開關15c而向輸出電晶體17P、輸出電晶體17N的閘極分別供給，或經由內部開關16a、內部開關16c而分別供給於輸出電晶體19P、輸出電晶體19N的閘極。內部開關15b、內部開關15d分別連接於輸出電晶體17P、輸出電晶體17N的閘極-源極間，內部開關16b、內部開關16d分別連接於輸出電晶體19P、輸出電晶體19N的閘極-源極間。

而且，內部開關15a、內部開關15c與內部開關15b、內部開關15d互補地受控制，當內部開關15a、內部開關15c接通時，內部開關15b、內部開關15d斷開。此時，差動放大段18的第一差動輸出信號及第二差動輸出信號供給於輸出電晶體17P、輸出電晶體17N的閘極，輸出電晶體17P、輸出電晶體17N啟動，向節點Ns11供給正極電壓信號。另一方面，當內部開關15a、內部開關15c斷開時，內部開關15b、內部開關15d接通。此時，輸出電晶體17P、輸出電晶體17N未啟動，停止向節點Ns11供給正極電壓信號。

而且，內部開關16a、內部開關16c與內部開關16b、內部開關16d互補地受控制，當內部開關16a、內部開關16c接通時，內部開關16b、內部開關16d斷開。此時，差動放大段18的第一差動輸出信號及第二差動輸出信號供給於輸出電晶體19P、輸出電晶體19N的閘極，輸出電晶體19P、輸出電晶體19N啟動，向節點Ns12供給正極電壓信號。另一方面，當內部開關16a、內部開關16c斷開時，內部開關16b、內部開關16d接通。此時，輸出電晶體19P、輸出電晶體19N未啟動，停止向節點Ns12供給正極電壓信號。

反饋開關57及反饋開關59週期性且互補地設定為接通狀態或斷開狀態。此處，在反饋開關57設定為接通狀態，反饋開關59設定為斷開狀態的情況下，節點Ns11的電壓V11供給於差動放大段18的反轉輸入端子。另一方面，在反饋開關57設定為斷開狀態，反饋開關59設定為接通狀態的情況下，節點Ns12的電壓V12供給於差動放大段18的反轉輸入端子。

負極電壓信號供給電路20D具有承擔圖18所示的負極電壓信號供給電路20A的開關25的功能的內部開關25a～內部開關25d、P通道型的輸出電晶體27P、N通道型的輸出電晶體27N、以及差動放大段28。進而，負極電壓信號供給電路20D具有承擔圖18所示的負極電壓信號供給電路20A的開關26的功能的內部開關26a～內部開關26d、P通道型的輸出電晶體29P、N通道型的輸出電晶體29N、反饋開關67及反饋開關69。

輸出電晶體27P、輸出電晶體27N及輸出電晶體29P、輸出電晶體29N構成負極電壓信號供給電路20D的第一輸出放大段（27P、27N）及第二輸出放大段（29P、29N）。P通道型的輸出電晶體27P的汲極連接於節點Ns21，源極連接於基準電源電壓VGND。N通道型的輸出電晶體27N的汲極連接於節點Ns21，源極連接於負極電源電壓VDDL。P通道型的輸出電晶體29P的汲極連接於節點Ns22，源極連接於基準電源電壓VGND。N通道型的輸出電晶體29N的汲極連接於節點Ns22，源極連接於負極電源電壓VDDL。差動放大段28在自身的非反轉輸入端子接收負極電壓信號Vni，並且在自身的反轉輸入端子，經由反饋開關67或反饋開關69而接收從負極電壓信號供給電路20D作為節點Ns21的電壓V21或節點Ns22的電壓V22而輸出的負極電壓信號。

差動放大段28生成電壓值對應於電壓V21或電壓V22與負極電壓信號Vni的電壓差而變動的第三差動輸出信號及第四差動輸出信號，將其經由內部開關25a、內部開關25c而向輸出電晶體27P、輸出電晶體27N的閘極供給，或經由內部開關26a、內部開關26c而供給於輸出電晶體29P、輸出電晶體29N的閘極。內部開關25b、內部開關25d分別連接於輸出電晶體27P、輸出電晶體27N的閘極-源極間，內部開關26b、內部開關26d分別連接於輸出電晶體29P、輸出電晶體29N的閘極-源極間。

而且，內部開關25a、內部開關25c與內部開關25b、內部開關25d互補地受控制，當內部開關25a、內部開關25c接通時，內部開關25b、內部開關25d斷開。此時，差動放大段28的第三差動輸出信號及第四差動輸出信號分別供給於輸出電晶體27P、輸出電晶體27N的閘極，輸出電晶體27P、輸出電晶體27N啟動，向節點Ns21供給負極電壓信號。另一方面，當內部開關25a、內部開關25c斷開時，內部開關25b、內部開關25d接通。此時，輸出電晶體27P、輸出電晶體27N未啟動，停止向節點Ns21供給正極電壓信號。

而且，內部開關26a、內部開關26c與內部開關26b、內部開關26d互補地受控制，當內部開關26a、內部開關26c接通時，內部開關26b、內部開關26d斷開。此時，差動放大段28的第三差動輸出信號及第四差動輸出信號分別供給於輸出電晶體29P、輸出電晶體29N的閘極，輸出電晶體29P、輸出電晶體29N啟動，向節點Ns22供給負極電壓信號。另一方面，當內部開關26a、內部開關26c斷開時，內部開關26b、內部開關26d接通。此時，輸出電晶體29P、輸出電晶體29N未啟動，停止向節點Ns22供給負極電壓信號。

反饋開關67及反饋開關69週期性且互補地設定為接通狀態或斷開狀態。此處，在反饋開關67設定為接通狀態，反饋開關69設定為斷開狀態的情況下，節點Ns21的電壓V21供給於放大電路28的反轉輸入端子。另一方面，在反饋開關67設定為斷開狀態，反饋開關69設定為接通狀態的情況下，節點Ns22的電壓V22供給於放大電路28的反轉輸入端子。

此處，正極電壓信號供給電路10D中，通過將內部開關15a及內部開關15c控制為接通狀態，將內部開關15b及內部開關15d控制為斷開狀態，將反饋開關57控制為接通狀態，從而可實現與圖18的正極電壓信號供給電路10B的開關15的接通狀態等價的狀態。而且，正極電壓信號供給電路10D中，通過將內部開關16a及內部開關16c控制為接通狀態，將內部開關16b及內部開關16d控制為斷開狀態，將反饋開關59控制為接通狀態，從而可實現與圖18的正極電壓信號供給電路10B的開關16的接通狀態等價的狀態。

而且，負極電壓信號供給電路20D中，通過將內部開關25a及內部開關25c控制為接通狀態，將內部開關25b及內部開關25d控制為斷開狀態，將反饋開關67控制為接通狀態，從而可實現與圖18的負極電壓信號供給電路20B的開關25的接通狀態等價的狀態。而且，負極電壓信號供給電路20D中，通過將內部開關26a及內部開關26c控制為接通狀態，將內部開關26b及內部開關26d控制為斷開狀態，將反饋開關69控制為接通狀態，從而可實現與圖18的負極電壓信號供給電路10B的開關26的接通狀態等價的狀態。

因此，根據圖20所示的正極電壓信號供給電路10D，與圖18所示的正極電壓信號供給電路10B相比，並無從放大電路10的輸出端到輸出端子DL1的路徑上的開關15，正極電壓信號供給電路10D的輸出阻抗變小。進而，根據正極電壓信號供給電路10D，與圖18所示的正極電壓信號供給電路10B相比，並無從放大電路10的輸出端到輸出端子DL2的路徑上的開關16，正極電壓信號供給電路10D的輸出阻抗變小。因此，可提高正極電壓信號供給電路10D的驅動能力。

而且，根據圖20所示的負極電壓信號供給電路20D，與圖18所示的負極電壓信號供給電路20B相比，並無從放大電路20的輸出端到輸出端子DL1的路徑上的開關25，負極電壓信號供給電路20D的輸出阻抗變小。進而，根據正極電壓信號供給電路10D，與圖18所示的正極電壓信號供給電路10B相比，並無從放大電路20的輸出端到輸出端子DL2的路徑上的開關26，負極電壓信號供給電路20D的輸出阻抗變小。因此，可提高負極電壓信號供給電路20D的驅動能力。 [實施例11]

圖21為表示液晶顯示裝置400的概略結構的框圖，所述液晶顯示裝置400包含具有本發明的輸出電路的資料驅動器80。

圖21中，在包含各圖元單位的液晶顯示器件的有源矩陣型顯示螢幕90中，形成有沿二維畫面的水準方向伸長的m個（m為2以上的自然數）水準掃描線S1～Sm、以及沿二維畫面的垂直方向伸長的n個（n為2以上的自然數）資料線D1～Dn。在水準掃描線及資料線的各交叉部，形成有作為圖元的顯示單元。顯示單元至少包含開關元件及圖元電極，在根據水準掃描線的掃描脈衝而開關元件成為接通狀態時，將資料線的灰階電壓信號經由開關元件而施加於圖元電極，根據對圖元電極施加的灰階電壓來控制液晶顯示器件的亮度。此外，圖21中，省略具體的顯示單元的結構的記載。

驅動控制部65接收控制信號等也經一體化的影像信號VD，從所述影像信號VD中生成基於水準同步信號的時序信號並供給於掃描驅動器70。而且，驅動控制部65基於影像信號VD，生成各種控制信號群、以及以例如8位元的亮度灰階來表示各圖元的亮度電平的圖元資料PD的系列，供給於資料驅動器80。

掃描驅動器70基於從驅動控制部65供給的時序信號，將水準掃描脈衝依次施加於顯示螢幕90的各水準掃描線S1～Sm。

資料驅動器80例如形成於大型積體電路（Large Scale Integrated Circuit，LSI）等半導體裝置。資料驅動器80將從驅動控制部65供給的圖元資料PD以一水準掃描線的程度，即以n個為單位而轉換為具有與各圖元資料PD對應的灰階電壓的灰階電壓信號G1～灰階電壓信號Gn。接著，資料驅動器80將所述灰階電壓信號G1～灰階電壓信號Gn施加於顯示螢幕90的資料線D1～資料線Dn。

此外，關於掃描驅動器70或資料驅動器80，也可使電路的一部分或全部與顯示螢幕一體形成。而且，資料驅動器80也可由多個LSI構成。

圖22為表示資料驅動器80的內部結構的框圖。

如圖22所示，資料驅動器80包含位移暫存器（shift register）600、資料暫存器鎖存電路700、電平位移電路800、電平電壓產生電路500、解碼器電路900、及輸出放大電路2000。而且，也包含介面電路（未圖示），此介面電路接收從顯示控制器（未圖示）供給的控制信號或影像數位信號，生成驅動器內部所需要的時鐘信號或控制信號，輸出進行了與影像數位信號的時序調整的信號群。圖22中，為了方便說明，省略介面電路的詳情。

位移暫存器600根據啟動脈衝（start pulse），生成用於與時鐘信號CLK同步地進行鎖存器的選擇的、多個鎖存時序信號，供給於資料暫存器鎖存電路700。

資料暫存器鎖存電路700接收影像數位信號、極性反轉信號（POL）、時序控制信號等，基於從位移暫存器600供給的各鎖存時序信號，將影像數位信號以規定個為單位導入，將所述規定個影像數位信號以鎖存時序供給於電平位移電路800。

此外，資料暫存器鎖存電路700基於極性反轉信號（POL），向與正極或負極對應的電平位移器80P或電平位移器80N選擇輸出影像數位信號。

電平位移電路800包括正極用電平位移器80P及負極用電平位移器80N。正極用電平位移器80P將影像數位信號轉換為正極類比電壓（VGND/VDDH）振幅的數位信號。負極用電平位移器80N將影像數位信號轉換為負極類比電壓（VGND/VDDL）振幅的數位信號。從資料暫存器鎖存電路700供給的規定個影像數位資料信號根據極性反轉信號（POL），而被送至正極用電平位移器80P或負極用電平位移器80N，經擴大至與各極性對應的類比電壓振幅，被送往正極解碼器90P或負極解碼器90N。

解碼器電路900針對每二輸出而由正極解碼器90P與負極解碼器90N的組構成。此外，解碼器電路900內的各極性的解碼器90P、解碼器90N的排列順序可變更。

電平電壓產生電路500生成正極用和負極用的、電壓值互不相同的多個電平電壓，分別向解碼器90P、解碼器90N供給。

解碼器電路900以正極解碼器90P與負極解碼器90N的組的二輸出為單位，從所述多個電平電壓中，選擇與電平位移處理後的影像數位信號對應的電平電壓，將針對各極性所選擇的電平電壓供給於輸出放大電路2000。

輸出放大電路2000例如由圖7的輸出電路200所構成。輸出放大電路2000接收極性反轉信號（POL）和開關控制信號群，將由解碼器電路900所選擇的各極性的電平電壓分別運算放大，根據極性反轉信號（POL），針對資料驅動器的每兩個輸出端子，對其中一個輸出正極電壓信號（Vp），對另一個輸出負極電壓信號（Vn）。此外，輸出放大電路2000根據極性反轉信號（POL），控制例如圖7的輸出電路200的控制信號Sz11、控制信號Sz12、控制信號Sz21、控制信號Sz22，切換開關15、開關16、開關25、開關26的接通、斷開。其他開關也與開關15、開關16、開關25、開關26的接通、斷開聯動地受控制。而且，在使用數位信號的上位側的規定位元Dmp及規定位元Dmn的情況下，設為下述結構，即：向輸出放大電路2000輸入正極解碼器90P的類比振幅的數位信號的上位側的規定位元Dmp，向輸出放大電路2000輸入負極解碼器90N的類比振幅的數位信號的上位側的規定位元Dmn。

圖22的資料驅動器的框圖中，具有類比電壓振幅的電壓範圍的區塊為電平位移電路800、解碼器電路900、輸出放大電路2000及電平電壓產生電路500。其中，正極電平位移器80P及正極解碼器90P以正極類比電壓範圍（VGND～VDDH）運行，負極電平位移器80N及負極解碼器90N以負極類比電壓範圍（VGND～VDDL）運行。

而且，電平電壓產生電路500可分為正極類比電壓範圍（VGND～VDDH）與負極類比電壓範圍（VGND～VDDL）而構成。輸出放大電路2000也可由正極類比電壓範圍（VGND～VDDH）與負極類比電壓範圍（VGND～VDDL）各自的耐壓元件構成。

即，圖22的資料驅動器向輸出端子輸出負極電壓信號和正極電壓信號的VDDL～VDDH的電壓範圍的液晶驅動電壓信號，但構成資料驅動器的元件也可由能以液晶驅動電壓範圍的約二分之一的正極類比電壓範圍（VGND～VDDH）或負極類比電壓範圍（VGND～VDDL）運行的低耐壓元件構成。低耐壓的電晶體的情況下，例如可減薄閘極絕緣膜，能以小的面積來實現構成驅動電路的電晶體。而且，通過耐壓降低，從而元件間隔也可變窄。這樣，圖22的資料驅動器可省面積地構成，因而可實現低價格化。

10、20:放大電路 10A、10B、10C、10D:正極電壓信號供給電路 11、11a、12、12a、21、21a、22、22a:輸出選擇開關 13、13a、14、14a、15、16、23、23a、24、24a、25、26、31、32、41、42、131、131a、132、141、141a、142:開關 15a、15b、15c、15d、16a、16b、16c、16d、25a、25b、25c、25d、26a、26b、26c、26d:內部開關 17N、17P、19N、19P、27N、27P、29N、29P:輸出電晶體 18、28:差動放大段 20A、20B、20C、20D:負極電壓信號供給電路 30、40、130、130A、140、140A:電壓控制電路 35、35A:控制部 57、59、67、69:反饋開關 65:驅動控制部 70:掃描驅動器 80:資料驅動器 80N:負極用電平位移器 80P:正極用電平位移器 90:顯示螢幕 90N:負極解碼器 90P:正極解碼器 100、100A、100-1、100-2、100-3、100-4、200、200-1、300、300-1:輸出電路 400:顯示裝置 500:電平電壓產生電路 600:位移暫存器 700:資料暫存器鎖存電路 800:電平位移電路 900:解碼器電路 2000:輸出放大電路 C11、C12、C21、C22:電容元件 C11a、C21a:閘極電容 DL1、DL2:輸出端子 Dmp、Dmn:位元 G1~G6:灰階電壓信號 Ng11、Ng21、Ns11、Ns21:節點 POL:極性反轉信號 Sr11、Sr12、Sr21、Sr22、St11、St12、St21、St22、Sz11、Sz12、Sz21、Sz22:控制信號 T1~T4、T1A、T1B:期間 V11、V12、V21、V22:電壓 VD:影像信號 VDDH:正極電源電壓（電源電壓） VDDL:負極電源電壓（電源電壓） VGn:負側電壓（電壓） VGp:正側電壓（電壓） VGND:基準電源電壓（電源電壓） Vn、Vni:負極電壓信號 Vp、Vpi:正極電壓信號

圖1為表示作為第一實施例的輸出電路100的結構的電路圖。 圖2為表示輸出電路的內部動作的時間圖（time chart）。 圖3為表示輸出電路在期間T1中的動作形態的、輸出電路的等價電路圖。 圖4為表示輸出電路在期間T2中的動作形態的、輸出電路的等價電路圖。 圖5為表示輸出電路在期間T3中的動作形態的、輸出電路的等價電路圖。 圖6為表示輸出電路在期間T4中的動作形態的、輸出電路的等價電路圖。 圖7為表示作為第二實施例的輸出電路200的結構的電路圖。 圖8為表示作為第三實施例的輸出電路100A的結構的電路圖。 圖9為表示作為第四實施例的輸出電路100-1的結構的電路圖。 圖10為表示第四實施例的輸出電路的內部動作的時間圖。 圖11為表示第四實施例的輸出電路在期間T1中的動作形態的、輸出電路的等價電路圖。 圖12為表示第四實施例的輸出電路在期間T2中的動作形態的、輸出電路的等價電路圖。 圖13為表示第四實施例的輸出電路在期間T3中的動作形態的、輸出電路的等價電路圖。 圖14為表示第四實施例的輸出電路在期間T4中的動作形態的、輸出電路的等價電路圖。 圖15為表示作為第五實施例的輸出電路100-2的結構的電路圖。 圖16為表示作為第六實施例的輸出電路100-3的結構的電路圖。 圖17為表示作為第七實施例的輸出電路100-4的結構的電路圖。 圖18為表示作為第八實施例的輸出電路200-1的結構的電路圖。 圖19為表示作為第九實施例的輸出電路300的結構的電路圖。 圖20為表示作為第十實施例的輸出電路300-1的結構的電路圖。 圖21為表示顯示裝置400的結構的框圖，所述顯示裝置400具有包含本發明的輸出電路的資料驅動器80。 圖22為表示資料驅動器80的內部結構的框圖。

10、20:放大電路

10A:正極電壓信號供給電路

11、21:輸出選擇開關

13、15、23、25:開關

20A:負極電壓信號供給電路

35:控制部

100:輸出電路

DL1:輸出端子

Ns11、Ns21:節點

Sr11、Sr21、St11、St21、Sz11、Sz21:控制信號

V11、V21:電壓

VGND:基準電源電壓(電源電壓)

Vn、Vni:負極電壓信號

Vp、Vpi:正極電壓信號

Claims (20)

1. 一種輸出電路，包括： 正極電壓信號供給電路，將電壓較基準電源電壓更高的正極電壓信號供給於第一節點，或阻斷所述正極電壓信號向所述第一節點的供給； 負極電壓信號供給電路，將電壓較所述基準電源電壓更低的負極電壓信號供給於第二節點，或阻斷所述負極電壓信號向所述第二節點的供給； 第一輸出端子； 第一開關，在接通狀態時將所述第一輸出端子與所述第一節點連接，在斷開狀態時將所述第一輸出端子與所述第一節點的連接阻斷； 第二開關，在接通狀態時將所述第一輸出端子與所述第二節點連接，在斷開狀態時將所述第一輸出端子與所述第二節點的連接阻斷； 第三開關，在接通狀態時向所述第一節點施加所述基準電源電壓，在斷開狀態時停止向所述第一節點施加所述基準電源電壓；以及 第四開關，在接通狀態時向所述第二節點施加所述基準電源電壓，在斷開狀態時停止向所述第二節點施加所述基準電源電壓， 所述第一開關是由源極及背閘連接於所述第一節點且汲極連接於所述第一輸出端子的P通道型電晶體所構成， 所述第二開關是由源極及背閘連接於所述第二節點且汲極連接於所述第一輸出端子的N通道型電晶體所構成。
2. 如請求項1所述的輸出電路，包括： 控制部，對所述第一開關至所述第四開關、所述正極電壓信號供給電路及所述負極電壓信號供給電路進行控制，以在規定的時序切換所述正極電壓信號及所述負極電壓信號並從所述第一輸出端子輸出。
3. 如請求項2所述的輸出電路，其中， 在從所述第一輸出端子輸出所述正極電壓信號的情況下，所述控制部以下述方式進行控制：將相對於所述正極電壓信號的電壓值而為規定的電壓差內的負側的電壓，施加於構成所述第一開關的P通道型電晶體的閘極， 在從所述第一輸出端子輸出所述負極電壓信號的情況下，所述控制部以下述方式進行控制：將相對於所述負極電壓信號的電壓值而為規定的電壓差內的正側的電壓，施加於構成所述第二開關的N通道型電晶體的閘極。
4. 如請求項2或3所述的輸出電路，其中， 所述控制部設置第一期間、第二期間、第三期間及第四期間作為控制期間，所述第一期間用於將輸出從所述負極電壓信號切換為所述正極電壓信號，所述第二期間從所述第一輸出端子輸出所述正極電壓信號，所述第三期間用於將輸出從所述正極電壓信號切換為所述負極電壓信號，所述第四期間從所述第一輸出端子輸出所述負極電壓信號， 所述第一期間中，阻斷所述正極電壓信號供給電路進行的所述正極電壓信號的供給，並且阻斷所述負極電壓信號供給電路進行的所述負極電壓信號的供給，且至少將所述第二開關至所述第四開關均控制為接通狀態，由此將所述基準電源電壓供給於所述第一節點、所述第二節點及所述第一輸出端子， 所述第二期間中，阻斷所述負極電壓信號供給電路進行的所述負極電壓信號的供給，並且通過所述正極電壓信號供給電路將所述正極電壓信號供給於所述第一節點，且將所述第一開關及所述第四開關均控制為接通狀態，將所述第二開關及所述第三開關均控制為斷開狀態，由此將所述正極電壓信號經由所述第一開關而供給於所述第一輸出端子，並且將所述基準電源電壓經由所述第四開關而供給於所述第二節點， 所述第三期間中，阻斷所述正極電壓信號供給電路進行的所述正極電壓信號的供給，並且阻斷所述負極電壓信號供給電路進行的所述負極電壓信號的供給，且至少將所述第一開關、所述第三開關及所述第四開關均控制為接通狀態，由此將所述基準電源電壓供給於所述第一節點、第二節點及所述第一輸出端子， 所述第四期間中，阻斷所述正極電壓信號供給電路進行的所述正極電壓信號的供給，並且通過所述負極電壓信號供給電路將所述負極電壓信號供給於所述第二節點，且將所述第二開關及所述第三開關均控制為接通狀態，將所述第一開關及所述第四開關均控制為斷開狀態，由此將所述負極電壓信號經由所述第二開關而供給於所述第一輸出端子，並且將所述基準電源電壓經由所述第三開關而供給於所述第一節點。
5. 如請求項3所述的輸出電路，其中， 所述控制部包含： 第一電壓控制電路，在從所述第一輸出端子輸出所述正極電壓信號的情況下，根據所述正極電壓信號的電壓值，從具有互不相同的電壓值的至少兩個電壓中選擇一個，並供給於構成所述第一開關的所述P通道型電晶體的閘極，由此將所述第一開關設定為接通狀態；以及 第二電壓控制電路，在從所述第一輸出端子輸出所述負極電壓信號的情況下，根據所述負極電壓信號的電壓值，從具有互不相同的電壓值的至少兩個電壓中選擇一個，並供給於構成所述第二開關的所述N通道型電晶體的閘極，由此將所述第二開關設定為接通狀態。
6. 如請求項5所述的輸出電路，其中， 所述第一電壓控制電路基於與所述正極電壓信號的電壓值對應的k位元的數位資料中的、規定的第一位元，選擇對構成所述第一開關的P通道型電晶體的閘極供給的電壓，k為2以上的整數， 所述第二電壓控制電路基於與所述負極電壓信號的電壓值對應的所述k位元的數位資料中的、規定的第二位元，選擇對構成所述第二開關的N通道型電晶體的閘極供給的電壓。
7. 如請求項2至4中任一項所述的輸出電路，更包括： 第一電容元件，連接於構成所述第一開關的所述P通道型電晶體的閘極與所述第一節點之間； 第二電容元件，連接於構成所述第二開關的所述N通道型電晶體的閘極與所述第二節點之間； 第一電壓控制電路，進行所述第一開關的通斷控制；以及 第二電壓控制電路，進行所述第二開關的通斷控制， 所述第一電壓控制電路進行下述控制：對所述P通道型電晶體的閘極，供給將所述P通道型電晶體設定為接通狀態的第一電壓或設定為斷開狀態的第二電壓，或者阻斷其電壓供給， 所述第二電壓控制電路進行下述控制：對所述N通道型電晶體的閘極，供給將所述N通道型電晶體設定為接通狀態的第三電壓或設定為斷開狀態的第四電壓，或者阻斷其電壓供給。
8. 如請求項2至7中任一項所述的輸出電路，其中， 所述正極電壓信號供給電路包含： 第一差動放大段，接收第一差動輸入信號；以及第一輸出放大段，由第一內部開關群控制活性、非活性， 所述第一輸出放大段的輸出節點連接於所述第一節點， 所述第一差動放大段接收來自外部的正極輸入信號及輸出至所述第一節點的所述正極電壓信號作為所述第一差動輸入信號， 所述第一輸出放大段在由所述第一內部開關群設為活性時，將所述正極電壓信號供給於所述第一節點，在由所述第一內部開關群設為非活性時，阻斷所述正極電壓信號向所述第一節點的供給， 所述負極電壓信號供給電路包含： 第二差動放大段，接收第二差動輸入信號；以及第二輸出放大段，由第二內部開關群控制活性、非活性， 所述第二輸出放大段的輸出節點連接於所述第二節點， 所述第二差動放大段接收來自外部的負極輸入信號及輸出至所述第二節點的所述負極電壓信號作為所述第二差動輸入信號， 所述第二輸出放大段在由所述第二內部開關群設為活性時，將所述負極電壓信號供給於所述第二節點，在由所述第二內部開關群設為非活性時，阻斷所述負極電壓信號向所述第二節點的供給。
9. 如請求項2至8中任一項所述的輸出電路，更包括： 第二輸出端子； 第三節點及第四節點； 第五開關，在接通狀態時將所述第二輸出端子與所述第三節點連接，在斷開狀態時將所述第二輸出端子與所述第三節點的連接阻斷； 第六開關，在接通狀態時將所述第二輸出端子與所述第四節點連接，在斷開狀態時將所述第二輸出端子與所述第四節點的連接阻斷； 第七開關，在接通狀態時向所述第三節點施加所述基準電源電壓，在斷開狀態時停止向所述第三節點施加所述基準電源電壓；以及 第八開關，在接通狀態時向所述第四節點施加所述基準電源電壓，在斷開狀態時停止向所述第四節點施加所述基準電源電壓， 所述正極電壓信號供給電路控制所述正極電壓信號向所述第一節點或所述第三節點的供給或阻斷， 所述負極電壓信號供給電路控制所述負極電壓信號向所述第二節點或所述第四節點的供給或阻斷， 所述第五開關是由源極及背閘連接於所述第三節點且汲極連接於所述第二輸出端子的P通道型電晶體所構成， 所述第六開關是由源極及背閘連接於所述第四節點且汲極連接於所述第二輸出端子的N通道型電晶體所構成。
10. 如請求項9所述的輸出電路，其中， 所述控制部以規定的時序來切換向所述第一輸出端子輸出所述正極電壓信號且向所述第二輸出端子輸出所述負極電壓信號的狀態、與向所述第二輸出端子輸出所述正極電壓信號且向所述第一輸出端子輸出所述負極電壓信號的狀態。
11. 一種輸出電路，包括： 正極電壓信號供給電路，將電壓較基準電源電壓更高的正極電壓信號供給於第一節點，或阻斷所述正極電壓信號向所述第一節點的供給； 負極電壓信號供給電路，將電壓較所述基準電源電壓更低的負極電壓信號供給於第二節點，或阻斷所述負極電壓信號向所述第二節點的供給； 第一輸出端子； 第一開關，在接通狀態時將所述第一輸出端子與所述第一節點連接，在斷開狀態時將所述第一輸出端子與所述第一節點的連接阻斷； 第二開關，在接通狀態時將所述第一輸出端子與所述第二節點連接，在斷開狀態時將所述第一輸出端子與所述第二節點的連接阻斷； 第三開關，在接通狀態時向所述第一節點施加所述基準電源電壓，在斷開狀態時停止向所述第一節點施加所述基準電源電壓； 第四開關，在接通狀態時向所述第二節點施加所述基準電源電壓，在斷開狀態時停止向所述第二節點施加所述基準電源電壓； 第一電壓控制電路，進行所述第一開關的通斷控制；以及 第二電壓控制電路，進行所述第二開關的通斷控制， 所述第一開關是由源極連接於所述第一節點且汲極連接於所述第一輸出端子的P通道型電晶體所構成， 所述第二開關是由源極連接於所述第二節點且汲極連接於所述第一輸出端子的N通道型電晶體所構成， 所述第一電壓控制電路具有第一控制部件，所述第一控制部件在將所述P通道型電晶體控制為接通狀態時，使所述P通道型電晶體的閘極電壓與供給於所述第一節點的電壓變化聯動地變化， 所述第二電壓控制電路具有第二控制部件，所述第二控制部件在將所述N通道型電晶體控制為接通狀態時，使所述N通道型電晶體的閘極電壓與供給於所述第二節點的電壓變化聯動地變化。
12. 如請求項11所述的輸出電路，其中， 所述第一控制部件是由連接於所述P通道型電晶體的閘極與所述P通道型電晶體的源極之間的第一電容元件所構成， 所述第二控制部件是由連接於所述N通道型電晶體的閘極與所述N通道型電晶體的源極之間的第二電容元件所構成。
13. 如請求項11或12所述的輸出電路，其中， 所述正極電壓信號供給電路包含： 第一差動放大段，接收第一差動輸入信號；第一輸出放大段，由第一內部開關群控制活性、非活性， 所述第一輸出放大段的輸出節點連接於所述第一節點， 所述第一差動放大段接收來自外部的正極輸入信號及輸出至所述第一節點的所述正極電壓信號作為所述第一差動輸入信號， 所述第一輸出放大段在由所述第一內部開關群設為活性時，將所述正極電壓信號供給於所述第一節點，在由所述第一內部開關群設為非活性時，阻斷所述正極電壓信號向所述第一節點的供給， 所述負極電壓信號供給電路包含： 第二差動放大段，接收第二差動輸入信號；以及第二輸出放大段，由第二內部開關群控制活性、非活性， 所述第二輸出放大段的輸出節點連接於所述第二節點， 所述第二差動放大段接收來自外部的負極輸入信號及輸出至所述第二節點的所述負極電壓信號作為所述第二差動輸入信號， 所述第二輸出放大段在由所述第二內部開關群設為活性時，將所述負極電壓信號供給於所述第二節點，在由所述第二內部開關群設為非活性時，阻斷所述負極電壓信號向所述第二節點的供給。
14. 如請求項11至13中任一項所述的輸出電路，包括： 控制部，對所述第一開關至所述第四開關、所述正極電壓信號供給電路及所述負極電壓信號供給電路、所述第一電壓控制電路及所述第二電壓控制電路進行控制，以在規定的時序切換所述正極電壓信號及所述負極電壓信號並從所述第一輸出端子輸出。
15. 如請求項14所述的輸出電路，其中， 所述控制部至少設置第一期間、第二期間、第三期間及第四期間作為控制期間，所述第一期間用於將輸出從所述負極電壓信號切換為所述正極電壓信號，所述第二期間從所述第一輸出端子輸出所述正極電壓信號，所述第三期間用於將輸出從所述正極電壓信號切換為所述負極電壓信號，所述第四期間從所述第一輸出端子輸出所述負極電壓信號， 所述第一期間中，阻斷所述正極電壓信號供給電路進行的所述正極電壓信號的供給，並且阻斷所述負極電壓信號供給電路進行的所述負極電壓信號的供給，且至少將所述第二開關至所述第四開關均控制為接通狀態，由此將所述基準電源電壓供給於所述第一節點、所述第二節點及所述第一輸出端子， 所述第二期間中，阻斷所述負極電壓信號供給電路進行的所述負極電壓信號的供給，並且通過所述正極電壓信號供給電路將所述正極電壓信號供給於所述第一節點，且所述第一電壓控制電路將所述第一開關及所述第四開關均控制為接通狀態，且將所述第二開關及所述第三開關均控制為斷開狀態，將所述正極電壓信號經由所述第一開關而供給於所述第一輸出端子，並且將所述基準電源電壓經由所述第四開關而供給於所述第二節點， 所述第三期間中，阻斷所述正極電壓信號供給電路進行的所述正極電壓信號的供給，並且阻斷所述負極電壓信號供給電路進行的所述負極電壓信號的供給，且至少將所述第一開關、所述第三開關及所述第四開關均控制為接通狀態，由此將所述基準電源電壓供給於所述第一節點、所述第二節點及所述第一輸出端子， 所述第四期間中，阻斷所述正極電壓信號供給電路進行的所述正極電壓信號的供給，並且通過所述負極電壓信號供給電路將所述負極電壓信號供給於所述第二節點，且所述第二電壓控制電路將所述第二開關及所述第三開關均控制為接通狀態，且將所述第一開關及所述第四開關均控制為斷開狀態，將所述負極電壓信號經由所述第二開關而供給於所述第一輸出端子，並且將所述基準電源電壓經由所述第三開關而供給於所述第一節點。
16. 如請求項11至13中任一項所述的輸出電路，更包括： 第二輸出端子； 第三節點及第四節點； 第五開關，在接通狀態時將所述第二輸出端子與所述第三節點連接，在斷開狀態時將所述第二輸出端子與所述第三節點的連接阻斷； 第六開關，在接通狀態時將所述第二輸出端子與所述第四節點連接，在斷開狀態時將所述第二輸出端子與所述第四節點的連接阻斷； 第七開關，在接通狀態時向所述第三節點施加所述基準電源電壓，在斷開狀態時停止向所述第三節點施加所述基準電源電壓；以及 第八開關，在接通狀態時向所述第四節點施加所述基準電源電壓，在斷開狀態時停止向所述第四節點施加所述基準電源電壓， 所述正極電壓信號供給電路控制所述正極電壓信號向所述第一節點或所述第三節點的供給或阻斷， 所述負極電壓信號供給電路控制所述負極電壓信號向所述第二節點或所述第四節點的供給或阻斷， 所述第五開關是由源極連接於所述第三節點且汲極連接於所述第二輸出端子的P通道型電晶體所構成， 所述第六開關是由源極連接於所述第四節點且汲極連接於所述第二輸出端子的N通道型電晶體所構成。
17. 如請求項16所述的輸出電路，包括： 控制部，以規定的時序來切換向所述第一輸出端子輸出所述正極電壓信號且向所述第二輸出端子輸出所述負極電壓信號的狀態、與向所述第二輸出端子輸出所述正極電壓信號且向所述第一輸出端子輸出所述負極電壓信號的狀態。
18. 如請求項11所述的輸出電路，其中， 所述P通道型電晶體及所述N通道型電晶體為薄膜電晶體。
19. 一種資料驅動器，其中， 包含多個權利要求1至18中任一項所述的輸出電路，從多個所述輸出電路輸出多個灰階電壓信號，所述多個灰階電壓信號具有正極性或負極性的電壓值，以驅動液晶顯示螢幕的多個資料線。
20. 一種顯示裝置，包括： 資料驅動器，包含多個權利要求1至18中任一項所述的輸出電路，從多個所述輸出電路輸出具有正極性或負極性的電壓值的多個灰階電壓信號；以及 液晶顯示螢幕，具有接收所述多個灰階電壓信號的多個資料線。

Images