CN104024928B - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN104024928B
CN104024928B CN201280052812.XA CN201280052812A CN104024928B CN 104024928 B CN104024928 B CN 104024928B CN 201280052812 A CN201280052812 A CN 201280052812A CN 104024928 B CN104024928 B CN 104024928B
Authority
CN
China
Prior art keywords
converter
pixel
switch portion
frame data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280052812.XA
Other languages
English (en)
Other versions
CN104024928A (zh
Inventor
岩佐隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Publication of CN104024928A publication Critical patent/CN104024928A/zh
Application granted granted Critical
Publication of CN104024928B publication Critical patent/CN104024928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

与在各像素内使用两个SRAM的像素相比能够实现像素小型化，并且即使是在各像素内准备两个SRAM的情况的结构也进行稳定的动作。像素利用开关对输出到列数据线(d)的数据进行采样并写入SRAM。向构成图像显示部的所有像素的SRAM写入数据。然后，通过触发脉冲，将所有的像素的开关接通，将SRAM的数据一起传送到构成DRAM的电容(C)并进行保持，并且施加于反射电极。像素由7个晶体管和1个电容(C)构成，因此能够以数量少的构成元件构成像素，并且通过将SRAM、DRAM及反射电极在元件的高度方向有效地配置，能够实现像素的小型化。

Description

液晶显示装置
技术领域
本发明涉及液晶显示装置，特别涉及与由多个位表示的灰度级对应地利用多个子帧的组合进行灰度显示的液晶显示装置。
背景技术
以往，作为液晶显示装置中的中间色调显示方式之一，已知子帧驱动方式。在作为时间轴调制方式的一种的子帧驱动方式中，将预定的期间(例如，在动画的情况下将一个图像的显示单位即1帧)分为多个子帧，并以与应显示的灰度对应的子帧的组合驱动像素。所显示的灰度由像素的驱动期间在预定的期间中占据的比例决定，该比例由子帧的组合确定。
在该子帧驱动方式的液晶显示装置中，已知各像素由主锁存器和从锁存器、液晶显示元件、第一～第三(共计三个)开关晶体管构成(例如，参照专利文献1)。在该像素中，主锁存器通过第一开关晶体管向两个输入端子中的一个输入端子施加1位的第一数据，并且通过第二开关晶体管向另一个输入端子施加与第一数据为互补关系的第二数据，在利用通过行扫描线施加的行选择信号选择该像素时，将上述第一和第二开关晶体管置为接通状态并写入第一数据。例如，当第一数据为逻辑值“1”，第二数据为逻辑值“0”时，该像素进行显示。
当对所有的像素通过与上述相同的动作进行了各数据的写入后，在该子帧期间内将所有像素的第三开关晶体管置为接通状态，同时读出写入到主锁存器的数据，并读出到从锁存器，将由该从锁存器锁存的数据自从锁存器施加到液晶显示元件的像素电极。以下，对各子帧重复上述动作，利用一帧期间内所有的子帧的组合来进行预期的灰度显示。
即，在子帧驱动方式的液晶显示装置中，一帧期间内的所有子帧的显示期间被预先分配成相同或不同的预定期间，当在各像素中进行最大灰度显示时在所有的子帧进行显示，当进行最小灰度显示时在所有的子帧都不显示，在除此以外的灰度的情况下选择与显示的灰度对应地显示的子帧。在该现有的液晶显示装置中，输入的数据为表示灰度的数字数据，其也是两级锁存器结构的数字驱动方式的液晶显示装置。
现有技术文献
专利文献
专利文献1：日本特表2001-523847号公报
发明内容
然而，在上述现有的液晶显示装置中，各像素内的两个锁存器分别由静态随机存取存储器(SRAM)构成，因此晶体管数量变多，难以实现像素小型化。而且，在将上述两个锁存器由SRAM构成的情况下，对于能够进行稳定的动作的SRAM和开关晶体管的具体的电路结构，在上述专利文献1中并未公开。
本发明正是鉴于以上的点而完成的，其目的在于提供一种液晶显示装置，与在像素内使用两个SRAM的像素相比能够实现像素小型化。
而且，本发明的另一目的在于提供一种液晶显示装置，其具备即使是在各像素内准备了两个SRAM的结构中也能够进行稳定的动作的像素。
为了达成上述目的，第一发明的液晶显示装置的特征在于，设于多条列数据线与多条行扫描线彼此交叉的交叉部的多个像素各自具备：显示元件，在对置的像素电极和共用电极之间填充封入有液晶；第一开关部，经由列数据线对各子帧数据进行采样，各子帧数据用于以具有比影像信号的一帧期间短的显示期间的多个子帧来显示影像信号的各帧；第一信号保持部，与第一开关部一起构成静态随机存取存储器，并存储由第一开关部采样得到的子帧数据；第二开关部，将在第一信号保持部中存储的子帧数据输出；以及第二信号保持部，与第二开关部一起构成动态随机存取存储器，以通过第二开关部供给的存储于第一信号保持部的子帧数据改写存储内容，并将输出数据施加于像素电极，液晶显示装置具有像素控制部，像素控制部在对构成图像显示部的多个像素中行单位的各像素重复向第一信号保持部写入子帧数据而对多个像素全部写入后，通过触发脉冲将多个像素所有的第二开关部置为接通，对各子帧进行通过在第一信号保持部存储的子帧数据来改写多个像素的第二信号保持部的存储内容的动作。
而且，为了达成上述目的，第二发明的液晶显示装置的特征在于，设于以两条列数据线为一组的多组列数据线与多条行扫描线彼此交叉的交叉部的多个像素各自具备：显示元件，在对置的像素电极和共用电极之间填充封入有液晶；第一开关部，经由一组两条列数据线中的一条列数据线对正转子帧数据进行采样，正转子帧数据用于以具有比影像信号的一帧期间短的显示期间的多个子帧来显示影像信号的各帧；第二开关部，经由一组两条列数据线中的另一条列数据线对反转子帧数据进行采样，反转子帧数据与正转子帧数据为逻辑值相反的关系；第一信号保持部，存储由第一开关部和第二开关部分别采样得到的正转子帧数据和反转子帧数据，由彼此的输出端子与另一方的输入端子连接的第一转换器和第二转换器构成，第一信号保持部与第一开关部和第二开关部一起构成第一静态随机存取存储器；第三开关部，从第一信号保持部与第一开关部的连接点输出正转子帧数据；第四开关部，从第一信号保持部与第二开关部的连接点输出反转子帧数据；以及第二信号保持部，以通过第三开关部和第四开关部供给的存储于第一信号保持部的正转子帧数据和反转子帧数据改写存储内容，并将输出数据施加于像素电极，第二信号保持部由彼此的输出端子与另一方的输入端子连接的第三转换器和第四转换器构成，与第三开关部和第四开关部一起构成第二静态随机存取存储器，第一转换器和第二转换器中，输出端子与第一开关部连接的第二转换器的驱动力被设定成比输出端子与第二开关部连接的第一转换器的驱动力小，并且第一转换器和第二转换器的驱动力被设定成比第三转换器和第四转换器的驱动力大，液晶显示装置具有像素控制部，像素控制部在对构成图像显示部的多个像素中行单位的各像素重复向第一信号保持部写入正转子帧数据和反转子帧数据而对多个像素全部写入后，通过触发脉冲将多个像素所有的第三开关部和第四开关部置为接通，对各子帧进行通过在第一信号保持部存储的正转子帧数据和反转子帧数据来改写多个像素的第二信号保持部的存储内容的动作。
并且，为了达成上述目的，第三发明的液晶显示装置的特征在于，设于多条列数据线与多条行扫描线彼此交叉的交叉部的多个像素各自具备：显示元件，在对置的像素电极和共用电极之间填充封入有液晶；第一开关部，由一个晶体管构成，经由列数据线对各子帧数据进行采样，各子帧数据用于以具有比影像信号的一帧期间短的显示期间的多个子帧来显示影像信号的各帧；第一信号保持部，存储由第一开关部采样得到的子帧数据，由彼此的输出端子与另一方的输入端子连接的第一转换器和第二转换器构成，第一信号保持部与第一开关部一起构成第一静态随机存取存储器；第二开关部，由一个晶体管构成，将在第一信号保持部中存储的子帧数据输出；以及第二信号保持部，以通过第二开关部供给的存储于第一信号保持部的子帧数据改写存储内容，并将输出数据施加于像素电极，第二信号保持部由彼此的输出端子与另一方的输入端子连接的第三转换器和第四转换器构成，与第二开关部一起构成第二静态随机存取存储器，第一转换器和第二转换器中，输出端子与第一开关部连接的第二转换器的驱动力被设定成比第一转换器的驱动力小且比构成第一开关部的晶体管的驱动力小，第三转换器和第四转换器中，输出端子与第二开关部连接的第四转换器的驱动力被设定成比第三转换器的驱动力小且比构成第二开关部的晶体管的驱动力小，并且，第一转换器的驱动力被设定成比第四转换器的驱动力大，液晶显示装置具有像素控制部，像素控制部在对构成图像显示部的多个像素中行单位的各像素重复向第一信号保持部写入子帧数据而对多个像素全部写入后，通过触发脉冲将多个像素所有的第二开关部置为接通，对各子帧进行通过在第一信号保持部存储的子帧数据来改写多个像素的第二信号保持部的存储内容的动作。
根据本发明，与在像素内使用两个SRAM的现有的液晶显示装置相比，能够实现像素的小型化。而且，根据本发明，在像素内准备两个SRAM的情况下，与现有的液晶显示装置相比也能够进行稳定的动作。
附图说明
图1是各实施方式的液晶显示装置的一种实施方式的整体结构图。
图2是第一实施方式的像素的电路图。
图3是第一实施方式的转换器的一例的电路图。
图4是第一实施方式的图2所示的一个像素的一例的剖视结构图。
图5是第一实施方式的液晶显示装置中的像素的动作说明用时序图。
图6是将第一实施方式的液晶显示装置的液晶的饱和电压和液晶的阈值电压作为二值加权脉冲宽度调制数据进行多重化的说明图。
图7是第二实施方式的像素的电路图。
图8是说明第二实施方式的构成图7的两个SRAM的各转换器之间的驱动力的大小关系的图。
图9是第三实施方式的像素的电路图。
具体实施方式
下面，使用附图说明各实施方式。
图1示出可应用于各实施方式的液晶显示装置的框图。在该图中，本实施方式的液晶显示装置10由多个像素12有规则地配置而成的图像显示部11、定时发生器13、垂直移位寄存器14、数据锁存电路15及水平驱动器16构成。并且，水平驱动器16包括水平移位寄存器161、锁存电路162、电平转换器/像素驱动器163。
图像显示部11具有配置成二维矩阵状的、总计m×n个像素12，所述像素12设于一端与垂直移位寄存器14连接并沿行方向(X方向)延伸的m条(m为2以上的自然数)行扫描线g1～gm和一端与电平转换器/像素驱动器163连接并沿列方向(Y方向)延伸的n条(n为2以上的自然数)的列数据线d1～dn交叉的各交叉部。各实施方式在像素12的电路结构方面存在特征，对所述各实施方式在后面叙述。图像显示部11内所有的像素12与一端连接定时发生器13的触发线trig共同连接。
另外，在图1中将列数据线表示为n条列数据线d1～dn，但是还存在将正转数据用列数据线dj与反转数据用列数据线dbj作为一组，使用总计n组列数据线的情况。正转数据用列数据线dj传送的正转数据与反转数据用列数据线dbj传送的反转数据总是逻辑值相反的关系(互补的关系)的1位的数据。而且，在图1中仅示出1条触发线trig，但是还存在使用由正转触发脉冲用触发线trig和反转触发脉冲用触发线trigb构成的两条触发线的情况。正转触发脉冲用触发线trig传送的正转触发脉冲与反转触发脉冲用触发线trigb传送的反转触发脉冲总是逻辑值相反的关系(互补的关系)。
定时发生器13从上位装置20接收垂直同步信号Vst、水平同步信号Hst、基本时钟CLK等外部信号作为输入信号，并基于这些外部信号生成交流化信号FR、V启动脉冲VST、H启动脉冲HST、时钟信号VCK和HCK、锁存脉冲LT、触发脉冲TRI等各种内部信号。
在上述内部信号中，交流化信号FR是在每个子帧极性反转的信号，其作为后述的共用电极电压Vcom被供给到构成图像显示部11的像素12内的液晶显示元件的共用电极。启动脉冲VST是在后述的各子帧的开始时刻输出的脉冲信号，通过该启动脉冲VST，控制子帧的切换。启动脉冲HST是在向水平移位寄存器161输入的开始时刻输出的脉冲信号。时钟信号VCK是规定垂直移位寄存器14的一个水平扫描期间(1H)的移位时钟，垂直移位寄存器14根据VCK的时刻进行移位动作。时钟信号HCK是水平移位寄存器161的移位时钟，是用于使数据以32位宽度移位的信号。
锁存脉冲LT是在水平移位寄存器161使水平方向的一行的像素数量的数据移位结束的时刻输出的脉冲信号。触发脉冲TRI是通过触发线trig向图像显示部11内的所有像素12供给的脉冲信号。该触发脉冲TRI在子帧期间内完成向图像显示部11内的各像素12内的第一信号保持部依次写入数据后马上输出，在该子帧期间内将图像显示部11内的所有像素12的第一信号保持部的数据向该像素内的第二信号保持部传送一次。
垂直移位寄存器14按照时钟信号VCK传送最初向各个子帧供给的V启动脉冲VST，并向行扫描线g1～gm以1H为单位依次排他性地供给行扫描信号。由此，在图像显示部11中，从最上方的行扫描线g1朝向最下方的行扫描线gm，针对每条行扫描线依次以1H为单位进行选择。
数据锁存电路15在将从未图示的外部电路供给的被分割到每一子帧的32位宽度的数据基于来自上位装置的基本信号CLK锁存后，与基本信号CLK同步地向水平移位寄存器161输出。在此，在各实施方式中，将影像信号的一帧分割为具有比该影像信号的一帧期间短的显示期间的多个子帧并利用子帧的组合进行灰度显示。在各实施方式中，上述外部电路将表示影像信号的各像素各自的灰度的灰度数据转换为用于以上述多个子帧整体显示各像素的灰度的以各子帧为单位的1位的子帧数据。并且，上述外部电路还将同一子帧的32像素数量的上述子帧数据汇总并作为上述32位宽的数据供给到数据锁存电路15。
水平移位寄存器161在以1位串行数据的处理系统来看的情况下，从定时发生器13通过在1H的最初供给的H启动脉冲HST开始移位，使从数据锁存电路15供给的32位宽的数据与时钟信号HCK同步地移位。锁存电路162按照在水平移位寄存器161使与图像显示部11的一行的量的像素数n相同的n位的量的数据移位结束的时刻从定时发生器13供给的锁存脉冲LT，将从水平移位寄存器161并行供给的n位的量的数据(即，同一行的n像素的量的子帧数据)锁存，并向电平转换器/像素驱动器163的电平转换器输出。当向锁存电路162的数据传输结束时，从定时发生器13再次输出H启动脉冲，水平移位寄存器161按照时钟信号HCK重新开始来自数据锁存电路15的32位宽的数据的移位。
电平转换器/像素驱动器163的电平转换器将与由锁存电路162锁存并供给的一行的n像素对应的n个子帧数据的信号电平电平转换至液晶驱动电压为止。电平转换器/像素驱动器163的像素驱动器将与电平转换后的一行的n像素对应的n个子帧数据并行输出到n条数据线d1～dn。
构成水平驱动器16的水平移位寄存器161、锁存电路162和电平转换器/像素驱动器163并行进行在1H内对本次写入数据的像素行的数据输出和与在下一个1H内写入数据的像素行相关的数据的移位。在某个水平扫描期间，锁存的一行的量的n个子帧数据作为数据信号分别并行且一齐地输出到n条数据线d1～dn。
构成图像显示部11的多个像素12中根据来自垂直移位寄存器14的行扫描信号选择的一行的n个像素12将从电平转换器/像素驱动器163一齐输出的一行的量的n个子帧数据经由n条数据线d1～dn采样并写入各像素12内的后述的第一信号保持部。
接着，对各实施方式的液晶显示装置的主要部分的像素12详细地说明。
图2示出了第一实施方式的像素的电路图。在该图中，第一实施方式的像素12A是设于图1中的任意一条列数据线d与任意一条行扫描线g的交叉部的像素。像素12A包括：静态随机存取存储器(SRAM)201，由构成第一开关部的开关311和第一信号保持部(SM)121构成；动态随机存取存储器(DRAM)202，由构成第二开关部的开关312和第二信号保持部(DM)122；以及液晶显示元件400。液晶显示元件400是在分离相对配置的反射电极401和共用电极403之间的空间填充封入液晶402的公知的结构。
开关311由栅极与行扫描线g连接、漏极与列数据线d连接、源极与SM121的输入端子连接的N沟道MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)型晶体管(以下，称为NMOS晶体管)构成。SM121是由一方的输出端子与另一方的输入端子连接的两个转换器321和322构成的自保持型存储器。转换器321的输入端子与转换器322的输出端子和构成311的NMOS晶体管的源极连接。转换器322的输入端子与开关312和转换器321的输出端子连接。转换器321和322均为由如图3所示的各自的栅极彼此和漏极彼此连接在一起的、P沟道MOS型晶体管(以下，称为PMOS晶体管)410和NMOS晶体管411构成的公知的CMOS(ComplementaryMetal-Oxide-Semiconductor，互补金属-氧化物-半导体)转换器的结构，但是各自的驱动力不同。
即，从开关311观察构成SM121的输入侧的转换器321内的晶体管与从开关311观察构成SM121的输出侧的转换器322内的晶体管相比，使用驱动力大的晶体管。并且，以构成开关311的NMOS晶体管的驱动力比构成转换器322的NMOS晶体管的驱动力大的晶体管构成。
这是因为，在改写SM121的数据的情况下，特别是在SM121的开关311的输入侧的电压Va为“L”电平、经由列数据线d发送来的数据为“H”电平的情况下，需要将电压Va提高至比转换器321反转的输入电压高。“H”电平时的电压Va由构成转换器322的NMOS晶体管的电流和构成开关311的NMOS晶体管的电流的比确定。此时，由于开关311是NMOS晶体管，因此开关311接通时经由列数据线d发送来的电源的VDD侧的电压因晶体管的阈值电压Vth而不会输入到SM121，“H”电平的电压是比VDD低Vth的量的电压。而且，在该电压下，在晶体管的Vth附近进行驱动，因此基本没有流过电流。即，导通开关311的电压Va越高，则在开关311流过的电流越小。
即，为了使当电压Va为“H”电平时转换器321的输入侧的晶体管达到反转的电压以上，需要使在开关311流过的电流比在构成输出侧的转换器322的晶体管的NMOS晶体管流过的电流大。因此，由于构成开关311的NMOS晶体管的驱动力比构成转换器322的NMOS晶体管的驱动力大，因此需要考虑到这一点来确定构成开关311的NMOS晶体管的晶体管尺寸和构成转换器322的NMOS晶体管的晶体管尺寸。
开关312为由各自的漏极彼此连接且各自的源极彼此连接的NMOS晶体管301与PMOS晶体管302构成的公知的传输门的结构。NMOS晶体管301的栅极与正转触发脉冲用触发线trig连接，PMOS晶体管302的栅极与反转触发脉冲用触发线trigb连接。
而且，开关312的一个端子与SM121连接，另一个端子分别与DM122和液晶显示元件400的反射电极401连接。因此，在经由触发线trig供给的正转触发脉冲为“H”电平(此时，经由触发线trigb供给的反转触发脉冲为“L”电平)时将开关312置为接通，读出SM121的存储数据并向DM122和反射电极401传送。而且，在经由触发线trig供给的正转触发脉冲为“L”电平(此时，经由触发线trigb供给的反转触发脉冲为“H”电平)时将开关312置为断开，不进行SM121的存储数据的读取。
开关312是由NMOS晶体管301和PMOS晶体管302构成的公知的传输门的结构，因此能够使从GND到VDD为止的范围的电压接通、断开。即，当施加于NMOS晶体管301和PMOS晶体管302的各栅极的信号为GND侧的电位(“L”电平)时，取代PMOS晶体管302无法导通，能够使NMOS晶体管301以低电阻导通。另一方面，当栅极输入信号为VDD侧的电位(“H”电平)时，取代NMOS晶体管301无法导通，能够使PMOS晶体管302以低电阻导通。因此，利用经由触发线trig供给的正转触发脉冲和经由触发线trigb供给的反转触发脉冲，对构成开关312的传输门进行接通/断开控制，从而能够以低电阻、高电阻切换从GND到VDD为止的电压范围。
DM122由电容C1构成。在此，在SM121的存储数据与DM122的保持数据不同的情况下，将开关312置为接通，在将SM121的存储数据向DM122传送时，需要将DM122的保持数据置换为SM121的存储数据。
在改写构成DM122的电容C1的保持数据的情况下，该保持数据通过充电或者放电而改变，而且电容C1的充放电由转换器321的输出信号驱动。在通过充电将电容C1的保持数据从“L”电平改写为“H”电平的情况下，转换器321的输出信号为“H”，此时，构成321的PMOS晶体管(图3的PMOS晶体管410)导通，NMOS晶体管(图3的NMOS晶体管411)截止，因此通过与转换器321的PMOS晶体管的源极连接的电源电压VDD使电容C1充电。另一方面，在通过放电将电容C1的保持数据从“H”电平改写为“L”电平的情况下，转换器321的输出信号为“L”电平，此时，构成321的NMOS晶体管(图3的NMOS晶体管411)导通，PMOS晶体管(图3的PMOS晶体管410)截止，因此通过转换器321的NMOS晶体管(图3的NMOS晶体管411)将电容C1的累积电荷向GND放电。开关312是上述的使用传输门的模拟开关的结构，因此能够进行上述电容C1的高速的充放电。
并且，在本第一实施方式中，转换器321的驱动力被设定为比转换器322的驱动力大，因此能够使构成DM122的电容C1高度地充放电驱动。而且，当将开关312接通时，累积在电容C1中的电荷对转换器322的输入栅极也产生影响，然而，通过将转换器321的驱动力设定成比转换器322的驱动力大，相对于转换器322的数据输入反转，转换器321的电容C1的充放电优先进行，不会改写SM121的存储数据。
另外，也考虑使SRAM201和DRAM202分别为由电容和开关构成的两级的DRAM结构，但是，在该情况下，在使代替SM121采用的电容与构成DM的电容导通的情况下，产生电荷的中和，GND、VDD电压的振幅消失。相对于此，根据图2所示的像素12A，能够以GND、VDD电压的振幅从SM121向DM122传送1位数据，在以相同电源电压驱动的情况下，能够将液晶显示元件400的施加电压设定得较高，能够取得较大的动态范围。
而且，也考虑将SRAM201改变为由电容和开关构成的结构，将DRAM202改变为SRAM，但是，在该情况下，与图2的第一实施方式的像素12A相比存在着动作不稳定的问题。即，在上述结构的情况下，需要利用在代替SM121使用的电容中累积的电荷改写代替DM122使用的SRAM的存储数据。此时，通常由于SRAM的存储器的数据保持能力比电容的电荷保持能力强，因此存在着产生由代替DM122使用的SRAM的存储数据改写前段的代替SM121使用的电容的电荷的不良情况的可能性。并且，在该情况下，要避免代替SM121使用的电容由后段SRAM数据改写，需要将取较大电容，因此存在着像素间距增大、不利于像素小型化的课题。
根据图2所示的第一实施方式的像素12A，如上所述，能够将液晶显示元件400的施加电压设定得较高，不仅能够获得能够取得较大动态范围的效果，而且能够获得能够实现像素的小型化的显著效果。该像素的小型化的理由是：如图2所示，转换器321和322各由两个晶体管构成，因此共计由7个晶体管和1个电容C1构成，能够由比以往的像素数量少的构成元件构成像素，此外，如以下所说明地，能够将SM121、DM122和反射电极401在元件的高度方向有效地配置。
图4示出了第一实施方式的液晶显示装置的主要部分的像素的剖视结构图。图2所示的电容C1可以采用在配线间形成电容的MIM(Metal-Insulator-Metal，金属-绝缘体-金属)电容、在基板-多晶硅之间形成电容的扩散(Diffusion)电容、在两层多晶硅之间形成电容的PIP(Poly-Insulator-Poly，多晶硅-绝缘体-多晶硅)电容等。图4示出了其中由MIM构成电容C1的情况下的液晶显示装置的剖视结构图。
在图4中，在形成于硅基板100的N阱101上，形成有通过使作为漏极的扩散层共通化而将漏极彼此连接起来的转换器321的PMOS晶体管413和开关312的PMOS晶体管302。而且，在形成于硅基板100的P阱102上，形成有通过使作为漏极的扩散层共同化而将漏极彼此连接起来的转换器322的NMOS晶体管412和开关312的NMOS晶体管301。另外，在图4中，并未图示构成转换器321的NMOS晶体管和构成转换器322的PMOS晶体管。
而且，在上述各晶体管413、302、301、412的上方，在金属间夹设层间绝缘膜105地层叠有第一金属106、第二金属108、第三金属110、电极112、第四金属114、第五金属116。第五金属116构成在每个像素形成的反射电极401。对于构成开关312的NMOS晶体管301和PMOS晶体管302，构成它们的各源极的各扩散层通过触点118分别与第一金属106电连接，并且通过通孔119a、119b、119c、119e与第二金属108、第三金属110、第四金属114、第五金属116电连接。即，构成开关312的NMOS晶体管301和PMOS晶体管302的各源极与反射电极401电连接。
并且，在反射电极401(第五金属116)上作为保护膜形成有钝化膜(PSV)117，并且与作为透明电极的共用电极403分离相对配置。在这些反射电极401与共用电极403之间填充并密封液晶402，从而构成液晶显示元件400。
在此，在第三金属110上隔着层间绝缘膜105形成电极112。该电极112、第三金属110和其与第三金属110之间的层间绝缘膜105一起构成电容C1。由MIM构成电容C1时，SM121与开关311、开关312能够通过晶体管与第一金属106和第二金属108的1、2层配线形成，DM122能够通过利用晶体管上部的第三金属110的MIM配线形成。电极112经由通孔119d与第四金属电连接，并且第四金属114经由通孔119e与反射电极401电连接，因此电容C1与反射电极401电连接。
来自未图示的光源的光通过共用电极403和液晶402入射到反射电极401(第五金属116)并反射，沿原来的入射路径反向前进并通过共用电极403射出。
根据第一实施方式，如图4所示，通过将5层配线即第五金属116分配到反射电极401，能够将SM121、DM122、反射电极401在高度方向有效地配置，能够实现像素小型化。由此，能够将例如3μm以下的间距的像素通过电源电压3.3V的晶体管构成。通过该3μm间距的像素，能够实现对角的长度为0.55英寸的横向4000像素、纵向2000像素的液晶显示面板。
接着，对使用第一实施方式的像素12A的图1的液晶显示装置10的动作一并参照图5的时序图进行说明。
如上所述，在图1的液晶显示装置10中，根据来自垂直移位寄存器14的行扫描信号从行扫描线g1朝向行扫描线gm针对每条行扫描线依次以1H为单位进行选择，因此构成图像显示部11的多个像素12(在第一实施方式中为像素12A)以与所选择的行扫描线共同连接的一行n个的像素单位进行数据的写入。并且，在对构成图像显示部11的多个像素12(在第一实施方式中为像素12A)全部写入完成后，基于触发脉冲对所有像素一起进行读取。
在图5中，记录500示意性地示出了从水平驱动器16向列数据线d(d1～dn)输出的1位的子帧数据的一个像素的写入期间和读取期间。左下的斜线表示写入期间。另外，在记录500中，“B0b”、“B1b”、“B2b”表示位“B0”、“B1”、“B2”的数据的反转数据。而且，在图5中，记录501示出了从定时发生器13向正转触发脉冲用触发线trig输出的触发脉冲。该触发脉冲在每个子帧输出。另外，向反转触发脉冲用触发线trigb输出的反转触发脉冲与正转触发脉冲逻辑值始终相反，因此省略其图示。
首先，像素12A在通过行扫描信号而被选择后，将开关311接通，利用开关311对此时输出到列数据线d的记录500的位“B0”的正转子帧数据进行采样并写入到像素12A的SM121。以下，同样地，对构成图像显示部11的所有像素12A的SM121进行位B0的子帧数据的写入，在该写入动作结束后，在图5所示的时刻T1，如记录501所示地向构成图像显示部11的所有像素12A同时供给“H”电平的正转触发脉冲。
由此，所有像素12A的开关312接通，因此在SM121存储的位“B0”的正转子帧数据通过开关312一起被传送到构成DM122的电容C1并被保持，并且施加于反射电极401。该电容C1对位“B0”的正转子帧数据的保持期间如记录501所示，是从时刻T1到下一个“H”电平的正转触发脉冲输入的时刻T2为止的一个子帧期间。在图5中，记录502示意性地示出了施加于反射电极401的子帧数据的位。
在此，在子帧数据的位值为“1”即“H”电平时向反射电极401施加电源电压VDD(在此为3.3V)，在位值为“0”即“L”电平时向反射电极401施加0V。另一方面，在液晶显示元件400的共用电极403，作为共用电极电压Vcom可以施加自由的电压而不限于GND、VDD，在输入“H”电平的正转触发脉冲时同时切换为规定的电压。在此，在图5中，如记录503所示，共用电极电压Vcom被设定为在对反射电极401施加正转子帧数据的子帧期间比0V低出液晶的阈值电压Vtt的电压。
液晶显示元件400进行与反射电极401的施加电压和共用电极电压Vcom的电压差的绝对值即液晶402的施加电压对应的灰度显示。因此，在位“B0”的正转子帧数据施加于反射电极401的时刻T1～T2的一个子帧期间，在图5中，如记录504所示，液晶402的施加电压在子帧数据的位值为“1”时是3.3V+Vtt(＝3.3V-(-Vtt))，在子帧数据的位值为“0”时是+Vtt(＝0V-(-Vtt))。
图6示出了液晶的施加电压(RMS(Root Mean Square value，均方根值)电压)与液晶的灰度值的关系。如图6所示，灰度值曲线以使黑的灰度值与液晶的阈值电压Vtt的RMS电压对应、白的灰度值与液晶的饱和电压Vsat(＝3.3V+Vtt)的RMS电压对应的方式移位。能够使灰度值与液晶响应曲线的有效部分一致。因此，液晶显示元件400如上所述在液晶402的施加电压为(3.3V+Vtt)时显示为白，在为+Vtt时显示为黑。
接着，在显示上述的位B0的正转子帧数据的子帧期间内，在图5中，如记录500中以“B0b”所示，依次开始位“B0”的反转子帧数据向像素12A的SM121的写入。接着，对构成图像显示部11的所有像素12A的SM121写入位“B0”的反转子帧数据，在该写入结束后的时刻T2，如图5中的记录501所示地，向构成图像显示部11的所有像素12A同时供给“H”电平的正转触发脉冲。
由此，所有像素12A的开关312接通，因此在SM121存储的位“B0”的反转子帧数据通过开关312被传送到构成DM122的电容C1并被保持，并且施加于反射电极401。该电容C1对位“B0”的反转子帧数据的保持期间如记录501所示，是从时刻T2到下一个“H”电平的正转触发脉冲输入的时刻T3为止的一个子帧期间。在此，位“B0”的反转子帧数据与位“B0”的正转子帧数据是逻辑值始终相反的关系，因此当位“B0”的正转子帧数据为“1”时，位“B0”的反转子帧数据为“0”，当位“B0”的正转子帧数据为“0”时，位“B0”的反转子帧数据为“1”。
另一方面，如图5中的记录503所示，共用电极电压Vcom被设定为在对反射电极401施加反转子帧数据的子帧期间比3.3V高出液晶的阈值电压Vtt的电压。因此，在位“B0”的反转子帧数据施加于反射电极401的时刻T2～T3的一个子帧期间，液晶402的施加电压在子帧数据的位值为“1”时是-Vtt(＝3.3V-(3.3V+Vtt))，在子帧数据的位值为“0”时是-3.3V-Vtt(＝0V-(3.3V+Vtt))。
因此，在位“B0”的正转子帧数据的位值为“1”的情况下，接下来输入的位“B0”的反转子帧数据的位值为“0”，因此液晶402的施加电压为-(3.3V+Vtt)。此时，施加于液晶402的电位的方向与位“B0”的正转子帧数据时相反但绝对值相同，因此像素12A与位“B0”的正转子帧数据显示时同样地显示为白。同样地，在位“B0”的正转子帧数据的位值为“0”的情况下，接下来输入的位“B0”的反转子帧数据的位值为“1”，因此液晶402的施加电压为-Vtt。此时，施加于液晶402的电位的方向与位“B0”的正转子帧数据时相反但绝对值相同，因此像素12A显示为黑。
因此，如图5中的记录504所示，在时刻T1～时刻T3为止的两个子帧期间，像素12A以位“B0”和位“B0”的互补位“B0b”显示相同灰度，并且进行使液晶402的电位方向在每个子帧反转的交流驱动，因此能够防止液晶402的烧结。
接着，在显示上述的互补位“B0b”的反转子帧数据的子帧期间内，在图5中，如记录500中以“B1”所示地，依次开始位“B1”的正转子帧数据向像素12A的SM121的写入。接着，对构成图像显示部11的所有像素12A的SM121写入位“B1”的正转子帧数据，在该写入结束后的时刻T3，如图5中的记录501所示地，向构成图像显示部11的所有像素12A同时供给“H”电平的正转触发脉冲。
由此，所有像素12A的开关312接通，因此在SM121存储的位“B1”的正转子帧数据通过开关312被传送到构成DM122的电容C1并被保持，并且施加于反射电极401。该电容C1对位“B1”的正转子帧数据的保持期间如记录501所示，是从时刻T3到下一个“H”电平的正转触发脉冲输入的时刻T4为止的一个子帧期间。
另一方面，如图5中的记录503所示，共用电极电压Vcom被设定为在对反射电极401施加正转子帧数据的子帧期间比0V低出液晶的阈值电压Vtt的电压。因此，在位“B1”的正转子帧数据施加于反射电极401的时刻T3～T4的一个子帧期间，如图5中的记录504所示，液晶402的施加电压在子帧数据的位值为“1”时是3.3V+Vtt(＝3.3V-(-Vtt))，在子帧数据的位值为“0”时是+Vtt(＝0V-(-Vtt))。
接着，在显示上述的位“B1”的正转子帧数据的子帧期间内，在图5中，如记录500中以“B1b”所示地，依次开始位“B1”的反转子帧数据向像素12A的SM121的写入。接着，对构成图像显示部11的所有像素12A的SM121写入位“B1”的反转子帧数据，在该写入结束后的时刻T4，如图5中的记录501所示地，向构成图像显示部11的所有像素12A同时供给“H”电平的正转触发脉冲。
由此，所有像素12A的开关312接通，因此在SM121存储的位“B1”的反转子帧数据通过开关312被传送到构成DM122的电容C1并被保持，并且施加于反射电极401。该电容C1对位“B0”的反转子帧数据的保持期间如图5中的记录501所示，是从时刻T4到下一个“H”电平的正转触发脉冲输入的时刻T5为止的一个子帧期间。在此，位“B1”的反转子帧数据与位“B1”的正转子帧数据是逻辑值始终相反的关系。
另一方面，如图5中的记录503所示，共用电极电压Vcom被设定为在对反射电极401施加反转子帧数据的子帧期间比3.3V高出液晶的阈值电压Vtt的电压。因此，在位“B1”的反转子帧数据施加于反射电极401的时刻T4～T5的一个子帧期间，液晶402的施加电压在子帧数据的位值为“1”时是-Vtt(＝3.3V-(3.3V+Vtt))，在子帧数据的位值为“0”时是-3.3V-Vtt(＝0V-(3.3V+Vtt))。
由此，如图5中的记录504所示，在时刻T3～时刻T5为止的两个子帧期间，像素12A以位“B1”和位“B1”的互补位“B1b”显示相同灰度，并且进行使液晶402的电位方向在每个子帧反转的交流驱动，因此能够防止液晶402的烧结。以下，重复与上述相同的动作，根据具有本实施方式的像素12A的液晶显示装置，能够通过多个子帧的组合进行灰度显示。
另外，位“B0”和互补位“B0b”的各显示期间为同样的第一子帧期间，而且，位“B1”和互补位“B1b”的各显示期间也为同样的第二子帧期间，并不限于第一子帧期间与第二子帧期间相同。在此，作为一例，将第二子帧期间设定成第一子帧期间的两倍。而且，如图5中的记录504所示，位“B2”和互补位“B2b”的各显示期间即第三子帧期间被设定成第二子帧期间的两倍。对于其他子帧期间也是同样的，按照系统将各子帧期间的长度确定为预定的长度，而且子帧数也确定为任意的数量。
接着，对其他实施方式进行说明。
第一实施方式的像素12A中，使对经由列数据线d供给的子帧数据采样并存储的第一信号保持部为由SRAM201构成的SM121，使在预定期间保持由第一信号保持部供给的子帧数据并施加于反射电极的第二信号保持部为由DRAM202构成的DM122，从而实现了像素的小型化等。与此相对，以下说明的第二和第三实施方式的像素中，使第一和第二信号保持部与上述专利文献1记载的像素同样地均为SRAM。但是，在第二和第三实施方式的像素中，通过使SRAM为预定的结构，与专利文献1记载的像素相比，实现了动作的稳定化。
图7示出了第二实施方式的液晶显示装置的主要部分的像素的电路图。在该图中，将与图2相同的构成部分标以相同标号并省略其说明。在图7中，第二实施方式的像素12B是在将一端与图1中的电平转换器/像素驱动器163连接并沿列方向(Y方向)延伸的正转数据用列数据线dj和反转数据用列数据线dbj作为一组并且全部为n组的列数据线中的任意一组正转数据用列数据线d和反转数据用列数据线db与一端与垂直移位寄存器14连接并沿行方向(X方向)延伸的任意一条行扫描线g的交叉部设置的像素。像素12B包括第一静态随机存取存储器(SRAM)211、第二静态随机存取存储器(SRAM)212及液晶显示元件400。第一SRAM211包括构成第一和第二开关部的开关313a和313b、以及第一信号保持部(SM)123。而且，第二SRAM212包括构成第三和第四开关部的开关314a和314b、以及第二信号保持部(SM)124。
开关313a由栅极与行扫描线g连接、漏极与列数据线d连接、源极与SM123的一个输入端子连接的NMOS晶体管构成。开关313b由栅极与行扫描线g连接、漏极与列数据线db连接、源极与SM123的另一个输入端子连接的NMOS晶体管构成。
SM123是由一方的输出端子与另一方的输入端子连接的两个转换器323和324构成的自保持型存储器。转换器323的输入端子与转换器324的输出端子、构成开关313a的NMOS晶体管的源极以及开关314a连接。转换器324的输入端子与转换器323的输出端子、构成开关313b的NMOS晶体管的源极以及开关314b连接。转换器323和324均为如图3所示的公知的CMOS转换器的结构。
而且，开关314a由栅极与触发线trig连接、漏极与SM123和开关313a的连接点连接、源极与SM124的一个输入端子连接的NMOS晶体管构成。开关314b由栅极与触发线trig连接、漏极与SM123和开关313b的连接点连接、源极与SM124的另一方的输入端子连接的NMOS晶体管构成。
而且，SM124是由一方的输出端子与另一方的输入端子连接的两个转换器325和326构成的自保持型存储器。转换器325的输入端子与转换器326的输出端子、构成311a的NMOS晶体管的源极以及反射电极401连接。转换器326的输入端子与转换器325的输出端子和构成开关311b的NMOS晶体管的源极连接。转换器325和326均与转换器323和324同样地，为如图3所示的公知的CMOS转换器的结构。
本第二实施方式的像素12B进行与图5的时序图一起说明的动作相同的动作。当像素12B通过行扫描信号而被选择时，开关313a和313b接通。经由列数据线d和列数据线db向开关313a和313b供给逻辑值彼此相反的1位的正转子帧数据和1位的反转子帧数据。在此，开关313a和313b由NMOS晶体管构成，在正转子帧数据和反转子帧数据为VDD侧的电压(“H”)时，不会通过NMOS晶体管的阈值电压Vth输入，而是仅输入比VDD低Vth的量的电压。而且，在该电压下，基本没有流过电流。因此，通过开关313a或313b采样的成为GND电位(“L”)的正转子帧数据或反转子帧数据被写入SM123。
向SM124的数据写入是通过利用经由触发线trig供给的触发脉冲来进行控制的开关314a和314b进行的。从SM123与开关313a的连接点经由配线600向开关314a供给的数据和从SM123与开关313b的连接点经由配线600b向开关314b供给的数据是彼此逻辑值相反的关系。开关314a和314b由NMOS晶体管构成，VDD侧的电压(“H”电平)不会通过NMOS晶体管的Vth输入，而是仅输入比VDD低Vth的量的电压。而且，在该电压下，在NMOS晶体管的Vth附近进行驱动，因此基本没有流过电流。由此，将成为GND电位(“L”电平)的配线600或配线600b的数据写入SM124。
在此，在刚刚向构成图像显示部11的所有像素12B的SM123写入子帧数据后，经由触发线trig输入了“H”电平的触发脉冲时，需要将SM124的数据改写为SM123的存储数据。即，不能以在SM124存储的数据改写SM123的数据。因此，需要使构成SM124的转换器的驱动力比构成SM123的转换器的驱动力小。即，在SM123与SM124的存储数据不同的情况下，当输入“H”电平的触发脉冲时转换器323的输出数据与转换器325的输出数据冲突，需要使转换器323的驱动力比转换器325的驱动力大，以便用转换器323的输出数据可靠地改写转换器326的数据。而且，在转换器324与转换器326的关系中，需要使转换器324的驱动力比转换器326的驱动力大，以便用转换器324的输出数据可靠地改写转换器325的数据。
使用图8对这一情况进一步说明。简单地说明转换器323与转换器325的关系，在配线600b的SM123的输出数据为“H”电平的情况下，构成转换器323的PMOS晶体管414处于导通状态。相对于此，在SM124的配线600b侧的输出数据已经是“L”电平的情况下，构成转换器325的NMOS晶体管417处于导通状态。
此时，通过触发脉冲线trig的“H”电平的触发脉冲使构成开关314b的NMOS晶体管导通，在转换器323与转换器325的输出彼此导通的情况下，电流通过转换器323的PMOS晶体管414和转换器325的NMOS晶体管417从VDD流向GND。此时，配线600b的电压由PMOS晶体管414与NMOS晶体管417的导通电阻的比确定。
相反地，在配线600b的SM123的输出数据为“L”电平、SM124的配线600b侧的输出数据已经是“H”电平的情况下，通过触发脉冲线trig的“H”电平将构成开关314b的NMOS晶体管置为导通，在转换器323与转换器325的输出彼此导通的情况下，电流通过转换器325的PMOS晶体管415和转换器323的NMOS晶体管416从VDD流向GND。此时，配线600b的电压由PMOS晶体管415与NMOS晶体管416的导通电阻的比确定。
而且，在配线600b连接未图示的转换器326的输入栅极，转换器326根据配线600b的电压电平的输入来确定输出数据是“L”电平还是“H”电平。即，SM124的输出数据由配线600b的电压电平决定，因此为了以SM123的输出数据改写SM124的数据，需要使转换器323和转换器324的晶体管的导通电阻比转换器325和转换器326的晶体管的导通电阻低。通过使转换器323和转换器324的晶体管的导通电阻较低，能够与SM124的数据电平无关地用SM123的输出数据可靠地改写SM124的数据。
使用导通电阻低的晶体管能够通过使用驱动力高的晶体管来实现，能够通过减小栅极长度、增加栅极宽度来实现。
当对图像显示部11内的所有的像素12B的SM124一起写入在SM123存储的1位的数据时，触发脉冲线trig的触发脉冲成为“L”电平，开关314a和314b各自断开。由此，SM124保持写入的1位的数据，能够在任意的时间(在此为1子帧期间)将反射电极401的电位固定为与上述保持数据对应的电位。
写入SM124的数据是图5中的记录502所示的在每个子帧切换的正转数据和反转数据，另一方面，共用电极电位Vcom也如图5中的记录503所示地与上述写入同步地在每个子帧交替地切换成预定电位。因此，根据使用第二实施方式的像素12B的液晶显示装置，与使用第一实施方式的像素12A的液晶显示装置同样地，进行在每个子帧反转的交流驱动，因此能够进行防止液晶402的烧结的显示。并且，根据使用第二实施方式的像素12B的液晶显示装置，将构成SM123的转换器323和324、构成SM124的转换器325和326的各驱动力、构成开关313a、313b、314a和314b的各晶体管的驱动力分别设定成预定的关系，因此能够稳定且正确地进行灰度显示。
另外，开关313a、313b、314a和314b也可以由PMOS晶体管构成，在该情况下，按照与上述的说明相反的极性考虑即可，因此省略详细说明。
接着，说明第三实施方式的液晶显示装置的主要部分的像素。图9示出了第三实施方式的液晶显示装置的主要部分的像素的电路图。在该图中，将与图7相同的构成部分标以相同标号并省略其说明。
在图9中，第三实施方式的像素12C是在将一端与图1中的电平转换器/像素驱动器163连接并沿列方向(Y方向)延伸的列数据线d1～dn中的任意一条列数据线d和一端与垂直移位寄存器14连接并沿行方向(X方向)延伸的任意一条行扫描线g的交叉部设置的像素。像素12C包括第一静态随机存取存储器(SRAM)213、第二静态随机存取存储器(SRAM)214及液晶显示元件400。第一SRAM213包括构成第一开关部的开关315、以及第一信号保持部(SM)125。而且，第二SRAM214包括构成第二开关部的开关316、以及第二信号保持部(SM)126。本实施方式的像素12C与上述像素12B同样地由两级SRAM构成，其特征在于，向SRAM213内的SM125、SRAM214内的SM126的写入分别通过一个开关315、316进行。
开关315由栅极与行扫描线g连接、漏极与列数据线d连接、源极与SM125的一个输入端子连接的NMOS晶体管构成。SM125是由一方的输出端子与另一方的输入端子连接的两个转换器327和328构成的自保持型存储器。转换器327的输入端子与转换器328的输出端子和构成开关315的NMOS晶体管的源极连接。转换器328的输入端子与转换器327的输出端子和构成316的NMOS晶体管的漏极连接。转换器327和328均为如图3所示的公知的CMOS转换器的结构。
而且，开关316由栅极与触发线trig连接、漏极与SM125的输出端子连接、源极与SM126的输入端子连接的NMOS晶体管构成。而且，SM126是由一方的输出端子与另一方的输入端子连接的两个转换器329和330构成的自保持型存储器。转换器329的输入端子与转换器330的输出端子和反射电极401连接。转换器330的输入端子与转换器329的输出端子和构成开关316的NMOS晶体管的源极连接。转换器329和330与转换器327和328同样地，均为如图3所示的公知的CMOS转换器的结构。
本实施方式的像素12C进行与图5的时序图一起说明的动作相同的动作。像素12C在通过行扫描信号而被选择时，开关315接通，利用开关315对此时输出到列数据线d的正转子帧数据进行采样并写入到像素12C的SM125。以下，同样地，对构成图像显示部11的所有像素12C的SM125进行正转子帧数据的写入，在该写入动作结束后，向构成图像显示部11的所有像素12C同时供给“H”电平的触发脉冲。由此，所有像素12C的开关316接通，因此在SM125存储的正转子帧数据通过开关316被一起传送到SM126并被保持，并且施加于反射电极401。SM126的正转子帧数据的保持期间是到下一个“H”的触发脉冲输入到触发线trig为止的1子帧期间。
接着，图像显示部11内的各像素12C与上述同样地通过行扫描信号以行为单位而被选择，将各像素紧前的与正转子帧数据逻辑值相反的反转子帧数据写入SM125。向构成图像显示部11的所有像素12C的SM125的反转子帧数据的写入结束后，向构成图像显示部11的所有像素12C同时供给“H”电平的触发脉冲。由此，所有像素12C的开关316接通，因此在SM125存储的反转子帧数据通过开关316被一起传送到SM126并被保持，并且施加于反射电极401。SM126的反转子帧数据的保持期间是到下一个“H”的触发脉冲输入到触发线trig为止的1子帧期间。
向SM125的写入如上所述是通过来自一个开关315的输入进行的。在该情况下，从开关315观察构成SM125的输入侧的转换器327内的晶体管与从开关315观察构成SM125的输出侧的转换器328内的晶体管相比，使用驱动力大的晶体管。并且，以构成开关315的NMOS晶体管的驱动力比构成转换器328的NMOS晶体管的驱动力大的晶体管构成。这基于与上述的像素12A的转换器321及322与开关311的驱动力的关系是同样的理由，因此省略其说明。
而且，向SM126的数据写入是通过一个开关316进行的。在该情况下，从开关316观察构成SM126的输入侧的转换器329内的晶体管使用驱动力大的晶体管，从开关316观察构成SM126的输出侧的转换器330内的晶体管使用驱动力小的晶体管。
通过这样，在触发脉冲为“H”电平、开关316接通的情况下，在SM125与SM126的存储数据不同的情况下，转换器327的输出数据与转换器330的输出数据冲突。另一方面，由于转换器327的驱动力比转换器330的驱动力大，因此SM125的数据不会改写为SM126的数据，而是将SM126的数据改写为SM125的数据。
并且，以构成开关316的NMOS晶体管的驱动力比构成转换器330的NMOS晶体管的驱动力大的晶体管构成。这是因为，在改写SM126的数据的情况下，特别是在SM126的开关316侧的输入侧的电压Vb为“L”电平、SM125的数据为“H”电平的情况下，需要使电压Vb比转换器329反转的阈值电压高。
即，电压Vb由构成转换器330的NMOS晶体管的电流和开关316的电流的比确定。此时，由于开关316为NMOS晶体管，因此VDD侧的电压不会由NMOS晶体管的阈值Vth输入，“H”电平的电压成为比VDD低出Vth的量的电压。而且，在该电压下，在NMOS晶体管的Vth附近进行驱动，因此基本没有流过电流。即，导通输入开关316的电压Vb越高，则在开关316流过的电流越小。即，为了使电压Vb达到SM126的输入侧转换器329反转至“H”电平的阈值电压以上，需要使在开关316流过的电流比在构成转换器330的晶体管的NMOS晶体管流过的电流大。考虑到该驱动力的比，需要确定开关316的晶体管尺寸和构成转换器330的NMOS晶体管的晶体管尺寸。
当对所有像素12C的SM126一起写入在SM125存储的1位的数据时，触发脉冲线trig的触发脉冲成为“L”电平，开关316断开。由此，SM126保持写入的1位的数据，能够在任意的时间(在此为1子帧期间)将反射电极401的电位固定为与上述保持数据对应的电位。
写入SM126的数据为图5中的记录502所示的在每个子帧切换的正转数据和反转数据。另一方面，共用电极电位Vcom也如图5中记录503所示地，与上述写入同步地在每个子帧交替地切换成预定电位。因此，根据使用本第三实施方式的像素12C的液晶显示装置，与使用上述各实施方式的像素12A或12B的液晶显示装置同样地，进行在每个子帧反转的交流驱动，因此能够进行防止液晶402的烧结的显示。并且，根据使用本第三实施方式的像素12C的液晶显示装置，将构成SM125的转换器327和328、构成SM126的转换器329和330的各驱动力、构成开关315和316的各晶体管的驱动力分别设定成预定的关系，因此能够稳定且正确地进行灰度显示。
另外，开关315和316也可以由PMOS晶体管构成，在该情况下，按照与上述的说明相反的极性考虑即可，因此省略详细说明。
另外，本发明并不限定于以上的实施方式，例如以像素电极为反射电极401进行了说明，但是也可以是透光电极。
产业利用性
如上所述，本发明的液晶显示装置对于高清的液晶显示装置起作用，特别适用于全高清的液晶显示装置。
标号说明
10：液晶显示装置；
11：图像显示部；
12、12A、12B、12C：像素；
13：定时发生器；
14：垂直移位寄存器；
15：数据锁存电路；
16：水平驱动器；
112：电极；
121、123、125：第一信号保持部(SM)；
122：第二信号保持部(DM)；
124、126：第二信号保持部(SM)；
201、211～214：静态随机存取存储器(SRAM)；
202：动态随机存取存储器(DRAM)；
161：水平移位寄存器；
162：锁存电路；
163：电平转换器/像素驱动器；
321、322、323、324、327、328：转换器；
301、411、412、416、417：N沟道MOS型晶体管(NMOS晶体管)；
302、410、413、414、415：P沟道MOS型晶体管(PMOS晶体管)；
400：液晶显示元件；
402：液晶；
401：反射电极；
403：共用电极；
d、d1～dn：列数据线；
g、g1～gm：行扫描线；
trig：触发线；
trigb：反转触发脉冲用触发线；
C1：电容。

Claims (6)

1.一种液晶显示装置，其特征在于，
设于多条列数据线与多条行扫描线彼此交叉的交叉部的多个像素各自具备：
显示元件，在对置的像素电极和共用电极之间填充封入有液晶；
第一开关部，经由所述列数据线对各子帧数据进行采样，所述各子帧数据用于以具有比影像信号的一帧期间短的显示期间的多个子帧来显示所述影像信号的各帧；
第一信号保持部，与所述第一开关部一起构成静态随机存取存储器，并存储由所述第一开关部采样得到的所述子帧数据，对一个所述像素配置一个所述第一信号保持部；
第二开关部，将在所述第一信号保持部中存储的所述子帧数据输出；以及
第二信号保持部，与所述第二开关部一起构成动态随机存取存储器，以通过所述第二开关部供给的存储于所述第一信号保持部的所述子帧数据改写存储内容，并将输出数据施加于所述像素电极，
所述液晶显示装置具有像素控制部，所述像素控制部在对构成图像显示部的所述多个像素中行单位的各像素重复向所述第一信号保持部写入所述子帧数据而对所述多个像素全部写入后，通过触发脉冲将所述多个像素所有的所述第二开关部置为接通，对各子帧进行通过在所述第一信号保持部存储的所述子帧数据来改写所述多个像素的所述第二信号保持部的存储内容的动作。
2.根据权利要求1所述的液晶显示装置，其特征在于，
所述第二信号保持部由电容构成，
所述第二开关部由传输门构成，所述传输门由极性彼此相反的两个所述触发脉冲来进行开关控制。
3.根据权利要求1或2所述的液晶显示装置，其特征在于，
所述第一开关部由一个第一晶体管构成，所述第一信号保持部由彼此的输出端子与另一方的输入端子连接的第一转换器和第二转换器构成，
所述第一转换器和第二转换器中，从所述第一晶体管观察构成输入侧的所述第一转换器的第二晶体管的驱动力被设定成比从所述第一晶体管观察构成输出侧的所述第二转换器的第三晶体管的驱动力大，并且所述第一晶体管的驱动力被设定成比构成所述第二转换器的第三晶体管的驱动力大。
4.根据权利要求2所述的液晶显示装置，其特征在于，
在表面形成有构成所述传输门的两个晶体管的基板的上方形成有多层配线层，由在所述多层配线层中的中间的一层配线层与层间绝缘膜之间形成的电极形成所述电容，由所述多层配线层中最上层的配线层形成所述像素电极。
5.一种液晶显示装置，其特征在于，
设于以两条列数据线为一组的多组列数据线与多条行扫描线彼此交叉的交叉部的多个像素各自具备：
显示元件，在对置的像素电极和共用电极之间填充封入有液晶；
第一开关部，经由一组所述两条列数据线中的一条列数据线对正转子帧数据进行采样，所述正转子帧数据用于以具有比影像信号的一帧期间短的显示期间的多个子帧来显示所述影像信号的各帧；
第二开关部，经由一组所述两条列数据线中的另一条列数据线对反转子帧数据进行采样，所述反转子帧数据与所述正转子帧数据为逻辑值相反的关系；
第一信号保持部，存储由所述第一开关部和第二开关部分别采样得到的所述正转子帧数据和反转子帧数据，由彼此的输出端子与另一方的输入端子连接的第一转换器和第二转换器构成，所述第一信号保持部与所述第一开关部和第二开关部一起构成第一静态随机存取存储器；
第三开关部，从所述第一信号保持部与所述第一开关部的连接点输出所述正转子帧数据；
第四开关部，从所述第一信号保持部与所述第二开关部的连接点输出所述反转子帧数据；以及
第二信号保持部，以通过所述第三开关部和第四开关部供给的存储于所述第一信号保持部的所述正转子帧数据和反转子帧数据改写存储内容，并将输出数据施加于所述像素电极，所述第二信号保持部由彼此的输出端子与另一方的输入端子连接的第三转换器和第四转换器构成，与所述第三开关部和第四开关部一起构成第二静态随机存取存储器，
所述第一转换器和第二转换器中，输出端子与所述第一开关部连接的所述第二转换器的驱动力被设定成比输出端子与所述第二开关部连接的所述第一转换器的驱动力小，并且所述第一转换器和第二转换器的驱动力被设定成比所述第三转换器和第四转换器的驱动力大，
所述液晶显示装置具有像素控制部，所述像素控制部在对构成图像显示部的所述多个像素中行单位的各像素重复向所述第一信号保持部写入所述正转子帧数据和反转子帧数据而对所述多个像素全部写入后，通过触发脉冲将所述多个像素所有的所述第三开关部和第四开关部置为接通，对各子帧进行通过在所述第一信号保持部存储的所述正转子帧数据和反转子帧数据来改写所述多个像素的所述第二信号保持部的存储内容的动作。
6.一种液晶显示装置，其特征在于，
设于多条列数据线与多条行扫描线彼此交叉的交叉部的多个像素各自具备：
显示元件，在对置的像素电极和共用电极之间填充封入有液晶；
第一开关部，由一个晶体管构成，经由所述列数据线对各子帧数据进行采样，所述各子帧数据用于以具有比影像信号的一帧期间短的显示期间的多个子帧来显示所述影像信号的各帧；
第一信号保持部，存储由所述第一开关部采样得到的所述子帧数据，由彼此的输出端子与另一方的输入端子连接的第一转换器和第二转换器构成，所述第一信号保持部与所述第一开关部一起构成第一静态随机存取存储器；
第二开关部，由一个晶体管构成，将在所述第一信号保持部中存储的所述子帧数据输出；以及
第二信号保持部，以通过所述第二开关部供给的存储于所述第一信号保持部的所述子帧数据改写存储内容，并将输出数据施加于所述像素电极，所述第二信号保持部由彼此的输出端子与另一方的输入端子连接的第三转换器和第四转换器构成，与所述第二开关部一起构成第二静态随机存取存储器，
所述第一转换器和第二转换器中，输出端子与所述第一开关部连接的所述第二转换器的驱动力被设定成比所述第一转换器的驱动力小且比构成所述第一开关部的晶体管的驱动力小，所述第三转换器和第四转换器中，输出端子与所述第二开关部连接的所述第四转换器的驱动力被设定成比所述第三转换器的驱动力小且比构成所述第二开关部的晶体管的驱动力小，并且，所述第一转换器的驱动力被设定成比所述第四转换器的驱动力大，
所述液晶显示装置具有像素控制部，所述像素控制部在对构成图像显示部的所述多个像素中行单位的各像素重复向所述第一信号保持部写入所述子帧数据而对所述多个像素全部写入后，通过触发脉冲将所述多个像素所有的所述第二开关部置为接通，对各子帧进行通过在所述第一信号保持部存储的所述子帧数据来改写所述多个像素的所述第二信号保持部的存储内容的动作。
CN201280052812.XA 2011-10-27 2012-10-09 液晶显示装置 Active CN104024928B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-235811 2011-10-27
JP2011235811A JP5733154B2 (ja) 2011-10-27 2011-10-27 液晶表示装置
PCT/JP2012/076135 WO2013061772A1 (ja) 2011-10-27 2012-10-09 液晶表示装置

Publications (2)

Publication Number Publication Date
CN104024928A CN104024928A (zh) 2014-09-03
CN104024928B true CN104024928B (zh) 2016-09-07

Family

ID=48167606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280052812.XA Active CN104024928B (zh) 2011-10-27 2012-10-09 液晶显示装置

Country Status (5)

Country Link
US (2) US9466253B2 (zh)
JP (1) JP5733154B2 (zh)
CN (1) CN104024928B (zh)
DE (1) DE112012004462B4 (zh)
WO (1) WO2013061772A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6256059B2 (ja) * 2014-01-31 2018-01-10 株式会社Ｊｖｃケンウッド 液晶表示装置
JP2015161836A (ja) * 2014-02-27 2015-09-07 株式会社Ｊｖｃケンウッド 液晶表示装置
JP2015184529A (ja) * 2014-03-25 2015-10-22 株式会社Ｊｖｃケンウッド 液晶表示装置
JP6319138B2 (ja) * 2014-09-30 2018-05-09 株式会社Ｊｖｃケンウッド 液晶表示装置及びその製造方法
JP6365368B2 (ja) * 2015-03-19 2018-08-01 株式会社Ｊｖｃケンウッド 液晶表示装置
JP6380186B2 (ja) * 2015-03-25 2018-08-29 株式会社Ｊｖｃケンウッド 液晶表示装置
JP6597294B2 (ja) * 2015-12-25 2019-10-30 株式会社Ｊｖｃケンウッド 液晶表示装置及びその画素検査方法
CN105810136B (zh) * 2016-05-23 2019-04-02 武汉华星光电技术有限公司 阵列基板测试电路、显示面板及平面显示装置
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
JP6774320B2 (ja) * 2016-11-29 2020-10-21 日亜化学工業株式会社 表示装置
JP7218086B2 (ja) 2017-08-31 2023-02-06 株式会社Ｊｖｃケンウッド 反射型液晶表示装置
JP6870596B2 (ja) * 2017-11-30 2021-05-12 株式会社Ｊｖｃケンウッド 液晶表示装置及びその駆動方法
JP2020052217A (ja) * 2018-09-26 2020-04-02 株式会社ジャパンディスプレイ 表示装置及び電子看板
WO2020196647A1 (ja) * 2019-03-25 2020-10-01 株式会社Ｊｖｃケンウッド 位相変調装置及び位相変調方法
JP7528756B2 (ja) 2020-12-04 2024-08-06 株式会社Ｊｖｃケンウッド 光ノード装置
JP7543881B2 (ja) 2020-12-04 2024-09-03 株式会社Ｊｖｃケンウッド 光ノード装置
WO2022118632A1 (ja) 2020-12-04 2022-06-09 株式会社Ｊｖｃケンウッド 光ノード装置
US11978506B2 (en) * 2020-12-10 2024-05-07 Agency For Science, Technology And Research Spatial light modulator
JPWO2023062946A1 (zh) * 2021-10-15 2023-04-20

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128215A (en) * 1997-08-19 2000-10-03 Altera Corporation Static random access memory circuits
JP2001201698A (ja) * 2000-01-19 2001-07-27 Seiko Epson Corp 画像表示装置および、それに適した光変調ユニットおよび駆動ユニット
CN1606770A (zh) * 2001-11-22 2005-04-13 索尼株式会社 显示驱动方法和显示设备
CN1822076A (zh) * 2005-02-14 2006-08-23 株式会社日立显示器 显示装置及其驱动方法
CN101241282A (zh) * 2007-02-09 2008-08-13 三星电子株式会社 液晶显示面板及具有所述液晶显示面板的液晶显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07253764A (ja) * 1994-03-15 1995-10-03 Sharp Corp 液晶表示装置
JP3485229B2 (ja) * 1995-11-30 2004-01-13 株式会社東芝 表示装置
JP3413043B2 (ja) * 1997-02-13 2003-06-03 株式会社東芝 液晶表示装置
JPH1184419A (ja) * 1997-09-09 1999-03-26 Hitachi Ltd 液晶ライトバルブおよび投射型表示装置
US6288712B1 (en) 1997-11-14 2001-09-11 Aurora Systems, Inc. System and method for reducing peak current and bandwidth requirements in a display driver circuit
JP2001306038A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 液晶表示装置およびそれを用いた携帯機器
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US7071932B2 (en) * 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
JP4560275B2 (ja) 2003-04-04 2010-10-13 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置とその駆動方法
JP5121386B2 (ja) * 2007-10-15 2013-01-16 株式会社ジャパンディスプレイウェスト 液晶表示装置
US7940343B2 (en) * 2007-10-15 2011-05-10 Sony Corporation Liquid crystal display device and image displaying method of liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128215A (en) * 1997-08-19 2000-10-03 Altera Corporation Static random access memory circuits
JP2001201698A (ja) * 2000-01-19 2001-07-27 Seiko Epson Corp 画像表示装置および、それに適した光変調ユニットおよび駆動ユニット
CN1606770A (zh) * 2001-11-22 2005-04-13 索尼株式会社 显示驱动方法和显示设备
CN1822076A (zh) * 2005-02-14 2006-08-23 株式会社日立显示器 显示装置及其驱动方法
CN101241282A (zh) * 2007-02-09 2008-08-13 三星电子株式会社 液晶显示面板及具有所述液晶显示面板的液晶显示装置

Also Published As

Publication number Publication date
JP5733154B2 (ja) 2015-06-10
JP2013092714A (ja) 2013-05-16
DE112012004462B4 (de) 2024-02-01
US9934761B2 (en) 2018-04-03
CN104024928A (zh) 2014-09-03
WO2013061772A1 (ja) 2013-05-02
US9466253B2 (en) 2016-10-11
DE112012004462T5 (de) 2014-07-24
US20140232706A1 (en) 2014-08-21
US20160300552A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
CN104024928B (zh) 液晶显示装置
US9437150B2 (en) Liquid crystal display (LCD) device
CN101868833B (zh) 移位寄存器和显示装置
CN100524533C (zh) 移位寄存器电路及具备它的图像显示装置
CN100485467C (zh) 显示装置
CN100511398C (zh) 显示装置
CN100505104C (zh) 移位寄存器电路
CN108682398A (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104137170B (zh) 显示装置
CN106663409B (zh) 显示装置和显示方法
US9177516B2 (en) Description liquid crystal display device and pixel inspection method therefor
US9626926B2 (en) Liquid crystal display device
CN103609021B (zh) 触发器、移位寄存器、显示面板以及显示装置
CN103918024B (zh) 液晶显示装置和辅助电容线的驱动方法
CN107464519A (zh) 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN102576517B (zh) 显示驱动电路、显示装置和显示驱动方法
CN101965607A (zh) 辅助电容配线驱动电路和显示装置
CN100507986C (zh) 显示器及驱动该显示器的方法
CN106128377A (zh) 液晶显示面板及预充电方法、液晶显示装置
JP2014215495A (ja) 液晶表示装置及び液晶表示装置の検査方法
CN104115217B (zh) 显示装置及其驱动方法
JP2017126075A (ja) 液晶表示装置及び液晶表示装置の検査方法
JP2015161836A (ja) 液晶表示装置
JP2004109824A (ja) 電気光学装置、電気光学装置の駆動方法、電気光学装置の駆動回路および電子機器
JP6115056B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant