CN107369426A

CN107369426A - 防止时钟信号丢失的goa电路

Info

Publication number: CN107369426A
Application number: CN201710788014.8A
Authority: CN
Inventors: 石龙强; 陈书志
Original assignee: Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Current assignee: Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date: 2017-09-04
Filing date: 2017-09-04
Publication date: 2017-11-21
Anticipated expiration: 2037-09-04
Also published as: WO2019041388A1; CN107369426B

Abstract

本发明涉及一种防止时钟信号丢失的GOA电路。该GOA电路包括多个级联的GOA单元，第N级GOA单元包括：上拉级传单元，下拉单元，下拉维持单元分别与该第N级GOA单元的第一节点(Q(N))和栅极信号输出端(G(N))连接，所述上拉控制单元与该第N级GOA单元的第一节点(Q(N))连接；从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路，该附加电路与下拉维持单元连接；当时钟信号丢失时，该附加电路利用连接该附加电路的起始信号(STV)和该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)能够拉低该第N级GOA单元的第一节点(Q(N))的电位。本发明防止时钟信号丢失的GOA电路能够解决时钟信号消失导致显示器受损的问题。

Description

防止时钟信号丢失的GOA电路

技术领域

本发明涉及液晶显示器领域，尤其涉及一种防止时钟信号丢失的GOA电路。

背景技术

液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

GOA技术，即Gate Driver ON Array(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。现有的GOA电路，通常包括级联的多个GOA单元，每一级GOA单元对应驱动一级水平扫描线。图1所示是一级GOA电路示意图。GOA单元的主要结构包括上拉控制单元10，负责生成控制上拉级传单元20动作的扫描控制信号，一般连接前面级GOA单元传递过来的下传信号或者栅极信号；上拉级传单元20，与上拉控制单元10相连接，根据接收的扫描控制信号将时钟信号转化为行扫描信号；下拉单元30，与上拉控制单元10和上拉级传单元20相连接，用于将扫描控制信号和行扫描信号下拉至低电平；下拉维持单元40，与上拉控制单元10和上拉级传单元20相连接，用于在非本行像素单元的行扫描期间将扫描控制信号和行扫描信号维持在低电平，通常有两个下拉维持模块交替作用，交替作用的两个下拉维持模块分别连接低频时钟信号LC1、低频时钟信号LC2。

控制现有GOA电路所需信号和重要节点的波形和电压的波形如图2所示。其中，STV是起始信号，为交流电，每一帧(frame)开启一次，用于最初几级GOA单元的启动，高电位为28V，低电位为-7V。时钟信号CK1～CK8是高频交流电，对于大尺寸高分辨率面板，一般采用多个高频时钟信号来驱动，每个时钟信号CK的脉宽为4H的时间(一个H为一个数据(data)的时间)，周期为8H的时间。其中，CK1延迟STV信号的时间为一个H,相邻CK之间相差一个H的时间。CK的高低电位为28V，-7V。LC1，LC2是低频交流电源。这两个信号的相位完全相反，也就是当LC1为高电位的时候，LC2为低电位；当LC1为低电位的时候LC2为高电位。LC的脉宽为100个frame，LC的周期为200个frame。LC的高电位为28V，低电位为-7V。VSS是低压直流电源，电位为-7V。G(N)是当前级的栅极(gate)输出波形(行扫描信号)，ST(N)和Q(N)是当前级重要节点的波形；ST(N-4)是ST(N)往前数四级的波形；ST(N+4)，Q(N+4)分别是ST(N)，Q(N)往后数四级的波形。GOA电路的前四级电路，即控制Gate1～4的电路的T11用STV控制。

参见图3，其为时钟信号CK丢失时对应控制GOA电路所需信号和重要节点的波形示意图。在日常应用中，由于信号干扰等环境影响，时钟信号(CK)在1帧中突然消失。时钟信号的消失导致本级Q(N),和接下来Q(N+4),ST(N+4)输出异常，这种异常只能在下一帧CK恢复的时候才能消失。这种现象会导致大电流，显示器有可能受到损伤。

发明内容

因此，本发明的目的在于提供一种防止时钟信号丢失的GOA电路，解决时钟信号消失导致显示器受损的问题。

为实现上述目的，本发明提供一种防止时钟信号丢失的GOA电路，包括：多个级联的GOA单元，其中第N级GOA单元对第N级水平扫描线的充电进行控制，该第N级GOA单元包括上拉控制单元，上拉级传单元，下拉单元，下拉维持单元；所述上拉级传单元，下拉单元，下拉维持单元分别与该第N级GOA单元的第一节点和栅极信号输出端连接，该下拉维持单元的交替作用的两个下拉维持模块分别连接第一低频时钟信号、第二低频时钟信号，所述上拉控制单元与该第N级GOA单元的第一节点连接；

从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路，该附加电路连接起始信号和该第一低频时钟信号、第二低频时钟信号；时钟信号丢失后，当下一帧开启时，通过高电位的该起始信号和相位相反的该第一低频时钟信号、第二低频时钟信号能够控制该附加电路拉低该第N级GOA单元的第一节点的电位。

其中，所述下拉维持单元包括：

第一薄膜晶体管，其栅极连接该第N级GOA单元的第二节点，源极和漏极分别连接该栅极信号输出端和恒压低电平信号；

第二薄膜晶体管，其栅极连接该第N级GOA单元的第三节点，源极和漏极分别连接该栅极信号输出端和恒压低电平信号；

第三薄膜晶体管，其栅极连接该第二节点，源极和漏极分别连接该第一节点和恒压低电平信号；

第四薄膜晶体管，其栅极连接该第三节点，源极和漏极分别连接该第一节点和恒压低电平信号；

第五薄膜晶体管，其栅极连接第一低频时钟信号，源极和漏极分别连接该第一低频时钟信号和第六薄膜晶体管的栅极；

第六薄膜晶体管，其源极和漏极分别连接该第一低频时钟信号和该第二节点；

第七薄膜晶体管，其栅极连接该第一节点，源极和漏极分别连接该恒压低电平信号和第六薄膜晶体管的栅极；

第八薄膜晶体管，其栅极连接该第一节点，源极和漏极分别连接该恒压低电平信号和该第二节点；

第九薄膜晶体管，其栅极连接第二低频时钟信号，源极和漏极分别连接该第二低频时钟信号和第十薄膜晶体管的栅极；

第十薄膜晶体管，其源极和漏极分别连接该第二低频时钟信号和该第三节点；

第十一薄膜晶体管，其栅极连接该第一节点，源极和漏极分别连接该恒压低电平信号和第十薄膜晶体管的栅极；

第十二薄膜晶体管，其栅极连接该第一节点，源极和漏极分别连接该恒压低电平信号和该第三节点。

其中，该附加电路包括：

第十三薄膜晶体管，其栅极连接该起始信号，源极和漏极分别连接该第一节点和第十四薄膜晶体管的栅极；

第十四薄膜晶体管，其源极和漏极分别连接其栅极和该第一低频时钟信号；

第十五薄膜晶体管，其栅极连接该起始信号，源极和漏极分别连接该第一节点和第十六薄膜晶体管的栅极；

第十六薄膜晶体管，其源极和漏极分别连接其栅极和该第二低频时钟信号。

其中，该附加电路包括：

第十七薄膜晶体管，其栅极连接该起始信号，源极和漏极分别连接该第一低频时钟信号和该第二节点；

第十八薄膜晶体管，其栅极连接该起始信号，源极和漏极分别连接该第二低频时钟信号和该第三节点。

其中，该附加电路包括：

第十八薄膜晶体管，其栅极连接该起始信号，源极和漏极分别连接该第二低频时钟信号和该第三节点；

第十九薄膜晶体管，其栅极连接该起始信号，源极和漏极分别连接该第二节点和该第三节点。

其中，该上拉控制单元包括第二十薄膜晶体管。

其中，对于前四级GOA单元，该第二十薄膜晶体管的栅极连接该起始信号，源极和漏极分别连接该起始信号和第一节点。

其中，对于第五级开始的GOA单元，该第二十薄膜晶体管的栅极连接第N－4级GOA单元的级传信号输出端，源极和漏极分别连接该级传信号输出端和第一节点。

其中，从第九级开始的各级GOA单元包括所述用于防止时钟信号丢失的附加电路。

其中，该上拉级传单元包括：

第二十一薄膜晶体管，其栅极连接该第一节点，源极和漏极分别连接该栅极信号输出端和该第N级GOA单元的时钟信号；

第二十二薄膜晶体管，其栅极连接该第一节点，源极和漏极分别连接该第N级GOA单元的级传信号输出端和该第N级GOA单元的时钟信号；以及

自举电容，其两端分别连接该第一节点和栅极信号输出端。

其中，该下拉单元包括：

第二十三薄膜晶体管，其栅极连接第N+4级GOA单元的级传信号输出端，源极和漏极分别连接该第一节点和恒压低电平信号；

第二十四薄膜晶体管，其栅极连接该第N+4级GOA单元的级传信号输出端，源极和漏极分别连接该栅极信号输出端和恒压低电平信号。

综上，本发明的防止时钟信号丢失的GOA电路，能够解决时钟信号消失导致显示器受损的问题。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。

附图中，

图1为现有一级GOA电路示意图；

图2为控制现有GOA电路所需信号和重要节点的波形示意图；

图3为时钟信号CK丢失时对应控制GOA电路所需信号和重要节点的波形示意图；

图4为本发明一较佳实施例前四级GOA电路示意图；

图5为本发明一较佳实施例5～8级GOA电路示意图；

图6为本发明一较佳实施例第9级及以后的GOA电路示意图；

图7为本发明又一较佳实施例第9级及以后的GOA电路示意图；

图8为本发明再一较佳实施例第9级及以后的GOA电路示意图；

图9为本发明防止时钟信号丢失的GOA电路所需信号和重要节点的波形示意图。

具体实施方式

参见图4，其为本发明一较佳实施例前四级GOA电路示意图。本发明的防止时钟信号丢失的GOA电路包括：多个级联的GOA单元，其中第N级GOA单元对第N级水平扫描线的充电进行控制。该第N级GOA单元包括上拉控制单元11，上拉级传单元20，下拉单元30，下拉维持单元40；上拉级传单元20，下拉单元30，下拉维持单元40分别与节点Q(N)和栅极信号输出端G(N)连接，上拉控制单元11与节点Q(N)连接。上拉控制单元11包括薄膜晶体管T11；上拉级传单元20包括薄膜晶体管T21，T22，以及自举电容Cb；下拉单元30包括薄膜晶体管T31及T41；下拉维持单元40包括薄膜晶体管T32，薄膜晶体管T33，薄膜晶体管T42，薄膜晶体管T43，薄膜晶体管T51，薄膜晶体管T53，薄膜晶体管T52，薄膜晶体管T54，薄膜晶体管T61，薄膜晶体管T63，薄膜晶体管T62，以及薄膜晶体管T64。

在此较佳实施例中，对于前四级GOA单元，上拉控制单元11中的T11是用起始信号STV控制。

参见图5，其为本发明一较佳实施例5～8级GOA电路示意图。在此较佳实施例中，对于第5～8级的GOA单元，上拉控制单元12中的T11是用级传信号ST(N-4)控制。上拉级传单元20，下拉单元30，及下拉维持单元40等结构保持不变。

为解决时钟信号消失导致显示器受损的问题，本发明从某一级开始的各级GOA单元增加了用于防止时钟信号丢失的附加电路，该附加电路与下拉维持单元连接；当时钟信号丢失时，该附加电路利用连接该附加电路的起始信号STV和该第一低频时钟信号LC1、第二低频时钟信号LC2能够拉低该第N级GOA单元的第一节点Q(N)的电位。

在此作为举例，本发明从第9级开始，设计了三种GOA电路。

参见图6，其为本发明一较佳实施例第9级及以后的GOA电路示意图。第一种GOA电路的特点是新增了四颗TFT组成附加电路50，上拉控制单元12，上拉级传单元20，下拉单元30，及下拉维持单元40等结构保持不变。T1，T2跟LC1控制的下拉维持单元40一组，T3，T4跟LC2控制的下拉维持单元40一组。两组新增的单元的作用是：当CK信号丢失后，当第二帧的STV启开的时候，可以将Q(N)的高电位拉低，从而保证第二帧的画面正常输出。

下面对CK丢失的解决方案进行说明。

两组新增单元的工作原理是一样的。当LC1为低电位,LC2为高电位的时候，T1,T2这一组起作用。同理，当LC1为高电位,LC2为低电位的时候，T3,T4这一组起作用。

下面以T1,T2这一组正在工作时候(LC1为低电位，LC2为高电位)进行原理介绍：

当CK丢失以后，Q(N),Q(N+4)会维持着高电位；当下一个frame开启的时候，STV为高电位时候，T1打开，此时LC1为低电位，此时T2的TFTdiode(二极管)顺偏，所以,LC1的低电位被写入到Q(N),Q(N+4)等点位被拉低，所以不会影响下一帧的正常显示。

由于此时LC2为高电位，T4这颗TFT diode(二极管)逆偏，这组T3,T4组成的路径不通，LC2的高电位不会影响到Q(N)电位。

参见图7，其为本发明又一较佳实施例第9级及以后的GOA电路示意图。第二种GOA电路新增了T1，T2两颗TFT组成附加电路50，其中T1跟LC1一组，T2跟LC2一组，栅极均由STV控制，上拉控制单元12，上拉级传单元20，下拉单元30，及下拉维持单元40等结构保持不变。跟第一种电路相比，该电路的优点是TFT较少，但是缺点是需要通过T42或者T43TFT才能将Q(N)的高电位拉低，反应速度比较慢。

下面对CK丢失的解决方案进行说明。

两组新增单元的工作原理是一样的。当LC1为高电位,LC2为低电位的时候，T1这一组起作用。同理，当LC1为低电位,LC2为高电位的时候，T2这一组起作用。

下面以T1这一组正在工作时候(LC1为高电位，LC2为低电位)进行原理介绍：

当CK丢失以后，Q(N),Q(N+4)会维持着高电位；当下一个frame开启的时候，STV为高电位时候，T1打开，此时LC1为高电位，T32,T42的栅极写入LC1的高电位；所以T32,T42打开。所以Q(N),G(N),Q(N+4)等点位被拉低到VSS，所以不会影响下一帧的正常显示。

由于此时LC2为低电位，T2，这组路径不通，所以T33,T43不起作用。

参见图8，其为本发明再一较佳实施例第9级及以后的GOA电路示意图。第三种GOA电路新增了T1，T2及T3三个TFT组成附加电路50，上拉控制单元12，上拉级传单元20，下拉单元30，及下拉维持单元40等结构保持不变。跟第二种电路相比，该电路的优点是T42,T43TFT同时打开，反应速度相对快，缺点是增加了一颗TFT。

下面对CK丢失的解决方案进行说明。

当LC1为高电位,LC2为低电位的时侯，下面以T1这一组正在工作时候(LC1为高电位，LC2为低电位)进行原理介绍：

当CK丢失以后，Q(N),Q(N+4)会维持着高电位；当下一个frame开启的时候，STV为高电位时候，T1，T2,T3打开，此时LC1为高电位，T32,T42,T33,T43的栅极电位均为高电位，四颗TFT同时打开，所以Q(N),G(N)有两组路径被拉到VSS低电位，反应速度更快。

参见图9，其为本发明防止时钟信号丢失的GOA电路所需信号和重要节点的波形示意图，可帮助理解CK丢失的解决方案，具体信号和节点与图2和图3来相互参照。

本发明的防止时钟信号丢失的GOA电路可运用于LCD显示，也可运用于OLED显示。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims

1.一种防止时钟信号丢失的GOA电路，其特征在于，包括：多个级联的GOA单元，其中第N级GOA单元对第N级水平扫描线的充电进行控制，该第N级GOA单元包括上拉控制单元，上拉级传单元，下拉单元，下拉维持单元；所述上拉级传单元，下拉单元，下拉维持单元分别与该第N级GOA单元的第一节点(Q(N))和栅极信号输出端(G(N))连接，该下拉维持单元的交替作用的两个下拉维持模块分别连接第一低频时钟信号(LC1)、第二低频时钟信号(LC2)，所述上拉控制单元与该第N级GOA单元的第一节点(Q(N))连接；

从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路，该附加电路连接起始信号(STV)和该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)；时钟信号丢失后，当下一帧开启时，通过高电位的该起始信号(STV)和相位相反的该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)能够控制该附加电路拉低该第N级GOA单元的第一节点(Q(N))的电位。

2.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，所述下拉维持单元包括：

第一薄膜晶体管(T32)，其栅极连接该第N级GOA单元的第二节点(P(N))，源极和漏极分别连接该栅极信号输出端(G(N))和恒压低电平信号(VSS)；

第二薄膜晶体管(T33)，其栅极连接该第N级GOA单元的第三节点(K(N))，源极和漏极分别连接该栅极信号输出端(G(N))和恒压低电平信号(VSS)；

第三薄膜晶体管(T42)，其栅极连接该第二节点(P(N))，源极和漏极分别连接该第一节点(Q(N))和恒压低电平信号(VSS)；

第四薄膜晶体管(T43)，其栅极连接该第三节点(K(N))，源极和漏极分别连接该第一节点(Q(N))和恒压低电平信号(VSS)；

第五薄膜晶体管(T51)，其栅极连接该第一低频时钟信号(LC1)，源极和漏极分别连接该第一低频时钟信号(LC1)和第六薄膜晶体管(T53)的栅极；

第六薄膜晶体管(T53)，其源极和漏极分别连接该第一低频时钟信号(LC1)和该第二节点(P(N))；

第七薄膜晶体管(T52)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和第六薄膜晶体管(T53)的栅极；

第八薄膜晶体管(T54)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和该第二节点(P(N))；

第九薄膜晶体管(T61)，其栅极连接该第二低频时钟信号(LC2)，源极和漏极分别连接该第二低频时钟信号(LC2)和第十薄膜晶体管(T63)的栅极；

第十薄膜晶体管(T63)，其源极和漏极分别连接该第二低频时钟信号(LC2)和该第三节点(K(N))；

第十一薄膜晶体管(T62)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和第十薄膜晶体管(T63)的栅极；

第十二薄膜晶体管(T64)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和该第三节点(K(N))。

3.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，该附加电路包括：

第十三薄膜晶体管(T1)，其栅极连接该起始信号(STV)，源极和漏极分别连接该第一节点(Q(N))和第十四薄膜晶体管(T2)的栅极；

第十四薄膜晶体管(T2)，其源极和漏极分别连接其栅极和该第一低频时钟信号(LC1)；

第十五薄膜晶体管(T3)，其栅极连接该起始信号(STV)，源极和漏极分别连接该第一节点(Q(N))和第十六薄膜晶体管(T4)的栅极；

第十六薄膜晶体管(T4)，其源极和漏极分别连接其栅极和该第二低频时钟信号(LC2)。

4.如权利要求2所述的防止时钟信号丢失的GOA电路，其特征在于，该附加电路包括：

第十七薄膜晶体管，其栅极连接该起始信号(STV)，源极和漏极分别连接该第一低频时钟信号(LC1)和该第二节点(P(N))；

第十八薄膜晶体管，其栅极连接该起始信号(STV)，源极和漏极分别连接该第二低频时钟信号(LC2)和该第三节点(K(N))。

5.如权利要求2所述的防止时钟信号丢失的GOA电路，其特征在于，该附加电路包括：

第十八薄膜晶体管，其栅极连接该起始信号(STV)，源极和漏极分别连接该第二低频时钟信号(LC2)和该第三节点(K(N))；

第十九薄膜晶体管，其栅极连接该起始信号(STV)，源极和漏极分别连接该第二节点(P(N))和该第三节点(K(N))。

6.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，该上拉控制单元包括第二十薄膜晶体管(T11)；

对于前四级GOA单元，该第二十薄膜晶体管(T11)的栅极连接该起始信号(STV)，源极和漏极分别连接该起始信号(STV)和第一节点(Q(N))。

7.如权利要求6所述的防止时钟信号丢失的GOA电路，其特征在于，对于第五级开始的GOA单元，该第二十薄膜晶体管(T11)的栅极连接第N－4级GOA单元的级传信号输出端(ST(N－4))，源极和漏极分别连接该级传信号输出端(ST(N－4))和第一节点(Q(N))。

8.如权利要求6所述的防止时钟信号丢失的GOA电路，其特征在于，从第九级开始的各级GOA单元包括所述用于防止时钟信号丢失的附加电路。

9.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，该上拉级传单元包括：

第二十一薄膜晶体管(T21)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该栅极信号输出端(G(N))和该第N级GOA单元的时钟信号(CK(N))；

第二十二薄膜晶体管(T22)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该第N级GOA单元的级传信号输出端(ST(N))和该第N级GOA单元的时钟信号(CK(N))；以及

自举电容(Cb)，其两端分别连接该第一节点(Q(N))和栅极信号输出端(G(N))。

10.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，该下拉单元包括：

第二十三薄膜晶体管(T41)，其栅极连接第N+4级GOA单元的级传信号输出端(ST(N+4))，源极和漏极分别连接该第一节点(Q(N))和恒压低电平信号(VSS)；

第二十四薄膜晶体管(T31)，其栅极连接该第N+4级GOA单元的级传信号输出端(ST(N+4))，源极和漏极分别连接该栅极信号输出端(G(N))和恒压低电平信号(VSS)。