CN109448631B - 一种显示装置 - Google Patents

Abstract

本发明公开了一种多用分用电路及显示装置，属于显示技术领域；多路分用电路包括：n条第一数据线、分别与n条第一数据线连接的n个开关组、开关驱动电路、连接开关驱动电路的m条开关控制线、补偿驱动电路以及连接补偿驱动电路的m‑1条补偿线，n、m为大于1的整数；m‑1条补偿线分别对m‑1个非末位选通开关关闭导致的选通馈通电压进行补偿，末位选通开关关闭导致的选通馈通电压根据情况选择不补偿或者与m‑1个补偿信号导致的补偿电压差统一使用公共电压调整来补偿；仅增设m‑1条补偿线即可达到使各列像素受到的馈通电压均一的效果，可以解决选通开关关闭导致的显示不良问题，又可节省电路空间，减小补偿带来的额外功耗。

Description

一种显示装置

技术领域

本发明属于显示技术领域，具体涉及一种显示装置。

背景技术

多路分用电路（Demux技术）广泛应用于显示装置，它可以将数据驱动电路（SourceIC）输出的数据电压以1:m(如1:2、1:3等，m为大于1的整数，称1：m为Mux比例）的形式分时传送给对应的m条第二数据线，连接数据驱动电路的第一数据线数量相对于连接像素单元的第二数据线数量至少可减少一半，可减少IC数量，进而减少面板设计成本和节省布局空间，减小面板的下边框，使面板达到更窄边框的要求。

由于采用Demux技术，在第一数据线和对应的多条第二数据线之间需要使用多个薄膜晶体管（TFT）作为选通开关，且需要引入控制选通开关的多条开关控制线。特别是对于使用氧化物半导体（如铟镓锌氧化物，简称IGZO）的TFT而言，因为TFT的特殊性质，在栅极和漏极间会存在一个较大的寄生电容Cgd（如图1）。如图2所示，由于上述寄生电容效应，多路分用电路中选通开关的栅极和漏极间存在较大的选通寄生电容Ckd。

如图3所示，由于选通寄生电容Ckd的存在，当开关控制信号处于下降沿(由高电平跳变至低电平)时，控制对应的选通开关关断，该选通开关所连接的第二数据线电位受选通寄生电容Ckd的影响也会出现一定的向下跳变，该跳变可看做是选通开关关断对第二数据线电位带来的选通馈通电压（V_{feedthrough_CK}电压），馈通电压（V_feedthrough）还包括像素单元内薄膜晶体管关断的像素馈通电压（V_{feedthrough_Gk}）。由于不同列像素与多路分用电路的连接关系不同，相邻像素有的会被选通馈通电压影响，有的可能不会被选通馈通电压影响，或者相邻像素受到选通馈通电压有差异，导致显示上会出现色偏、横竖条纹、闪烁等显示不良。

为解决上述问题，图4所示为一种多路分用电路及相应的补偿电路，补偿电路与开关控制线数量相等的补偿线，补偿线与对应的第二数据线交叠形成补偿电容(如图5所示) 。

如图6所示，m条补偿线分别与m条开关控制线一一对应，补偿线与对应的开关控制线电位相反，开关控制信号波形下降，对选通开关所连接的第二数据线上的电位产生向下拉动的同时，对应的补偿信号波形上升对该第二数据线上的电位产生向上拉动，使第二数据线的电位维稳，可避免显示装置出现色偏、横竖条纹、闪烁等不良。

然而，上述进行补偿的多路分用电路当Mux比例为1：m时，需要m条补偿线和m个补偿信号，会占用较大的面板空间，且电路的整体功耗较大。

发明内容

为解决上述技术问题，本发明提供一种显示装置，可以解决显示装置中多路分用电路导致的画面不良问题，又可节省电路空间，减小补偿带来的额外功耗。

本发明提供的技术方案如下：

本发明公开了一种显示装置，包括显示面板、连接n条第一数据线的数据驱动电路以及多路分用电路；所述显示面板包括纵横交错的多条扫描线和多条第二数据线；第二数据线分为n个第二数据线组，每个第二数据线组包括m条第二数据线；其中n、m为大于1的整数；

所述多路分用电路包括开关驱动电路、与开关驱动电路连接的m条开关控制线以及与n条第一数据线对应的n个开关组；开关驱动电路产生m个开关信号分别输入至m条开关控制线；

每个所述开关组包括m个选通开关，m个选通开关分别与m条开关控制线对应；同一个开关组内的m个选通开关的控制端分别连接其对应的开关控制线，同一个开关组内的m个选通开关的一个通路端相连接并与一条第一数据线相连，同一个开关组内的m个选通开关的另一个通路端分别连接至显示面板中与所述第一数据线对应的第二数据线组内的m条第二数据线；

该显示装置还包括：补偿驱动电路以及连接补偿驱动电路的m-1条补偿线；补偿驱动电路产生m-1个补偿信号分别输入至m-1条补偿线，m-1条补偿线分别与每一个第二数据线组内除末位第二数据线之外的m-1条第二数据线在相交叠的位置形成补偿电容；

在扫描信号的一个高电平阶段内，任一补偿信号具有一个上升沿。

优选地，除末位开关信号之外的开关信号为被补偿信号，m-1个被补偿信号与m-1个补偿信号一一对应；

每个补偿信号的上升沿不早于对应的被补偿信号的下降沿，且每个补偿信号的上升沿不晚于所述高电平阶段的下降沿。

优选地，补偿信号的上升沿与对应的被补偿信号的下降沿同时发生。

优选地，末位开关信号的下降沿晚于所处周期内高电平阶段的下降沿，m-1个补偿信号的下降沿均设置在所述高电平阶段之后的低电平阶段内。

优选地，每个补偿信号的下降沿不早于所处周期内末位开关信号的下降沿，且每个补偿信号的下降沿不晚于下一周期内对应的被补偿信号的下降沿。

优选地，补偿信号的下降沿和末位开关信号的下降沿同时发生。

优选地，末位开关信号的下降沿不晚于所处周期内高电平阶段的下降沿，m-1个补偿信号的下降沿与末位开关信号的下降沿同时发生。

优选地，m-1条补偿线与m条开关控制线平行设置。

与现有技术相比，本发明能够带来以下至少一项有益效果：

1、仅增设m-1条补偿线即可对Mux比例为1：m的多路分用电路进行补偿，可以解决显示装置中选通寄生电容导致的色偏、闪烁、横竖条纹等显示不良问题；

2、可节省电路空间，减小补偿带来的额外功耗。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为薄膜晶体管结构中栅极和漏极间寄生电容的示意图；

图2为现有技术一种多路分用电路的结构示意图；

图3为图2所示多路分用电路中多种信号的波形示意图；

图4为现有技术一种多路分用电路及补偿电路的结构示意图；

图5为图4所示补偿电路的局部结构示意图；

图6为图4所示多路分用电路中多种信号的波形示意图；

图7为本发明一种显示装置的结构示意图；

图8为本发明一种显示装置一个实施例的局部结构示意图；

图9为图8所示显示装置中补偿电路的局部结构示意图；

图10为本发明一种显示装置一个实施例中多种信号的波形示意图；

图11为本发明一种显示装置又一实施例中多种信号的波形示意图；

图12为本发明一种显示装置再一个实施例中多种信号的波形示意图；

图13为本发明一种显示装置另一个实施例中多种信号的波形示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

如图7所示，本发明的显示装置包括显示面板、输出n条第一数据线的数据驱动电路、多路分用电路和补偿电路。

显示面板包括纵横交错的多条扫描线和多条第二数据线、由扫描线和第二数据线交叉限定的多个像素单元。每条扫描线向像素单元输出扫描信号，扫描信号具有周期性的高电平阶段和低电平阶段。第二数据线分为n个第二数据线组，每个第二数据线组包括m条第二数据线；其中n、m为大于1的整数。

数据驱动电路通过n条第一数据线分别输出数据电压至多路分用电路，多路分用电路将一条第一数据线输出的数据电压分时输入至显示面板中与该第一数据线对应的第二数据线组内的m条第二数据线。

像素单元内包括薄膜晶体管和与薄膜晶体管连接的像素电极，当输入像素单元的扫描信号处于高电平阶段时，薄膜晶体管打开，对应的第二数据线将数据信号输入像素电极。显示装置还包括公共电极和液晶层，称像素电极的电位为像素电压Vp、公共电极的电位为公共电压Vcom，像素单元内像素电压Vp和公共电压Vcom间的电压差控制液晶层的旋转，进而控制该像素单元的显示。

多路分用电路包括开关驱动电路、与开关驱动电路连接的m条开关控制线以及与n条第一数据线对应的n个开关组。

每个开关组包括m个选通开关，选通开关可以为n型或p型薄膜晶体管，每个薄膜晶体管均包括控制端、第一通路端和第二通路端，在以下的实施例中，控制端为栅极，其中一个通路端为源极、另一个通路端为漏极。以下以n型薄膜晶体管为例，当给控制端高电平时，源极和漏极通过半导体层电性连接，此时选通开关处于开启状态。每一开关组内的m个选通开关分别与m条开关控制线对应，并与相应开关控制线所连接的第二数据线对应；同一个开关组内的m个选通开关的控制端分别连接其对应的开关控制线，同一个开关组内的m个选通开关的第一通路端相连接并与一条第一数据线相连，同一个开关组内的m个选通开关的第二通路端分别连接至显示面板中与所述第一数据线对应的第二数据线组内的m条第二数据线。

开关驱动电路产生m个开关信号分别输入至m条开关控制线，m个开关信号在扫描信号的一个高电平阶段内依次产生一个上升沿（由低电平上升至高电平），且在前一个开关信号产生下降沿（由高电平下降至低电平）之后或同时，后一个开关信号产生上升沿。即m条开关控制线分别控制每个开关组中的m个选通开关在扫描信号的一个高电平阶段内依次打开，且同一时间开关组内只有一个选通开关处于打开状态。

同一开关组内的m个选通开关在扫描信号的一个周期内依次关闭，称最后一个打开且最后一个关闭的选通开关为末位选通开关，其余开关为非末位选通开关，控制末位选通开关的开关信号为末位开关信号，末位选通开关的第二通路端所连接的第二数据线为末位第二数据线。在扫描信号的一个周期内，末位开关信号的下降沿可能早于或晚于扫描信号的高电平阶段的下降沿，末位开关信号的下降沿也可能与扫描信号的高电平阶段的下降沿同时发生。

补偿电路包括补偿驱动电路和连接补偿驱动电路的多条补偿线，对于Mux比例为1：m的显示装置，本发明仅需m-1条补偿线。补偿驱动电路产生m-1个补偿信号分别输入至m-1条补偿线，m-1条补偿线分别与每一个第二数据线组内除末位第二数据线之外的m-1条第二数据线在相交叠的位置形成补偿电容，该m-1个补偿电容分别用于补偿非末位选通开关栅极和漏极间形成的m-1个选通寄生电容。

除末位开关信号之外的开关信号为被补偿信号，m-1个被补偿信号与m-1个补偿信号一一对应。在扫描信号的一个高电平阶段内，任一补偿信号具有一个上升沿。

对于非末位选通开关：

当任一个非末位选通开关关闭时，选通寄生电容导致非末位选通开关所连接的第二数据线上的数据电压波形下降；由于处于高电平阶段的扫描信号控制像素单元内的薄膜晶体管打开，进而对第二数据线所连接的像素电极的电压向下拉动。在该高电平阶段内，与上述第二数据线相对应的补偿线上的补偿信号具有一个上升沿，补偿线对像素电压Vp的向上拉动抵消了选通开关关闭对像素电压Vp的向下拉动。

对于末位选通开关：

当末位开关信号的下降沿晚于所处周期内高电平阶段的下降沿时，由于末位选通开关关闭的同时，末位第二数据线所连接的像素单元中的薄膜晶体管已经关闭，末位选通开关的关闭不会对该像素单元内的像素电压Vp产生影响。因此，将m-1个补偿信号的下降沿均设置在该高电平阶段之后的低电平阶段内，使m-1个补偿信号的下降沿也均不对像素电压Vp产生影响。

当末位开关信号的下降沿不晚于扫描信号的高电平阶段的下降沿时，由于末位选通开关关闭的同时，末位第二数据线所连接的像素单元中的薄膜晶体管并没有关闭，末位选通开关的关闭仍会对该像素单元内的像素电压Vp产生影响。m-1个补偿信号的下降沿与末位开关信号的下降沿同时发生，且m-1个补偿信号的下降沿导致第二数据线电位降低所产生的补偿电压差与末位选通开关关闭导致该第二数据线电位降低所产生的选通馈通电压(V_{feedthrough_CK})大小一致，补偿电压差和选通馈通电压可以通过对公共电压Vcom的调整统一进行补偿。

本发明通过m-1条补偿线即可对Mux比例为1：m的多路分用电路进行补偿，可以解决显示装置中选通寄生电容导致的色偏、闪烁、横竖条纹等显示不良问题；且在现有技术的基础上进一步节省电路空间，减小补偿带来的额外功耗。

实施例1：

图8为本发明一实施例中显示装置的局部结构示意图，本实施例中多路分用电路的Mux比例为1：3。

以第一数据线S1所连接的开关组及相应的多条第二数据线D1、D2、D3为例，开关组内包括3个选通开关M1、M2、M3，3个选通开关M1、M2、M3的第一通路端相连接并与第一数据线S1相连，选通开关M1、M2、M3的第二通路端分别连接同一第二数据线组内的3条第二数据线D1、D2、D3，选通开关M1、M2、M3的控制端分别连接开关控制线LCK1、LCK2、LCK3，选通开关M1、M2、M3的控制端和第二通路端间分别产生选通寄生电容Ckd1、Ckd2、Ckd3

补偿电路包括补偿驱动电路和2条补偿线LCK1’、LCK2’，如图9所示，补偿线LCK1’至少与第二数据线D1存在交叠，交叠处产生补偿电容C1’；补偿线LCK2’至少与第二数据线D2存在交叠，交叠处产生补偿电容C2’。

以某一行像素单元为例，扫描信号Gk输入该行像素单元并控制像素单元内薄膜晶体管的打开和关闭，第二数据线D1、D2、D3分别连接该行的三个像素单元p1、p2、p3。

作为一个优选的实施例，扫描信号Gk、Gk+1、开关控制信号CK1、CK2、CK3以及补偿信号CK1’、CK2’的波形如图10所示。补偿信号CK1’的上升沿与对应的被补偿信号（即开关控制信号CK1）的下降沿位于同一时间，补偿线LCK1’对像素电压Vp1的上拉补偿选通开关M1关闭对像素电压Vp1的下拉。补偿信号CK1’的上升沿与对应的被补偿信号（即开关控制信号CK2）的下降沿位于同一时间，补偿线LCK2’对像素电压Vp2的上拉补偿选通开关M1关闭对像素电压Vp2的下拉。

进一步地，补偿信号的上升沿并不一定要与被补偿信号的下降沿位于同一时间，补偿信号略有延迟也有一定的补偿效果。如图11所示，每个补偿信号的上升沿不早于对应的被补偿信号的下降沿，且每个补偿信号的上升沿不晚于所处周期内高电平阶段的下降沿。

由于选通开关M3的打开和关闭晚于选通开关M1和M2，选通开关M3为末位选通开关。本实施例中，末位开关信号（即开关信号CK3）的下降沿晚于扫描信号Gk的高电平阶段的下降沿，选通开关M3的关闭仅对第二数据线D3的电位V_D3产生影响，而不会对像素电压Vp3产生影响，因此将补偿信号CK1’、CK2’的下降沿均设置在该高电平阶段之后的低电平阶段内。如图10所示，像素电压Vp1、Vp2、Vp3的馈通电压（V_feedthrough）仅包括像素单元内薄膜晶体管关闭所产生的像素馈通电压（V_{feedthrough_Gk}）。

进一步地，补偿信号的下降沿并不一定要与末位开关信号的下降沿位于同一时间，如图12所示，每个补偿信号的下降沿不早于所处周期内末位开关信号的下降沿，且每个补偿信号的下降沿不晚于下一周期内对应的被补偿信号的下降沿。

实施例2：

实施例2与实施例1的区别在于：末位开关信号(即开关信号CK3)的下降沿不晚于扫描信号Gk的高电平阶段的下降沿。

实施例2中扫描信号Gk、Gk+1、开关控制信号CK1、CK2、CK3以及补偿信号CK1’、CK2’的波形如图13所示。由于选通开关M3的关闭不仅会对第二数据线D3的电位V_D3产生影响，还会对像素电压Vp3产生影响，在末位选通开关关闭的同时，补偿信号CK1’、CK2’的下降沿同时发生，且补偿信号CK1’、CK2’导致像素电压Vp1、Vp2产生的补偿电压差与末位选通开关关闭导致像素电压vp3产生的选通馈通电压(V_{feedthrough_CK})大小和正负性一致，补偿电压差和选通馈通电压可以通过对公共电压Vcom的调整统一补偿。

如图12所示， 3个像素单元的像素电压Vp1、Vp2、Vp3的馈通电压（V_feedthrough）不仅包括像素单元内薄膜晶体管关闭所产生的像素馈通电压（V_{feedthrough_Gk}），还包括选通开关关闭所产生的选通馈通电压（V_{feedthrough_CK}）。

本发明的多路分用电路m-1条补偿线分别对m-1个非末位选通开关关闭导致的选通馈通电压进行补偿，末位选通开关关闭导致的选通馈通电压根据情况选择不补偿或者与m-1个补偿信号的导致的补偿电压差统一使用公共电压Vcom调整来补偿；仅增设m-1条补偿线即可达到使各列像素受到的馈通电压均一的效果，可以解决Demux技术中选通开关关闭导致的色偏、闪烁、横竖条纹等显示不良问题，又可节省电路空间，减小补偿带来的额外功耗。

应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。

Claims (8)

1.一种显示装置，包括显示面板、连接n条第一数据线的数据驱动电路以及多路分用电路；所述显示面板包括纵横交错的多条扫描线和多条第二数据线；第二数据线分为n个第二数据线组，每个第二数据线组包括m条第二数据线；其中n、m为大于1的整数；

所述多路分用电路包括开关驱动电路、与开关驱动电路连接的m条开关控制线以及与n条第一数据线对应的n个开关组；开关驱动电路产生m个开关信号分别输入至m条开关控制线；

每个所述开关组包括m个选通开关，m个选通开关分别与m条开关控制线对应；同一个开关组内的m个选通开关的控制端分别连接其对应的开关控制线，同一个开关组内的m个选通开关的一个通路端相连接并与一条第一数据线相连，同一个开关组内的m个选通开关的另一个通路端分别连接至显示面板中与所述第一数据线对应的第二数据线组内的m条第二数据线；

其特征在于，还包括：补偿驱动电路以及连接补偿驱动电路的m-1条补偿线；补偿驱动电路产生m-1个补偿信号分别输入至m-1条补偿线，m-1条补偿线分别与每一个第二数据线组内除末位第二数据线之外的m-1条第二数据线在相交叠的位置形成补偿电容；

在扫描信号的一个高电平阶段内，任一补偿信号具有一个上升沿。

2.根据权利要求1所述的显示装置，其特征在于：

除末位开关信号之外的开关信号为被补偿信号，m-1个被补偿信号与m-1个补偿信号一一对应；

每个补偿信号的上升沿不早于对应的被补偿信号的下降沿，且每个补偿信号的上升沿不晚于所述高电平阶段的下降沿。

3.根据权利要求2所述的显示装置，其特征在于：

补偿信号的上升沿与对应的被补偿信号的下降沿同时发生。

4.根据权利要求2所述的显示装置，其特征在于：

末位开关信号的下降沿晚于所处周期内高电平阶段的下降沿，m-1个补偿信号的下降沿均设置在所述高电平阶段之后的低电平阶段内。

5.根据权利要求4所述的显示装置，其特征在于：

每个补偿信号的下降沿不早于所处周期内末位开关信号的下降沿，且每个补偿信号的下降沿不晚于下一周期内对应的被补偿信号的下降沿。

6.根据权利要求4所述的显示装置，其特征在于：

补偿信号的下降沿和末位开关信号的下降沿同时发生。

7.根据权利要求1所述的显示装置，其特征在于：

末位开关信号的下降沿不晚于所处周期内高电平阶段的下降沿，m-1个补偿信号的下降沿与末位开关信号的下降沿同时发生。

8.根据权利要求1所述的显示装置，其特征在于：

m-1条补偿线与m条开关控制线平行设置。