JP2017503204A - 集積ゲート駆動回路及び集積ゲート駆動回路を具備する表示パネル - Google Patents
集積ゲート駆動回路及び集積ゲート駆動回路を具備する表示パネル Download PDFInfo
- Publication number
- JP2017503204A JP2017503204A JP2016542977A JP2016542977A JP2017503204A JP 2017503204 A JP2017503204 A JP 2017503204A JP 2016542977 A JP2016542977 A JP 2016542977A JP 2016542977 A JP2016542977 A JP 2016542977A JP 2017503204 A JP2017503204 A JP 2017503204A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- stage
- input terminal
- electrically connected
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 346
- 239000003990 capacitor Substances 0.000 claims description 80
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 79
- 230000005284 excitation Effects 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000007850 degeneration Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
前記第n段ゲート駆動ユニットは、第n−2段信号入力端、第n+1段信号入力端、第n+3段信号入力端、高周波タイミング信号第一入力端、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端、第一出力端及び第二出力端を含み、前記第n段ゲート駆動ユニットの第一出力端は表示パネルの画素区域を駆動することに用いられ、
前記第m段付加ゲート駆動ユニットは、第m−1段付加信号入力端、高周波タイミング信号第一入力端、高周波タイミング信号第二入力端、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端、第一付加出力端及び第二付加出力端を含み、
前記第n段ゲート駆動ユニットが第四段〜後ろから第四段ゲート駆動ユニットのうちいずれか1つのゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端はそれぞれ、第n+2段ゲート駆動ユニットの第n−2段信号入力端と第n−3段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが第一段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端にはパルス激励信号が入力され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n+2段ゲート駆動ユニットの第n−2段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は不通状態になり、
前記第n段ゲート駆動ユニットが第二段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端にはパルス激励信号が入力され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n+2段ゲート駆動ユニットの第n−2段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが第三段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n+2段ゲート駆動ユニットの第n−2段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが後ろから第三段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第一段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端はそれぞれ、第n+2段ゲート駆動ユニットの第n−2段信号入力端と第n−3段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが後ろから第二段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第二段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n−3段ゲート駆動ユニットの第n+3段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが後ろから第一段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第一段付加ゲート駆動ユニットの第二付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第三段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端はそれぞれ、第n−3段ゲート駆動ユニットの第n+3段信号入力端と第一段付加ゲート駆動ユニットの第m−1段付加信号入力端とに電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第m段付加ゲート駆動ユニットが第四段〜後ろから第一段付加ゲート駆動ユニットのうちいずれか1つの付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は第m−1段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端は前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端に電気接続され、前記第二付加出力端は不通状態になり、
前記第m段付加ゲート駆動ユニットが第一段付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は前記第一段ゲート駆動ユニットの第一出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端はそれぞれ、前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端と後ろから第三段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第二付加出力端は後ろから第一段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第m段付加ゲート駆動ユニットが第二段付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は第m−1段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端はそれぞれ、前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端と後ろから第二段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第二付加出力端は不通状態になり、
前記第m段付加ゲート駆動ユニットが第三段付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は第m−1段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端はそれぞれ、前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端と後ろから第一段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第二付加出力端は不通状態になり、
前記集積ゲート駆動回路の第n段ゲート駆動ユニットは、
第n−2段信号入力端、高周波タイミング信号第一入力端、第n+3段信号入力端、第一出力端及び第二出力端にそれぞれ電気接続される駆動ユニットと、
第n+1段信号入力端、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端及び駆動ユニットにそれぞれ電気接続されるドロップダウンユニットとを更に含み、
前記集積ゲート駆動回路の第m段付加ゲート駆動ユニットは付加駆動ユニットと付加ドロップダウンユニットとを更に含む。
付加駆動ユニットはそれぞれ、第m−1段付加信号入力端、高周波タイミング信号第一入力端、低周波タイミング信号第一入力端、第一付加出力端及び第二付加出力端に電気接続され、
付加ドロップダウンユニットはそれぞれ、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端及び付加駆動ユニットに電気接続される。
前記集積ゲート駆動回路の第n段ゲート駆動ユニットの高周波タイミング信号第一入力端の入力信号が第一高周波タイミング信号であるとき、前記第n+1段、第n+2段、第n+1段ゲート駆動ユニットの高周波タイミング信号第一入力端の入力信号はそれぞれ、第二、第三、第四周波タイミング信号になり、
前記集積ゲート駆動回路の第m段付加ゲート駆動ユニットの高周波タイミング信号第一入力端と高周波タイミング信号第二入力端の入力信号がそれぞれ第kと第k−1タイミング信号であるとき、前記集積ゲート駆動回路の第m+1段付加ゲート駆動ユニットの高周波タイミング信号第一入力端と高周波タイミング信号第二入力端の入力信号はそれぞれ第k+1と第kタイミング信号になり、前記kの値は1〜4であり、かつkが1であるとき、k−1は4であり、kが4であるとき、k+1は1であり、
前記低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号は第一低周波タイミング信号であるか或いは第二低周波タイミング信号であり、前記第一低周波タイミング信号と第二低周波タイミング信号の電圧は互いに補い合い、
前記集積ゲート駆動回路の第n段ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号がそれぞれ第一低周波タイミング信号と第二低周波タイミング信号であるとき、前記第n+1段ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号はそれぞれ第二低周波タイミング信号と第一低周波タイミング信号になり、
前記集積ゲート駆動回路の第m段付加ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号がそれぞれ第一低周波タイミング信号と第二低周波タイミング信号であるとき、前記第m+1段付加ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号はそれぞれ第二低周波タイミング信号と第一低周波タイミング信号になる。
前記付加駆動ユニットは、付加コンデンサー、第二十一薄膜トランジスタ、第二十二薄膜トランジスタ及び第二十三薄膜トランジスタを含み、前記第二十一薄膜トランジスタは、第二十一ゲート、第二十一ソース及び第二十一ドレインを含み、前記第二十二薄膜トランジスタは、第二十二ゲート、第二十二ソース及び第二十二ドレインを含み、前記第二十三薄膜トランジスタは、第二十三ゲート、第二十三ソース及び第二十三ドレインを含み、前記第二十一ゲート、第二十一ドレイン及び第二十二ドレインはいずれも、前記第m−1段付加信号入力端に電気接続され、前記第二十一ソースはそれぞれ、付加コンデンサーの一端、第二十三ゲート、第二十二ソース、第二付加出力端及び付加ドロップダウンユニットに電気接続され、前記第二十二ゲートは高周波タイミング信号第二入力端に電気接続され、前記第二十三ドレインは高周波タイミング信号第一入力端に電気接続され、前記第二十三ソースは、付加コンデンサーの他端、第一付加出力端及び付加ドロップダウンユニットに電気接続される。
前記第一ドロップダウンユニットは第四薄膜トランジスタと第五薄膜トランジスタを含み、前記第四薄膜トランジスタは、第四ゲート、第四ソース及び第四ドレインを含み、前記第五薄膜トランジスタは、第五ゲート、第五ソース及び第五ドレインを含み、前記第四ゲートと第五ゲートはいずれも、前記第一ドロップダウン信号生成ユニットに電気接続され、前記第四ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第二出力端、第二ドロップダウン信号生成ユニット及び第二ドロップダウンユニットに電気接続され、前記第四ソースと第五ソースはいずれも、前記低レベル入力端に電気接続され、前記第五ドレインはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第二ドロップダウンユニットに電気接続され、
前記第二ドロップダウンユニットは第六薄膜トランジスタと第七薄膜トランジスタを含み、前記第六薄膜トランジスタは、第六ゲート、第六ソース及び第六ドレインを含み、前記第七薄膜トランジスタは、第七ゲート、第七ソース及び第七ドレインを含み、前記第六ゲートと前記第七ゲートはいずれも、前記第二ドロップダウン信号生成ユニットに電気接続され、前記第六ソースと前記第七ソースはいずれも、低レベル入力端に電気接続され、前記第六ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第二出力端及び第二ドロップダウン信号生成ユニットに電気接続され、前記第七ソースはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第五ドレインに電気接続され、
前記第一ドロップダウン信号生成ユニットは、第八薄膜トランジスタ、第九薄膜トランジスタ、第十薄膜トランジスタ、第十一薄膜トランジスタ及び第十二薄膜トランジスタを含み、前記第八薄膜トランジスタは、第八ゲート、第八ソース及び第八ドレインを含み、前記第九薄膜トランジスタは、第九ゲート、第九ソース及び第九ドレインを含み、前記第十薄膜トランジスタは、第十ゲート、第十ソース及び第十ドレインを含み、前記第十一薄膜トランジスタは、第十一ゲート、第十一ソース及び第十一ドレインを含み、前記第十二薄膜トランジスタは、第十二ゲート、第十二ソース及び第十二ドレインを含み、前記第八ゲート、第八ドレイン、第九ドレイン、第十ゲートはいずれも、低周波タイミング信号第二入力端に電気接続され、前記第八ソースはそれぞれ、前記第九ソース、第十ドレイン、第四ゲート及び第五ゲートに電気接続され、前記第十ソースはそれぞれ、第十一ドレインと第十二ドレインに電気接続され、前記第十一ゲートはそれぞれ、前記第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第六ドレイン及び第二出力端に電気接続され、前記第十一ソースと第十二ソースはいずれも、前記低レベル入力端に電気接続され、前記第十二ゲートは前記第n+1段信号入力端に電気接続され、
前記第二ドロップダウン信号生成ユニットは、第十四薄膜トランジスタ、第十五薄膜トランジスタ、第十六薄膜トランジスタ、第十七薄膜トランジスタ及び第十八薄膜トランジスタを含み、前記第十四薄膜トランジスタは、第十四ゲート、第十四ソース及び第十四ドレインを含み、前記第十五薄膜トランジスタは、第十五ゲート、第十五ソース及び第十五ドレインを含み、前記第十六薄膜トランジスタは、第十六ゲート、第十六ソース及び第十六ドレインを含み、前記第十七薄膜トランジスタは、第十七ゲート、第十七ソース及び第十七ドレインを含み、前記第十八薄膜トランジスタは、第十八ゲート、第十八ソース及び第十八ドレインを含み、前記第十四ゲート、第十四ドレイン、第十五ドレイン及び第十六ゲートはいずれも、低周波タイミング信号第一入力端に電気接続され、前記第十四ソースはそれぞれ、前記第十五ソース、第十六ドレイン、第六ゲート及び第七ゲートに電気接続され、前記第六ソースはそれぞれ前記第十七ドレインと第十八ドレインに電気接続される。前記第十七ゲートはそれぞれ、前記第十一ゲート、前記第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第六ドレイン及び第二出力端に電気接続され、前記第十七ソース、第十八ソースはいずれも、前記低レベル入力端に電気接続され、前記第十八ゲートは前記第n+1段信号入力端に電気接続される。
前記第二ドロップダウン信号生成ユニットは第十九薄膜トランジスタを更に含み、前記第十九薄膜トランジスタは、第十九ゲート、第十九ソース及び第十九ドレインを含み、前記第十九ゲートはそれぞれ、前記第十三ゲート、第一ゲート、第一ドレイン及び前記第n−2段信号入力端に電気接続され、前記第十九ドレインはそれぞれ、前記第十六ソース、前記第十七ドレイン及び第十八ドレインに電気接続され、前記第十九ソースは低レベル入力端に電気接続される。
前記ドロップダウンユニットは、第一ドロップダウンユニット、第二ドロップダウンユニット及び第二ドロップダウン信号生成ユニットを含み、前記第一ドロップダウンユニットはそれぞれ、駆動ユニット、第n−1段信号入力端と低レベル入力端に電気接続され、前記第二ドロップダウンユニットはそれぞれ、駆動ユニット、第二ドロップダウン信号生成ユニット、第一ドロップダウンユニット及び低レベル入力端に電気接続され、前記第二ドロップダウン信号生成ユニットはそれぞれ、駆動ユニット、第二ドロップダウンユニット、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端及び低レベル入力端に電気接続され、
前記第一ドロップダウンユニットは第四薄膜トランジスタと第五薄膜トランジスタを含み、前記第四薄膜トランジスタは、第四ゲート、第四ソース及び第四ドレインを含み、前記第五薄膜トランジスタは、第五ゲート、第五ソース及び第五ドレインを含み、前記第四ゲートと第五ゲートはいずれも前記第n−1段信号入力端に電気接続され、前記第四ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第二出力端、第二ドロップダウン信号生成ユニット及び第二ドロップダウンユニットに電気接続され、前記第四ソースと第五ソースはいずれも低レベル入力端に電気接続され、前記第五ドレインはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第二ドロップダウンユニットに電気接続され、
前記第二ドロップダウンユニットは第六薄膜トランジスタと第七薄膜トランジスタを含み、前記第六薄膜トランジスタは、第六ゲート、第六ソース及び第六ドレインを含み、前記第七薄膜トランジスタは、第七ゲート、第七ソース及び第七ドレインを含み、前記第六ゲートは、前記第二ドロップダウン信号生成ユニット、第七ゲート及び第三出力端に電気接続され、前記第六ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第二出力端及び第二ドロップダウン信号生成ユニットに電気接続され、前記第六ソースと第七ソースはいずれも低レベル入力端に電気接続され、前記第七ドレインはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第五ドレインに電気接続され、
前記第二ドロップダウン信号生成ユニットは、第十四薄膜トランジスタ、第十五薄膜トランジスタ、第十六薄膜トランジスタ、第十七薄膜トランジスタ及び第十八薄膜トランジスタを含み、前記第十四薄膜トランジスタは、第十四ゲート、第十四ソース及び第十四ドレインを含み、前記第十五薄膜トランジスタは、第十五ゲート、第十五ソース及び第十五ドレインを含み、前記第十六薄膜トランジスタは、第十六ゲート、第十六ソース及び第十六ドレインを含み、前記第十七薄膜トランジスタは、第十七ゲート、第十七ソース及び第十七ドレインを含み、前記第十八薄膜トランジスタは、第十八ゲート、第十八ソース及び第十八ドレインを含み、前記十四ゲート、第十四ドレイン、第十五ドレイン及び第十六ゲートはいずれも、低周波タイミング信号第一入力端に電気接続され、前記第十四ソースはそれぞれ、前記第十五ソース、第十六ドレイン、第六ゲート、第七ゲート及び第三出力端に電気接続され、前記第十六ソースはそれぞれ、前記第十七ドレインと第十八ドレインに電気接続され、前記第十七ゲートはそれぞれ、前記第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン及び第六ドレインに電気接続され、前記第十七ソースと第十八ソースは低レベル入力端に電気接続され、前記第十八ゲートは前記第n+1段信号入力端に電気接続される。
前記第二付加ドロップダウンユニットは第二十六薄膜トランジスタと第二十七薄膜トランジスタを含み、前記第二十六薄膜トランジスタは、第二十六ゲート、第二十六ソース及び第二十六ドレインを含み、前記第二十七薄膜トランジスタは、第二十七ゲート、第二十七ソース及び第二十七ドレインを含み、前記第二十六ゲートは前記第二付加ドロップダウン信号生成ユニットと第二十七ゲートに電気接続され、前記第二十六ソースは低レベル入力端に電気接続され、前記第二十六ドレインはそれぞれ、第二十四ソース、第二十一ソース、第二十二ソース、付加コンデンサーの一端、第二十三ゲート、第二付加出力端及び第二付加ドロップダウン信号生成ユニットに電気接続され、前記第二十七ドレインはそれぞれ、付加コンデンサーの他端、第一付加出力端、第二十五ドレイン及び第二十三ソースに電気接続され、前記第二十七ソースは低レベル入力端に電気接続される。
前記第二付加ドロップダウン信号生成ユニットは、第三十二薄膜トランジスタ、第三十三薄膜トランジスタ、第三十四薄膜トランジスタ及び第三十五薄膜トランジスタを含み、前記第三十二薄膜トランジスタは、第三十二ゲート、第三十二ソース及び第三十二ドレインを含み、前記第三十三薄膜トランジスタは、第三十三ゲート、第三十三ソース及び第三十三ドレインを含み、前記第三十四薄膜トランジスタは、第三十四ゲート、第三十四ソース及び第三十四ドレインを含み、前記第三十五薄膜トランジスタは、第三十五ゲート、第三十五ソース及び第三十五ドレインを含み、前記第三十二ゲート、第三十二ドレイン、第三十三ソースドレイン及び第三十四ゲートはいずれも、前記低周波タイミング信号第一入力端に電気接続され、前記第三十二ソースはそれぞれ、前記第三十三ソース、第三十四ドレイン、第二十六ゲート及び第二十七ゲートに電気接続され、前記第三十四ソースは前記第三十五ドレインに電気接続され、前記三十五ゲートはそれぞれ、第三十一ゲート、第二十一ソース、第二十二ソース、付加コンデンサーの一端、第二十三ゲート、第二付加出力端、第二十六ドレイン及び第二十四ドレインに電気接続され、前記三十五ソースは低レベル入力端に電気接続される。
第n−2段信号入力端21、高周波タイミング信号第一入力端24、第n+3段信号入力端23、第一出力端28及び第二出力端29にそれぞれ電気接続される駆動ユニット42と、
第n+1段信号入力端22、低周波タイミング信号第一入力端25、低周波タイミング信号第二入力端26、低レベル入力端27及び駆動ユニット42にそれぞれ電気接続されるドロップダウンユニット44とを更に含む。
付加駆動ユニット52はそれぞれ、第m−1段付加信号入力端31、高周波タイミング信号第一入力端24、低周波タイミング信号第一入力端25、第一付加出力端38及び第二付加出力端39に電気接続される。
付加ドロップダウンユニット54はそれぞれ、低周波タイミング信号第一入力端25、低周波タイミング信号第二入力端26、低レベル入力端27及び付加駆動ユニット52に電気接続される。前記低レベル入力端27の入力信号は低レベル信号Vssであり、前記高周波タイミング信号第一入力端24と高周波タイミング信号第二入力端34の入力信号は第一高周波タイミング信号CK1、第二高周波タイミング信号CK2、第三高周波タイミング信号CK3または第四高周波タイミング信号CK4である。前記第一高周波タイミング信号CK1と第三高周波タイミング信号CK3の位相は反対であり、前記第二高周波タイミング信号CK2と第四高周波タイミング信号の位相は反対である。前記第一高周波タイミング信号、第三高周波タイミング信号と第二高周波タイミング信号、第四高周波タイミング信号の波形は同様であるが、最初の位相は異なっている(図2A及び図2Bに示すとおり)。前記集積ゲート駆動回路の第n段ゲート駆動ユニットの高周波タイミング信号第一入力端24の入力信号が第一高周波タイミング信号であるとき、前記第n+1段、第n+2段、第n+1段ゲート駆動ユニットの高周波タイミング信号第一入力端24の入力信号はそれぞれ、第二、第三、第四周波タイミング信号になる。前記集積ゲート駆動回路の第m段付加ゲート駆動ユニットの高周波タイミング信号第一入力端24と高周波タイミング信号第二入力端34の入力信号がそれぞれ第kと第k−1タイミング信号であるとき、前記集積ゲート駆動回路の第m+1段付加ゲート駆動ユニットの高周波タイミング信号第一入力端24と高周波タイミング信号第二入力端34の入力信号はそれぞれ第k+1と第kタイミング信号になる。前記kの値は1〜4である。kが1であるとき、k−1は4であり、kが4であるとき、k+1は1である。
タイミングt5のとき、Q(n+1)は低レベルに降下し、第十八薄膜トランジスタT18はオフ状態になり、ECKは第十四薄膜トランジスタT14によってP(n)を充電する。P(n)端の電圧が上昇することにより、第六、第七薄膜トランジスタT6及びT7はオン状態になり、Q(n)とVG(n)電圧はVLに維持される。第六、第七薄膜トランジスタT6及びT7は順方向バイアス(VGS>0)になり、順方向バイアス電圧はV+≒VH2−VTH4である。第四薄膜トランジスタT4と第五薄膜トランジスタT5に相対して、第九薄膜トランジスタT9はオン状態になり、K(n)端の電圧はVL2に維持される。VL>VL2であるとき、第四薄膜トランジスタT4と第五薄膜トランジスタT5が逆方向バイアス(Vgs<0)になり、逆方向バイアス電圧値はV−=VL−VL2である。V+とV−は図5Bに示すとおりである。注意されたいことは、K(n)端の電圧VL2がVSSの電圧VLより小さいとき、第十薄膜トランジスタT10はオフ状態になり、VSSが第十一、第十二薄膜トランジスタT11及びT12によってK(n)への逆方向充電電流になることを防止することができる。したがって、K(n)端の電圧をVL2に維持することにより、第四薄膜トランジスタT4と第五薄膜トランジスタT5が逆方向バイアスになるようにすることができる。
低周波タイミング信号EXCKの電圧がVH2であるとき、ECKの電圧値はVL2である。タイミングt5の以降、K(n)が高レベルになることにより、第四、第五薄膜トランジスタT4とT5は逆方向バイアスになり、Q(n)とVG(n)電圧はVLに維持される。第十五薄膜トランジスタT15がオン状態になるとともに第十六薄膜トランジスタT16がオフ状態になることにより、VSSが第十七、第十八薄膜トランジスタT17及びT18によってP(n)への逆方向充電電流になることを防止することができる。したがって、第十五薄膜トランジスタT15はP(n)をVL2に降下させることにより、第六、第七薄膜トランジスタT6及びT7が逆方向バイアスになるようにすることができる。
Claims (19)
- 集積ゲート駆動回路であって、電極接続型多段ゲート駆動ユニットと多段付加ゲート駆動ユニットを含み、
前記第n段ゲート駆動ユニットは、第n−2段信号入力端、第n+1段信号入力端、第n+3段信号入力端、高周波タイミング信号第一入力端、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端、第一出力端及び第二出力端を含み、前記第n段ゲート駆動ユニットの第一出力端は表示パネルの画素区域を駆動することに用いられ、
前記第m段付加ゲート駆動ユニットは、第m−1段付加信号入力端、高周波タイミング信号第一入力端、高周波タイミング信号第二入力端、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端、第一付加出力端及び第二付加出力端を含み、
前記第n段ゲート駆動ユニットが第四段〜後ろから第四段ゲート駆動ユニットのうちいずれか1つのゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端はそれぞれ、第n+2段ゲート駆動ユニットの第n−2段信号入力端と第n−3段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが第一段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端にはパルス激励信号が入力され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n+2段ゲート駆動ユニットの第n−2段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は不通状態になり、
前記第n段ゲート駆動ユニットが第二段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端にはパルス激励信号が入力され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n+2段ゲート駆動ユニットの第n−2段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが第三段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第n+3段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n+2段ゲート駆動ユニットの第n−2段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが後ろから第三段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第一段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端はそれぞれ、第n+2段ゲート駆動ユニットの第n−2段信号入力端と第n−3段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが後ろから第二段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第n+1段ゲート駆動ユニットの第二出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第二段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端は第n−3段ゲート駆動ユニットの第n+3段信号入力端に電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第n段ゲート駆動ユニットが後ろから第一段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−2段信号入力端は第n−2段ゲート駆動ユニットの第一出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+1段信号入力端は第一段付加ゲート駆動ユニットの第二付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第n+3段信号入力端は第三段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第n段ゲート駆動ユニットの第一出力端はそれぞれ、第n−3段ゲート駆動ユニットの第n+3段信号入力端と第一段付加ゲート駆動ユニットの第m−1段付加信号入力端とに電気接続され、前記第n段ゲート駆動ユニットの第二出力端は第n−1段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第m段付加ゲート駆動ユニットが第四段〜後ろから第一段付加ゲート駆動ユニットのうちいずれか1つの付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は第m−1段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端は前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端に電気接続され、前記第二付加出力端は不通状態になり、
前記第m段付加ゲート駆動ユニットが第一段付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は前記第一段ゲート駆動ユニットの第一出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端はそれぞれ、前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端と後ろから第三段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第二付加出力端は後ろから第一段ゲート駆動ユニットの第n+1段信号入力端に電気接続され、
前記第m段付加ゲート駆動ユニットが第二段付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は第m−1段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端はそれぞれ、前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端と後ろから第二段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第二付加出力端は不通状態になり、
前記第m段付加ゲート駆動ユニットが第三段付加ゲート駆動ユニットであるとき、前記第m段付加ゲート駆動ユニットの第m−1段付加信号入力端は第m−1段付加ゲート駆動ユニットの第一付加出力端に電気接続され、前記第m段付加ゲート駆動ユニットの第一付加出力端はそれぞれ、前記第m+1段付加ゲート駆動ユニットの第m−1段付加信号入力端と後ろから第一段ゲート駆動ユニットの第n+3段信号入力端とに電気接続され、前記第二付加出力端は不通状態になり、
前記集積ゲート駆動回路の第n段ゲート駆動ユニットは、
第n−2段信号入力端、高周波タイミング信号第一入力端、第n+3段信号入力端、第一出力端及び第二出力端にそれぞれ電気接続される駆動ユニットと、
第n+1段信号入力端、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端及び駆動ユニットにそれぞれ電気接続されるドロップダウンユニットとを更に含み、
前記集積ゲート駆動回路の第m段付加ゲート駆動ユニットは付加駆動ユニットと付加ドロップダウンユニットとを更に含む。
付加駆動ユニットはそれぞれ、第m−1段付加信号入力端、高周波タイミング信号第一入力端、低周波タイミング信号第一入力端、第一付加出力端及び第二付加出力端に電気接続され、
付加ドロップダウンユニットはそれぞれ、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端、低レベル入力端及び付加駆動ユニットに電気接続される集積ゲート駆動回路。 - 前記低レベル入力端の入力信号は低レベル信号であり、前記高周波タイミング信号第一入力端と高周波タイミング信号第二入力端の入力信号は第一高周波タイミング信号、第二高周波タイミング信号、第三高周波タイミング信号または第四高周波タイミング信号であり、前記第一高周波タイミング信号と第三高周波タイミング信号の位相は反対であり、前記第二高周波タイミング信号と第四高周波タイミング信号の位相は反対であり、前記第一高周波タイミング信号、第三高周波タイミング信号と第二高周波タイミング信号、第四高周波タイミング信号の波形は同様であるが、最初の位相は異なっており、
前記集積ゲート駆動回路の第n段ゲート駆動ユニットの高周波タイミング信号第一入力端の入力信号が第一高周波タイミング信号であるとき、前記第n+1段、第n+2段、第n+1段ゲート駆動ユニットの高周波タイミング信号第一入力端の入力信号はそれぞれ、第二、第三、第四周波タイミング信号になり、
前記集積ゲート駆動回路の第m段付加ゲート駆動ユニットの高周波タイミング信号第一入力端と高周波タイミング信号第二入力端の入力信号がそれぞれ第kと第k−1タイミング信号であるとき、前記集積ゲート駆動回路の第m+1段付加ゲート駆動ユニットの高周波タイミング信号第一入力端と高周波タイミング信号第二入力端の入力信号はそれぞれ第k+1と第kタイミング信号になり、前記kの値は1〜4であり、かつkが1であるとき、k−1は4であり、kが4であるとき、k+1は1であり、
前記低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号は第一低周波タイミング信号であるか或いは第二低周波タイミング信号であり、前記第一低周波タイミング信号と第二低周波タイミング信号の電圧は互いに補い合い、
前記集積ゲート駆動回路の第n段ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号がそれぞれ第一低周波タイミング信号と第二低周波タイミング信号であるとき、前記第n+1段ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号はそれぞれ第二低周波タイミング信号と第一低周波タイミング信号になり、
前記集積ゲート駆動回路の第m段付加ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号がそれぞれ第一低周波タイミング信号と第二低周波タイミング信号であるとき、前記第m+1段付加ゲート駆動ユニットの低周波タイミング信号第一入力端と低周波タイミング信号第二入力端の入力信号はそれぞれ第二低周波タイミング信号と第一低周波タイミング信号になる請求項1に記載の集積ゲート駆動回路。 - 前記駆動ユニットは、コンデンサー、第一薄膜トランジスタ、第二薄膜トランジスタ及び第三薄膜トランジスタを含み、前記第一薄膜トランジスタは、第一ゲート、第一ソース及び第一ドレインを含み、前記第二薄膜トランジスタは、第二ゲート、第二ソース及び第二ドレインを含み、前記第三薄膜トランジスタは、第三ゲート、第三ソース及び第三ドレインを含み、前記第一ゲートと第一ドレインは前記第n−2段信号入力端に電気接続され、前記第一ソースはそれぞれ、コンデンサーの一端、第二ゲート、第三ドレイン、第二出力端及びドロップダウンユニットに電気接続され、前記第二ドレインは高周波タイミング信号第一入力端に電気接続され、前記第二ソースは、コンデンサーの他端、第一出力端及びドロップダウンユニットに電気接続され、前記第三ゲートは前記第n+3段信号入力端に電気接続され、前記第三ソースは低レベル入力端に電気接続され、
前記付加駆動ユニットは、付加コンデンサー、第二十一薄膜トランジスタ、第二十二薄膜トランジスタ及び第二十三薄膜トランジスタを含み、前記第二十一薄膜トランジスタは、第二十一ゲート、第二十一ソース及び第二十一ドレインを含み、前記第二十二薄膜トランジスタは、第二十二ゲート、第二十二ソース及び第二十二ドレインを含み、前記第二十三薄膜トランジスタは、第二十三ゲート、第二十三ソース及び第二十三ドレインを含み、前記第二十一ゲート、第二十一ドレイン及び第二十二ドレインはいずれも、前記第m−1段付加信号入力端に電気接続され、前記第二十一ソースはそれぞれ、付加コンデンサーの一端、第二十三ゲート、第二十二ソース、第二付加出力端及び付加ドロップダウンユニットに電気接続され、前記第二十二ゲートは高周波タイミング信号第二入力端に電気接続され、前記第二十三ドレインは高周波タイミング信号第一入力端に電気接続され、前記第二十三ソースは、付加コンデンサーの他端、第一付加出力端及び付加ドロップダウンユニットに電気接続される請求項1に記載の集積ゲート駆動回路。 - 前記ドロップダウンユニットは、第一ドロップダウンユニット、第一ドロップダウン信号生成ユニット、第二ドロップダウンユニット及び第二ドロップダウン信号生成ユニットを含み、前記第一ドロップダウンユニットはそれぞれ、駆動ユニット、第一ドロップダウン信号生成ユニット、第二ドロップダウンユニット及び低レベル入力端に電気接続され、第一ドロップダウン信号生成ユニットはそれぞれ、第一ドロップダウンユニット、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端及び低レベル入力端に電気接続され、前記第二ドロップダウンユニットはそれぞれ、駆動ユニット、第二ドロップダウン信号生成ユニット、第一ドロップダウンユニット及び低レベル入力端に電気接続され、前記第二ドロップダウン信号生成ユニットはそれぞれ、第二ドロップダウンユニット、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端及び低レベル入力端に電気接続され、
前記第一ドロップダウンユニットは第四薄膜トランジスタと第五薄膜トランジスタを含み、前記第四薄膜トランジスタは、第四ゲート、第四ソース及び第四ドレインを含み、前記第五薄膜トランジスタは、第五ゲート、第五ソース及び第五ドレインを含み、前記第四ゲートと第五ゲートはいずれも、前記第一ドロップダウン信号生成ユニットに電気接続され、前記第四ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第二出力端、第二ドロップダウン信号生成ユニット及び第二ドロップダウンユニットに電気接続され、前記第四ソースと第五ソースはいずれも、前記低レベル入力端に電気接続され、前記第五ドレインはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第二ドロップダウンユニットに電気接続され、
前記第二ドロップダウンユニットは第六薄膜トランジスタと第七薄膜トランジスタを含み、前記第六薄膜トランジスタは、第六ゲート、第六ソース及び第六ドレインを含み、前記第七薄膜トランジスタは、第七ゲート、第七ソース及び第七ドレインを含み、前記第六ゲートと前記第七ゲートはいずれも、前記第二ドロップダウン信号生成ユニットに電気接続され、前記第六ソースと前記第七ソースはいずれも、低レベル入力端に電気接続され、前記第六ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第二出力端及び第二ドロップダウン信号生成ユニットに電気接続され、前記第七ソースはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第五ドレインに電気接続され、
前記第一ドロップダウン信号生成ユニットは、第八薄膜トランジスタ、第九薄膜トランジスタ、第十薄膜トランジスタ、第十一薄膜トランジスタ及び第十二薄膜トランジスタを含み、前記第八薄膜トランジスタは、第八ゲート、第八ソース及び第八ドレインを含み、前記第九薄膜トランジスタは、第九ゲート、第九ソース及び第九ドレインを含み、前記第十薄膜トランジスタは、第十ゲート、第十ソース及び第十ドレインを含み、前記第十一薄膜トランジスタは、第十一ゲート、第十一ソース及び第十一ドレインを含み、前記第十二薄膜トランジスタは、第十二ゲート、第十二ソース及び第十二ドレインを含み、前記第八ゲート、第八ドレイン、第九ドレイン、第十ゲートはいずれも、低周波タイミング信号第二入力端に電気接続され、前記第八ソースはそれぞれ、前記第九ソース、第十ドレイン、第四ゲート及び第五ゲートに電気接続され、前記第十ソースはそれぞれ、第十一ドレインと第十二ドレインに電気接続され、前記第十一ゲートはそれぞれ、前記第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第六ドレイン及び第二出力端に電気接続され、前記第十一ソースと第十二ソースはいずれも、前記低レベル入力端に電気接続され、前記第十二ゲートは前記第n+1段信号入力端に電気接続され、
前記第二ドロップダウン信号生成ユニットは、第十四薄膜トランジスタ、第十五薄膜トランジスタ、第十六薄膜トランジスタ、第十七薄膜トランジスタ及び第十八薄膜トランジスタを含み、前記第十四薄膜トランジスタは、第十四ゲート、第十四ソース及び第十四ドレインを含み、前記第十五薄膜トランジスタは、第十五ゲート、第十五ソース及び第十五ドレインを含み、前記第十六薄膜トランジスタは、第十六ゲート、第十六ソース及び第十六ドレインを含み、前記第十七薄膜トランジスタは、第十七ゲート、第十七ソース及び第十七ドレインを含み、前記第十八薄膜トランジスタは、第十八ゲート、第十八ソース及び第十八ドレインを含み、前記第十四ゲート、第十四ドレイン、第十五ドレイン及び第十六ゲートはいずれも、低周波タイミング信号第一入力端に電気接続され、前記第十四ソースはそれぞれ、前記第十五ソース、第十六ドレイン、第六ゲート及び第七ゲートに電気接続され、前記第六ソースはそれぞれ前記第十七ドレインと第十八ドレインに電気接続される。前記第十七ゲートはそれぞれ、前記第十一ゲート、前記第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第六ドレイン及び第二出力端に電気接続され、前記第十七ソース、第十八ソースはいずれも、前記低レベル入力端に電気接続され、前記第十八ゲートは前記第n+1段信号入力端に電気接続される請求項3に記載の集積ゲート駆動回路。 - 前記第九ゲートは前記低周波タイミング信号第一入力端に電気接続され、前記第十五ゲートは前記低周波タイミング信号第二入力端に電気接続される請求項4に記載の集積ゲート駆動回路。
- 前記第九ゲートはそれぞれ、前記第八ソース、前記第九ソース、第十ドレイン、第四ゲート及び第五ゲートに電気接続され、前記第十五ゲートはそれぞれ、前記第十四ソース、前記第十五ソース、第十六ドレイン、第六ゲート及び第七ゲートに電気接続される請求項4に記載の集積ゲート駆動回路。
- 前記第一ドロップダウン信号生成ユニットは第十三薄膜トランジスタを更に含み、前記第十三薄膜トランジスタは、第十三ゲート、第十三ソース及び第十三ドレインを含み、前記第十三ゲートはそれぞれ、第一ゲート、第一ドレイン及び前記第n−2段信号入力端に電気接続され、前記第十三ドレインはそれぞれ、前記第十ソース、前記第十一ドレイン及び第十二ドレインに電気接続され、前記第十三ソースは低レベル入力端27に電気接続され、
前記第二ドロップダウン信号生成ユニットは第十九薄膜トランジスタを更に含み、前記第十九薄膜トランジスタは、第十九ゲート、第十九ソース及び第十九ドレインを含み、前記第十九ゲートはそれぞれ、前記第十三ゲート、第一ゲート、第一ドレイン及び前記第n−2段信号入力端に電気接続され、前記第十九ドレインはそれぞれ、前記第十六ソース、前記第十七ドレイン及び第十八ドレインに電気接続され、前記第十九ソースは低レベル入力端に電気接続される請求項5に記載の集積ゲート駆動回路。 - 前記第n段ゲート駆動ユニットは第n−1段信号入力端と第三出力端を更に含み、前記第n段ゲート駆動ユニットが第二段〜後ろから第一段ゲート駆動ユニットのうちいずれか1つのゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第n−1段信号入力端は第n−1段ゲート駆動ユニットの第三出力端に電気接続され、前記第n段ゲート駆動ユニットが第一段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットは第n−1段信号入力端を含んでおらず、前記第n段ゲート駆動ユニットが第一段〜後ろから第二段ゲート駆動ユニットのうちいずれか1つのゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第三出力端は前記第n+1段ゲート駆動ユニットの第n−1段信号入力端に電気接続され、前記第n段ゲート駆動ユニットが後ろから第一段ゲート駆動ユニットであるとき、前記第n段ゲート駆動ユニットの第三出力端は不通状態になり、
前記ドロップダウンユニットは、第一ドロップダウンユニット、第二ドロップダウンユニット及び第二ドロップダウン信号生成ユニットを含み、前記第一ドロップダウンユニットはそれぞれ、駆動ユニット、第n−1段信号入力端と低レベル入力端に電気接続され、前記第二ドロップダウンユニットはそれぞれ、駆動ユニット、第二ドロップダウン信号生成ユニット、第一ドロップダウンユニット及び低レベル入力端に電気接続され、前記第二ドロップダウン信号生成ユニットはそれぞれ、駆動ユニット、第二ドロップダウンユニット、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端及び低レベル入力端に電気接続され、
前記第一ドロップダウンユニットは第四薄膜トランジスタと第五薄膜トランジスタを含み、前記第四薄膜トランジスタは、第四ゲート、第四ソース及び第四ドレインを含み、前記第五薄膜トランジスタは、第五ゲート、第五ソース及び第五ドレインを含み、前記第四ゲートと第五ゲートはいずれも前記第n−1段信号入力端に電気接続され、前記第四ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第二出力端、第二ドロップダウン信号生成ユニット及び第二ドロップダウンユニットに電気接続され、前記第四ソースと第五ソースはいずれも低レベル入力端に電気接続され、前記第五ドレインはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第二ドロップダウンユニットに電気接続され、
前記第二ドロップダウンユニットは第六薄膜トランジスタと第七薄膜トランジスタを含み、前記第六薄膜トランジスタは、第六ゲート、第六ソース及び第六ドレインを含み、前記第七薄膜トランジスタは、第七ゲート、第七ソース及び第七ドレインを含み、前記第六ゲートは、前記第二ドロップダウン信号生成ユニット、第七ゲート及び第三出力端に電気接続され、前記第六ドレインはそれぞれ、第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン、第二出力端及び第二ドロップダウン信号生成ユニットに電気接続され、前記第六ソースと第七ソースはいずれも低レベル入力端に電気接続され、前記第七ドレインはそれぞれ、第二ソース、コンデンサーの他端、第一出力端及び第五ドレインに電気接続され、
前記第二ドロップダウン信号生成ユニットは、第十四薄膜トランジスタ、第十五薄膜トランジスタ、第十六薄膜トランジスタ、第十七薄膜トランジスタ及び第十八薄膜トランジスタを含み、前記第十四薄膜トランジスタは、第十四ゲート、第十四ソース及び第十四ドレインを含み、前記第十五薄膜トランジスタは、第十五ゲート、第十五ソース及び第十五ドレインを含み、前記第十六薄膜トランジスタは、第十六ゲート、第十六ソース及び第十六ドレインを含み、前記第十七薄膜トランジスタは、第十七ゲート、第十七ソース及び第十七ドレインを含み、前記第十八薄膜トランジスタは、第十八ゲート、第十八ソース及び第十八ドレインを含み、前記十四ゲート、第十四ドレイン、第十五ドレイン及び第十六ゲートはいずれも、低周波タイミング信号第一入力端に電気接続され、前記第十四ソースはそれぞれ、前記第十五ソース、第十六ドレイン、第六ゲート、第七ゲート及び第三出力端に電気接続され、前記第十六ソースはそれぞれ、前記第十七ドレインと第十八ドレインに電気接続され、前記第十七ゲートはそれぞれ、前記第一ソース、コンデンサーの一端、第二ゲート、第三ドレイン、第四ドレイン及び第六ドレインに電気接続され、前記第十七ソースと第十八ソースは低レベル入力端に電気接続され、前記第十八ゲートは前記第n+1段信号入力端に電気接続される請求項3に記載の集積ゲート駆動回路。 - 前記第十五ゲートは前記低周波タイミング信号第二入力端に電気接続される請求項8に記載の集積ゲート駆動回路。
- 前記第十五ゲートはそれぞれ、前記第十四ソース、第十五ソース、第十六ドレイン、第六ゲート、第七ゲート及び第三出力端に電気接続される請求項8に記載の集積ゲート駆動回路。
- 前記第二ドロップダウン信号生成ユニットは第十九薄膜トランジスタを更に含み、該第十九薄膜トランジスタは、第十九ゲート、第十九ソース及び第十九ドレインを含み、前記第十九ゲートはそれぞれ、前記第一ゲート、第一ドレイン及び前記第n−2段信号入力端に電気接続され、前記第十九ドレインはそれぞれ、前記第十六ソース、前記第十七ドレイン及び第十八ドレインに電気接続され、前記第十九ソースは低レベル入力端に電気接続される請求項9に記載の集積ゲート駆動回路。
- 前記付加ドロップダウンユニットは、第一付加ドロップダウンユニット、第一付加ドロップダウン信号生成ユニット、第二付加ドロップダウンユニット及び第二付加ドロップダウン信号生成ユニットを含み、前記第一付加ドロップダウンユニットはそれぞれ、付加駆動ユニット、第一付加ドロップダウン信号生成ユニット、第二付加ドロップダウンユニット及び低レベル入力端に電気接続され、第一付加ドロップダウン信号生成ユニットはそれぞれ、第一付加ドロップダウンユニット、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端及び低レベル入力端に電気接続され、前記第二付加ドロップダウンユニットはそれぞれ、付加駆動ユニット、第二付加ドロップダウン信号生成ユニット、第一付加ドロップダウンユニット及び低レベル入力端に電気接続され、前記第二付加ドロップダウン信号生成ユニットはそれぞれ、第二付加ドロップダウンユニット、低周波タイミング信号第一入力端、低周波タイミング信号第二入力端及び低レベル入力端に電気接続される請求項3に記載の集積ゲート駆動回路。
- 前記第一付加ドロップダウンユニットは第二十四薄膜トランジスタと第二十五薄膜トランジスタを含み、前記第二十四薄膜トランジスタは、第二十四ゲート、第二十四ソース及び第二十四ドレインを含み、前記第二十五薄膜トランジスタは、第二十五ゲート、第二十五ソース及び第二十五ドレインを含み、前記第二十四ゲートは前記第一付加ドロップダウン信号生成ユニット及び第二十五ゲートに電気接続され、前記第二十四ドレインはそれぞれ、第二十一ソース、第二十二ソース、付加コンデンサーの一端、第二十三ゲート、第二付加出力端、第二付加ドロップダウン信号生成ユニット及び第二付加ドロップダウンユニットに電気接続され、前記第二十五ドレインは、付加コンデンサーの他端、第一付加出力端及び第二付加ドロップダウンユニットに電気接続され、前記第二十五ソースは低レベル入力端に電気接続され、
前記第二付加ドロップダウンユニットは第二十六薄膜トランジスタと第二十七薄膜トランジスタを含み、前記第二十六薄膜トランジスタは、第二十六ゲート、第二十六ソース及び第二十六ドレインを含み、前記第二十七薄膜トランジスタは、第二十七ゲート、第二十七ソース及び第二十七ドレインを含み、前記第二十六ゲートは前記第二付加ドロップダウン信号生成ユニットと第二十七ゲートに電気接続され、前記第二十六ソースは低レベル入力端に電気接続され、前記第二十六ドレインはそれぞれ、第二十四ソース、第二十一ソース、第二十二ソース、付加コンデンサーの一端、第二十三ゲート、第二付加出力端及び第二付加ドロップダウン信号生成ユニットに電気接続され、前記第二十七ドレインはそれぞれ、付加コンデンサーの他端、第一付加出力端、第二十五ドレイン及び第二十三ソースに電気接続され、前記第二十七ソースは低レベル入力端に電気接続される請求項12に記載の集積ゲート駆動回路。 - 前記第二十四ソースは低レベル入力端に電気接続され、前記第二十六ソースは低レベル入力端に電気接続される請求項13に記載の集積ゲート駆動回路。
- 前記第二十四ソースはそれぞれ、前記第二十五ドレイン、付加コンデンサーの他端、第一付加出力端及び第二付加ドロップダウンユニットに電気接続され、前記第二十六ソースはそれぞれ、前記第二十七ドレイン、付加コンデンサーの他端、第一付加出力端、第二十五ドレイン及び第二十三ソースに電気接続される請求項13に記載の集積ゲート駆動回路。
- 前記第一付加ドロップダウン信号生成ユニットは、第二十八薄膜トランジスタ、第二十九薄膜トランジスタ、第三十薄膜トランジスタ及び第三十一薄膜トランジスタを含み、前記第二十八薄膜トランジスタは、第二十八ゲート、第二十八ソース及び第二十八ドレインを含み、前記第二十九薄膜トランジスタは、第二十九ゲート、第二十九ソース及び第二十九ドレインを含み、前記第三十薄膜トランジスタは、第三十ゲート、第三十ソース及び第三十ドレインを含み、前記第三十一薄膜トランジスタは、第三十一ゲート、第三十一ソース及び第三十一ドレインを含み、前記第二十八ゲート、第二十八ドレイン、第二十九ドレイン及び第三十ゲートはいずれも、前記低周波タイミング信号第二入力端に電気接続され、前記第二十八ソースはそれぞれ、前記第二十九ソース、第三十ドレイン、第二十四ゲート及び第二十五ゲートに電気接続され、前記第三十ソースは前記第三十一ドレインに電気接続され、前記第三十一ゲートはそれぞれ、第二十一ソース、第二十二ソース、付加コンデンサーの一端、第二十三ゲート、第二付加出力端、第二十六ドレイン及び第二十四ドレインに電気接続され、前記第三十一ソースは低レベル入力端に電気接続され、
前記第二付加ドロップダウン信号生成ユニットは、第三十二薄膜トランジスタ、第三十三薄膜トランジスタ、第三十四薄膜トランジスタ及び第三十五薄膜トランジスタを含み、前記第三十二薄膜トランジスタは、第三十二ゲート、第三十二ソース及び第三十二ドレインを含み、前記第三十三薄膜トランジスタは、第三十三ゲート、第三十三ソース及び第三十三ドレインを含み、前記第三十四薄膜トランジスタは、第三十四ゲート、第三十四ソース及び第三十四ドレインを含み、前記第三十五薄膜トランジスタは、第三十五ゲート、第三十五ソース及び第三十五ドレインを含み、前記第三十二ゲート、第三十二ドレイン、第三十三ソースドレイン及び第三十四ゲートはいずれも、前記低周波タイミング信号第一入力端に電気接続され、前記第三十二ソースはそれぞれ、前記第三十三ソース、第三十四ドレイン、第二十六ゲート及び第二十七ゲートに電気接続され、前記第三十四ソースは前記第三十五ドレインに電気接続され、前記三十五ゲートはそれぞれ、第三十一ゲート、第二十一ソース、第二十二ソース、付加コンデンサーの一端、第二十三ゲート、第二付加出力端、第二十六ドレイン及び第二十四ドレインに電気接続され、前記三十五ソースは低レベル入力端に電気接続される請求項13に記載の集積ゲート駆動回路。 - 前記第二十九ゲートは前記低周波タイミング信号第一入力端に電気接続され、前記第三十三ゲートは前記低周波タイミング信号第二入力端に電気接続される請求項16に記載の集積ゲート駆動回路。
- 前記第二十九ゲートはそれぞれ、前記第二十八ソース、前記第二十九ソース、第三十ドレイン、第二十四ゲート、第二十五ゲートに電気接続され、前記第三十三ゲートはそれぞれ、前記第三十二ソース、第三十三ソース、前記第三十四ドレイン、第二十六ゲート、第二十七ゲートに電気接続される請求項16に記載の集積ゲート駆動回路。
- 集積ゲート駆動回路を具備する表示パネルであって、データ駆動回路と表示パネル本体を含み、前記表示パネル本体は請求項1に記載の集積ゲート駆動回路と表示パネル画素区域を含み、前記表示パネル画素区域は排列されている複数個の画素ユニットを含む集積ゲート駆動回路を具備する表示パネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410026204.2 | 2014-01-20 | ||
CN201410026204.2A CN103778896B (zh) | 2014-01-20 | 2014-01-20 | 集成栅极驱动电路及具有集成栅极驱动电路的显示面板 |
PCT/CN2014/071377 WO2015106464A1 (zh) | 2014-01-20 | 2014-01-24 | 集成栅极驱动电路及具有集成栅极驱动电路的显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017503204A true JP2017503204A (ja) | 2017-01-26 |
JP6291585B2 JP6291585B2 (ja) | 2018-03-14 |
Family
ID=50571067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016542977A Active JP6291585B2 (ja) | 2014-01-20 | 2014-01-24 | 集積ゲート駆動回路及び集積ゲート駆動回路を具備する表示パネル |
Country Status (6)
Country | Link |
---|---|
US (1) | US9117418B2 (ja) |
JP (1) | JP6291585B2 (ja) |
KR (1) | KR101859854B1 (ja) |
CN (1) | CN103778896B (ja) |
GB (1) | GB2535928B (ja) |
WO (1) | WO2015106464A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104064158B (zh) * | 2014-07-17 | 2016-05-04 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104409054B (zh) * | 2014-11-03 | 2017-02-15 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管goa电路 |
CN104392700B (zh) * | 2014-11-07 | 2016-09-14 | 深圳市华星光电技术有限公司 | 用于氧化物半导体薄膜晶体管的扫描驱动电路 |
CN104505050B (zh) * | 2014-12-31 | 2017-02-01 | 深圳市华星光电技术有限公司 | 用于氧化物半导体薄膜晶体管的扫描驱动电路 |
CN104537977B (zh) * | 2015-01-20 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种goa单元及驱动方法、goa电路和显示装置 |
CN106251804B (zh) * | 2016-09-30 | 2018-12-21 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN108665860B (zh) * | 2017-03-30 | 2019-11-08 | 京东方科技集团股份有限公司 | 一种goa单元及其驱动方法、goa驱动电路、显示装置 |
CN108231028B (zh) * | 2018-01-22 | 2019-11-22 | 京东方科技集团股份有限公司 | 一种栅极驱动电路及其驱动方法、显示装置 |
US10817044B2 (en) * | 2018-03-28 | 2020-10-27 | Raydium Semiconductor Corporation | Power saving control apparatus and power saving control method applied to display driving circuit |
WO2021072750A1 (zh) * | 2019-10-18 | 2021-04-22 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
KR102565214B1 (ko) | 2020-06-19 | 2023-08-08 | 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 디스플레이 패널, 게이트 구동 회로 구동 방법, 및 디스플레이 장치 |
CN111681624A (zh) * | 2020-06-19 | 2020-09-18 | 武汉华星光电技术有限公司 | 显示面板及栅极驱动电路驱动方法、显示装置 |
KR20220017574A (ko) * | 2020-08-04 | 2022-02-14 | 삼성디스플레이 주식회사 | 표시장치 |
CN118248094A (zh) * | 2020-10-15 | 2024-06-25 | 厦门天马微电子有限公司 | 像素电路、显示面板及其驱动方法和显示装置 |
CN114863872A (zh) * | 2022-05-27 | 2022-08-05 | 武汉华星光电半导体显示技术有限公司 | 显示模组及显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002175695A (ja) * | 2000-12-06 | 2002-06-21 | Alps Electric Co Ltd | シフトレジスタおよびシフトレジスタ回路 |
US20070001953A1 (en) * | 2005-06-30 | 2007-01-04 | Jang Yong H | Display apparatus |
JP2008003602A (ja) * | 2006-06-21 | 2008-01-10 | Samsung Electronics Co Ltd | ゲート駆動回路及びこれを有する表示装置 |
WO2011074316A1 (ja) * | 2009-12-15 | 2011-06-23 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
JP2011138100A (ja) * | 2009-12-29 | 2011-07-14 | Samsung Electronics Co Ltd | ゲート駆動回路及びこれを含む表示装置 |
US20120320021A1 (en) * | 2011-06-17 | 2012-12-20 | Au Optronics Corp. | Display panel and gate driving circuit and driving method for gate driving circuit |
CN102855938A (zh) * | 2012-08-31 | 2013-01-02 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
US20130009919A1 (en) * | 2011-07-05 | 2013-01-10 | Samsung Electronics Co., Ltd. | Display panel |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101147125B1 (ko) * | 2005-05-26 | 2012-05-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법 |
KR101217177B1 (ko) * | 2006-06-21 | 2012-12-31 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시 장치 |
KR101243807B1 (ko) * | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
TWI400686B (zh) * | 2009-04-08 | 2013-07-01 | Au Optronics Corp | 液晶顯示器之移位暫存器 |
KR101641721B1 (ko) * | 2010-06-24 | 2016-07-25 | 삼성디스플레이 주식회사 | 표시장치의 구동회로 |
CN102637401B (zh) * | 2011-01-25 | 2015-06-24 | 群康科技(深圳)有限公司 | 显示驱动电路与应用其的显示面板 |
TWI511459B (zh) * | 2012-10-11 | 2015-12-01 | Au Optronics Corp | 可防止漏電之閘極驅動電路 |
-
2014
- 2014-01-20 CN CN201410026204.2A patent/CN103778896B/zh active Active
- 2014-01-24 JP JP2016542977A patent/JP6291585B2/ja active Active
- 2014-01-24 KR KR1020167016476A patent/KR101859854B1/ko active IP Right Grant
- 2014-01-24 US US14/348,892 patent/US9117418B2/en not_active Expired - Fee Related
- 2014-01-24 GB GB1610210.5A patent/GB2535928B/en active Active
- 2014-01-24 WO PCT/CN2014/071377 patent/WO2015106464A1/zh active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002175695A (ja) * | 2000-12-06 | 2002-06-21 | Alps Electric Co Ltd | シフトレジスタおよびシフトレジスタ回路 |
US20070001953A1 (en) * | 2005-06-30 | 2007-01-04 | Jang Yong H | Display apparatus |
JP2008003602A (ja) * | 2006-06-21 | 2008-01-10 | Samsung Electronics Co Ltd | ゲート駆動回路及びこれを有する表示装置 |
WO2011074316A1 (ja) * | 2009-12-15 | 2011-06-23 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
JP2011138100A (ja) * | 2009-12-29 | 2011-07-14 | Samsung Electronics Co Ltd | ゲート駆動回路及びこれを含む表示装置 |
US20120320021A1 (en) * | 2011-06-17 | 2012-12-20 | Au Optronics Corp. | Display panel and gate driving circuit and driving method for gate driving circuit |
US20130009919A1 (en) * | 2011-07-05 | 2013-01-10 | Samsung Electronics Co., Ltd. | Display panel |
CN102855938A (zh) * | 2012-08-31 | 2013-01-02 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103778896B (zh) | 2016-05-04 |
KR101859854B1 (ko) | 2018-05-21 |
JP6291585B2 (ja) | 2018-03-14 |
US20150206488A1 (en) | 2015-07-23 |
GB201610210D0 (en) | 2016-07-27 |
WO2015106464A1 (zh) | 2015-07-23 |
KR20160087887A (ko) | 2016-07-22 |
CN103778896A (zh) | 2014-05-07 |
GB2535928B (en) | 2020-07-01 |
US9117418B2 (en) | 2015-08-25 |
GB2535928A (en) | 2016-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6291585B2 (ja) | 集積ゲート駆動回路及び集積ゲート駆動回路を具備する表示パネル | |
US10685616B2 (en) | Shift register circuit, method for driving the same, gate drive circuit, and display panel | |
US9396813B2 (en) | Shift register cell, shift register, gate driver and display panel | |
US10891913B2 (en) | Shift register circuitry, gate driving circuit, and display device | |
KR101933332B1 (ko) | 산화물 반도체 박막 트랜지스터에 의한 goa회로 | |
CN107833552B (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置 | |
KR101933333B1 (ko) | 산화물 반도체 박막 트랜지스터에 의한 goa회로 | |
CN109147641B (zh) | 关机残影消除电路、移位寄存器单元和显示装置 | |
KR102019578B1 (ko) | Goa 회로 및 액정 디스플레이 | |
CN108962154B (zh) | 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法 | |
JP6423957B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
WO2018107534A1 (zh) | 一种栅极驱动电路及其驱动方法、显示装置 | |
WO2021007932A1 (zh) | Goa电路 | |
KR102015396B1 (ko) | 쉬프트 레지스터와 이의 구동방법 | |
WO2019062265A1 (zh) | 移位寄存器单元、栅极驱动电路及驱动方法、显示装置 | |
JP2018503852A5 (ja) | ||
US10657919B2 (en) | Gate driving circuit, driving method, and display device | |
WO2016190186A1 (ja) | シフトレジスタ回路 | |
KR102274460B1 (ko) | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 | |
CN105938702B (zh) | 电子电路、扫描电路、显示装置以及电子电路的寿命延长方法 | |
US10885853B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
CN113096606B (zh) | Goa电路、显示面板及电子装置 | |
CN114333720A (zh) | 驱动电路、栅极驱动电路及显示面板 | |
US10438554B2 (en) | Shift register and driving method thereof, gate on array circuit and display apparatus | |
CN108154860B (zh) | 一种栅极驱动电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6291585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |