CN106531111B - 像素电路及其驱动方法、显示装置 - Google Patents

像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN106531111B
CN106531111B CN201710001726.0A CN201710001726A CN106531111B CN 106531111 B CN106531111 B CN 106531111B CN 201710001726 A CN201710001726 A CN 201710001726A CN 106531111 B CN106531111 B CN 106531111B
Authority
CN
China
Prior art keywords
pull
node
pixel circuit
connect
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710001726.0A
Other languages
English (en)
Other versions
CN106531111A (zh
Inventor
江鹏
戴珂
杨海鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710001726.0A priority Critical patent/CN106531111B/zh
Publication of CN106531111A publication Critical patent/CN106531111A/zh
Application granted granted Critical
Publication of CN106531111B publication Critical patent/CN106531111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路及其驱动方法、显示装置，属于显示技术领域。该像素电路包括：开关模块和上拉模块；该开关模块用于在该上拉节点的控制下，向该输出节点输出来自该数据信号端的数据信号；该上拉模块用于在该栅极驱动端和该输出节点的控制下，拉高该上拉节点的电位；其中，该输出节点与像素单元中的像素电极连接。本发明通过上拉模块进一步拉高上拉节点的电位，使得开关模块向输出节点输出的电流增大，从而加快了对像素电极的充电速度，保证像素电极的电压能够在短时间内充至饱和，避免显示装置因像素电极充电不足而出现亮暗不均的现象。

Description

像素电路及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示装置。
背景技术
像素电路是液晶显示装置(英文：Liquid Crystal Display；简称：LCD)中，用于将数据电压写入至像素单元中像素电极的电路结构。
相关技术中，参考图1，像素电路一般为一个开关晶体管M0，该开关晶体管M0的栅极与栅极驱动电路的输出端G1连接，源极与数据信号端Data连接，漏极与像素单元中的像素电极连接。该开关晶体管M0能够在栅极驱动电路输出的栅极驱动信号的控制下，将来自数据信号端的数据信号输入至该像素电极，从而为该像素电极充电。其中，该像素单元中还包括用于存储数据电压的存储电容C1以及用于驱动液晶的液晶电容C2。
但是，随着显示装置分辨率的提高，像素单元的刷新频率也越来越高，使得像素电路为像素电极充电的时间越来越短，容易出现像素电极充电不足而导致显示装置亮暗不均的现象。
发明内容
为了解决相关技术中像素电极容易出现充电不足而导致显示装置亮暗不均的问题，本发明提供了一种像素电路及其驱动方法、显示装置。所述技术方案如下：
一方面，提供了一种像素电路，所述像素电路包括：开关模块和上拉模块；
所述开关模块分别与数据信号端、上拉节点和输出节点连接，用于在所述上拉节点的控制下，向所述输出节点输出来自所述数据信号端的数据信号；
所述上拉模块分别与栅极驱动端、所述上拉节点和所述输出节点连接，用于在所述栅极驱动端和所述输出节点的控制下，拉高所述上拉节点的电位；
其中，所述输出节点与像素单元中的像素电极连接。
可选的，所述像素电路，还包括：复位模块；
所述复位模块分别与复位信号端、电源信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述电源信号端的电源信号。
可选的，所述上拉模块包括：第一晶体管和电容器；
所述第一晶体管的栅极和第一极与所述栅极驱动端连接，所述第一晶体管的第二极与所述上拉节点连接；
所述电容器的一端与所述上拉节点连接，另一端与所述输出节点连接。
可选的，所述开关模块，包括：第二晶体管；
所述第二晶体管的栅极与所述上拉节点连接，第一极与所述数据信号端连接，第二极与所述输出节点连接。
可选的，所述复位模块，包括：第三晶体管；
所述第三晶体管的栅极与所述复位信号端连接，第一极与所述电源信号端连接，第二极与所述上拉节点连接。
可选的，所述复位信号端为用于驱动下一行像素电路的栅极驱动端。
可选的，所述晶体管均为N型晶体管。
第二方面，提供了一种像素电路的驱动方法，所述像素电路包括：开关模块和上拉模块，所述方法包括：
充电阶段，栅极驱动端输出处于第一电位的栅极驱动信号，所述上拉模块在所述栅极驱动信号的控制下，为上拉节点充电；
上拉阶段，数据信号端输出处于第一电位的数据信号，所述开关模块向输出节点输出所述数据信号，所述上拉模块在所述输出节点的控制下，将所述上拉节点的电位拉高。
可选的，所述像素电路还包括：复位模块，所述方法还包括：
复位阶段，复位信号端输出处于第一电位的复位信号，所述复位模块在所述复位信号的控制下，向所述上拉节点输出来自电源信号端的电源信号，所述电源信号处于第二电位。
第三方面，提供了一种显示装置，所述显示装置包括：如第一方面所述的像素电路。
本发明提供的技术方案带来的有益效果是：
本发明实施例提供了一种像素电路及其驱动方法、显示装置，该像素电路中的上拉模块能够在栅极驱动端和输出节点的控制下，拉高上拉节点的电位，使得开关模块向输出节点输出的电流增大，从而加快了对像素电极的充电速度，保证像素电极的电压能够在短时间内充至饱和，避免显示装置因像素电极充电不足而出现亮暗不均的现象。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中一种像素电路的结构示意图；
图2是本发明实施例提供的一种像素电路的结构示意图；
图3是本发明实施例提供的另一种像素电路的结构示意图；
图4是本发明实施例提供的又一种像素电路的结构示意图；
图5是本发明实施例提供的一种像素电路级联的结构示意图；
图6是本发明实施例提供的一种像素电路的驱动方法的流程图；
图7是本发明实施例提供的一种像素电路的驱动过程的时序图；
图8是相关技术中一种像素电路的驱动过程的时序图；
图9是本发明实施例提供的另一种像素电路的驱动过程的时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。本发明实施例所采用的开关晶体管可以均为N型开关晶体管，N型开关晶体管为在栅极为高电位时导通，在栅极为低电位时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位，第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。
图2是本发明实施例提供的一种像素电路的结构示意图，参考图2，该像素电路可以包括：开关模块10和上拉模块20；
开关模块10分别与数据信号端Data、上拉节点P1和输出节点P2连接，用于在该上拉节点P1的控制下，向该输出节点P2输出来自数据信号端Data的数据信号。
上拉模块20分别与栅极驱动端Gn、上拉节点P1和输出节点P2连接，用于在该栅极驱动端Gn和该输出节点P2的控制下，拉高该上拉节点P1的电位。
其中，该输出节点P2与像素单元00中的像素电极01连接。
综上所述，本发明实施例提供了一种像素电路，该像素电路中的上拉模块能够在栅极驱动端和输出节点的控制下，拉高上拉节点的电位，使得开关模块向输出节点输出的电流增大，从而加快了对像素电极的充电速度，保证像素电极的电压能够在短时间内充至饱和，避免显示装置因像素电极充电不足而出现亮暗不均的现象。
图3是本发明实施例提供的另一种像素电路的结构示意图，如图3所示，该像素电路还可以包括：复位模块30。
该复位模块30分别与复位信号端Gn+1、电源信号端VGL和该上拉节点P1连接，用于在来自该复位信号端Gn+1的复位信号的控制下，向该上拉节点P1输出来自电源信号端VGL的电源信号。由于该电源信号为处于第二电位的信号，因此可以对该上拉节点P1进行复位。
进一步的，图4是本发明实施例提供的又一种像素电路的结构示意图，如图4所示，该上拉模块20可以包括：第一晶体管M1和电容器C0。
该第一晶体管M1的栅极和第一极与该栅极驱动端Gn连接，该第一晶体管M1的第二极与该上拉节点P1连接。
该电容器C0的一端与该上拉节点P1连接，另一端与该输出节点P2连接。
可选的，参考图4，该开关模块10可以包括：第二晶体管M2。
该第二晶体管M2的栅极与该上拉节点P1连接，第一极与该数据信号端Data连接，第二极与该输出节点P2连接。
进一步的，如图4所示，该复位模块30可以包括：第三晶体管M3。
该第三晶体管M3的栅极与该复位信号端Gn+1连接，第一极与该电源信号端VGL连接，第二极与该上拉节点P1连接。
需要说明的是，在本发明实施例中，该复位信号端Gn+1可以为用于驱动下一行像素电路的栅极驱动端。由于在对显示装置中的多行像素单元进行扫描驱动时，栅极驱动电路是逐行扫描驱动的，即当用于驱动第n行像素单元的栅极驱动端Gn输出处于第一电位的栅极驱动信号时，第n-1行像素单元的栅极驱动端Gn-1输出的栅极驱动信号处于第二电位；当第n+1行像素单元的栅极驱动端Gn输出处于第一电位的栅极驱动信号时，第n行像素单元的栅极驱动端Gn输出的栅极驱动信号处于第二电位。因此，可以采用第n+1行像素单元的栅极驱动端Gn+1作为第n行像素单元中像素电路的复位信号端。
图5是本发明实施例提供的一种两个级联的像素电路的结构示意图，如图5所示，第n行像素单元的像素电路中复位模块30所连接的复位信号端Gn+1即为用于驱动第n+1行像素电路的栅极驱动端。
综上所述，本发明实施例提供了一种像素电路，该像素电路中的上拉模块能够在栅极驱动端和输出节点的控制下，拉高上拉节点的电位，使得开关模块向输出节点输出的电流增大，从而加快了对像素电极的充电速度，保证像素电极的电压能够在短时间内充至饱和，避免显示装置因像素电极充电不足而出现亮暗不均的现象。
图6是本发明实施例提供的一种像素电路的驱动方法的流程图，该方法可以用于驱动如图2至图5任一所示的像素电路，参考图2，该像素电路可以包括：开关模块10和上拉模块20。参考图6，该方法可以包括：
步骤101、充电阶段，栅极驱动端Gn输出处于第一电位的栅极驱动信号，该上拉模块20在该栅极驱动信号的控制下，为上拉节点P1充电。
步骤102、上拉阶段，数据信号端Data输出处于第一电位的数据信号，该开关模块10向输出节点P2输出该数据信号，该上拉模块20在该输出节点P2的控制下，将该上拉节点P1的电位拉高。
综上所述，本发明实施例提供了一种像素电路的驱动方法，在该驱动方法的上拉阶段中，上拉模块能够在输出节点的控制下，拉高上拉节点的电位，使得开关模块向输出节点输出的电流增大，从而加快了对像素电极的充电速度，保证像素电极的电压能够在短时间内充至饱和，避免显示装置因像素电极充电不足而出现亮暗不均的现象。
进一步的，如图3所示，该像素电路还可以包括：复位模块30。参考图6，该方法还可以包括：
步骤103、复位阶段，复位信号端Gn+1输出处于第一电位的复位信号，该复位模块30在该复位信号的控制下，向该上拉节点P1输出来自电源信号端VGL的电源信号，该电源信号处于第二电位。
以图4所示的像素电路为例，详细介绍本发明实施例提供的像素电路的驱动原理。参考图7，其示出了本发明实施例提供的一种像素电路的驱动方法的时序图。在充电阶段T1中，栅极驱动端Gn输出处于第一电位的栅极驱动信号，第一晶体管M1开启，栅极驱动端Gn向上拉节点P1输出该栅极驱动信号，从而为该上拉节点P1充电，也即是，为该电容器C0充电。此时，该上拉节点P1的电位被拉高。示例的，假设该栅极驱动端Gn输出的栅极驱动信号的电位为VGH，则此时该上拉节点P1的电位可以为VGH。
在上拉阶段T2中，数据信号端Data输出处于第一电位的数据信号，第二晶体管M2开启，数据信号端Data向输出节点P2输出该数据信号。此时，在电容C0的自举作用下，上拉节点P1的电位被进一步拉高。示例的，假设该上拉阶段T2中，数据信号的电位为V1，则此时该上拉节点P1的电位(即第二晶体管M2的栅极电位)可以为：VGH+V1。由于该上拉节点P1的电位较高，可以保证第二晶体管M2充分开启，使得数据信号的电位能够有效写入像素电极。
在通过该像素电路对像素电极充电时，由于像素电极中充入的电荷Q满足：Q＝ID×Tc，其中，Tc为充电时间，ID为数据信号端Data向像素电极充电时的充电电流(即第二晶体管M2的第二极所输出的电流)。由此可知，第二晶体管的第二极输出的电流ID越大，单位时间内充到像素存储电容C1和液晶电容C2(参考图2至图4，该存储电容C1和液晶电容C2的一端为像素电极01，另一端连接公共电极Vc)上的电荷越多，像素电极也就越容易达到饱和电压。进一步的，该第二晶体管的第二极输出的电流ID可以表示为：
其中，VGS为第二晶体管M2的栅源电压(栅极电位与源极电位之差)，Vth为第二晶体管M2的阈值电压，μn为该第二晶体管M2的载流子迁移率，Cox为该第二晶体管M2的栅极绝缘层的电容，W/L为第二晶体管M2的宽长比。
从公式(1)可以看出，像素电极的充电电流ID的大小与第二晶体管M2的栅源电压VGS正相关。也即是，在第二晶体管源极电位一定的情况下，其栅极电位越高，其输出的电流ID就越大，对像素电极的充电速度就越快。
而在现有技术中，参考图1，由于像素电路中仅包括一个开关晶体管M0，在对像素电极充电时，该开关晶体管M0栅极的最高电位仅能达到栅极驱动端G1所输出的最高电位。即若该栅极驱动端G1输出的栅极驱动信号的最高电位为VGH，则该开关晶体管M0的栅极电位最高也只能达到VGH。对于分辨率和刷新频率较高的LCD，每行像素单元的充电时间非常短。而每行像素单元的栅极串中包括多个TFT，由于电路中存在电阻电容延迟(简称：RCDelay)，造成栅极驱动信号传输延迟，以至于在较短时间内一些像素单元的像素电路中的TFT栅极电位达不到预设阈值，最终导致栅源电压VGS可能会小于阈值电压Vth，TFT工作在线性区，漏极电流较小。在充电阶段结束后，像素电极的电压也达不到液晶饱和电压，使得像素电极充不饱电。并且由于显示装置制造过程中的工艺的波动，使得不同区域栅极绝缘层和有源层的厚度均一性有差异，当TFT栅极电位不够高时，会导致不同区域TFT的开启程度也不同，最终导致显示装置出现亮暗不均的现象。
而在本发明实施例提供的像素电路中，由于该第二晶体管M2的栅极电位最高可以达到VGH+V1，该栅极电位较高，可以保证处于不同区域的像素电路中的第二晶体管完全开启，且每个第二晶体管输出的电流ID也较大。因此，通过本发明实施例提供的像素电路对像素电极进行充电时的充电速度较快，每个像素单元中的像素电极的电压都能够较快达到饱和状态，可以避免显示装置出现亮暗不均的现象，有效改善了显示装置的显示效果。
图8是相关技术中像素电路的驱动方法的时序图。对比图7和图8可知，通过本发明实施例提供的像素电路对像素电极充电时，该像素电路中输出节点P2(即与像素电极连接的节点)的电位能够在T2阶段达到饱和电位V0；而在现有技术提供的像素电路中，其输出节点P2(即图1中开关晶体管M0的漏极)的电位经过T2阶段的充电后，还无法达到饱和电位V0。故采用本发明实施例提供的像素电路能够实现对像素电极的快速充电，使得像素电极的电压在短时间内能够充电至饱和，从而可以避免高分辨率显示装置由于像素电极充电不足而出现亮暗不均的现象，保证了显示装置的显示效果。
进一步的，参考图7，在复位阶段T3中，复位信号端Gn+1输出处于第一电位的复位信号，第三晶体管M3开启，复位信号端Gn+1向该上拉节点P1输出来自电源信号端VGL的电源信号，由于该电源信号处于第二电位，因此可以对该上拉节点P1进行复位，以确保该行像素单元中像素电极的电位能够稳定一帧的时间。
图9是本发明实施例提供的另一种像素电路的驱动方法的时序图。参考图9可知，在本发明实施例中，该充电阶段和上拉阶段也可以同时执行，即可以在图9所示的T2阶段同时执行充电阶段和上拉阶段。在该T2阶段中，栅极驱动端Gn输出处于第一电位的栅极驱动信号，数据信号端Data也输出处于第一电位的数据信号。此时第一晶体管M1开启，栅极驱动端Gn向上拉节点P1输出该栅极驱动信号，从而为该上拉节点P1充电；第二晶体管M2开启，数据信号端Data向输出节点P2输出该数据信号。此时，在电容C0的自举作用下，参考图9，该上拉节点P1的电位(即第二晶体管M2的栅极电位)可以被快速上拉至较高的电位，从而可以加快对像素电极的充电速度。
需要说明的是，在上述各实施例中，均是以第一至第三晶体管为N型晶体管，且第一电位相对于第二电位为高电位为例进行的说明。当然，该第一至第三晶体管还可以采用P型晶体管，当该第一至第三晶体管采用P型晶体管时，该第一电位相对于该第二电位可以为低电位，且各个信号端和节点的电位变化可以与图7至图9所示的电位变化相反(即二者的相位差为180度)。
综上所述，本发明实施例提供了一种像素电路的驱动方法，在该驱动方法的上拉阶段中，上拉模块能够在输出节点的控制下，拉高上拉节点的电位，使得开关模块向输出节点输出的电流增大，从而加快了对像素电极的充电速度，保证像素电极的电压能够在短时间内充至饱和，避免显示装置因像素电极充电不足而出现亮暗不均的现象。
另外，本发明实施例还提供一种显示装置，该显示装置可以包括如图2至5任一所示的像素电路。该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，所述像素电路包括：
开关模块和上拉模块；
所述开关模块分别与数据信号端、上拉节点和输出节点连接，用于在所述上拉节点的控制下，向所述输出节点输出来自所述数据信号端的数据信号；
所述上拉模块分别与栅极驱动端、所述上拉节点和所述输出节点连接，用于在所述栅极驱动端和所述输出节点的控制下，拉高所述上拉节点的电位；
其中，所述输出节点与像素单元中的像素电极连接；所述上拉模块包括：第一晶体管和电容器；
所述第一晶体管的栅极和第一极与所述栅极驱动端连接，所述第一晶体管的第二极与所述上拉节点连接；
所述电容器的一端与所述上拉节点连接，另一端与所述输出节点连接。
2.根据权利要求1所述的像素电路，其特征在于，所述像素电路，还包括：
复位模块；
所述复位模块分别与复位信号端、电源信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述电源信号端的电源信号。
3.根据权利要求1所述的像素电路，其特征在于，
所述开关模块，包括：第二晶体管；
所述第二晶体管的栅极与所述上拉节点连接，第一极与所述数据信号端连接，第二极与所述输出节点连接。
4.根据权利要求2所述的像素电路，其特征在于，
所述复位模块，包括：第三晶体管；
所述第三晶体管的栅极与所述复位信号端连接，第一极与所述电源信号端连接，第二极与所述上拉节点连接。
5.根据权利要求4所述的像素电路，其特征在于，
所述复位信号端为用于驱动下一行像素电路的栅极驱动端。
6.根据权利要求2所述的像素电路，其特征在于，
所述复位信号端为用于驱动下一行像素电路的栅极驱动端。
7.根据权利要求1、3、4中任一所述的像素电路，其特征在于，
所述晶体管均为N型晶体管。
8.一种像素电路的驱动方法，其特征在于，所述像素电路为权利要求1至7任一所述的像素电路，所述方法包括：
充电阶段，栅极驱动端输出处于第一电位的栅极驱动信号，所述上拉模块在所述栅极驱动信号的控制下，为上拉节点充电；
上拉阶段，数据信号端输出处于第一电位的数据信号，所述开关模块向输出节点输出所述数据信号，所述上拉模块在所述输出节点的控制下，将所述上拉节点的电位拉高。
9.根据权利要求8所述的方法，其特征在于，所述像素电路还包括：复位模块，所述方法还包括：
复位阶段，复位信号端输出处于第一电位的复位信号，所述复位模块在所述复位信号的控制下，向所述上拉节点输出来自电源信号端的电源信号，所述电源信号处于第二电位。
10.一种显示装置，其特征在于，所述显示装置包括：如权利要求1至7任一所述的像素电路。
CN201710001726.0A 2017-01-03 2017-01-03 像素电路及其驱动方法、显示装置 Active CN106531111B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710001726.0A CN106531111B (zh) 2017-01-03 2017-01-03 像素电路及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710001726.0A CN106531111B (zh) 2017-01-03 2017-01-03 像素电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN106531111A CN106531111A (zh) 2017-03-22
CN106531111B true CN106531111B (zh) 2019-11-12

Family

ID=58336770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710001726.0A Active CN106531111B (zh) 2017-01-03 2017-01-03 像素电路及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN106531111B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047422B (zh) * 2019-05-31 2022-08-05 厦门天马微电子有限公司 一种显示面板、显示装置和显示面板的驱动方法
CN111627405A (zh) * 2020-06-10 2020-09-04 武汉华星光电技术有限公司 显示驱动电路及其驱动方法、显示装置
CN111768742B (zh) * 2020-07-17 2021-06-01 武汉华星光电技术有限公司 像素驱动电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624747A (zh) * 2003-12-02 2005-06-08 株式会社半导体能源研究所 显示装置及其驱动方法和元件基板
CN1710636A (zh) * 2004-06-18 2005-12-21 卡西欧计算机株式会社 显示装置及其驱动控制方法
CN101515440A (zh) * 2008-02-19 2009-08-26 奇美电子股份有限公司 驱动电路及方法与所应用的液晶显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624747A (zh) * 2003-12-02 2005-06-08 株式会社半导体能源研究所 显示装置及其驱动方法和元件基板
CN1710636A (zh) * 2004-06-18 2005-12-21 卡西欧计算机株式会社 显示装置及其驱动控制方法
CN101515440A (zh) * 2008-02-19 2009-08-26 奇美电子股份有限公司 驱动电路及方法与所应用的液晶显示装置

Also Published As

Publication number Publication date
CN106531111A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
US10089948B2 (en) Gate driver on array unit, related gate driver on array circuit, display device containing the same, and method for driving the same
KR102315250B1 (ko) 시프트 레지스터 유닛 및 그 구동 방법, 게이트 구동 회로 및 디스플레이 디바이스
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
EP3761300A1 (en) Gate drive circuit, touch display device, and driving method
CN108766340A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106228927A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105741807B (zh) 栅极驱动电路及显示屏
CN107452425A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN104810003A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105244000B (zh) 一种goa单元、goa电路及显示装置
CN106683607B (zh) 一种移位寄存器、栅极驱动电路及显示面板
US11107381B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
WO2020156386A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN108288450A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN109243351A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106531111B (zh) 像素电路及其驱动方法、显示装置
CN108062935A (zh) 一种栅极驱动电路及显示装置
CN107578751A (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
CN110415637A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105206234B (zh) 移位寄存器单元、栅极驱动方法、电路和栅极驱动装置
US11205371B2 (en) Gate driving circuit, driving method thereof, and display apparatus
CN105913826B (zh) 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
CN112735322A (zh) 一种gip电路及驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant