JPH08111443A - 半導体素子の信頼性評価方法及び装置 - Google Patents

半導体素子の信頼性評価方法及び装置

Info

Publication number
JPH08111443A
JPH08111443A JP6270625A JP27062594A JPH08111443A JP H08111443 A JPH08111443 A JP H08111443A JP 6270625 A JP6270625 A JP 6270625A JP 27062594 A JP27062594 A JP 27062594A JP H08111443 A JPH08111443 A JP H08111443A
Authority
JP
Japan
Prior art keywords
icp
measured
current
hot carrier
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6270625A
Other languages
English (en)
Inventor
Masamune Kusunoki
雅統 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP6270625A priority Critical patent/JPH08111443A/ja
Publication of JPH08111443A publication Critical patent/JPH08111443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 高精度で効率よく信頼性評価を行なう 【構成】 測定部1はパルスジェネレータ2、電流電圧
計4及びスイッチングマトリックス6を備えており、被
測定半導体素子に直流又は交流のストレス電圧を印加
し、チャージポンピング電流Icpを測定する。オート
プロービングシステム8は、測定部1と接続されてウエ
ハ上の1又は複数の被測定半導体素子のパッドにプロー
ブを押しあてるプロービング装置を含んでいる。制御部
となるコンピュータ10は、オートプロービングシステ
ム8内でウエハ上の異なる被測定半導体素子に対して実
動作電圧より大きい異なるストレス電圧を測定部1から
印加させ、ホットキャリア寿命を定義するIcpの劣化
率となる時間を測定させ、その測定された時間を実動作
電圧での値に外插してホットキャリア寿命を算出する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子の信頼性試験
で利用される信頼性評価方法とそのための装置に関する
ものである。信頼性が評価される半導体素子としては、
DRAM(ダイナミックRAM)や一般の集積回路の
他、CCD(電荷結合素子)やLCD(液晶素子)など
の半導体装置に広く利用することができる。
【0002】
【従来の技術】近年のLSIプロセス開発は、半導体装
置の高集積化と微細化を中心に行なわれてきている。サ
ブミクロン世代と称される0.8μm程度のパターン幅
をもつ半導体装置より以後に開発された半導体装置で
は、半導体素子の劣化現象が信頼性に影響を及ぼし初
め、その劣化現象の解明と対策が重要な課題になってき
ている。
【0003】現象的には、微細化によりチャネル長がま
すます短かくなることにより、チャネル方向の電界強度
が強くなってくる。その結果、デバイス動作時のチャネ
ルにホットキャリアが発生し、それが絶縁膜中に注入さ
れ捕獲されて、半導体基板と絶縁膜との界面の界面準位
密度を増加させ、デバイスのしきい値電圧をシフトさせ
たり、相互コンダクタンスgmの劣化を引き起こしたり
している。しきい値電圧のシフトにより回路動作が不安
定になったり、界面準位密度の増加や相互コンダクタン
スの劣化によるデバイス駆動能力の低下のためにデバイ
スの信頼性が低下することになる。
【0004】半導体素子の信頼性評価として、従来は劣
化パラメータにしきい値電圧や相互コンダクタンスgm
を用いている。しきい値電圧は初期値に対して10mV
変化するまで、相互コンダクタンスgmは初期値に対し
て10%劣化するまでにかかる時間をホットキャリア寿
命と定義し、実動作電圧でのホットキャリア寿命を10
年以上と規定することで半導体素子の信頼性を保証して
いる(「サブミクロンデバイス2」155〜157頁
(丸善)参照)。
【0005】ホットキャリア寿命を測定する具体的な方
法としては、実動作電圧より大きい複数のドレイン電圧
でホットキャリア寿命を測定し、それらの測定値を実動
作電圧(例えば3.3Vや5.0V)での値に外插するこ
とによりホットキャリア寿命を求めている(特開平5−
226444号公報参照)。半導体素子を評価するパラ
メータとしてチャージポンピング電流Icpも用いられ
ており、例えばIcp電流の初期値に対する変化量が3
0pAになるまでにかかる時間をホットキャリア寿命と
定義している(SDM90−122,25〜32頁参
照)。
【0006】
【発明が解決しようとする課題】デバイスの高集積化と
微細化を進めてもなお半導体素子の信頼性を確保できる
ような素子構造として、例えば二重ドレイン構造やLD
D(Lightly Doped Drain)構造が提案されている。そ
のような信頼性の高い素子構造を作り込むためのプロセ
スパラメータの最適化を含む開発期間を短縮するために
は、信頼性を決めるホットキャリア寿命測定の高精度化
と効率化を図り、それをプロセスへ迅速にフィードバッ
クすることが必要になる。
【0007】ホットキャリア寿命測定の高精度化につい
ては、一般的にはウエハ面内の特性のばらつきによるホ
ットキャリア寿命のばらつきを如何に小さくするかが主
な課題であり、その対策として被測定半導体素子をウエ
ハ面内のある領域にまとめて配置している。また、ホッ
トキャリア寿命測定の効率化については、一般的に数時
間から数十時間、場合によっては数百時間もかかってい
るホットキャリア寿命測定時間を如何に短縮するかが主
な課題であり、その対策として同じチャネル長をもった
複数の測定素子をある領域にまとめて配置し、ドレイン
電圧を異ならせて同時に測定することにより測定時間を
短縮している(特開平5−226444号公報参照)。
【0008】しきい値電圧や相互コンダクタンスを劣化
パラメータとした場合には、その測定には実動作電圧
(例えば3.3V)よりも高いストレス電圧をかけてい
るが、それでも劣化パラメータがかなり劣化するまでに
は数時間から数十時間をかけてホットキャリア寿命を求
めているので、一日に数回しか測定することができな
い。これは、例えば劣化パラメータとして相互コンダク
タンスを用いる方法では、短時間のストレス印加では劣
化率が1%以下しかなく、測定ばらつきが大きくなり、
劣化パラメータそのものの測定精度があまりよくないの
で、短時間の測定ではホットキャリア寿命を求められな
い場合が多いからである。本発明は高精度で効率よく信
頼性評価を行なうことを目的とするものである。
【0009】
【課題を解決するための手段】本発明者は劣化パラメー
タとしてIcp電流を用いると短時間のストレス印加に
よっても再現性のある劣化率を測定できることを見出し
た。本発明はIcp電流を劣化パラメータとすることを
基本とする信頼性評価方法である。そして、さらにスト
レス電圧、ストレス時間の制御、Icp電流の測定、ホ
ットキャリア寿命算出のためのデータ処理を全てコンピ
ュータで制御し処理することにより、従来よりもさらに
高精度で効率よく信頼性評価を行なうことができるよう
にしたものである。
【0010】本発明では、ウエハ内の測定領域内に同じ
チャネル長を有する複数の半導体素子を互いに近接させ
て配置し、信頼性評価パラメータとしてチャージポンピ
ング電流Icpを用い、コンピュータ制御により以下の
ステップでホットキャリア寿命を測定して信頼性を評価
する。 (A)ウエハ上の1つの被測定半導体素子の測定点に、
又は複数の被測定半導体素子の測定点に同時に、プロー
ブ針を押しあて、ストレス印加前のIcp電流を測定す
る。 (B)被測定半導体素子に実動作電圧より大きいストレ
ス電圧を印加する。このとき、複数の被測定半導体素子
を同時に測定するときは、各被測定半導体素子に実動作
電圧より大きい互いに異なるストレス電圧を印加する。
そして、Icp電流の劣化率がホットキャリア寿命を定
義するためのIcp電流の劣化率以上になるまで時間と
Icp電流の関係を測定する。 (C)被測定半導体素子を1つずつ測定する場合には同
ウエハ上の他の被測定半導体素子について、ストレス電
圧を異ならせてIcp電流を測定する。その後、ストレ
ス電圧を異ならせて測定したIcp電流と時間の測定値
から、ホットキャリア寿命を定義するためのIcp電流
の劣化率となる時間を、ストレス電圧が実動作電圧での
値になるように外插して求め、それをホットキャリア寿
命とする。
【0011】Icp電流を測定するための測定条件の1
つであるパルス高さは、Icp電流測定中に被測定半導
体素子を劣化させない大きさに設定されているのが好ま
しい。また、Icp電流を測定するための測定条件の1
つである測定周波数fは以下の条件を満たすように設定
されているのが好ましい。 1/(vth・Nd・σ)<α/f ここで、vthはキャリアの熱速度、Ndは半導体基板
と絶縁膜との界面の伝導帯又は価電子帯に存在するキャ
リア数、すなわちチャネル濃度、σは捕獲断面積、αは
測定周波数のデューティ比である。
【0012】本発明の信頼性評価装置は、パルスジェネ
レータ、電流電圧計及びスイッチングマトリックスを備
えて被測定半導体素子に直流又は交流のストレス電圧を
印加し、チャージポンピング電流Icpを測定する測定
部と、この測定部と接続され、ウエハ上の1又は複数の
被測定半導体素子のパッドにプローブを押しあてるプロ
ービング装置と、ウエハ上の異なる被測定半導体素子に
対して実動作電圧より大きい異なるストレス電圧を前記
測定部から印加させ、ホットキャリア寿命を定義するI
cpの劣化率となる時間を測定させ、実動作電圧での値
に外插してホットキャリア寿命を算出する制御部とを備
えている。
【0013】プロービング装置は、ウエハ上の複数の被
測定半導体素子に対して同時にプローブを押しあてるた
めの複数素子用プローブ針を有し、各素子用のプローブ
針は平面に対して斜め内側方向に伸びるとともに、平面
内において互いに90°をなして取りつけられているプ
ローブカードを備えていることが好ましい。
【0014】
【実施例】図1は、半導体素子のホットキャリア寿命を
測定する際の劣化パラメータとして相互コンダクタンス
gmを用いる場合とチャージポンピング電流Icpを用
いる場合を比較して示したものである。相互コンダクタ
ンス劣化測定とチャージポンピング電流劣化測定は、そ
れぞれ同じストレス電圧を印加し、ストレス時間に対す
るIcpの変化率dIcpとgmの変化率dgmを表わ
している。図1から、gm劣化を測定する場合はストレ
ス時間が100秒以下ではgm劣化率のばらつきが大き
く、測定限界以下となり、ホットキャリア寿命を算出す
ることは困難である。一方、Icp劣化測定の場合は、
ストレス時間が100秒以下でも測定値のばらつきが小
さく、ホットキャリア寿命を十分に算出することができ
る。
【0015】半導体信頼性評価装置の一例を図2に示
す。測定部1はパルスジェネレータ2、電流電圧計4及
びスイッチングマトリックス6を備えており、被測定半
導体素子に直流又は交流のストレス電圧を印加し、チャ
ージポンピング電流Icpを測定する。オートプロービ
ングシステム8は、測定部1と接続されてウエハ上の1
又は複数の被測定半導体素子のパッドにプローブを押し
あてるプロービング装置を含んでいる。10は制御部と
なるコンピュータであり、オートプロービングシステム
8内でウエハ上の異なる被測定半導体素子に対して実動
作電圧より大きい異なるストレス電圧を測定部1から印
加させ、ホットキャリア寿命を定義するIcpの劣化率
となる時間を測定させ、その測定された時間を実動作電
圧での値に外插してホットキャリア寿命を算出する。
【0016】図3にこの信頼性評価装置のオートプロー
ビングシステム8に設けられているプローブカード11
を示す。(A)はプローブ針が設けられている面を示す
平面図、(B)は正面側面図である。ウエハ上に互いに
近接して配置された3個の被測定半導体素子に対して同
時にプローブを押しあてるために、3個のプローブが被
測定半導体素子配置に対応して互いに近接して配置され
た3つのプローブ12−1,12−2,12−3が設け
られている。各プローブ12−1,12−2,12−3
のプローブ針14は基板の平面に対して斜め内側方向に
伸びるとともに、平面内において互いに90°をなして
基板に取りつけられている。
【0017】図3(C)はこのプローブカードの1つの
被測定素子分を拡大して示す図であり、被測定素子との
関係を示している。この例では被測定素子はMOSトラ
ンジスタであり、記号で概略的に表わされている。平面
内方向が互いに90°をなすプローブ針14がそれぞれ
のパッド16に押しあてられて測定がなされる。
【0018】図4はこのプローブカード11を用いて同
時に測定される3つのMOS半導体素子を記号で示した
ものである。3つのMOS半導体素子の相互の配置を表
現するだけのものであり、それが形成されているウエハ
17との大きさの関係は無視されており、MOS半導体
素子の大きさが誇張されている。その3つのMOSトラ
ンジスタは同じチャネル長をもち、互いに近接して1列
に配列されている。このような3個一組の被測定素子が
ウエハ17上に複数箇所にわたって配置されて形成され
ている。
【0019】図3に示されるプローブカードを用いると
次のような利点がある。 (1)プローブ針14間の角度が平面内で90°をな
し、最も広く離れた状態になっているので、プローブ針
14間に発生するパルス電圧による誘導ノイズを除去す
ることができ、チャージポンピング電流測定時のパルス
電圧を同時に複数の半導体素子に印加することができ
る。よって、短時間に多くのサンプル数の測定を行なう
ことができて、精度が向上する。また、ストレス電圧も
DC電圧だけでなく、AC電圧のような実デバイスに近
い劣化方法も用いることができるようになる。
【0020】(2)ウエハ中の測定領域内に同じチャネ
ル長をもつ複数の半導体素子を配置しておき、それらを
同時にプロービングできるようになるので、位置的な特
性のばらつきによるIcp劣化率のばらつきを小さくす
ることができ、劣化時間が短かい場合でも信頼性評価が
でき、精度も向上する。
【0021】1つの半導体素子ずつ順次測定する一実施
例の測定方法を図5に示す。図5の処理系統では、ウエ
ハ上の測定点にプローブ針を押しつけ、電流電圧計4と
パルスジェネレータ2により、まずストレス印加前のチ
ャージポンピング電流を測定する。その後、電流電圧計
により被測定半導体素子へストレス電圧を印加し、チャ
ージポンピング電流の劣化率が所定の劣化率以上になる
までストレス時間とチャージポンピング電流の関係を測
定していく。1つの半導体素子の測定が終了すると、次
の素子へ測定点を移動させ、ウエハ面内に存在する必要
な被測定半導体素子全てにわたって測定を繰り返し行な
う。
【0022】図6は複数の被測定半導体素子をプローブ
カードを用いて同時に測定する場合の例を示したもので
ある。ウエハ上の同じチャネル長を有する複数の被測定
半導体素子にプローブカードをプービングし、電流電圧
計4とパルスジェネレータ2を用いて、プービングされ
た全被測定半導体素子のストレス前のチャージポンピン
グ電流を測定する。
【0023】電流電圧計4を用いて異なる被測定半導体
素子に異なるストレス電圧を同時に印加し、最小ストレ
ス電圧が印加された被測定半導体素子のチャージポンピ
ング電流の劣化率がホットキャリア寿命を定義する劣化
率以上の所定の値以上になるまで、各測定半導体素子で
ストレス印加時間とチャージポンピング電流を同時に測
定し、解析を行なってグラフ表示をする。そのグラフ表
示の例は図7(A)に示されるものである。劣化率ΔI
cpは初期のチャージポンピング電流をIcpoとしたと
き、 ΔIcp=(Icp−Icpo)/Icpo として計算される。1組の被測定半導体素子についての
測定が終了すると、そのウエハ面内の別の場所にある1
組の被測定半導体素子についても同様にチャージポンピ
ング電流の測定と解析及びグラフ表示を繰り返す。
【0024】チャージポンピング電流値の劣化率がホッ
トキャリア寿命を定義する劣化率となる時間をそれぞれ
のストレス電圧についての平均値から求め、それを図7
(B)のようにプロットし、図7(C)のようにそのプ
ロットを最小自乗法により処理して一次回帰直線を求
め、図7(D)のようにストレス電圧が実動作電圧とな
るときのホットキャリア寿命をその一次回帰直線から求
める。このように、コンピュータ制御による測定と解析
を行なえば、プロセスパラメータの最適化や信頼性評価
の時間を大幅に短縮することができ、作業効率も向上す
る。
【0025】Icp測定は半導体素子にパルス電圧を印
加するので、条件によっては測定中に半導体素子を劣化
させてしまい、本来のストレスによる劣化状態をモニタ
することができない場合も生じる。Icp電流によるモ
ニタは劣化の初期をモニタするので、その影響は大き
い。したがって、Icp電流を測定するための測定条件
の1つであるパルス高さはIcp電流測定中に被測定半
導体素子を劣化させない範囲に設定する必要がある。
【0026】Icp電流は半導体基板と絶縁膜との界面
の界面準位を介した再結合電流であるので、界面特性の
1つであるキャリアの捕獲特性を考慮して色々なプロセ
スパラメータで作り込んだ半導体素子を各々比較するに
は、全ての界面準位にキャリアが捕獲されていることが
重要になる。それを保証するための測定条件は、測定周
波数fを以下の範囲に設定すればよい。 1/(vth・Nd・σ)<α/f (1) (1)式において、vthはキャリアの熱速度、Ndは
半導体基板と絶縁膜との界面の伝導帯又は価電子帯に存
在するキャリア数、すなわちチャネル濃度、σは捕獲断
面積、αは測定周波数のデューティ比である。
【0027】(1)式を導くために、まず界面準位への
キャリア捕獲は捕獲時定数tで特徴づけられ、次の
(2)式のように表わされる。 t=1/(vth・Nd・σ) (2) (2)式はキャリアが界面準位に捕獲されるのにかかる
時間を表わしている。つまり、パルス電圧の1周期中で
の各捕獲過程(少数キャリア捕獲は界面が反転状態のと
きに相当し、多数キャリア捕獲は界面が蓄積状態のとき
に相当する)において、捕獲時間(測定周波数に関係す
る)が捕獲時定数tよりも十分長ければ全ての界面準位
にキャリアが捕獲されていることになる。特に界面への
キャリアの捕獲は少数キャリア捕獲で決まり、捕獲時
間、すなわち界面が反転状態になっている時間tinvは tinv=α/f (3) であるので、 tinv>t (4) となっておればよい。これらの(2),(3),(4)
式から(1)式が導かれる。
【0028】以下に、さらに具体的な測定例を説明す
る。図4に示されるように、3つのMOSトランジスタ
が互いに近接して配置された組がウエハ17上に5組形
成され、それらのMOSトランジスタのチャネル幅Wを
25μm、チャネル長Lを0.8μm、チャネル濃度N
dを1×1017/cm3と設定しておく。前実験として
Icp測定によってMOSトランジスタが劣化しないI
cp電流測定時のパルス高さの上限値を測定した結果、
6Vであることを確認した。
【0029】さらに前実験として各プロセスのウエハを
既知測定技術によりストレス時間による捕獲断面積の変
化を測定した結果、σ=1×10-16cm2で一定値であ
った。よって、Nd=1×1017/cm3、vth=1.
5×107cm/秒、α=0.5と合わせて、(1)式を
満足するような測定周波数fは75MHz以下になっ
た。
【0030】まず、最初にIcp電流の測定条件、スト
レス電圧、ストレス時間を以下のように設定し、ウエハ
内の5点のIcp劣化率を測定した。 ストレス条件: ドレイン電圧Vd=4.0V,4.2V,4.4V(DC
電圧ストレス) ゲート電圧Vg=1.8V(基板電流最大条件)
【0031】図6と図7に示した半導体信頼性評価シス
テム・コントロール・シーケンスとホットキャリア寿命
算出シーケンスに従い、信頼性評価を行なった。ここで
はウエハ面内測定数は5ポイントである。よってその測
定数は、1×3×5=15となる。
【0032】ある1ポイントの測定についての各ストレ
ス電圧に対するIcp劣化率の経時変化を図8に示す。
ホットキャリア寿命をIcp劣化率が100%になるま
でにかかる時間と定義し、図8の結果を用いてウエハ面
内の平均値を計算し、図9に示されるようにVd=3.
3Vにおける値に外插して、おけるホットキャリア寿命
は10年以上であることが確認された。この結果を得る
までに約30分を要したが、従来の相互コンダクタンス
gmの劣化率を用いた方法では数時間から数十時間かか
っていたのに比べると格段に評価時間が短縮される。
【0033】
【発明の効果】本発明の方法では、ウエハ内の測定領域
内に同じチャネル長を有する複数の半導体素子を互いに
近接させて配置し、信頼性評価パラメータとしてチャー
ジポンピング電流Icpを用いるので、Icp電流が高
感度であり、短時間の劣化測定でも被測定半導体素子の
信頼性を評価することができ、高信頼性素子構造の開発
プロセスを効率的に行なうことができるようになる。I
cp電流は相互コンダクタンスとよい相関関係にあるの
で、従来の方法と同じように劣化率でホットキャリア寿
命を定義して従来法による結果と比較することにより、
製品の開発プロセスの確かさの確認や劣化耐性の多角的
な信頼性を向上させることができる。
【0034】ウエハ内の測定領域内に同じチャネル長を
有する複数の半導体素子を互いに近接させて配置し、複
数の被測定半導体素子に同時にプローブ針を押しあてて
Icp電流を測定するようにすれば、位置的なバラツキ
によるIcp劣化率のバラツキを小さくでき、劣化時間
が短い場合でも信頼性評価の精度を向上させることがで
きる。Icp電流を測定するための測定条件の1つであ
るパルス高さを、Icp電流測定中に被測定半導体素子
を劣化させない大きさに設定すれば、測定中に被測定半
導体素子を劣化させずに、本来のストレスによる劣化状
態をモニタすることができる。Icp電流を測定するた
めの測定条件の1つである測定周波数fを、すべての界
面準位にキャリアが捕獲されていることを保証する条件
に設定すれば、いろいろなプロセスパラメータで作り込
んだ半導体素子を比較することができる。
【0035】本発明の信頼性評価装置では、被測定半導
体素子にストレス電圧を印加しながらチャージポンピン
グ電流Icpを測定し、解析してホットキャリア寿命を
算出する動作を自動的に行なうので、プロセスパラメー
タの最適化や新たな素子構造の開発のための信頼性評価
のための時間を短縮でき、作業効率も向上する。ウエハ
上の複数の被測定半導体素子に対して同時にプローブを
押しあてて測定できるプローブカードを装着すれば、複
数の被測定半導体素子を同時に測定でき、短時間に多く
のサンプル数のデータを得ることができて、信頼性評価
の精度がより向上する。
【図面の簡単な説明】
【図1】gm劣化率とIcp劣化率の比較を示す図であ
る。
【図2】一実施例の半導体信頼性評価装置を示すブロッ
ク図である。
【図3】同装置で用いるプローブカードの一例を示す図
であり、(A)はプローブ針側からみた平面図、(B)
は正面側面図、(C)は1つの被測定半導体素子用のプ
ローブ針を被測定半導体素子と合わせて示す平面図であ
る。
【図4】図3のプローブカードで同時に測定される3個
のMOSトランジスタの配置をMOSトランジスタを記
号として示す平面図である。
【図5】被測定半導体素子を1個ずつ測定する場合のコ
ントロールシーケンスを示すフローチャート図である。
【図6】複数の半導体素子を同時に測定する場合のコン
トロールシーケンスを示すフローチャート図である。
【図7】(A)から(D)は図6のシーケンスにおける
ホットキャリア寿命算出シーケンスを示す図である。
【図8】実施例におけるIcp劣化率経時変化を示す図
である。
【図9】図8の結果に基づいてホットキャリア寿命を算
出する動作を示す図である。
【符号の説明】
2 パルスジェネレータ 4 電流電圧計 6 スイッチングマトリックス 8 オートプロービングシステム 10 制御部のコンピュータ 11 プローブカード 14 プローブ針

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子のホットキャリア寿命を測定
    する信頼性評価方法において、 ウエハ内の測定領域内に同じチャネル長を有する複数の
    半導体素子を互いに近接させて配置し、信頼性評価パラ
    メータとしてチャージポンピング電流Icpを用い、以
    下のステップを含んでホットキャリア寿命を測定するコ
    ンピュータ制御された信頼性評価方法。 (A)ウエハ上の1つの被測定半導体素子の測定点にプ
    ローブ針を押しあて、ストレス印加前のIcp電流を測
    定するステップ、(B)被測定半導体素子に実動作電圧
    より大きいストレス電圧を印加し、Icp電流の劣化率
    がホットキャリア寿命を定義するためのIcp電流の劣
    化率以上になるまで時間とIcp電流の関係を測定する
    ステップ、(C)同ウエハ上の他の被測定半導体素子に
    ついて、ストレス電圧を異ならせて上記のステップを繰
    り返してストレス印加前及びストレス印加後のIcp電
    流を測定するステップ、(D)ホットキャリア寿命を定
    義するためのIcp電流の劣化率となる時間を、ストレ
    ス電圧が実動作電圧での値になるように外插して求め、
    それをホットキャリア寿命とするステップ。
  2. 【請求項2】 半導体素子のホットキャリア寿命を測定
    する信頼性評価方法において、 ウエハ内の測定領域内に同じチャネル長を有する複数の
    半導体素子を互いに近接させて配置し、信頼性評価パラ
    メータとしてチャージポンピング電流Icpを用い、以
    下のステップを含んでホットキャリア寿命を測定するコ
    ンピュータ制御された信頼性評価方法。 (A)複数の被測定半導体素子に同時にプローブ針を押
    しあて、ストレス印加前のIcp電流を測定するステッ
    プ、(B)各被測定半導体素子に実動作電圧より大きい
    互いに異なるストレス電圧を印加し、Icp電流の劣化
    率がホットキャリア寿命を定義するためのIcp電流の
    劣化率以上になるまで時間とIcp電流の関係を測定す
    るステップ、(C)ホットキャリア寿命を定義するため
    のIcp電流の劣化率となる時間を、ストレス電圧が実
    動作電圧での値になるように外插して求め、それをホッ
    トキャリア寿命とするステップ。
  3. 【請求項3】 Icp電流を測定するための測定条件の
    1つであるパルス高さは、Icp電流測定中に被測定半
    導体素子を劣化させない大きさに設定されている請求項
    1又は2に記載の信頼性評価方法。
  4. 【請求項4】 Icp電流を測定するための測定条件の
    1つである測定周波数fは以下の条件を満たすように設
    定されている請求項1又は2に記載の信頼性評価方法。 1/(vth・Nd・σ)<α/f ここで、vthはキャリアの熱速度、Ndは半導体基板
    と絶縁膜との界面の伝導帯又は価電子帯に存在するキャ
    リア数、すなわちチャネル濃度、σは捕獲断面積、αは
    測定周波数のデューティ比である。
  5. 【請求項5】 パルスジェネレータ、電流電圧計及びス
    イッチングマトリックスを備えて被測定半導体素子に直
    流又は交流のストレス電圧を印加し、チャージポンピン
    グ電流Icpを測定する測定部と、 この測定部と接続され、ウエハ上の1又は複数の被測定
    半導体素子のパッドにプローブを押しあてるプロービン
    グ装置と、 ウエハ上の異なる被測定半導体素子に対して実動作電圧
    より大きい異なるストレス電圧を前記測定部から印加さ
    せ、ホットキャリア寿命を定義するIcpの劣化率とな
    る時間を測定させ、実動作電圧での値に外插してホット
    キャリア寿命を算出する制御部と、を備えたことを特徴
    とする信頼性評価装置。
  6. 【請求項6】 前記プロービング装置は、ウエハ上の複
    数の被測定半導体素子に対して同時にプローブを押しあ
    てるための複数素子用プローブ針を有し、各素子用のプ
    ローブ針は平面に対して斜め内側方向に伸びるととも
    に、平面内において互いに90°をなして取りつけられ
    ているプローブカードを備えている請求項5に記載の信
    頼性評価装置。
JP6270625A 1994-10-07 1994-10-07 半導体素子の信頼性評価方法及び装置 Pending JPH08111443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6270625A JPH08111443A (ja) 1994-10-07 1994-10-07 半導体素子の信頼性評価方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6270625A JPH08111443A (ja) 1994-10-07 1994-10-07 半導体素子の信頼性評価方法及び装置

Publications (1)

Publication Number Publication Date
JPH08111443A true JPH08111443A (ja) 1996-04-30

Family

ID=17488702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6270625A Pending JPH08111443A (ja) 1994-10-07 1994-10-07 半導体素子の信頼性評価方法及び装置

Country Status (1)

Country Link
JP (1) JPH08111443A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258052A (ja) * 2009-04-22 2010-11-11 Fuji Xerox Co Ltd 面発光型半導体レーザ素子のバーンイン方法およびそのプログラム
EP2267717A2 (en) 1997-03-12 2010-12-29 Sony Corporation Data communication method and apparatus
CN112334783A (zh) * 2018-06-21 2021-02-05 三菱电机株式会社 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法
CN114239326A (zh) * 2022-02-28 2022-03-25 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 产品可靠性加速系数评估方法、装置和计算机设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2267717A2 (en) 1997-03-12 2010-12-29 Sony Corporation Data communication method and apparatus
JP2010258052A (ja) * 2009-04-22 2010-11-11 Fuji Xerox Co Ltd 面発光型半導体レーザ素子のバーンイン方法およびそのプログラム
US8624614B2 (en) 2009-04-22 2014-01-07 Fuji Xerox Co., Ltd. Burn-in method for surface emitting semiconductor laser device
CN112334783A (zh) * 2018-06-21 2021-02-05 三菱电机株式会社 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法
CN112334783B (zh) * 2018-06-21 2024-03-22 三菱电机株式会社 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法
CN114239326A (zh) * 2022-02-28 2022-03-25 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 产品可靠性加速系数评估方法、装置和计算机设备
CN114239326B (zh) * 2022-02-28 2022-08-02 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 产品可靠性加速系数评估方法、装置和计算机设备

Similar Documents

Publication Publication Date Title
US7218132B2 (en) System and method for accurate negative bias temperature instability characterization
US7560951B2 (en) Characterization array circuit
US6242934B1 (en) Background leakage zeroing by temperature and voltage dependence for IDDQ measurement and defect resolution
US9255960B2 (en) Testing structure and method for interface trap density of gate oxide
US7859289B2 (en) Method for measuring interface traps in thin gate oxide MOSFETS
KR100683384B1 (ko) 반도체 소자의 계면 전하포획 밀도 측정 방법
US5798649A (en) Method for detecting defects in semiconductor insulators
US8552754B2 (en) Method of testing reliability of semiconductor device
US6295630B1 (en) Method and apparatus for measuring an overlap length of MISFET, and a recording medium and a device model each carrying an extraction program for determining the overlap length
JPH11186351A (ja) 絶縁膜評価方法および装置ならびにプロセス評価方法
US20050156605A1 (en) Circuits for transistor testing
JP4507379B2 (ja) Cmos集積回路の良品判定方法
US5648275A (en) Method for detecting defects in semiconductor insulators
US20130033285A1 (en) Methods for reliability testing of semiconductor devices
JPH08111443A (ja) 半導体素子の信頼性評価方法及び装置
CN113092975A (zh) 功率mos器件的源漏击穿电压测试方法
US7088123B1 (en) System and method for extraction of C-V characteristics of ultra-thin oxides
US7898269B2 (en) Semiconductor device and method for measuring analog channel resistance thereof
JP4406972B2 (ja) Cmos集積回路の試験方法および解析方法
CN114509657A (zh) 改善wat测试精度的测试单元及其测试方法
JP4748552B2 (ja) Misfetのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体
JPH09330964A (ja) 半導体装置の寿命推定方法
US7106087B2 (en) Method and apparatus for evaluating semiconductor device
US7818074B2 (en) Methods to select golden devices for device model extractions
JP4040446B2 (ja) Mis型半導体層装置の評価方法