CN105580141B - 在三维结构中产生经掺杂的垂直通道的制程 - Google Patents

在三维结构中产生经掺杂的垂直通道的制程 Download PDF

Info

Publication number
CN105580141B
CN105580141B CN201480048369.8A CN201480048369A CN105580141B CN 105580141 B CN105580141 B CN 105580141B CN 201480048369 A CN201480048369 A CN 201480048369A CN 105580141 B CN105580141 B CN 105580141B
Authority
CN
China
Prior art keywords
vertical channel
polycrystalline silicon
processing procedure
silicon material
dimensional structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480048369.8A
Other languages
English (en)
Other versions
CN105580141A (zh
Inventor
安德鲁·M·怀特
乔纳森·吉罗德·英格兰
拉杰许·普拉撒度
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN105580141A publication Critical patent/CN105580141A/zh
Application granted granted Critical
Publication of CN105580141B publication Critical patent/CN105580141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明提供一种在三维结构中产生经掺杂的垂直通道的制程，其中垂直通道由氧化物‑氮化物‑氧化物堆叠所包围，所述制程包括：穿过氧化物‑氮化物‑氧化物堆叠蚀刻出孔洞；沿着孔洞中的侧壁沉积多晶硅材料；以及使用多个高能离子布植来将掺质离子植入多晶硅材料中，多个高能离子布植各具有至少200keV的植入能量，且其中多个高能离子布植的至少一个是使用至少1MeV的植入能量来进行。藉由通过ONO堆叠，各离子到达的分布范围可不同于由垂直布植产生的分布范围。

Description

在三维结构中产生经掺杂的垂直通道的制程
技术领域
本揭示是关于掺杂垂直晶体管中的通道的方法，特别是关于在三维结构中产生经掺杂的垂直通道的制程。
背景技术
随着在单一基板上面积集愈来愈多的晶体管的要求持续增加，因而发展出新技术。之前，是藉由将晶体管自身微型化来大体上实现晶体管密度的增加。然而，随着尺寸持续缩小，特定特征例如晶体管的闸极的宽度可为小于十个原子层。因此，对于可能的微型化程度而言，存在有物理上的限制。
在持续将更多晶体管积集至单一元件上的尝试中，垂直元件的观念获得重视，垂直元件也被称为3D元件。简单地说，传统的晶体管是制作为具有水平定位的源极、汲极与闸极区域。垂直的晶体管将此些特征建立在垂直方向上，从而减少各元件的水平占据面积。
然而，存在有关于垂直元件的挑战。特别地说，对于垂直NAND快闪式元件而言，已讨论存在有串电流的概念为潜在的问题。串电流或者是垂直NAND快闪式元件中的垂直方向上的电流是多晶通道的掺杂浓度的函数。不恰当或不均匀的掺杂此通道可能会裂化元件操作参数与性能。
因此，若存在有掺杂垂直NAND快闪式元件中的此多晶通道而使得性能参数最佳化的方法，将会是有益的。
发明内容
本发明提供一种在三维结构中产生经掺杂的垂直通道的制程。此方法使用多个高能离子布植，以在通道的不同深度掺杂通道。在一些实施例中，此些离子布植是以自法线方向偏移的角度来进行，使得植入的离子通过周围的ONO堆叠的至少一部分。藉由通过ONO堆叠，各离子到达的分布范围可不同于由垂直布植产生的分布范围。
根据第一实施例，揭示一种在三维结构中产生经掺杂的垂直通道的制程，其中垂直通道是由氧化物-氮化物-氧化物(ONO)堆叠所包围。此方法包括蚀刻出穿过ONO堆叠的孔洞、沿着孔洞中的侧壁沉积多晶硅材料以及使用多个高能离子布植将掺质离子植入多晶硅材料中，多个高能离子布植的各个具有至少200keV的植入能量，且其中至少一布植是使用至少1MeV的植入能量来进行。
根据第二实施例，揭示一种在三维结构中产生经掺杂的垂直通道的制程，其中垂直通道是由氧化物-氮化物-氧化物(ONO)堆叠所包围。此方法包括蚀刻出穿过ONO堆叠的孔洞、沿着孔洞中的侧壁沉积多晶硅材料以及以自结构的表面的法线方向偏移的角度将掺质离子植入多晶硅材料中，其中离子在到达多晶硅材料之前会通过ONO堆叠的一部分。
根据第三实施例，揭示一种在三维NAND快闪式元件中产生经掺杂的垂直通道的制程。此制程包括沉积交替的多个氧化硅层与氮化硅层，以产生氧化物-氮化物-氧化物(ONO)堆叠；蚀刻出穿过ONO堆叠的孔洞；沿着孔洞的侧壁沉积多晶硅材料；在沉积多晶硅材料之后，在孔洞中沉积介电材料；以及将掺质离子透过多个高能离子布植而植入多晶硅材料中。高能布植的各个具有至少200keV的植入能量，且至少一布植是使用至少1MeV的植入能量来进行，其中所述植入是以自元件的平面的法线方向偏移的角度进行，使得离子在到达多晶硅材料之前会先通过ONO堆叠的一部分。
附图说明
为了更佳了解本揭示，将随附图做为参考，其以引用的方式并入本文且其中：
图1示出NAND快闪式元件。
图2A示出图1的NAND快闪式元件产生过程中的中间制程步骤的顶视图。
图2B示出图1的NAND快闪式元件产生过程中的中间制程步骤的侧视图。
图2C示出图1的NAND快闪式元件产生过程中的中间制程步骤的前视图。
图3示出NAND快闪式元件的垂直通道，其具有多晶硅与介电插塞。
图4示出图3的元件经受垂直离子布植。
图5示出图3的元件经受倾斜的或有角度的离子布植。
图6示出图1的NAND快闪式元件的产生过程中的中间制程步骤。
具体实施方式
垂直NAND快闪式元件的产生需要多个制程步骤来建立三维结构。如图1所示，最终的NAND快闪式元件100具有多个堆叠的电荷阱101，其是由施加于例如氧化硅的氧化物120的ONO层(氧化物-氮化物-氧化物)110所组成。在图1中，ONO层110示出为在三侧上(即顶部、底部与端部)环绕氧化物120。配置于电荷阱之间的为金属电极130，其可由钨或一些其他金属组成。多个中央垂直通道140经配置而接触各电荷阱101。通道140可与例如硅的基板150连接，而堆叠的电荷阱101可建立在例如氧化钽(TaO)的蚀刻终止层160上。经掺杂的源极线170配置在相邻的堆叠结构之间，以允许特定字元或区块的定址。
介电或绝缘材料145配置在中央垂直通道140的中心。例如多晶硅的多晶硅材料147配置为沿着垂直通道140的侧壁。换句话说，多晶硅材料147配置在堆叠的电荷阱101与介电材料145之间。ONO层110在氧化物120不存在的区域也配置为邻近于多晶硅材料147。在一些实施例中，相邻的堆叠电荷阱101可由介电材料或氧化物180分隔开。
此制程是由产生具有通道孔洞的阶梯状ONO堆叠开始，如图2A至图2C所示出。图2A示出基板的顶视图，而图2B与图2C分别是侧视图与前视图。为制造此，在例如n-掺杂硅的经掺杂的基板150上沉积例如氧化钽(TaO)的蚀刻终止层160。接着，在蚀刻终止层160上沉积一系列交替的氧化物层(氧化物120)与氮化物层125。这产生了具有ONO层的区块，其接着经受阶梯蚀刻(最佳见于图2B)。接着，在基板上的阶梯蚀刻发生的区域中沉积氧化物124。此氧化物经研磨使得氮化物层125为区块的最顶层。
此后，在ONO堆叠中蚀刻出深孔洞152。此些孔洞蚀刻穿过ONO堆叠与蚀刻终止层160而至基板150。在蚀刻出深孔洞152后，产生了图2A至图2C示出的结构。之后，将深孔洞152填满材料以形成垂直通道140。
接着，如图3所示出，使用多晶硅材料147来涂覆垂直通道140的侧壁。接着，使用介电材料145来插入垂直通道140。此多晶硅材料147是用于提供电荷阱之间的导电路径，且因此可较佳掺杂至约1×1017个原子/cm3的程度。然而，在垂直通道140中掺杂此多晶硅材料是困难的，因为其高深宽比(其深度除以其宽度)。举例来说，垂直通道140可为约2μm深且仅约20nm宽。在本揭示中，高深宽比特征可定义为深度与宽度的比例大于50的。高深宽比特征将难以使用植入或沉积来掺杂。举例来说，经掺杂的多晶硅通道可使用掺杂沉积技术来产生。此技术被称为原位掺杂多晶硅沉积，其同时沉积多晶硅与例如硼或磷的掺质。然而，掺质的分布在整个通道深度可能不均匀，且在一些实例中，掺质的分布可以是进入通道内的深度的函数。
此外，因为此多晶硅沉积进入的垂直通道140的尺寸缩小，因此不再可能沉积多晶硅的管。反而，多晶材料必须以细线的形式沉积到深孔洞152中。这可能使以MeV植入(通过所有层)或原位掺杂多晶硅之外的任何技术掺杂此多晶材料变得不可能。然而，如上所述，使用原位掺杂多晶硅来达到均匀掺杂浓度是困难的。
在一实施例中，此多晶硅材料147是使用连锁高能布植来掺杂。举例来说，多晶硅可使用一系列布植来植入，其中各布植具有不同植入能量。在本揭示中，布植是定义为在特定植入能量的离子布植，其使用一或多个掺质离子，以在通道中的特定深度处达到特定掺杂轮廓。因此，在一特定布植期间，使用的通过的数目或经过的时间是没有限制的。反而，布植是基于在特定深度范围处产生想要的掺质浓度的需求而定义。在一些实施例中，此些高能布植的各个可具有至少200keV的能量。在一些实施例中，此些布植各使用的能量可大约在200keV与2MeV之间。在一些实施例中，此些布植的至少一个具有至少1MeV的能量。在其他实施例中，此些布植的至少一个具有至少1.4MeV的能量。在另一实施例中，此些布植的至少一个具有至少1.8MeV的能量。所进行的布植的数目可变化。举例来说，在一实施例中，可进行5次或更多次布植，各使用不同植入能量。在另一实施例中，进行7次或更多次布植，各使用不同植入能量。在另一实施例中，可进行9次布植。此外，在一实施例中，各个布植的植入能量可彼此差距约200keV，例如1.8MeV、1.6MeV、1.4MeV等。此些不同能量的布植可以以任何顺序来进行。在其他实施例中，各布植之间植入能量的差可更大或更小。在其他实施例中，布植能量差在布植系列期间可不固定。较高能量布植例如1.8MeV与1.6MeV，可用于掺杂位于接近垂直通道140的底部(例如接近基板150)的多晶硅材料147。渐进地，较低能量布植经使用来掺杂多晶硅材料147的配置为较接近于顶表面的区域，使得用于掺杂接近顶表面的多晶硅材料147的布植的植入能量可在200keV与400keV之间。在一些实施例中，连锁高能布植是以毯覆式植入来进行。换句话说，连锁高能布植是施加在整个元件，包括ONO层。在其他实施例中，可进行图案化布植，以便将离子仅植入于垂直通道140中。
在一些实施例中，沉积的多晶硅材料147是例如以硼在原位掺杂，使得多晶硅与硼两个都沉积在垂直通道140的侧壁中。在此情况下，后续的高能连锁布植可用于平均之前沉积的经掺杂的多晶硅的掺杂浓度。举例来说，多晶硅材料147的内部掺杂浓度可以深度为函数来变化。可使用连锁高能布植以使遍布垂直通道140的高度的浓度平均。在其他实施中，不掺杂经沉积的多晶硅。在本实施例中，掺杂浓度是专有地藉由后续连锁高能布植来增加。
在一些实施例中，用于所有连锁高能布植的物种是硼。在一些实施例中，硼物种可以是B+。在其他实施例中，硼物种是B++、B+++或B++++。在又一其他实施例中，使用多种硼物种。举例来说，在一实施例中，使用B++物种于一或多个较高能量布植，而使用B+物种于一或多个较低能量布植。在其他实施例中，可使用磷原子(例如P+与P++)以做为连锁高能布植的掺质物种。在一些实施例中，可使用多于一种物种来进行单一布植，例如B+与B++。在一些实施例中，除了掺质物种，也可植入共布植物种，例如碳、氟或者碳或氟的二价或多价物种。
在一些实施例中，连锁高能布植在能够确保遍布垂直通道140的固定掺杂浓度的植入能量位准与期间进行。然而，在一些实施例中，因为在不同层处的电荷阱的临界电压的变化，数据可能建议均匀掺杂浓度可能并非最佳的。因此，在一些实施例中，连锁高能布植可经修改以产生沿着垂直通道140的高度的任何想要的掺杂浓度，以便确保对所有电荷阱的临界电压为固定。
在其他实施例中，临界电压可变化以补偿制程的变化。举例来说，可使用较高的临界电压以补偿薄ONO电荷阱氧化物或较短的元件通道长度。在其他实施例中，在接近于垂直通道140的顶部(或底部)可能需要较高临界电压。此可轻易地藉由变化植入能量与各种连锁高能布植的持续时间来达到。
举例来说，在一些实施例中，使用一种称为自动程序控制(APC)的技术，在元件完全地处理后，可测量元件中各电荷阱的临界电压。对于后续处理的元件，此些测量到的临界电压的变化可使用来回馈施加于多晶硅材料的布植轮廓的变化，以改变临界电压。换句话说，制程也包括测量之前制造的结构的临界电压，且基于此些测量的临界电压来最佳化后续元件的掺杂浓度轮廓。此回馈可用以影响布植的操作参数，例如植入剂量、植入能量或其他操作参数。
在一些实施例中，连锁高能布植是以垂直于基板表面的角度来进行(定义为0°布植)，如图4所示出。换句话说，连锁布植是以垂直的方向进行。如此一来，欲植入垂直通道140的较低部分中的离子200仅通过直接配至于其上的多晶硅材料147。
在其他实施例中，连锁高能布植是以偏移此法线方向的角度来进行，如图5所示出。举例来说，例如上至约20°的有角度的布植可用以掺杂多晶硅材料147。此倾斜的角度允许欲植入多晶硅材料147中的离子200通过一个或多个氧化物层(氧化物120)或氮化物层125。换句话说，离子通过ONO堆叠的至少一部分。ONO堆叠的层(氧化物120与氮化物层125)对于植入的离子可具有不同抗性。藉由通过不同材料，掺质离子行进的距离可改变。举例来说，若掺质仅通过一个材料(例如多晶硅材料147)，则其范围将由所述材料决定。若布植是倾斜的，则掺质离子将通过数个材料层，且由各离子到达的分布范围可不同于在垂直布植期间产生的分布范围。举例来说，相较于垂直布植的情况，各离子的分布范围可以是较紧密的。
此倾斜的布植可经使用以提供所有的掺质至多晶硅，或可经使用以平均由沉积原位掺杂多晶硅所产生的通道的掺杂浓度。在其他实施例中，基于各电荷阱的临界电压，此倾斜布植经使用以产生最佳掺杂轮廓。
在连锁高能布植完成后，多晶硅将具有想要的掺杂浓度，其可约为1×1017个原子/cm3或更多。此外，掺杂浓度在遍布垂直通道140的高度处可为均匀的。在其他实施例中，掺杂浓度可以高度为函数来变化，以最佳化制程参数，例如电荷阱的临界电压。
在连锁高能布植之后，制造NAND快闪式元件的制程持续。图6示出在后续制造阶段中的元件。在布植之后，在ONO堆叠中蚀刻出槽，从而将其分为两半。此蚀刻持续进行而通过ONO堆叠与TaO层(蚀刻终止层160)。接着，在基板150中使用离子布植来产生共同源极线170。所有氮化硅现在已透过使用热磷酸来移除。这产生了氧化物120的不规则形状堆叠，示出于图6中。接着，在元件上沉积ONO层110。
接着，以本领域周知的方式沉积且蚀刻掉例如钨的金属，以取代之前移除的氮化物层125(见图3)。这产生了钨电极130(见图1)。接着，施加氧化物180(见图1)。在氧化物180中蚀刻出孔洞(未示出)，以允许与钨电极130的内连线。此些孔洞(未示出)被填满了金属，以从顶表面产生导电路径至各钨电极130。
虽然本揭示描述在制造期间的特定步骤使用连锁高能布植，然而本揭示并不意图为受限于此实施例。举例来说，连锁高能布植可以在移除氮化物层125之后进行。在此情况下，倾斜的或有角度的布植仍将通过ONO堆叠的一部分，因为氧化物层仍存在。在其他实施例中，连锁高能布植可在沉积金属电极之后进行，使得倾斜的布植通过氧化物与电极层。再者，由于氧化物层仍存在，因此倾斜的或有角度的布植仍将通过ONO堆叠的一部分。
本揭示根据特定制程来示出与NAND快闪式元件的形成相关的制程步骤。然而，连锁高能布植的使用也可用于根据其他制程制作的NAND快闪式元件的制造中。
此外，连锁高能布植可与其他具有需要掺杂的深通道的三维半导体结构结合使用。举例来说，其他具有被例如ONO层或其他层的层所包围的垂直通道的结构。此些其他结构包括电阻式随机存取存储器等。
本揭示的范畴并不限于本文所述的特定实施例。当然，本揭示的其他各种实施例和修改，加上本文所述，将从前述及附图对本领域具有通常知识的技术人员而言变为显而易见。因此，本揭示的范畴意图涵盖所述的其他实施例和修改。因此，虽然在本文中是以针对特定目的、在特定环境下做特定施行的脉络来描述本揭示，但所属技术领域中具有通常知识的技术人员应理解其用途并不限于此，而是可在任意环境中针对任意目的有利地施行本揭示。因此，本揭示所述的权利要求应根据如本文所述的本揭示的全广度与精神来理解。

Claims (15)

1.一种在三维结构中产生经掺杂的垂直通道的制程，其中所述垂直通道由氧化物-氮化物-氧化物堆叠所包围，所述在三维结构中产生经掺杂的垂直通道的制程包括：
穿过所述氧化物-氮化物-氧化物堆叠蚀刻出孔洞；
沿着所述孔洞中的侧壁沉积多晶硅材料，以形成所述垂直通道；以及
遍布所述垂直通道且使用多个高能离子布植来将掺质离子植入所述多晶硅材料中，所述多个高能离子布植各具有至少200keV的植入能量，且其中所述多个高能离子布植的至少一个是使用至少1MeV的植入能量来进行。
2.根据权利要求1所述的在三维结构中产生经掺杂的垂直通道的制程，其中掺质是与所述多晶硅材料一同沉积，且所述植入用以使遍布所述垂直通道的所述多晶硅材料的掺杂浓度轮廓均等。
3.根据权利要求1所述的在三维结构中产生经掺杂的垂直通道的制程，其中所述三维结构包括多个电荷阱，且所述多个高能离子布植产生所述多晶硅材料的掺杂浓度轮廓，其最佳化所述多个电荷阱的各个的临界电压。
4.根据权利要求3所述的在三维结构中产生经掺杂的垂直通道的制程，还包括：
测量事先制造的三维结构的所述临界电压；
使用经测量的所述临界电压来决定所述多晶硅材料的最佳化的所述掺杂浓度轮廓；以及
改变所述多个高能离子布植的操作参数，以产生最佳化的所述掺杂浓度轮廓。
5.一种在三维结构中产生经掺杂的垂直通道的制程，其中所述垂直通道由氧化物-氮化物-氧化物堆叠所包围，所述在三维结构中产生经掺杂的垂直通道的制程包括：
穿过所述氧化物-氮化物-氧化物堆叠蚀刻出孔洞；
沿着所述孔洞中的侧壁沉积多晶硅材料，以形成所述垂直通道；以及
以自所述三维结构的表面的法线方向偏移的角度且遍布所述垂直通道将掺质离子植入所述多晶硅材料中，其中所述掺质离子在到达所述多晶硅材料之前会先通过所述氧化物-氮化物-氧化物堆叠的一部分。
6.根据权利要求5所述的在三维结构中产生经掺杂的垂直通道的制程，其中掺质是与所述多晶硅材料一同沉积，且所述植入用以使遍布所述垂直通道的所述多晶硅材料的掺杂浓度轮廓均等。
7.根据权利要求5所述的在三维结构中产生经掺杂的垂直通道的制程，其中所述三维结构包括多个电荷阱，且多个高能离子布植产生所述多晶硅材料的掺杂浓度轮廓，其最佳化所述多个电荷阱的各个的临界电压。
8.根据权利要求7所述的在三维结构中产生经掺杂的垂直通道的制程，还包括：
测量事先制造的三维结构的所述临界电压；
使用经测量的所述临界电压来决定所述多晶硅材料的最佳化的所述掺杂浓度轮廓；以及
改变所述多个高能离子布植的操作参数，以产生最佳化的所述掺杂浓度轮廓。
9.一种在三维NAND快闪式元件中产生经掺杂的垂直通道的制程，包括：
沉积交替的多个氧化硅层与多个氮化硅层，以产生氧化物-氮化物-氧化物堆叠；
穿过所述氧化物-氮化物-氧化物堆叠蚀刻出孔洞；
沿着所述孔洞的侧壁沉积多晶硅材料；
在沉积所述多晶硅材料之后，沉积介电材料至所述孔洞中，以形成所述垂直通道；以及
遍布所述垂直通道且透过多个高能离子布植，将掺质离子植入所述多晶硅材料中，所述多个高能离子布植各具有至少200keV的植入能量，且所述多个高能离子布植的至少一个是使用至少1MeV的植入能量来进行，其中所述植入是以自所述三维NAND快闪式元件的表面的法线方向偏移的角度进行，使得所述掺质离子在到达所述多晶硅材料之前会先通过所述氧化物-氮化物-氧化物堆叠的一部分。
10.根据权利要求9所述的在三维NAND快闪式元件中产生经掺杂的垂直通道的制程，其中掺质是与所述多晶硅材料一同沉积，且所述植入用以使遍布所述垂直通道的所述多晶硅材料的掺杂浓度轮廓均等。
11.根据权利要求9所述的在三维NAND快闪式元件中产生经掺杂的垂直通道的制程，其中所述三维NAND快闪式元件包括多个电荷阱，且所述多个高能离子布植产生所述多晶硅材料的掺杂浓度轮廓，其最佳化所述多个电荷阱的各个的临界电压。
12.根据权利要求11所述的在三维NAND快闪式元件中产生经掺杂的垂直通道的制程，还包括：
测量事先制造的三维NAND快闪式元件的所述临界电压；
使用经测量的所述临界电压来决定所述多晶硅材料的最佳化的所述掺杂浓度轮廓；以及
改变所述多个高能离子布植的操作参数，以产生最佳化的所述掺杂浓度轮廓。
13.根据权利要求9所述的在三维NAND快闪式元件中产生经掺杂的垂直通道的制程，还包括：
在沉积所述多晶硅材料与所述介电材料之后，移除所述多个氮化硅层，从而在所述多个氧化硅层之间产生空间；以及
在所述空间沉积金属以形成电极，其中所述植入是在移除所述多个氮化硅层之前进行。
14.根据权利要求9所述的在三维NAND快闪式元件中产生经掺杂的垂直通道的制程，还包括：
在沉积所述多晶硅材料与所述介电材料之后，移除所述多个氮化硅层，从而在所述多个氧化硅层之间产生空间；以及
在所述空间沉积金属以形成电极，其中所述植入是在移除所述多个氮化硅层之后且在沉积所述金属之前进行。
15.根据权利要求9项所述的在三维NAND快闪式元件中产生经掺杂的垂直通道的制程，还包括：
在沉积所述多晶硅材料与所述介电材料之后，移除所述多个氮化硅层，从而在所述多个氧化硅层之间产生空间；以及
在所述空间沉积金属以形成电极，其中所述植入是在移除所述多个氮化硅层之后且在沉积所述金属之后进行。
CN201480048369.8A 2013-07-10 2014-07-09 在三维结构中产生经掺杂的垂直通道的制程 Active CN105580141B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/938,713 US9018064B2 (en) 2013-07-10 2013-07-10 Method of doping a polycrystalline transistor channel for vertical NAND devices
US13/938,713 2013-07-10
PCT/US2014/045855 WO2015006392A1 (en) 2013-07-10 2014-07-09 Method of doping a polycrystalline transistor channel for vertical nand devices

Publications (2)

Publication Number Publication Date
CN105580141A CN105580141A (zh) 2016-05-11
CN105580141B true CN105580141B (zh) 2018-12-28

Family

ID=52277401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480048369.8A Active CN105580141B (zh) 2013-07-10 2014-07-09 在三维结构中产生经掺杂的垂直通道的制程

Country Status (6)

Country Link
US (1) US9018064B2 (zh)
JP (1) JP6474395B2 (zh)
KR (1) KR102197827B1 (zh)
CN (1) CN105580141B (zh)
TW (1) TWI601208B (zh)
WO (1) WO2015006392A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612640B (zh) * 2015-01-19 2018-01-21 旺宏電子股份有限公司 記憶元件及其製造方法
US10246772B2 (en) 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
US20170062456A1 (en) * 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
KR102424370B1 (ko) 2015-10-08 2022-07-22 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
US9779948B1 (en) 2016-06-17 2017-10-03 Sandisk Technologies Llc Method of fabricating 3D NAND
CN106409769A (zh) * 2016-07-04 2017-02-15 武汉新芯集成电路制造有限公司 一种形成梯形结构的存储堆栈的方法
CN107482017A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 一种3d nand闪存沟道孔的制备工艺
KR20200073429A (ko) 2018-12-14 2020-06-24 삼성전자주식회사 반도체 소자
US11264460B2 (en) 2019-07-23 2022-03-01 Applied Materials, Inc. Vertical transistor fabrication for memory applications
KR20210038772A (ko) * 2019-09-30 2021-04-08 삼성전자주식회사 3차원 반도체 메모리 소자
US11791167B2 (en) * 2020-03-31 2023-10-17 Tokyo Electron Limited Cyclic self-limiting etch process
CN112687700B (zh) * 2020-12-24 2024-04-23 长江存储科技有限责任公司 三维存储器及其制备方法
US20220285400A1 (en) * 2021-03-04 2022-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. 3d memory device with modulated doped channel

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125935A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体装置の製造方法
US6107108A (en) * 1998-08-14 2000-08-22 Taiwan Semiconductor Manufacturing Company Dosage micro uniformity measurement in ion implantation
US6440797B1 (en) * 2001-09-28 2002-08-27 Advanced Micro Devices, Inc. Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory
US7157730B2 (en) * 2002-12-20 2007-01-02 Finisar Corporation Angled wafer rotating ion implantation
JP2005064031A (ja) * 2003-08-12 2005-03-10 Fujio Masuoka 半導体装置
US20100117152A1 (en) * 2007-06-28 2010-05-13 Chang-Woo Oh Semiconductor devices
US7514323B2 (en) * 2005-11-28 2009-04-07 International Business Machines Corporation Vertical SOI trench SONOS cell
JP2009164485A (ja) * 2008-01-09 2009-07-23 Toshiba Corp 不揮発性半導体記憶装置
KR101559868B1 (ko) * 2008-02-29 2015-10-14 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법.
KR101543331B1 (ko) * 2009-07-06 2015-08-10 삼성전자주식회사 메탈 소스 라인을 갖는 수직 구조의 비휘발성 메모리 소자의 제조방법
KR20110035525A (ko) * 2009-09-30 2011-04-06 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101585616B1 (ko) * 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101691092B1 (ko) * 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101056113B1 (ko) * 2010-07-02 2011-08-10 서울대학교산학협력단 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
JP5422530B2 (ja) 2010-09-22 2014-02-19 株式会社東芝 半導体記憶装置及びその製造方法
US8866123B2 (en) 2010-11-22 2014-10-21 Hitachi, Ltd. Non-volatile memory device and production method thereof
KR20120060480A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자, 반도체 소자 및 시스템
JP2012151187A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置の製造方法
KR101809512B1 (ko) * 2011-03-09 2017-12-15 삼성전자 주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR20120113338A (ko) 2011-04-05 2012-10-15 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20120131688A (ko) * 2011-05-26 2012-12-05 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP5543950B2 (ja) * 2011-09-22 2014-07-09 株式会社東芝 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
KR20130071690A (ko) 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2015006392A1 (en) 2015-01-15
JP2016525797A (ja) 2016-08-25
TWI601208B (zh) 2017-10-01
CN105580141A (zh) 2016-05-11
KR20160030262A (ko) 2016-03-16
US20150017772A1 (en) 2015-01-15
JP6474395B2 (ja) 2019-02-27
KR102197827B1 (ko) 2021-01-05
TW201515104A (zh) 2015-04-16
US9018064B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
CN105580141B (zh) 在三维结构中产生经掺杂的垂直通道的制程
US10490565B1 (en) Semiconductor device and method for manufacturing same
CN104821322B (zh) 垂直存储器件
CN105742356B (zh) Finfet结构及其制造方法
JP2016525797A5 (ja) ３次元構造体内にドープされた垂直チャンネルを作製する方法
CN107305894A (zh) 半导体存储器装置及其制造方法
CN109314147A (zh) 具有用于竖直沟道的电荷载流子注入阱的三维存储器器件及其制造和使用方法
CN110168724A (zh) 三维存储器器件的沟槽结构
US9443866B1 (en) Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
CN110114878A (zh) 隧穿式场效应晶体管三维nand数据单元结构以及其形成方法
US9111964B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
CN110088898A (zh) 三维存储器器件的复合衬底
US8846508B1 (en) Method of implanting high aspect ratio features
CN110088902A (zh) 提高三维存储器件之沟道孔均匀度的方法
CN103426824A (zh) 制造非易失性存储器件的方法
CN109698201A (zh) 3d存储器件及其制造方法
US9779948B1 (en) Method of fabricating 3D NAND
CN105390497B (zh) 包括带电荷体侧墙的cmos器件及其制造方法
CN109346479A (zh) 3d存储器件及其制造方法
US8975143B2 (en) Selective gate oxide properties adjustment using fluorine
CN109686740A (zh) 3d存储器件及其制造方法
CN112289801B (zh) 用于三维存储器的叠层结构、三维存储器及其制备方法
CN111758159B (zh) 存储器件及其形成方法
CN207529977U (zh) 集成电路和电子装置
CN110379817B (zh) 用于三维存储器的叠层结构、三维存储器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant