CN103852702A - 确定半导体鳍中的载流子浓度的方法 - Google Patents

确定半导体鳍中的载流子浓度的方法 Download PDF

Info

Publication number
CN103852702A
CN103852702A CN201310034628.9A CN201310034628A CN103852702A CN 103852702 A CN103852702 A CN 103852702A CN 201310034628 A CN201310034628 A CN 201310034628A CN 103852702 A CN103852702 A CN 103852702A
Authority
CN
China
Prior art keywords
semiconductor fin
probe pins
face
probe
point probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310034628.9A
Other languages
English (en)
Other versions
CN103852702B (zh
Inventor
万幸仁
奧野泰利
叶凌彦
施启元
邵元辅
蔡伟骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103852702A publication Critical patent/CN103852702A/zh
Application granted granted Critical
Publication of CN103852702B publication Critical patent/CN103852702B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种方法，包括使用四点探针头探测至少一个半导体鳍，四点探针头的四个探针引脚与所述至少一个半导体鳍接触。计算至少一个半导体鳍的电阻。通过电阻计算半导体鳍的载流子浓度。本发明还提供了确定半导体鳍中的载流子浓度的方法。

Description

确定半导体鳍中的载流子浓度的方法
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件的测量方法。
背景技术
随着集成电路规模的不断缩小和对集成电路速度要求的不断增加，晶体管需要具有更高的驱动电流和更小的尺寸。因此，开发了鳍式场效应晶体管(FinFET)。FinFET具有增加的沟道宽度。通过形成包括位于半导体鳍侧壁上的部分和位于半导体鳍的顶面上的部分的沟道来实现沟道宽度的增加。由于晶体管的驱动电流与沟道宽度成比例，所以FinFET的驱动电流增加。
在现有的FinFET形成工艺中，首先在硅衬底内形成浅沟槽隔离(STI)区。然后，STI区凹进以形成硅鳍，硅鳍包括硅衬底位于凹进的STI区上方的部分。接下来，形成栅极介电层、栅电极以及源极和漏极区，以完成FinFET的形成。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：使用四点探针头探测至少一个半导体鳍，所述四点探针头的四个探针引脚与所述至少一个半导体鳍接触；测量所述至少一个半导体鳍的电阻；以及通过所述电阻计算半导体鳍的载流子浓度。
该方法进一步包括通过所述电阻计算所述半导体鳍的电阻率，通过所述电阻率计算所述载流子浓度。
在该方法中，在探测步骤期间，所述四点探针头的所述四个探针引脚与多个半导体鳍接触。
在该方法中，在探测步骤期间，所述四点探针头的所述四个探针引脚与所述至少一个半导体鳍的顶面接触，并且所述至少一个半导体鳍的顶面与紧邻所述至少一个半导体鳍的隔离区的顶面平齐。
在该方法中，在探测步骤期间，所述四点探针头的所述四个探针引脚与所述至少一个半导体鳍的顶面接触，并且所述至少一个半导体鳍突出到紧邻所述至少一个半导体鳍的隔离区之外。
该方法进一步包括：在所述探测步骤之前，蚀刻所述隔离区以降低所述隔离区的顶面。
在该方法中，对包括具有相等宽度和相等间距的多个半导体鳍的测试图案实施探测步骤，并且在多个半导体鳍中包括所述至少一个半导体鳍。
根据本发明的另一方面，提供了一种方法，包括：四点探针头的第一探针引脚、第二探针引脚、第三探针引脚和第四探针引脚与测试结构中的多个半导体鳍接触以探测测试结构，所述多个半导体鳍相互平行；施加电流以流经所述第一探针引脚和所述第四探针引脚；通过所述第二探针引脚和所述第三探针引脚测量电压，其中，所述第二探针引脚和所述第三探针引脚位于所述第一探针引脚和所述第四探针引脚之间；使用所述电流和所述电压计算所述多个半导体鳍的电阻率；以及通过电阻率计算所述多个半导体鳍的载流子浓度。
在该方法中，从上往下看时，所述测试结构的大小在约40μm和约60μm之间。
在该方法中，从上往下看时，所述第一探针引脚、所述第二探针引脚、所述第三探针引脚和所述第四探针引脚的大小在约0.1μm和约5μm之间。
在该方法中，在探测步骤期间，所述第一探针引脚、所述第二探针引脚、所述第三探针引脚和所述第四探针引脚与所述多个半导体鳍中的一个以上的半导体鳍接触。
在该方法中，在探测步骤期间，所述第一探针引脚、所述第二探针引脚、所述第三探针引脚和所述第四探针引脚与所述多个半导体鳍的顶面接触，并且所述多个半导体鳍的顶面与紧邻所述多个半导体鳍的隔离区的顶面平齐。
在该方法中，在探测步骤期间，所述第一探针引脚、所述第二探针引脚、所述第三探针引脚和所述第四探针引脚与所述多个半导体鳍的顶面接触，并且所述多个半导体鳍突出到紧邻所述多个半导体鳍的隔离区之外。
该方法进一步包括：在所述探测步骤之前，蚀刻所述隔离区以降低所述隔离区的顶面。
在该方法中，所述多个半导体鳍具有相等的宽度和相等的间距。
根据本发明的又一方面，提供了一种方法，包括：在多个隔离区之间形成多个半导体鳍；实施化学机械抛光以使所述半导体鳍的顶面与所述多个隔离区的顶面平齐；将所述多个隔离区的顶面凹进，其中，所述多个半导体鳍包括位于所述多个隔离区上方的部分；以及使用四点探针头探测所述多个半导体鳍。
该方法进一步包括：使用在探测期间测量的电阻来计算所述多个半导体鳍的电阻率；以及通过所述电阻率计算所述半导体鳍的载流子浓度。
在该方法中，所述多个半导体鳍包括位于硅鳍上方的锗鳍，并且在探测所述多个半导体鳍的步骤中，所述四点探针头的探针引脚与所述锗鳍接触。
在该方法中，所述多个半导体鳍具有相等的宽度和相等的间距。
在该方法中，从上往下看时，大小在约40μm和约60μm之间的测试结构中包括所述多个半导体鳍，并且从上往下看时，所述四点探针头中的探针引脚的大小在约0.1μm和约5μm之间。
附图说明
为了更完整地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1A和图1B分别地示出了根据一些示例性实施例的多个半导体鳍和在多个半导体鳍上所实施的四点探针的俯视图和截面图；
图1C示出了半导体鳍和与半导体鳍接触的用于探测的探针引脚的截面图，其中，半导体鳍凸起到附近的浅沟槽隔离(STI)区上方；
图2示出了半导体鳍和与半导体鳍接触的用于探测的探针引脚的截面图，其中，半导体鳍的顶面与浅沟槽隔离(STI)区的顶面平齐；
图3示意性地示出了对晶圆实施化学机械抛光之后的半导体带的深度差；
图4示出了作为半导体鳍深度的函数的半导体鳍的电导；以及
图5示出了根据示例性实施例的确定的空穴浓度的结果，其中，空穴浓度被示出为半导体带的深度的函数。
具体实施方式
以下详细讨论了本发明的实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅为说明性的，并且没有限定本发明的范围。
根据各种示例性实施例，提供了测量半导体鳍的载流子浓度的方法。讨论了实施例的变型例和操作。在各个附图和所有说明性实施例中，相同的参考标号用于指定相同的元件。
参考图1A，提供测量半导体鳍的载流子浓度的测试方案。图1A示出了在其中包括多个半导体鳍12的测试结构10的俯视图。例如，测试结构10可以具有矩形的俯视图，但也可以采用其他形状。在一些示例性实施例中，例如，测试结构10的长度L1和宽度W1在约40μm和约60μm之间。然而，应该理解，在通篇描述中所引用的值仅仅是示例，并可以改变为不同值。
测试结构10包括多个半导体鳍12。在一些实施例中，半导体鳍12具有彼此相等的宽度W2和彼此相等的间距P。图1C示出了图1A中结构的截面图，其中，通过图1A中的平面交叉线1C-1C截取该截面图。在通篇描述中，位于相邻的隔离区16之间以及上方的半导体带的部分被称为半导体鳍12，但在测量载流子浓度时，整个或大部分的半导体鳍12仍然内嵌在隔离区16中。半导体鳍12被配置为用于形成鳍式场效应晶体管(FinFET，未示出)。在FinFET的后续形成期间，隔离区16的顶面可以凹进，并且，半导体鳍12的一些顶部部分会位于所生成的隔离区16的顶部上方。然后，在半导体鳍12的顶部的侧壁和顶面上形成栅极介电层和栅电极(未示出)。
再次参考图1B，将包括探针引脚PP1、PP2、PP3和PP4(也示出在图1A中)的探针头14用于探测半导体鳍12。探针头14是被配置为实施四点探测的四点探针头。探针引脚PP1、PP2、PP3和PP4可以用于同时探测一个或多个半导体鳍12。此外，探针引脚PP1、PP2、PP3和PP4对准成一条直线，使得它们与相同的半导体鳍12物理接触。如图1A所示，测试结构10的俯视图尺寸大于被探针引脚PP1、PP2、PP3和PP4所覆盖的俯视图面积，而测试结构10的额外面积用于提供用于探针引脚PP1、PP2、PP3和PP4的额外的制程容许度。通过额外的制程容许度(process window)，即使探针引脚PP1、PP2、PP3和PP4偏离期望位置，探针引脚PP1、PP2、PP3和PP4也仍然可以接合至测试结构10。
参考图1A，在四点探针中，对探针引脚PP1和PP4施加电流I，通过探针引脚PP2和PP3测量电压V。因此，被探测的半导体鳍12的部分(该部分位于探针PP2和PP3之间)的电阻R1被计算为：
R1＝V/I                                [公式1]
通过使用四点探针方法，基本上从测量的电阻R1中消除了探针引脚PP1、PP2、PP3和PP4和相应的半导体鳍12之间的接触电阻的不利影响。
参考图1C，每个半导体鳍12都可以包括下部12B以及位于下部12B上方并与下部12B接触的上部12A。在一些实施例中，部分12A和部分12B由不同材料形成，部分12A具有比部分12B更小的电阻率。例如，部分12A可以包括硅锗，或基本上可以由纯锗形成，而部分12B包括基本上不含锗的硅，其中，部分12A和12B都没有掺杂p型和n型杂质。可选地，部分12A掺杂的杂质(p型或n型)浓度远高于部分12B的杂质浓度。在一些实施例中，部分12A和12B可以由相同材料或不同材料形成。例如，部分12A可以被掺杂为在约1019/cm3和约1021/cm3之间的杂质浓度，而部分12B可能被掺杂为在约1014/cm3和约1017/cm3之间的杂质浓度。由于部分12A具有比半导体鳍12的下面的部分12B更高的载流子浓度(以及更低的电阻率)，所以电流I主要流经半导体鳍12的部分12A。
电流I流经半导体鳍12与探针引脚PP1、PP2、PP3和PP4接触的一个半导体鳍。这等效于将电流I注入到具有宽度等于与探针引脚PP1、PP2、PP3和PP4接触的所有的半导体鳍12的总宽度的鳍。如图1A所示，尺寸(直径或宽度，取决于探针引脚PP1、PP2、PP3和PP4的形状)为DM。半导体鳍12的间距为P。相应地，与探针引脚PP1、PP2、PP3和PP4接触的半导体鳍的总数等于DM/P，而电流I流经的所有鳍12的总宽度是W2*(DM/P)。假设所有电流都流经半导体鳍12的部分12A(其具有深度D1(图1C))，那么用于传导电流I的总截面积A为：
A＝DI*W2*(DM/P)                                  [公式2]
在一些实施例中，例如，尺寸DM在约0.1μm和约5μm之间的范围内。可能有约10至约100个半导体鳍12同时与探针引脚PP1、PP2、PP3和PP4接触，但是与探针引脚PP1、PP2、PP3和PP4接触的半导体鳍12的数量可以在不同的范围。
半导体鳍12的部分12A的电阻率ρ被计算为：
ρ＝R1*A/L                                       [公式3]
其中，如图1B所示，L是探针PP2与PP3之间的距离。当已计算出电阻率ρ时，也可以计算载流子浓度，因为电阻率ρ和载流子浓度具有以下关系：
ρ＝1/(e(μhnh+μene)                               [公式4]
其中，e是电子电荷，μh是空穴迁移率，nh是空穴浓度，是μe电子迁移率，以及ne是电子浓度。空穴迁移率μh和电子迁移率μe是已知的。在一些实施例中，空穴或电子是占主导地位的电荷，因此可以忽略μhnh或者μene，并且可以简化等式4。通过使用图1A至图1C以及公式1至4中的方法，可以确定半导体鳍12的载流子浓度。
在图1C中，隔离区16略微凹进，其中凹进深度D2可能在例如约1nm和约5nm之间。由于距离D2，半导体鳍12包括位于隔离区16顶面上方的部分。如图1C所示，可以通过将隔离区16蚀刻为略微低于隔离区16的顶面来实现半导体鳍12的凸起，其中，在用于使半导体鳍12和隔离区16的顶面平齐的化学机械抛光(CMP)之后，实施隔离区16的蚀刻。随着半导体鳍12的凸起，改进了探针引脚PP1、PP2、PP3和PP4与半导体鳍12的接触。应该意识到，凹进深度D2没有高到足以用于形成FinFET。为了通过半导体鳍12形成FinFET，在测量载流子浓度之后，需要实施隔离区16的进一步凹进。
图2示出了根据可选实施例的用于确定半导体鳍12的载流子浓度的测试方案的截面图。除了半导体鳍12的顶面与隔离区16的顶面平齐，该实施例类似于图1C中的实施例。可以通过实施CMP以使半导体鳍12和隔离区16的顶面平齐来获取如图2所示的半导体鳍12和隔离区16。应该理解，可以通过进一步凹进图2中的隔离区16来获得图1C中的结构。试验结果表明图1C和图2中的测试结构的布置会影响测量结果，使用图2中的测试结构所获得的测量结果R1有时候小于使用图1C中的测试结构所厚度的测量结果R1。当的确存在测量结果的差值的情况下，根据实施例，使用图1C中的结构而不是图2中的结构。
FinFET的性能与鳍的载流子浓度有关。通常，通过使用未图案化的晶圆可以测量载流子浓度，并且通过未图案化的晶圆测量，其中，未图案化的晶圆包括由与部分12B(图1C)相同的材料形成的覆盖层以及由与部分12A相同的材料形成的覆盖层。然而，实验结果表明，通过未图案化的晶圆所获得的测量的空穴浓度低于使用根据实施例(例如，图1A至图1C)的方法所获得的空穴浓度。相应的差值高达约1.5数量级(超过10倍)。因此，通过测量大块图案不能获得半导体鳍的载流子浓度。相反，为获得精确的载流子浓度，例如，如图1A、图1B和图1C所示，对已经图案化的半导体鳍实施测量。
根据如上所述的实施例，通过测量电阻R1、由电阻R1计算电阻率ρ以及由电阻率ρ计算载流子浓度来获得载流子浓度的确定。因为无论深度D1(图1C)的值是多少，电阻率ρ都保持相对恒定，所以这种方法是可行的(没有牺牲结果的准确性)，其中，在集成电路的制造中难以控制深度D1。例如，图3示意性地示出了作为在其中形成半导体鳍12的晶圆100中的样本测试结构10的位置的函数的半导体鳍12的深度D1的变化。在CMP之后，不同半导体鳍12的深度D2’至D8’与相应的半导体鳍12在晶圆100上的位置有关。因此，如果电阻率ρ随着深度D1而改变，则测量的电阻R1将随着位置而改变，因此确定的载流子浓度将根据测试结构10在晶圆100上的位置而变化。然而，图4表明电阻率ρ不随深度D1而改变，因此，使用图1A至图1C以及式1至4中的方法获取准确的载流子浓度是可行的。
参考图4，作为深度(图1C中半导体鳍12的D1)的函数示出了被测量的半导体鳍12的电导(1/R1)。为了获取图4中的数据，对晶圆100(图3)上方实施三个CMP步骤，晶圆包括位于晶圆不同位置处的多个半导体鳍12。在每个CMP步骤之后，都实施测量。经过三个CMP步骤之后，平均鳍深度分别为49nm、44nm和35nm。由于49nm、44nm和35nm是平均鳍深度并且分散在晶圆100上方的多个鳍的实际鳍深度彼此不同，所以在三个CMP步骤中的每个步骤之后，都可以获得多个鳍深度。在图4中绘制了计算的电导1/R1和相应的深度D1。图4示出了电导1/R1随着深度D1的增加而线性增加。根据公式3，电导1/R1可表示为(根据公式2)：
1/R1＝A/(ρ*L)                                   [公式5]
(1/R1)随着D1的增加而线性增加表明电阻率ρ对于图3中多个采样点保持不变，采样点包含从约15μm至约50μm的深度D1。由于电阻率ρ不变，所以无论从晶圆100的哪个位置获得用于计算载流子浓度的样本测试结构10，计算的载流子浓度都是准确的。
图5示出了作为半导体鳍部分12A的深度(图1C中的D1)的函数的计算的半导体鳍12的示例性空穴浓度。通过包括Ge的部分12A和包括硅的部分12B的样本测试结构10来获得图4和图5中的结果，部分12A和12B中没有额外的p型和n型掺杂。结果也表明当由工艺变化或测试结构10在晶圆100上的位置改变(图3)引起被测量的样本鳍改变时，测得的载流子浓度基本上保持不变。
根据实施例，方法包括使用四点探针头探测至少一个半导体鳍，四点探针头的四个探针引脚与至少一个半导体鳍接触。计算至少一个半导体鳍的电阻。通过电阻计算半导体鳍的载流子浓度。
根据其他实施例，方法包括用四点探针头的第一、第二、第三和第四探针引脚与测试结构中的多个半导体鳍接触，以探测测试结构。多个半导体鳍相互平行。施加电流以流经第一探针引脚和第四探针引脚。通过第二探针引脚和第三探针引脚测量电压，其中，第二和第三探针引脚位于第一探针引脚和第四探针引脚之间。使用电流和电压计算多个半导体鳍的电阻率。通过电阻率计算半导体鳍的载流子浓度。
根据又一些实施例，方法包括在多个隔离区之间形成多个半导体鳍，实施化学机械抛光以使半导体鳍的顶面和多个隔离区的顶面平齐，以及将多个隔离区的顶面凹进。多个半导体鳍包括位于多个隔离区上方的部分。然后，使用四点探针头探测多个半导体鳍。
尽管已经详细地描述了本实施例及其优点，但应该理解，可以在不背离所附权利要求限定的本实施例的主旨和范围的情况下，做各种不同的改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求都构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种方法，包括：
使用四点探针头探测至少一个半导体鳍，所述四点探针头的四个探针引脚与所述至少一个半导体鳍接触；
测量所述至少一个半导体鳍的电阻；以及
通过所述电阻计算半导体鳍的载流子浓度。
2.根据权利要求1所述的方法，进一步包括通过所述电阻计算所述半导体鳍的电阻率，通过所述电阻率计算所述载流子浓度。
3.根据权利要求1所述的方法，其中，在探测步骤期间，所述四点探针头的所述四个探针引脚与多个半导体鳍接触。
4.根据权利要求1所述的方法，其中，在探测步骤期间，所述四点探针头的所述四个探针引脚与所述至少一个半导体鳍的顶面接触，并且所述至少一个半导体鳍的顶面与紧邻所述至少一个半导体鳍的隔离区的顶面平齐。
5.根据权利要求1所述的方法，其中，在探测步骤期间，所述四点探针头的所述四个探针引脚与所述至少一个半导体鳍的顶面接触，并且所述至少一个半导体鳍突出到紧邻所述至少一个半导体鳍的隔离区之外。
6.根据权利要求5所述的方法，进一步包括：
在所述探测步骤之前，蚀刻所述隔离区以降低所述隔离区的顶面。
7.根据权利要求1所述的方法，其中，对包括具有相等宽度和相等间距的多个半导体鳍的测试图案实施探测步骤，并且在多个半导体鳍中包括所述至少一个半导体鳍。
8.一种方法，包括：
四点探针头的第一探针引脚、第二探针引脚、第三探针引脚和第四探针引脚与测试结构中的多个半导体鳍接触以探测测试结构，所述多个半导体鳍相互平行；
施加电流以流经所述第一探针引脚和所述第四探针引脚；
通过所述第二探针引脚和所述第三探针引脚测量电压，其中，所述第二探针引脚和所述第三探针引脚位于所述第一探针引脚和所述第四探针引脚之间；
使用所述电流和所述电压计算所述多个半导体鳍的电阻率；以及
通过电阻率计算所述多个半导体鳍的载流子浓度。
9.根据权利要求8所述的方法，其中，从上往下看时，所述测试结构的大小在约40μm和约60μm之间。
10.一种方法，包括：
在多个隔离区之间形成多个半导体鳍；
实施化学机械抛光以使所述半导体鳍的顶面与所述多个隔离区的顶面平齐；
将所述多个隔离区的顶面凹进，其中，所述多个半导体鳍包括位于所述多个隔离区上方的部分；以及
使用四点探针头探测所述多个半导体鳍。
CN201310034628.9A 2012-11-29 2013-01-29 确定半导体鳍中的载流子浓度的方法 Expired - Fee Related CN103852702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/689,262 US9093335B2 (en) 2012-11-29 2012-11-29 Calculating carrier concentrations in semiconductor Fins using probed resistance
US13/689,262 2012-11-29

Publications (2)

Publication Number Publication Date
CN103852702A true CN103852702A (zh) 2014-06-11
CN103852702B CN103852702B (zh) 2016-10-05

Family

ID=50773638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310034628.9A Expired - Fee Related CN103852702B (zh) 2012-11-29 2013-01-29 确定半导体鳍中的载流子浓度的方法

Country Status (3)

Country Link
US (3) US9093335B2 (zh)
CN (1) CN103852702B (zh)
TW (1) TWI524446B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636476A (zh) * 2015-04-29 2018-01-26 科磊股份有限公司 支持执行并行测量的多引脚探针
CN108831925A (zh) * 2018-05-30 2018-11-16 上海华力集成电路制造有限公司 鳍式场效电晶体的缺陷侦测结构及其侦测方法
WO2019085101A1 (zh) * 2017-11-06 2019-05-09 武汉华星光电半导体显示技术有限公司 电气特性测试方法
CN110383077A (zh) * 2017-03-07 2019-10-25 卡普雷斯股份有限公司 用于测试测试样品的电特性的探针

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354930B2 (en) 2016-04-21 2019-07-16 International Business Machines Corporation S/D contact resistance measurement on FinFETs
US10499876B2 (en) * 2017-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Test key design to enable X-ray scatterometry measurement
US10670641B2 (en) * 2017-08-22 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test device and manufacturing method thereof
US10622257B2 (en) 2017-12-15 2020-04-14 International Business Machines Corporation VFET device design for top contact resistance measurement
US11024738B2 (en) * 2019-03-13 2021-06-01 International Business Machines Corporation Measurement of top contact resistance in vertical field-effect transistor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200512893A (en) * 2003-08-27 2005-04-01 Simon A Prussin In situ determination of resistivity, mobility and dopant concentration profiles
CN101542743A (zh) * 2007-07-27 2009-09-23 松下电器产业株式会社 半导体装置及其制造方法
CN100580888C (zh) * 2007-05-07 2010-01-13 台湾积体电路制造股份有限公司 鳍式场效应晶体管形成方法
CN103454562A (zh) * 2013-09-22 2013-12-18 福州大学 谐振接地系统单相接地聚类法选线

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3134077A (en) * 1961-09-18 1964-05-19 Tektronix Inc Electrical probe apparatus for measuring the characteristics of semiconductor material
US3487301A (en) * 1968-03-04 1969-12-30 Ibm Measurement of semiconductor resistivity profiles by measuring voltages,calculating apparent resistivities and applying correction factors
US3623818A (en) * 1969-12-15 1971-11-30 Ibm Measurement of carrier concentration of semiconductor material
US3676229A (en) * 1971-01-26 1972-07-11 Rca Corp Method for making transistors including base sheet resistivity determining step
US3676775A (en) * 1971-05-07 1972-07-11 Ibm Method for measuring resistivity
US4188123A (en) * 1978-08-30 1980-02-12 Rca Corporation Optically measuring the carrier concentration in a semiconductor
US5217907A (en) * 1992-01-28 1993-06-08 National Semiconductor Corporation Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction
US5442174A (en) * 1992-10-23 1995-08-15 Fujitsu Limited Measurement of trace element concentration distribution, and evaluation of carriers, in semiconductors, and preparation of standard samples
US5691648A (en) * 1992-11-10 1997-11-25 Cheng; David Method and apparatus for measuring sheet resistance and thickness of thin films and substrates
US5347226A (en) * 1992-11-16 1994-09-13 National Semiconductor Corporation Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction
US7304486B2 (en) * 1998-07-08 2007-12-04 Capres A/S Nano-drive for high resolution positioning and for positioning of a multi-point probe
US6208154B1 (en) * 1998-08-10 2001-03-27 Advanced Micro Devices, Inc. Method of determining the doping concentration across a surface of a semiconductor material
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
US6638778B1 (en) * 2002-02-25 2003-10-28 Advanced Micro Devices, Inc. Method for determining, tracking and/or controlling processing based upon silicon characteristics
DE10216609B4 (de) * 2002-04-15 2005-04-07 Siltronic Ag Verfahren zur Herstellung der Halbleiterscheibe
US7160740B2 (en) * 2003-07-07 2007-01-09 Advanced Micro Devices, Inc. Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same
US7151018B1 (en) * 2004-11-15 2006-12-19 Kla-Tencor Technologies Corporation Method and apparatus for transistor sidewall salicidation
US7372584B2 (en) * 2005-04-11 2008-05-13 Rudolph Technologies, Inc. Dual photo-acoustic and resistivity measurement system
CN101160643B (zh) * 2005-05-12 2012-04-18 松下电器产业株式会社 等离子体掺入方法和等离子体掺入设备
US8148052B2 (en) * 2006-11-14 2012-04-03 Nxp B.V. Double patterning for lithography to increase feature spatial density
US20080119025A1 (en) * 2006-11-21 2008-05-22 O Sung Kwon Method of making a strained semiconductor device
KR100831390B1 (ko) * 2006-11-25 2008-05-21 경북대학교 산학협력단 고집적 플래시 메모리 소자 및 그 제조 방법
TW200849344A (en) * 2007-03-23 2008-12-16 Matsushita Electric Ind Co Ltd Apparatus and method for plasma doping
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US8004045B2 (en) * 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
JP4880033B2 (ja) * 2007-12-28 2012-02-22 パナソニック株式会社 半導体装置の製造方法
US8546876B2 (en) * 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US8418751B2 (en) * 2008-05-13 2013-04-16 International Business Machines Corporation Stacked and redundant chip coolers
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
US8148776B2 (en) * 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
US9379011B2 (en) * 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
JP2011129678A (ja) * 2009-12-17 2011-06-30 Panasonic Corp 半導体装置及びその製造方法
JP2013051221A (ja) * 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
US8294511B2 (en) * 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US8871670B2 (en) * 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
US20120242356A1 (en) * 2011-03-24 2012-09-27 Toshiba America Electronic Components, Inc. Specific contact resistivity measurement method, semiconductor device for specific contact resistivity measurement, and method for manufacturing the same
US8890551B2 (en) * 2011-11-01 2014-11-18 United Microelectronics Corp. Test key structure and method for measuring step height by such test key structure
US8900941B2 (en) * 2012-05-02 2014-12-02 Globalfoundries Inc. Methods of forming spacers on FinFETs and other semiconductor devices
US20140014943A1 (en) * 2012-07-16 2014-01-16 National Chung Cheng University Amorphous phase yttrium-doped indium zinc oxide thin film transistors and method for making same
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200512893A (en) * 2003-08-27 2005-04-01 Simon A Prussin In situ determination of resistivity, mobility and dopant concentration profiles
CN100580888C (zh) * 2007-05-07 2010-01-13 台湾积体电路制造股份有限公司 鳍式场效应晶体管形成方法
CN101542743A (zh) * 2007-07-27 2009-09-23 松下电器产业株式会社 半导体装置及其制造方法
CN103454562A (zh) * 2013-09-22 2013-12-18 福州大学 谐振接地系统单相接地聚类法选线

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
R. V. JOSHI 等: "3-D Thermal Modeling of FinFET", 《PROCEEDINGS OF ESSDERC》 *
W. VANDERVORST 等: "Probing doping conformality in fin shaped field effect transistor structures using resistors", 《J. VAC. SCI. TECHNOL》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636476A (zh) * 2015-04-29 2018-01-26 科磊股份有限公司 支持执行并行测量的多引脚探针
CN107636476B (zh) * 2015-04-29 2021-02-19 科磊股份有限公司 支持执行并行测量的多引脚探针
CN110383077A (zh) * 2017-03-07 2019-10-25 卡普雷斯股份有限公司 用于测试测试样品的电特性的探针
US11215638B2 (en) 2017-03-07 2022-01-04 Capres A/S Probe for testing an electrical property of a test sample
CN110383077B (zh) * 2017-03-07 2022-03-29 卡普雷斯股份有限公司 用于测试测试样品的电特性的探针
WO2019085101A1 (zh) * 2017-11-06 2019-05-09 武汉华星光电半导体显示技术有限公司 电气特性测试方法
CN108831925A (zh) * 2018-05-30 2018-11-16 上海华力集成电路制造有限公司 鳍式场效电晶体的缺陷侦测结构及其侦测方法

Also Published As

Publication number Publication date
TWI524446B (zh) 2016-03-01
CN103852702B (zh) 2016-10-05
US9093335B2 (en) 2015-07-28
US20150287652A1 (en) 2015-10-08
US20160268174A1 (en) 2016-09-15
US20140147943A1 (en) 2014-05-29
TW201421597A (zh) 2014-06-01
US9349659B2 (en) 2016-05-24
US9627280B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
CN103852702A (zh) 确定半导体鳍中的载流子浓度的方法
US9735345B2 (en) Vertical hall effect sensor
US10396000B2 (en) Test structure macro for monitoring dimensions of deep trench isolation regions and local trench isolation regions
CN105223420B (zh) 用于测量接触电阻的tft及接触电阻的测量方法
US20120181615A1 (en) Method of manufacturing semiconductor device and semiconductor device
US8586981B2 (en) Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect
US8215830B2 (en) Apparatus and method for measuring local surface temperature of semiconductor device
US10529631B1 (en) Test structures and method for electrical measurement of FinFET fin height
CN113257790B (zh) 漏电测试结构及漏电测试方法
US6750673B1 (en) Method for measuring an effective channel length of a MOSFET
US6275972B1 (en) Method for accurate channel-length extraction in MOSFETs
US11367790B2 (en) Body-contacted field effect transistors configured for test and methods
US6975102B2 (en) Apparatus and method for analyzing capacitance of insulator
CN104022102B (zh) 晶体管重叠电容的测试结构及其测试方法
US9972550B2 (en) Source/drain epitaxial electrical monitor
CN102306644B (zh) Soi型mos晶体管的测试结构及其的形成方法
CN112349715A (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
CN113066734B (zh) 鳍片高度的确定方法、装置、系统、设备以及介质
US20230417604A1 (en) Self heating extraction design and methodology with power consumption correction
KR20080029699A (ko) 리세스 깊이 측정 방법
KR100958623B1 (ko) 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
CN117524898A (zh) 热效应器件结构、其形成方法以及热电阻获取方法
Zaborowski et al. Fabrication and characterization of junctionless MOSFETs for sensor applications
KR20080088975A (ko) 테스트 패턴
CN104101824A (zh) 监控图形晶片栅极氧化层表面的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161005

CF01 Termination of patent right due to non-payment of annual fee