CN103681620B - 互连电迁移的测试结构 - Google Patents

Abstract

本发明揭示了一种互连电迁移的测试结构，该测试结构包括：下层结构，包括第一下层结构和第二下层结构；上层结构，位于所述下层结构上，所述上层结构包括第一上层电流引线、第二上层电流引线和条形的上层待测结构，所述第一上层电流引线和第二上层电流引线用于为所述上层待测结构提供电压；通孔结构，包括第一通孔结构、第二通孔结构、第三通孔结构和第四通孔结构；以及电介质，所述第一下层结构、第二下层结构、第一上层电流引线、第二上层电流引线、上层待测结构和通孔结构通过所述电介质绝缘间隔。本发明的测试结构，能准确评估上游结构的电迁移，从而保证上游结构的电迁移分析的准确性。

Description

互连电迁移的测试结构

技术领域

本发明涉及半导体制造业中的可靠性(Reliability)领域，特别是涉及一种互连电迁移的测试结构。

背景技术

电迁移(electromigration，简称EM)是一种由于导体中离子的逐步运动而导致的物质(material)转移现象，其内在机理是导电电子与扩散的金属原子之间的动量(momentum)转移。对于存在高直流电流密度(highdirectcurrentdensities)的场合，例如微电子领域中，电迁移效应非常关键。随着集成电路产品的尺寸不断减小，电迁移效应的现实意义不断增加。电迁移发生时，一个运动电子的部分动量转移到邻近的激活离子(activatedion)，这会导致该离子离开它的原始位置。随着时间推移，这种力量会引起庞大数量的原子远离它们的原始位置。电迁移会导致导体(尤其是狭窄的导线)中出现断裂(break)或缺口(gap)阻止电的流动，这种缺陷被称为空洞(void)或内部失效(internalfailure)，即开路。电迁移还会导致一个导体中的原子堆积(pileup)并向邻近导体漂移(drift)形成意料之外的电连接，这种缺陷被称为小丘失效(hillockfailure)或晶须失效(whiskerfailure)，即短路。上述两类缺陷都会引起电路故障。

通过测试一定的测试结构来评估制程抗电迁移的能力，电迁移的测试结构有很多种，其中有一种是下层互连线通过通孔连接到上层互连线，经过一定长度的上层互连线之后再由通孔连接到下层互连线。测试的电流就是经历了一个从下层互连线到上层互连线再由通孔流到下层互连线的过程，这种结构如图1所示，根据电流的流向，这种结构称为Upstream结构，即上游结构。在图1中，第一下层结构111和第二下层结构112为下层互连线，在现有技术中，分别在第一下层结构111和第二下层结构112上施加电压，使得电流由第一下层结构111流经第一通孔结构121流到上层待测结构130，电流从上层待测结构130的一端流至另一端，通过第二通孔结构122，流至第二下层结构112，从而测量上层待测结构130的电迁移。与Upstream结构对应的还有Downstream结构，即下游结构，顾名思义，Downstream结构的电流流向就是从上层互连线到下层互连线再回到上层互连线的一个通路，如图2所示，在图2中，分别在第一上层结构131和第二上层结构132上施加电压，使得电流由第一上层结构131流经第一通孔结构121流到下层待测结构110，电流从下层待测结构110的一端流至另一端，通过第二通孔结构122，流至第二上层结构132，从而测量下层待测结构110的电迁移。

然而，由于集成电路的特征尺寸越来越小，特别是到45nm以下时，下层互连的厚度越来越薄，互连中上层互连的厚度与下层互连的厚度的差距越来越大，而使得现有技术中的Upstream结构的电迁移测试已经无法真实的测出上层待测结构130的电迁移，如图3所示，在Upstream结构的电迁移测试中，空洞产生在下层互连线与通孔结构接触处的下层互连线，而无法准确的测量上层待测结构130的电迁移。因此，如何提供一种互连电迁移的测试结构，能准确评估上游结构的电迁移，从而保证上游结构的电迁移分析的准确性，已成为本领域技术人员需要解决的问题。

发明内容

本发明的目的在于，提供一种互连电迁移的测试结构，能准确评估上游结构的电迁移，从而保证上游结构的电迁移分析的准确性。

为解决上述技术问题，本发明提供一种互连电迁移的测试结构，包括：

下层结构，包括第一下层结构和第二下层结构；

上层结构，位于所述下层结构上，所述上层结构包括第一上层电流引线、第二上层电流引线和条形的上层待测结构，所述第一上层电流引线和第二上层电流引线用于为所述上层待测结构提供电压；

通孔结构，包括第一通孔结构、第二通孔结构、第三通孔结构和第四通孔结构，其中，所述第一上层电流引线通过第一通孔结构与第一下层结构的一端连接，所述第一下层结构的另一端通过第二通孔结构与所述上层待测结构的一端连接，所述上层待测结构的另一端通过第三通孔结构与第二下层结构一端连接，所述第二下层结构的另一端通过第四通孔结构与第二上层电流引线一端连接；以及

电介质，所述第一下层结构、第二下层结构、第一上层电流引线、第二上层电流引线、上层待测结构和通孔结构通过所述电介质绝缘间隔。

进一步的，所述上层结构还包括若干条形的虚拟上层待测结构，所述若干虚拟上层待测结构分别位于所述上层待测结构的条形长边的两侧，所述若干虚拟上层待测结构并通过所述电介质与所述上层待测结构绝缘间隔。

进一步的，所述虚拟上层待测结构的宽度和长度均与所述上层待测结构的宽度和长度相同。

进一步的，所述上层待测结构的长度大于等于100微米，宽度为0.2微米～5微米。

进一步的，所述第一上层电流引线和第二上层电流引线均为条形。

进一步的，所述第一上层电流引线的宽度大于等于所述上层待测结构的宽度的3倍且小于等于设计规则的最大宽度，所述第二上层电流引线的宽度大于等于所述上层待测结构的宽度的3倍且小于等于设计规则的最大宽度。

进一步的，所述第一下层结构和第二下层结构均为条形。

进一步的，所述第一下层结构的宽度大于等于所述上层待测结构的宽度的3倍且小于等于设计规则的最大宽度所述第二下层结构的宽度大于等于所述上层待测结构的宽度的3倍，且小于等于设计规则的最大宽度。

进一步的，所述第一下层结构的长度为设计规则的最小长度，所述第二下层结构的长度为设计规则的最小长度。

进一步的，所述上层结构和下层结构所在的互连层为相邻的互连层或非相邻的互连层。

进一步的，所述上层结构的材料为金属或合金，所述下层结构的材料为金属或合金，所述通孔结构的材料为金属或合金。

进一步的，所述电介质的材料具有小于等于4.0的介电常数，所述电介质的材料为二氧化硅、氮化硅、氮氧化硅或掺碳的氧化硅中的一种或几种的组合。

与现有技术相比，本发明提供的互连电迁移的测试结构具有以下优点：

本发明提供的互连电迁移的测试结构，该测试结构具有第一上层电流引线和第二上层电流引线，与现有技术相比，该测试结构通过所述第一上层电流引线和第二上层电流引线提供电压，避免电压对第一下层结构和第二下层结构的直接影响，能准确的测量上层待测结构的电迁移，从而保证上游结构的电迁移分析的准确性。

本发明提供的互连电迁移的测试结构，该测试结构还可设置若干虚拟上层待测结构，以保证制备的上层待测结构与版图设计中的相一致。

本发明提供的互连电迁移的测试结构，该测试结构的所述第一下层结构和第二下层结构的长度均为设计规则的最小长度，以避免第一下层结构和第二下层结构产生过多的焦耳热量，进一步避免第一下层结构和第二下层结构失效，增加第一下层结构和第二下层结构的使用寿命。

本发明提供的互连电迁移的测试结构，该测试结构的所述第一上层电流引线、第二上层电流引线、第一下层结构和第二下层结构的宽度均大于所述上层待测结构的宽度，以避免所述第一上层电流引线、第二上层电流引线、第一下层结构和第二下层结构不会失效。

附图说明

图1为现有技术中的上游结构的电迁移测试结构的剖面图；

图2为现有技术中的下游结构的电迁移测试结构的剖面图；

图3为现有技术中的上游结构的电迁移测试结构产生空洞的扫描图片；

图4为本发明一实施例中互连电迁移的测试结构的俯视图；

图5为图4沿剖开线A-A’的剖面图；

图6为现有技术和本发明一实施例中互连电迁移的测试结构的测试结果的比较。

具体实施方式

下面将结合示意图对本发明的互连电迁移的测试结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种互连电迁移的测试结构，互连电迁移的测试结构包括第一下层结构、第二下层结构、第一上层电流引线、第二上层电流引线、条形的上层待测结构、第一通孔结构、第二通孔结构、第三通孔结构、第四通孔结构以及电介质，所述第一上层电流引线和第二上层电流引线用于为上层待测结构提供电压，从而真正反映上层待测结构的寿命。

请参考图4和图5，图4为本发明一实施例中互连电迁移的测试结构的俯视图，图5为图4沿剖开线A-A’的剖面图，在图中，相同的参考标号表示等同于图1中标号。

上层结构，包括第一上层电流引线133、第二上层电流引线134和条形的上层待测结构130，所述第一上层电流引线133和第二上层电流引线134用于为所述上层待测结构130提供电压，由于设置了第一上层电流引线133和第二上层电流引线134，避免了施加电压对第一下层结构111和第二下层结构112的影响，避免了图3中的空洞，能真实反映Upstream结构的电迁移测试。所述上层待测结构130的长度和宽度不做特别限制，但为了方便测试上层待测结构130的电迁移，较佳的，上层待测结构130的长度大于等于100微米，优选的长度为200微米、400微米和800微米，上层待测结构130的宽度为0.2微米～5微米，但并不做具体的限制，根据不同制程的最小设计尺寸而不同。其中，第一上层电流引线133和第二上层电流引线134的形状不做具体的限制，可以为条形、圆形或不规则图形，但为了方便工艺制备，在本实施例中，第一上层电流引线133和第二上层电流引线134均为条形，如图4和图5所示。较佳的，第一上层电流引线133的宽度大于等于所述上层待测结构130的宽度的3倍且小于等于设计规则的最大宽度，所述第二上层电流引线134的宽度大于等于所述上层待测结构130的宽度的3倍且小于等于设计规则的最大宽度，其中，设计规则(designrule)是指由于受制程及工艺生产的限制，在画版图时需要遵循的规则，包括长度及宽度的最大值与最小值的规定，广泛应用于集成电路设计领域。在本实施例中，上层结构为顶层金属互连，下层结构为第六层金属互连，所以相关的设计规则为：顶层金属互连的宽度的最大尺寸为2微米，第六层金属互连的宽度的最大尺寸为2微米和长度的最小尺寸为2.5微米。第一上层电流引线133和第二上层电流引线134的宽度大于上层待测结构130的宽度时，能避免在施加电压时第一上层电流引线133和第二上层电流引线134产生空洞，能延长测试的时间。在本实施例中，第一上层电流引线133和第二上层电流引线134的宽度均等于设计规则的最大宽度，以达到最佳的延长测试的时间的效果。

较佳的，所述上层结构还包括若干条形的虚拟上层待测结构135，所述若干虚拟上层待测结构135分别位于所述上层待测结构130的条形长边的两侧，并通过所述电介质绝缘间隔，如图4所示。由于设置了虚拟上层待测结构135，使得制备上层待测结构时，如光刻和刻蚀过程中，制备的上层待测结构与版图设计中结构的相一致。较佳的，所述虚拟上层待测结构135的宽度和长度均与所述上层待测结构130的宽度和长度相同，以保证制备过程的准确性。

下层结构，包括第一下层结构111和第二下层结构112，用于向上层待测结构130导通电流。其中，第一下层结构111和第二下层结构112的形状不做具体的限制，可以为条形、圆形或不规则图形，但为了方便工艺制备，在本实施例中，第一下层结构111和第二下层结构112均为条形，如图4和图5所示。较佳的，第一下层结构111的宽度大于等于所述上层待测结构130的宽度的3倍且小于等于设计规则的最大宽度，所述第二下层结构112的宽度大于等于所述上层待测结构130的宽度的3倍且小于等于设计规则的最大宽度。第一下层结构111和第二下层结构112的宽度大于上层待测结构130的宽度时，能避免在施加电压时第一下层结构111和第二下层结构112产生空洞，能延长测试的时间。在本实施例中，第一下层结构111和第二下层结构112的宽度均等于设计规则的最大宽度，以达到最佳的延长测试的时间的效果。较佳的，所述第一下层结构111和第二下层结构112的长度越短越好，因为当第一下层结构111和第二下层结构112较短时，第一下层结构111和第二下层结构112产生的焦耳热量少，有益于提高第一下层结构111和第二下层结构112的寿命，在本实施例中，第一下层结构111和第二下层结构112的长度为设计规则的最小长度，以达到最佳的延长寿命的有益效果，但第一下层结构111和第二下层结构112的长度并不限于设计规则的最小长度，如小于测试结构即可。

在本实施例中，所述上层结构和下层结构所在的互连层为相邻的互连层，在本实施例中，上层结构为顶层金属互连，下层结构为第六层金属互连，但上层结构和下层结构所在的互连层为非相邻的互连层亦可。例如，上层结构为第二层金属互连、下层结构为第一层金属互连，上层结构为第六层金属互连、下层结构为第五层金属互连，上层结构为第六层金属互连、下层结构为第四层金属互连，只要上层结构位于下层结构上方，亦在本发明的思想范围之内。

通孔结构，包括第一通孔结构121、第二通孔结构122、第三通孔结构123和第四通孔结构124，用于实现上层结构与下层结构的电导通。其中，所述第一上层电流引线133通过第一通孔结构121与第一下层结构111的一端连接，所述第一下层结构111的另一端通过第二通孔结构122与所述上层待测结构130的一端连接，所述上层待测结构130的另一端通过第三通孔结构123与第二下层结构112一端连接，所述第二下层结构112的另一端通过第四通孔结构124与第二上层电流引线134一端连接。通孔结构的横截面积的形状不做限制，一般为圆形或方形。

所述上层结构、下层结构和通孔结构的材料可以为金属或合金，如金属铜、金属铝或铜铝合金，一般的，上层结构、下层结构和通孔结构的材料相同，但也可以不同，如下层结构的材料为金属铜，上层结构和通孔结构的材料为金属铝。

电介质111，所述第一下层结构111、第二下层结构112、第一上层电流引线133、第二上层电流引线134、上层待测结构130和通孔结构通过所述电介质绝缘间隔。较佳的，所述电介质的材料具有小于等于4.0的介电常数，其中，所述电介质的材料可以为二氧化硅、氮化硅、氮氧化硅或掺碳的氧化硅中的一种或几种的组合，但并不限于上述几种材料。

图6为现有技术和本发明一实施例中互连电迁移的测试结构的测试结果的比较，如图6所示，横坐标为失效时间，纵坐标为累积失效分布。其中，三角形的数据(a组)表示现有技术中测试结构的失效时间，正方形的数据(b组)表示本发明一实施例中测试结构的失效时间，圆形的数据(c组)表示真实的上层待测结构的失效时间，由图6可以看出，b组数据基本与c组数据重合，不论是b组数据的坐标值还是b组数据的数据分布形状均与c组数据相符，这说明发明一实施例中测试结构能够准确的反映上层待测结构的失效时间。由表1可以看出，a组数据的失效时间为1.19h，这说明此时的空洞产生于图3所示位置，所以现有技术中测试结构的不能真实的反映上层待测结构的失效时间，b组数据基本与c组数据的失效时间分别为24.86h和24.46h，两组数据基本相同，说明此时的空洞产生上层待测结构，能够准确的反映上层待测结构的失效时间。所以发明一实施例中测试结构能准确评估上游结构的电迁移，从而保证上游结构的电迁移分析的准确性。

表1

分组	失效时间(hr)	空洞位置
			a	1.19	下层结构
b	24.86	上层待测结构
			c	24.46	上层待测结构

综上所述，本发明提供一种互连电迁移的测试结构，互连电迁移的测试结构包括第一下层结构、第二下层结构、第一上层电流引线、第二上层电流引线、条形的上层待测结构、第一通孔结构、第二通孔结构、第三通孔结构、第四通孔结构以及电介质，所述第一上层电流引线和第二上层电流引线用于为上层待测结构提供电压，从而真正反映上层待测结构的寿命。与现有技术相比，本发明提供的含有偏压温度不稳定性测试电路具有以下优点：

本发明提供的互连电迁移的测试结构，该测试结构具有第一上层电流引线和第二上层电流引线，与现有技术相比，该测试结构通过所述第一上层电流引线和第二上层电流引线提供电压，避免电压对第一下层结构和第二下层结构的直接影响，能准确的测量上层待测结构的电迁移，从而保证上游结构的电迁移分析的准确性。

本发明提供的互连电迁移的测试结构，该测试结构还可设置若干虚拟上层待测结构，以保证制备的上层待测结构与版图设计中的相一致。

本发明提供的互连电迁移的测试结构，该测试结构的所述第一下层结构和第二下层结构的长度均为设计规则的最小长度，以避免第一下层结构和第二下层结构产生过多的焦耳热量，进一步避免第一下层结构和第二下层结构失效，增加第一下层结构和第二下层结构的使用寿命。

本发明提供的互连电迁移的测试结构，该测试结构的所述第一上层电流引线、第二上层电流引线、第一下层结构和第二下层结构的宽度均大于所述上层待测结构的宽度，以避免所述第一上层电流引线、第二上层电流引线、第一下层结构和第二下层结构不会失效。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种互连电迁移的测试结构，包括：

下层结构，包括第一下层结构和第二下层结构；

上层结构，位于所述下层结构上，所述上层结构包括第一上层电流引线、第二上层电流引线和条形的上层待测结构，所述第一上层电流引线和第二上层电流引线用于为所述上层待测结构提供电压；

通孔结构，包括第一通孔结构、第二通孔结构、第三通孔结构和第四通孔结构，其中，所述第一上层电流引线通过第一通孔结构与第一下层结构的一端连接，所述第一下层结构的另一端通过第二通孔结构与所述上层待测结构的一端连接，所述上层待测结构的另一端通过第三通孔结构与第二下层结构一端连接，所述第二下层结构的另一端通过第四通孔结构与第二上层电流引线一端连接；以及

电介质，所述第一下层结构、第二下层结构、第一上层电流引线、第二上层电流引线、上层待测结构和通孔结构通过所述电介质绝缘间隔。

2.如权利要求1所述的互连电迁移的测试结构，其特征在于，所述上层结构还包括若干条形的虚拟上层待测结构，所述若干虚拟上层待测结构分别位于所述上层待测结构的条形长边的两侧，所述若干虚拟上层待测结构并通过所述电介质与所述上层待测结构绝缘间隔。

3.如权利要求2所述的互连电迁移的测试结构，其特征在于，所述虚拟上层待测结构的宽度和长度均与所述上层待测结构的宽度和长度相同。

4.如权利要求1-3中任意一项所述的互连电迁移的测试结构，其特征在于，所述上层待测结构的长度大于等于100微米，宽度为0.2微米～5微米。

5.如权利要求1-3中任意一项所述的互连电迁移的测试结构，其特征在于，所述第一上层电流引线和第二上层电流引线均为条形。

6.如权利要求5所述的互连电迁移的测试结构，其特征在于，所述第一上层电流引线的宽度大于等于所述上层待测结构的宽度的3倍且小于等于设计规则的最大宽度，所述第二上层电流引线的宽度大于等于所述上层待测结构的宽度的3倍且小于等于设计规则的最大宽度。

7.如权利要求1-3中任意一项所述的互连电迁移的测试结构，其特征在于，所述第一下层结构和第二下层结构均为条形。

8.如权利要求7所述的互连电迁移的测试结构，其特征在于，所述第一下层结构的宽度大于等于所述上层待测结构的宽度的3倍且小于等于设计规则的最大宽度所述第二下层结构的宽度大于等于所述上层待测结构的宽度的3倍，且小于等于设计规则的最大宽度。

9.如权利要求1-3中任意一项中任意一项所述的互连电迁移的测试结构，其特征在于，所述第一下层结构的长度为设计规则的最小长度，所述第二下层结构的长度为设计规则的最小长度。

10.如权利要求1-3中任意一项中任意一项所述的互连电迁移的测试结构，其特征在于，所述上层结构和下层结构所在的互连层为相邻的互连层或非相邻的互连层。

11.如权利要求1-3中任意一项所述的互连电迁移的测试结构，其特征在于，所述上层结构的材料为金属或合金，所述下层结构的材料为金属或合金，所述通孔结构的材料为金属或合金。

12.如权利要求1-3中任意一项所述的互连电迁移的测试结构，其特征在于，所述电介质的材料具有小于等于4.0的介电常数，所述电介质的材料为二氧化硅、氮化硅、氮氧化硅或掺碳的氧化硅中的一种或几种的组合。