CN106571311A - 硅通孔的测试器件及其测试方法 - Google Patents
硅通孔的测试器件及其测试方法 Download PDFInfo
- Publication number
- CN106571311A CN106571311A CN201510653699.6A CN201510653699A CN106571311A CN 106571311 A CN106571311 A CN 106571311A CN 201510653699 A CN201510653699 A CN 201510653699A CN 106571311 A CN106571311 A CN 106571311A
- Authority
- CN
- China
- Prior art keywords
- test
- silicon hole
- dielectric layer
- interlayer dielectric
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 406
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 207
- 239000010703 silicon Substances 0.000 title claims abstract description 207
- 238000010998 test method Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 157
- 239000011229 interlayer Substances 0.000 claims abstract description 146
- 230000015556 catabolic process Effects 0.000 claims abstract description 115
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 202
- 239000000758 substrate Substances 0.000 claims description 17
- 230000005611 electricity Effects 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Chemical group 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种硅通孔的测试器件及其测试方法，其中测试结构包括：本发明利用层间介质层中的无应力点和硅通孔获得第一区域，在第一区域内外以及无应力点设置测试结构以获得相应位置层间介质层的击穿特性，通过比较不同位置层间介质层的击穿特性，判断所述硅通孔的测试器件中应力与离子扩散对层间介质层的影响，实现了将硅通孔的测试器件中应力与离子扩散对层间介质层的影响的分别测试，方便快捷。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种硅通孔的测试器件及其测试方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。三维封装是一种能够有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(PackageStacking)和硅通孔(Through Silicon Via,TSV)的三维堆叠。
其中，硅通孔具有如下优点：高密度集成，通过硅通孔的三维堆叠，可以大幅提高半导体器件的集成度，减小封装的几何尺寸，满足微电子产品对于多功能和小型化的需求；提高电性能，利用硅通孔可以大幅度的缩短金属互连结构的长度，从而可以很好的解决出现在二维系统级芯片(System on aChip,SOC)技术中的信号延迟等问题，提高电性能；多功能集成，传统的二维SOC技术必须通过复杂的设计以及很大的芯片尺寸来实现将具有有限功能的芯片进行集成，很难实现多功能芯片的集成，而通过利用硅通孔，可以实现不同功能芯片的集成封装。因此，硅通孔日益成为一种流行的芯片封装技术。
现有技术中，层间介质层(Interlayer Dielectric,ILD)的可靠性测试对整个IC制造工艺的良品率、产品性能以及可靠性而言都是至关重要的。其中与时间相关介质击穿特性(Time Dependent Dielectric Breakdown,TDDB)的可靠性测试为层间介质层可靠性测试中重要的测试项目。
但是对于形成有硅通孔的层间介质层而言，硅通孔的形成而引入的应力以及离子扩散都会影响层间介质层的击穿特性，因此需要一种测试结构和测试方法将应力和离子的扩散对于层间介质层击穿特性的影响分开。
发明内容
本发明解决的问题是提供一种硅通孔的测试器件及其测试方法，以区分应力和离子扩散对于层间介质层击穿特性的影响。
为解决上述问题，本发明提供一种硅通孔的测试器件，包括：
衬底，位于所述衬底表面的层间介质层，所述层间介质层中包含有第一硅通孔和与所述第一硅通孔相邻的第二硅通孔；
所述层间介质层中还包括至少一个无应力点，所述无应力点与所述第一硅通孔和所述第二硅通孔连线围成第一区域，所述第一硅通孔与所述第二硅通孔以及所述无应力点均位于所述第一区域的顶点上；
位于层间介质层内的多个测试结构，用于测试所述层间介质层的击穿特性，所述多个测试结构包括：
位于所述无应力点的第一测试结构；
位于所述第一区域内第二测试结构；
位于所述第一区域外的第三测试结构和第四测试结构，所述第三测试结构与第一硅通孔的距离等于所述无应力点与第一硅通孔的距离；所述第四测试结构与所述第一硅通孔的距离以及所述第四测试结构与所述第二硅通孔的距离均大于预设距离，以使所述第四测试结构获得的所述层间介质层的击穿特性不受到应力和离子扩散的影响。
可选的，所述无应力点位于以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形的顶点；所述第一区域为以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形区域，所述第二测试结构、所述第一硅通孔和所述第二硅通孔均位于所述正方形区域的顶点。
可选的，所述第二测试结构与所述第一硅通孔的距离与所述第二测试结构与所述第二硅通孔的距离相等。
可选的，所述第二测试结构位于第一硅通孔与第二硅通孔连线的中点。
可选的，所述第三测试结构位于一圆弧上，所述圆弧为以所述第一硅通孔为圆心，以所述无应力点与第一硅通孔的距离为半径的圆弧，且所述第三测试结构与所述第一硅通孔的连线垂直于所述第一硅通孔和第二硅通孔的连线。
可选的，所述预设距离大于50微米。
可选的，所述第四测试结构与所述第一硅通孔的距离与所述第四测试结构与所述第二硅通孔的距离相等。
可选的，所述第一测试结构、所述第二测试结构、所述第三测试结构以及所述第四测试结构相同。
可选的，所述测试结构包括第一梳状测试电极和第二梳状测试电极，所述第一梳状测试电极和所述第二梳状测试电极梳齿相对设置，且所述第一梳状测试电极和所述第二梳状测试电极的梳齿交错相嵌。
可选的，所述测试结构包括：梳状测试电极和波状测试电极，所述波状测试电极包括有多个波峰结构，多个所述波峰结构与所述梳状测试电极的梳齿交错相嵌。
相应的，本发明提供一种测试方法，包括：
提供本发明所提供的硅通孔的测试器件；
分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加测试电压，进行介质击穿测试，获得与所述层间介质层的击穿特性相关的第一测试值、第二测试值、第三测试值和第四测试值；
通过比较所述第一测试值、第二测试值、第三测试值和第四测试值相对大小，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层的击穿特性。
可选的，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层的击穿特性的步骤包括：当所述第一测试值、第二测试值、第三测试值和第四测试值均相等时，所述层间介质层的击穿特性既不受应力的影响也不受离子扩散的影响；当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值与所述第四测试值相等时，所述层间介质层的击穿特性仅受到应力的影响，而不受离子扩散的影响；当所述第二测试值小于所述第三测试值，且所述第一测试值小于所述第四测试值，且所述第三测试值不大于所述第一测试值时，所述层间介质层的击穿特性仅受到离子扩散的影响，而不受应力的影响；当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值小于所述第四测试值时，所述层间介质层的击穿特性既受应力的影响也受离子扩散的影响。
可选的，所述介质击穿测试为恒定电压与时间相关的介质击穿测试；所述介质击穿测试的步骤包括：分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加相等的恒定电压，分别测量不同测试结构的击穿时间，以击穿时间的相对长短表征相对应位置的层间介质层的击穿特性。
可选的，所述介质击穿测试为斜坡电压与时间相关的介质击穿测试；所述介质击穿测试的步骤包括：分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加相同的斜坡电压，分别测量不同测试结构的击穿电压，以击穿电压的相对大小表征相对应位置层间介质层的击穿特性。
与现有技术相比，本发明的技术方案具有以下优点：
本发明利用层间介质层中的无应力点和硅通孔获得第一区域，在第一区域内外以及无应力点设置测试结构以获得相应位置层间介质层的击穿特性，通过比较不同位置层间介质层的击穿特性，判断所述硅通孔的测试器件中应力与离子扩散对层间介质层的影响，实现了将硅通孔的测试器件中应力与离子扩散对层间介质层的影响的分别测试，方便快捷。
附图说明
图1至图3是本发明所提供硅通孔测试器件一实施例的结构示意图；
图4是本发明所提供硅通孔测试器件另一实施例中测试结构的结构示意图。
具体实施方式
由背景技术可知，现有技术中难以分开测试，形成有硅通孔的层间介质层中，应力和离子扩散对所述层间介质层击穿特性的影响。现结合应力和离子扩散对层间介质层击穿特性影响的原因分析无法区分问题的原因：
现有技术中，硅通孔在贯穿层间介质层的通孔中填充金属材料，以实现上下半导体结构之间的电连接。由于金属材料和层间介质层的热膨胀系数不同，容易使硅通孔对周围的层间介质层产生拉伸或压缩的应力，所述应力会使所述硅通孔周围的层间介质层的晶格发生变化，从而影响所述层间介质层的击穿特性。
另一方面，形成硅通孔，填充金属材料后，金属离子会在层间介质层中出现不同程度的扩散，金属离子的扩散也会对所述层间介质层的击穿特性有影响。
因此在形成有硅通孔的层间介质层的击穿特性测试中难以分开应力和离子扩散对层间介质层击穿特性的影响。
为解决所述技术问题，本发明提供一种硅通孔测试结构，包括：
衬底，位于所述衬底表面的层间介质层，所述层间介质层中包含有第一硅通孔和与所述第一硅通孔相邻的第二硅通孔；所述层间介质层中还包括至少一个无应力点，所述无应力点与所述第一硅通孔和所述第二硅通孔连线围成第一区域，所述第一硅通孔与所述第二硅通孔以及所述无应力点均位于所述第一区域的顶点上；位于层间介质层内的多个测试结构，用于测试所述层间介质层的击穿特性，所述多个测试结构包括：位于所述无应力点的第一测试结构；位于所述第一区域内第二测试结构；位于所述第一区域外的第三测试结构和第四测试结构，所述第三测试结构与第一硅通孔的距离等于所述无应力点与第一硅通孔的距离；所述第四测试结构与所述第一硅通孔的距离以及所述第四测试结构与所述第二硅通孔的距离均大于预设距离，以使所述第四测试结构获得的所述层间介质层的击穿特性不受到应力和离子扩散的影响。
本发明利用层间介质层中的无应力点和硅通孔获得第一区域，在第一区域内外以及无应力点设置测试结构以获得相应位置层间介质层的击穿特性，通过比较不同位置层间介质层的击穿特性，判断所述硅通孔的测试器件中应力与离子扩散对层间介质层的影响，实现了将硅通孔的测试器件中应力与离子扩散对层间介质层的影响的分别测试，方便快捷。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图3，示出本发明所提供硅通孔测试器件一实施例的结构示意图。
首先参考图1，所述硅通孔测试器件包括：
衬底100，以及位于所述衬底100表面的层间介质层200，所述层间介质层200中包含有第一硅通孔211和与所述第一硅通孔211相邻的第二硅通孔212。
所述衬底100是半导体工艺的工作平台。所述衬底100的材料选自单晶硅、多晶硅或者非晶硅；所述衬底100也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底100还可以选自具有外延层或外延层上硅结构；所述衬底100还可以是其他半导体材料，本发明对此不做任何限制。本实施例中所述衬底100为平面硅衬底。
所述层间介质层200用于实现器件隔离。本实施例中，所述层间介质层200材料为氧化物，所述层间介质层200还可以是低K介质材料或者超低K介质材料，例如掺杂二氧化硅、有机聚合物和多空材料等，本发明对此不做任何限制。具体的，所述层间介质层200可以采用化学气相沉积、物理气相沉积、原子层沉积或炉管等方式形成，本发明对此不做任何限定。
所述硅通孔位于所述层间介质层200内，所述硅通孔还可以位于所述衬底100内，所述硅通孔可以贯穿所述衬底100和所述层间介质层200，也可以不贯穿所述衬底100和所述层间介质层200。所述硅通孔通过金属互连层与其他半导体器件以及互连结构相连接，以实现不同层内半导体器件以及互连结构之间的电连接。本实施例中，所述第一硅通孔211和所述第二硅通孔212位于所述层间介质层200内，并贯穿所述层间介质层200。
所述硅通孔包括通孔(未图示)以及填充所述通孔的导电材料(未图示)。具体的，本实施例中，所述第一硅通孔211和所述第二硅通孔212包括贯穿所述层间介质层200的通孔(未图示)以及填充所述通孔的金属铜。
参考图2，示出了图1中沿A方向的俯视图。需要说明的是，为简化视图，图2中略去了层间介质层200。
所述层间介质层200中还包含有至少一个无应力点201。
由于硅通孔中的导电材料与所述层间介质层200的热膨胀系数不同，容易使所述导电材料与周围的层间介质层200产生拉伸或压缩的应力。本实施例中，所述第一硅通孔211和所述第二硅通孔212均会对周围的所述层间介质层200产生应力。
在无应力点201处，所述第一硅通孔211对所述层间介质层200产生的应力与所述第二硅通孔212对所述层间介质层200产生的应力大小相等方向相反。因此，在无应力点201，所述第一硅通孔211对所述层间介质层200产生的应力与所述第二硅通孔212对所述层间介质层200产生的应力相互抵消。
具体的，本实施例中，所述无应力点201位于以所述第一硅通孔211和所述第二硅通孔212连线为对角线的正方形的顶点。
所述无应力点201与所述第一硅通孔211以及所述第二硅通孔212之间的连线围成第一区域202，所述第一硅通孔211与所述第二硅通孔212以及所述无应力点201均位于所述第一区域的顶点上。
本实施例中，所述第一区域202为以所述第一硅通孔211和所述第二硅通孔212连线为对角线的正方形区域，所述第一硅通孔211和所述第二硅通孔212位于所述正方形区域对角的顶点。
具体的，本实施例中，可以通过在层间介质层200内形成所述第一硅通孔211和第二硅通孔212之后，根据所述第一硅通孔211和所述第二硅通孔212的位置，获得以所述第一硅通孔211和所述第二硅通孔212为格点的正方形网格203，所述正方形网格203的间距为所述第一硅通孔211和所述第二硅通孔212间距离一半。经过所述第一硅通孔211和所述第二硅通孔212的所述正方形网格203对角线的交点即为无应力点201。
所述硅通孔的测试器件还包括：位于层间介质层200内的多个测试结构，用于测试所述层间介质层200的击穿特性。
参考图3，图2所示硅通孔的测试器件中所述测试结构的结构示意图。
本实施例中，所述测试结构310可以为梳状-梳状测试结构(Comb-Combstructure)，包括第一梳状测试电极310a和第二梳状测试电极310b，所述第一梳状测试电极310a和所述第二梳状测试电极310b梳齿相对设置，且所述第一梳状测试电极310a和所述第二梳状测试电极310b的梳齿交错相嵌。
所述第一梳状测试电极310a和所述第二梳状测试电极310b的梳齿之间通过所述层间介质层实现电隔离，在进行测试时，通过在所述第一梳状测试电极310a和所述第二梳状测试电极310b之间施加电压，以测试所述层间介质层的击穿特性。具体的，所述第一梳状测试电极310a和所述第二梳状测试电极310b的材料为铜或铝。
本实施例中，所述第一梳状测试电极310a和所述第二梳状测试电极310b梳齿之间的距离为当前设计规则所规定的互连结构间的最小间距，因此可以通过所述测试结构310获得层间介质层击穿特性。在本发明其他实施例中，所述第一梳状测试电极和所述第二梳状测试电极梳齿之间的间距也可以根据测试需要进行选择，本发明对此不做限制。
需要说明的是，在本发明的其他实施例中，所述测试结构还可以是梳状-波状测试结构410(Combo-Serpentine structure)。参考图4，所述梳妆-波状测试结构包括：梳状测试电极410a和波状测试电极410b所述波状测试电极410b包括有多个波峰结构，多个所述波峰结构与所述梳妆测试电极410a的梳齿交错相嵌。但是本发明对所述测试结构的具体形状不做限制。
由于应力通过使所述层间介质层200的晶格发生形变而影响所述层间介质层200的击穿特性，因此应力对所述层间介质层200击穿特性的影响与和所述硅通孔的距离相关：与硅通孔距离越远，应力对所述层间介质层200晶格的影响越小，因此与硅通孔距离越远，应力对所述层间介质层200的击穿特性影响越小。
此外，所述层间介质层200中离子的扩散是由于形成硅通孔，向通孔内填充导电材料而引起的，因此离子扩散对层间介质层200击穿特性的影响也和硅通孔的距离相关：与硅通孔距离越远，层间介质层200中的离子浓度越低，因此与硅通孔距离越远，离子扩散对所述层间介质层200的击穿特性影响越小。
因此，所述层间介质层200的击穿特性与所述测试结构在层间介质层200中的位置相关，特别是所述测试结构与所述硅通孔的距离相关。
继续参考图2，多个所述测试结构包括：位于所述无应力点201的第一测试结构311和位于所述第一区域202内的第二测试结构312。
为了简化测试方法，提高测试精度，所述第二测试结构312与所述第一硅通孔211的距离与所述第二测试结构312与所述第二硅通孔212的距离相等。具体的，本实施例中，所述第二测试结构312位于所述第一硅通孔211与第二硅通孔212连线的中点。
所述测试结构还包括：位于所述第一区域202外的第三测试结构313和所述第四侧结构314，所述第三测试结构313与第一硅通孔211的距离等于所述无应力点201与第一硅通孔211的距离；所述第四测试结构314与所述第一硅通孔211的距离以及所述第四测试结构314与所述第二硅通孔212的距离均大于预设距离，以使所述第四测试结构314获得的所述层间介质层200的击穿特性不受到应力和离子扩散的影响。
具体的，在第一区域202外的所述第三测试结构313，位于一圆弧上，所述圆弧为以所述第一硅通孔211为圆心，以所述无应力点201与第一硅通孔211距离为半径的圆弧。本实施例中，所述第三测试结构313与所述第一硅通孔211的连线垂直于所述第一硅通孔211和第二硅通孔212的连线。
本实施例中，根据所述第一硅通孔211和所述第二硅通孔212的尺寸以及形成工艺，所述预设距离大于50微米。也就是说，应力或者离子扩散对所述层间介质层200击穿特性影响的作用距离大于50微米。所以，所述第四测试结构314与所述第一硅通孔211的距离以及第四测试结构314与所述第二硅通孔212的距离均大于50微米。
为了简化工艺，提高测试精度，本实施例中，所述第四测试结构314与所述第一硅通孔211的距离与所述第四测试结构314与所述第二硅通孔212的距离相等。也就是说，所述第四测试结构314位于所述第一硅通孔211和所述第二硅通孔212连线的垂线上。
由于在无应力点201，所述第一硅通孔211对层间介质层200产生的应力与所述第二硅通孔212对层间介质层200的应力相互抵消，因此通过第一测试结构311处的层间介质层200的击穿特性仅有可能受到离子扩散的影响。
由于第四测试结构314与所述第一硅通孔211以及所述第二硅通孔212的距离均大于预设距离，所述第四测试结构314获得的层间介质层200的击穿特性不受应力和离子扩散的影响。所以通过比较所述第四测试结构314获得的层间介质层200的击穿特性和所述第一测试结构311处的层间介质层200的击穿特性，能够判断离子扩散是否对所述测试器件中层间介质层200击穿特性有影响。
由于第三测试结构313与所述第一硅通孔211的距离与所述无应力点与第一硅通孔211的距离相等，也就是说第三测试结构313与所述第一硅通孔211的距离与所述第二测试结构312与所述第一硅通孔211的距离相等。因此离子扩散对所述第三测试结构313处的层间介质层200击穿特性的影响，与对所述第一测试结构311处层间介质层200击穿特性的影响相当，通过比较所述第三测试结构313获得的层间介质层200击穿特性和第一测试结构311获得的层间介质层200击穿特性，能够判断离子扩散是否对所述测试器件中的层间介质层200击穿特性有影响。
由于第一区域202是由无应力点201以及第一硅通孔211第二硅通孔212相互连线而围成的，因此第一区域202内的第二测试结构312与第一硅通孔211、第二硅通孔212之间距离均小于无应力点202与第一硅通孔211、第二硅通孔212之间距离，也就是说。第二测试结构312与所述第一硅通孔211、所述第二硅通孔212之间距离均小于第一测试结构311与所述第一硅通孔211、所述第二硅通孔212之间距离。因此当应力或者离子扩散对所述测试器件中的层间介质层200的击穿特性有影响时，与另外三个测试结构相比，无论是应力还是离子扩散都会对所述第二测试结构312获得的所述层间介质层200的击穿特性有最大的影响。
需要说明的是，降低结构对测试结果的影响，提高测试精度，本实施例中，所述第一测试结构311、所述第二测试结构312、所述第三测试结构313以及所述第四测试结构314的结构、尺寸均相同。
相应的，本发明还提供一种利用本发明所提供硅通孔测试结构的测试方法，包括：
提供如权利要求1至权利要求10任一项权利要求所述的硅通孔的测试器件；分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加测试电压，进行介质击穿测试，获得与所述层间介质层的击穿特性相关的第一测试值、第二测试值、第三测试值和第四测试值；通过比较所述第一测试值、第二测试值、第三测试值和第四测试值相对大小，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层的击穿特性。
结合参考图2和图3，具体的，所述测试方法包括：
首先，提供本发明所提供的硅通孔的测试器件。具体方案参考前述测试器件的实施例，本发明在此不再赘述。
接着，分别在所述第一测试结构311、第二测试结构312、第三测试结构313以及第四测试结构314上施加测试电压，进行介质击穿测试，获得与所述层间介质层击穿特性相关的第一测试值、第二测试值、第三测试值以及第四测试值。
所述介质击穿测试为与时间相关的介质击穿测试，包括：恒定电压与时间相关的介质击穿测试和斜坡电压与时间相关的介质击穿测试。
当采用恒定电压与时间相关的介质击穿测试时，所述介质击穿测试的步骤包括：分别在第一测试结构311、第二测试结构312、第三测试结构313以及第四测试结构314上施加相等的恒定电压V，分别测量不同测试结构310的击穿时间Tvi，以击穿时间Tvi的相对长短表征相对应位置的层间介质层的击穿特性。
具体的，在所述测试结构310的第一梳状测试电极310a和第二梳状测试电极310b之间施加恒定电压V，测量所述两个梳状电极之间的漏电流，经过一定时间后，当漏电流陡然上升时，说明两个梳状电极之间的层间介质层被击穿，所述施加恒定电压V的总时间即为击穿时间Tvi，以击穿时间Tvi的相对长短表征相对应区域层间介质层200的击穿特性：击穿时间Tvi越长，表示相对应位置的层间介质层200可靠性越强。
当采用斜坡电压与时间相关的介质击穿测试时，所述介质击穿测试的步骤包括：分别在第一测试结构311、第二测试结构312、第三测试结构313以及第四测试结构314上施加相同的斜坡电压V(t)，分别测量不同测试结构的击穿电压Vi，以击穿电压Vi的相对大小表征相对应位置层间介质层的击穿特性。
具体的，在所述测试结构310的第一梳状测试电极310a和第二梳状测试电极310b之间施加斜坡电压V(t)，测量所述两个梳状电极之间的漏电流，经过一定时间后，当漏电流陡然上升时，说明两个梳状电极之间的层间介质层被击穿，所述使漏电流陡然上升的斜坡电压值即为击穿电压Vi，以击穿电压Vi的相对大小表征相对应位置层间介质层达到击穿特性：击穿电压Vi越高，表示相对应位置的层间介质层可靠性越强。
最后，通过比较所述第一测试值、第二测试值、第三测试值和第四测试值相对大小，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层200的击穿特性。
当所述第一测试值、第二测试值、第三测试值和第四测试值均相等时，所述层间介质层的击穿特性既不受应力的影响也不受离子扩散的影响；当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值与所述第四测试值相等时，所述层间介质层的击穿特性仅受到应力的影响，而不受离子扩散的影响；当所述第二测试值小于所述第三测试值，且所述第一测试值小于所述第四测试值，且所述第三测试值不大于所述第一测试值时，所述层间介质层的击穿特性仅受到离子扩散的影响，而不受应力的影响；当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值小于所述第四测试值时，所述层间介质层的击穿特性既受应力的影响也受离子扩散的影响。
当采用恒定电压与时间相关的介质击穿测试时，所述第一测试值、第二测试值、第三测试值以及第四测试值分别为所述第一测试结构311、第二测试结构312、第三测试结构313以及第四测试结构314的击穿时间Tv。
具体的，在第一测试结构311、第二测试结构312、第三测试结构313以及第四测试结构314处分别获得相对应的击穿时间分别为Tv311、Tv312、Tv313和Tv314：
当Tv311＝Tv312＝Tv313＝Tv314时，表示所述测试器件层间介质层200的击穿特性既不受应力的影响也不受离子扩散的影响；
当Tv312<Tv313<Tv311＝Tv314时，表示所述测试器件层间介质层200的击穿特性仅受到应力的影响，而不受离子扩散的影响；
当Tv312<Tv313≤Tv311<Tv314时，表示所述测试器件层间介质层200的击穿特性仅受到离子扩散的影响，而不受应力的影响；
当Tv312<Tv313<Tv311<Tv314时，表示所述测试器件层间介质层200的击穿特性既受应力的影响也受离子扩散的影响。
当采用斜坡电压与时间相关的介质击穿测试时，所述第一测试值、第二测试值、第三测试值以及第四测试值分别为所述第一测试结构311、第二测试结构312、第三测试结构313以及第四测试结构314的击穿电压Vi。
具体的，在第一测试结构311、第二测试结构312、第三测试结构313以及第四测试结构314处分别获得相对应的击穿电压分别为V311、V312、V313和V314：
当Vv311＝Vv312＝V313＝V314时，表示所述测试器件层间介质层200的击穿特性既不受应力的影响也不受离子扩散的影响；
当V312<V313<V311＝V314时，表示所述测试器件层间介质层200的击穿特性仅受到应力的影响，而不受离子扩散的影响；
当V312<V313≤V311<V314时，表示所述测试器件层间介质层200的击穿特性仅受到离子扩散的影响，而不受应力的影响；
当V312<V313<V311<V314时，表示所述测试器件层间介质层200的击穿特性既受应力的影响也受离子扩散的影响。
综上，本发明利用层间介质层中的无应力点和硅通孔获得第一区域，在第一区域内外以及无应力点设置测试结构以获得相应位置层间介质层的击穿特性，通过比较不同位置层间介质层的击穿特性，判断所述硅通孔的测试器件中应力与离子扩散对层间介质层的影响，实现了将硅通孔的测试器件中应力与离子扩散对层间介质层的影响的分别测试，方便快捷。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种硅通孔的测试器件，其特征在于，包括：
衬底，位于所述衬底表面的层间介质层，所述层间介质层中包含有第一硅通孔和与所述第一硅通孔相邻的第二硅通孔；
所述层间介质层中还包括至少一个无应力点，所述无应力点与所述第一硅通孔和所述第二硅通孔连线围成第一区域，所述第一硅通孔与所述第二硅通孔以及所述无应力点均位于所述第一区域的顶点上；
位于层间介质层内的多个测试结构，用于测试所述层间介质层的击穿特性，所述多个测试结构包括：
位于所述无应力点的第一测试结构；
位于所述第一区域内第二测试结构；
位于所述第一区域外的第三测试结构和第四测试结构，所述第三测试结构与第一硅通孔的距离等于所述无应力点与第一硅通孔的距离；所述第四测试结构与所述第一硅通孔的距离以及所述第四测试结构与所述第二硅通孔的距离均大于预设距离，以使所述第四测试结构获得的所述层间介质层的击穿特性不受到应力和离子扩散的影响。
2.如权利要求1所述的测试器件，其特征在于，所述无应力点位于以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形的顶点；
所述第一区域为以所述第一硅通孔和所述第二硅通孔连线为对角线的正方形区域，所述第二测试结构、所述第一硅通孔和所述第二硅通孔均位于所述正方形区域的顶点。
3.如权利要求1所述的测试器件，其特征在于，所述第二测试结构与所述第一硅通孔的距离与所述第二测试结构与所述第二硅通孔的距离相等。
4.如权利要求3所述的测试器件，其特征在于，所述第二测试结构位于第一硅通孔与第二硅通孔连线的中点。
5.如权利要求1所述的测试器件，其特征在于，所述第三测试结构位于一圆弧上，所述圆弧为以所述第一硅通孔为圆心，以所述无应力点与第一硅通孔的距离为半径的圆弧，且所述第三测试结构与所述第一硅通孔的连线垂直于所述第一硅通孔和第二硅通孔的连线。
6.如权利要求1所述的测试器件，其特征在于，所述预设距离大于50微米。
7.如权利要求1所述的测试器件，其特征在于，所述第四测试结构与所述第一硅通孔的距离与所述第四测试结构与所述第二硅通孔的距离相等。
8.如权利要求1所述的测试器件，其特征在于，所述第一测试结构、所述第二测试结构、所述第三测试结构以及所述第四测试结构相同。
9.如权利要求1所述的测试器件，其特征在于，所述测试结构包括第一梳状测试电极和第二梳状测试电极，所述第一梳状测试电极和所述第二梳状测试电极梳齿相对设置，且所述第一梳状测试电极和所述第二梳状测试电极的梳齿交错相嵌。
10.如权利要求1所述的测试器件，其特征在于，所述测试结构包括：梳状测试电极和波状测试电极，所述波状测试电极包括有多个波峰结构，多个所述波峰结构与所述梳状测试电极的梳齿交错相嵌。
11.一种测试方法，其特征在于，包括：
提供如权利要求1至权利要求10任一项权利要求所述的硅通孔的测试器件；
分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加测试电压，进行介质击穿测试，获得与所述层间介质层的击穿特性相关的第一测试值、第二测试值、第三测试值和第四测试值；
通过比较所述第一测试值、第二测试值、第三测试值和第四测试值相对大小，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层的击穿特性。
12.如权利要求11所述的测试方法，其特征在于，判断所述硅通孔的测试器件中的应力与离子扩散是否影响层间介质层的击穿特性的步骤包括：
当所述第一测试值、第二测试值、第三测试值和第四测试值均相等时，所述层间介质层的击穿特性既不受应力的影响也不受离子扩散的影响；
当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值与所述第四测试值相等时，所述层间介质层的击穿特性仅受到应力的影响，而不受离子扩散的影响；
当所述第二测试值小于所述第三测试值，且所述第一测试值小于所述第四测试值，且所述第三测试值不大于所述第一测试值时，所述层间介质层的击穿特性仅受到离子扩散的影响，而不受应力的影响；
当所述第二测试值小于所述第三测试值，且所述第三测试值小于所述第一测试值，且所述第一测试值小于所述第四测试值时，所述层间介质层的击穿特性既受应力的影响也受离子扩散的影响。
13.如权利要求11所述的测试方法，其特征在于，所述介质击穿测试为恒定电压与时间相关的介质击穿测试；
所述介质击穿测试的步骤包括：分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加相等的恒定电压，分别测量不同测试结构的击穿时间，以击穿时间的相对长短表征相对应位置的层间介质层的击穿特性。
14.如权利要求11所述的测试方法，其特征在于，所述介质击穿测试为斜坡电压与时间相关的介质击穿测试；
所述介质击穿测试的步骤包括：分别在第一测试结构、第二测试结构、第三测试结构以及第四测试结构上施加相同的斜坡电压，分别测量不同测试结构的击穿电压，以击穿电压的相对大小表征相对应位置层间介质层的击穿特性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510653699.6A CN106571311B (zh) | 2015-10-10 | 2015-10-10 | 硅通孔的测试器件及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510653699.6A CN106571311B (zh) | 2015-10-10 | 2015-10-10 | 硅通孔的测试器件及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106571311A true CN106571311A (zh) | 2017-04-19 |
| CN106571311B CN106571311B (zh) | 2019-04-26 |
Family
ID=58506849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510653699.6A Active CN106571311B (zh) | 2015-10-10 | 2015-10-10 | 硅通孔的测试器件及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106571311B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103439248A (zh) * | 2013-06-26 | 2013-12-11 | 复旦大学 | 测量tsv铜柱中残余应力的方法 |
| CN203631539U (zh) * | 2013-12-09 | 2014-06-04 | 中芯国际集成电路制造(北京)有限公司 | 硅通孔测试结构 |
| US20150028482A1 (en) * | 2013-07-23 | 2015-01-29 | Globalfoundries Inc. | Device layout for reducing through-silicon-via stress |
| CN104347594A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔测试结构及其测试方法和形成方法 |
| CN104517937A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
| CN104752405A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的测试结构及其形成方法 |
-
2015
- 2015-10-10 CN CN201510653699.6A patent/CN106571311B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103439248A (zh) * | 2013-06-26 | 2013-12-11 | 复旦大学 | 测量tsv铜柱中残余应力的方法 |
| US20150028482A1 (en) * | 2013-07-23 | 2015-01-29 | Globalfoundries Inc. | Device layout for reducing through-silicon-via stress |
| CN104347594A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔测试结构及其测试方法和形成方法 |
| CN104517937A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
| CN203631539U (zh) * | 2013-12-09 | 2014-06-04 | 中芯国际集成电路制造(北京)有限公司 | 硅通孔测试结构 |
| CN104752405A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的测试结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106571311B (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106920795B (zh) | 存储器结构及其制备方法、存储器的测试方法 | |
| CN102445649B (zh) | 半导体芯片的测试结构及应用于测量电介质特性的方法 | |
| CN101908522B (zh) | 半导体晶圆及制造半导体装置的方法 | |
| US8853693B2 (en) | Test structure for determination of TSV depth | |
| Pak et al. | Slow wave and dielectric quasi-TEM modes of metal-insulator-semiconductor (MIS) structure through silicon via (TSV) in signal propagation and power delivery in 3D chip package | |
| CN104779238B (zh) | 一种晶圆接合质量的检测结构及检测方法 | |
| CN107407702A (zh) | 用于检测三维(3d)集成电路(ic) (3dic)中的硅穿孔(tsv)裂纹的tsv裂纹传感器以及相关方法和系统 | |
| US20120018723A1 (en) | Structure and method for testing through-silicon via (tsv) | |
| CN106684008B (zh) | 半导体器件的可靠性测试结构及其测试方法 | |
| CN109904144A (zh) | 具有测试键结构的半导体晶元 | |
| CN103779328B (zh) | 一种半导体器件的测试结构及测试方法 | |
| CN104752406B (zh) | 一种硅通孔的测试结构 | |
| CN103187399B (zh) | 硅通孔测试结构及测试方法 | |
| CN103594453B (zh) | 集成电路中介质击穿可靠性分析的测试结构及其测试方法 | |
| CN104517937B (zh) | 测试结构及其形成方法、测试方法 | |
| CN107346752A (zh) | 半导体测试结构及其形成方法以及测试方法 | |
| CN104752247B (zh) | 一种金属桥连缺陷的检测结构以及制备方法 | |
| CN205861845U (zh) | Tsv测试结构 | |
| CN103943606B (zh) | 一种半导体器件中缺陷的检测结构及检测方法 | |
| Brocard et al. | Characterization and modelling of Si-substrate noise induced by RF signal propagating in TSV of 3D-IC stack | |
| CN103822948B (zh) | 半导体器件的测试方法 | |
| CN106571311A (zh) | 硅通孔的测试器件及其测试方法 | |
| CN105206600A (zh) | 半导体测试结构 | |
| CN103325768B (zh) | 有电流测量单元的集成功率晶体管电路装置及其制造方法 | |
| US9831139B2 (en) | Test structure and method of manufacturing structure including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |