JP2007281383A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】プローブ針を直接ウエハに接触させて実施するプローブ検査工程において、正確な測定値を得ることのできる技術を提供する。
【解決手段】可変容量ダイオードの容量特性を測定した後、プローブ針のオーバードライブ量を一度０にし、次いでオーバードライブを所定量増加した状況下でコンダクタンスを複数回測定する。コンダクタンス値の最大値と最小値との差が基準値より大きかった場合には、オーバードライブ量が指定最大値以内であるか否かを判定し、オーバードライブ量が指定最大値以内であった場合には、オーバードライブ量を一定量増加し、コンダクタンスを複数回測定する工程Ｐ４８から再び行う。コンダクタンス値の最大値と最小値との差が基準値以内であった場合には、可変容量ダイオードの逆方向電圧特性を測定する。
【選択図】図５

Description

本発明は、半導体装置の製造技術に関し、特に、プローブ針を検査用電極に接触させて半導体素子または回路を検査する検査工程に適用して有効な技術に関するものである。

日本特開昭６３−１６６２４２号公報（特許文献１）には、一度コンタクトチェックの判定を行い、その結果を繰り返すことによって、針先とウエハとの間の針圧調整を自動で行い、最適なコンタクト状態を得るプローブ方法が開示されている。

日本特開平８−３２７６９０号公報（特許文献２）には、不純物導入工程が済んだウエハに対して電気特性の測定を自動で行う工程において、接触抵抗の測定データを用い制御部によって針圧をコントロールする方法が開示されている。

日本特開平９−４５７３８号公報（特許文献３）には、各種のプローブ圧で所定数のチップに対してプローブ試験を実施し、最も低い不良判定率を記録したプローブ圧を選択し以降のプローブ試験に適用することによって、自動的に最適なプローブ圧でプローブ試験を行う方法が開示されている。

日本特開平７−６６２４９号公報（特許文献４）には、プローブ先端部がパッドに接触する時のプローブ先端のばらつきが所定値を超えていることを検出した時は、そのばらつきを最小に抑制するように補正すべき量を算出し、プローブ先端部がパッドに接触する時の状態を改善してばらつきを小さくする方法が開示されている。

日本特開平１１−１４５２２１号公報（特許文献５）には、プローブ針をオーバードライブをかけて電極パッドに接触させて第１のオーバードライブ状態とした後に、オーバードライブを少し戻して第２のオーバードライブ状態とすることにより、電極パッド表面の自然酸化膜の削り跡にプローブ針が接触して針先の下に削り滓が潜り込んでしまうことを防ぎ、電気的接触を確実にする方法が開示されている。
特開昭６３−１６６２４２号公報 特開平８−３２７６９０号公報 特開平９−４５７３８号公報 特開平７−６６２４９号公報 特開平１１−１４５２２１号公報

たとえば、可変容量ダイオードの容量特性および逆方向電圧特性の測定工程は、プローブカードを用い、ダイオード素子が形成されたシリコンからなる半導体ウエハ（以降、単にウエハと記す）にプローブ針の先端を接触させて実施する。この時、上記特許文献５に記載されているように、プローブ針をオーバードライブをかけてウエハに接触させることで電極パッド表面の自然酸化膜を破り、プローブ針とウエハとの電気的接触を確実にする。

しかしながら、本発明者は、プローブ針をシリコンからなるウエハに直接接触させた場合において、上記特許文献５に記載されているようなオーバードライブを戻す処理を行うと、ウエハを形成しているシリコンに歪みが生じてリーク電流が増加し、図１９に示すように、オーバードライブ量に起因する針圧のばらつきによって逆方向電圧特性が大きく変化してしまうことを見出した。そのため、正確な逆方向電圧特性が取得できなくなってしまう課題が存在する。

本発明の一つの目的は、プローブ針を直接ウエハに接触させて実施するプローブ検査工程において、正確な測定値を得ることのできる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体素子が形成された半導体ウエハを用意する工程、
（ｂ）前記半導体ウエハと接触させて前記半導体素子と電気的に接続させるための１つ以上のプローブ針を備えたプローブカードを用意する工程、
（ｃ）前記プローブ針の先端を前記複数のチップ領域の１つの第１のチップ領域に接触させ、第１の量のオーバードライブを行う工程、
（ｄ）前記（ｃ）工程後、第２の量だけ前記オーバードライブを戻し、前記第１のチップ領域の第１の電気特性を測定する工程、
（ｅ）前記（ｄ）工程後、前記オーバードライブを０にし、次いで前記オーバードライブを第３の量だけ増加する工程、
（ｆ）前記（ｅ）工程後、前記プローブ針が接触している前記第１のチップ領域のコンダクタンス値を複数回測定し、前記コンダクタンス値の最大値および最小値を求める工程、
（ｇ）前記コンダクタンス値の前記最大値および前記最小値の差が所定の第１の値を上回り、かつ前記オーバードライブが所定の第２の値以内の場合には、前記オーバードライブを前記第３の量だけ増加して再び前記（ｆ）工程を実施する工程、
（ｈ）前記コンダクタンス値の前記最大値および前記最小値の差が前記第１の値を上回り、かつ前記オーバードライブが前記第２の値を上回っている場合には、前記プローブ針が接触している前記１つのチップ領域を不良と判別し、前記プローブ針が接触している前記第１のチップ領域と隣接している第２のチップ領域へ前記プローブ針を移動させ、前記（ｃ）工程以降の工程を実施する工程、
（ｉ）前記コンダクタンス値の前記最大値および前記最小値の差が前記第１の値以内の場合には、前記第１のチップ領域の第２の電気特性を測定し、次に測定すべき前記第１のチップ領域がある場合には、前記プローブ針を前記次に測定すべき第１のチップ領域へ移動させ、前記（ｃ）工程以降の工程を実施する工程。

本願において開示される発明のうち、一つの代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

プローブ針を半導体ウエハに直接接触させて行うプローブ検査において、コンダクタンス値を基にして半導体ウエハに接触するプローブ針の針圧を調整するので、正確な測定結果を得ることができる。

ウエハとは、半導体素子および回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

プローブ針または単に針とは、その先端が伝統的なプローブ針状のものの他、先端が細くなった針状の接触端子、先端がピラミッド形状の接触端子、その他の形状のバンプ電極などを含むものとする。

テスタ（Test System）とは、半導体素子および回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。

プローブカードとは、検査対象となるウエハと接触するプローブ針および多層配線基板などを有する構造体であり、信号を対象となるウエハへ送るものをいう。

プローバとは、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

本実施の形態の半導体装置は、たとえば可変容量ダイオード（半導体素子）を有するものである。この本実施の形態の半導体装置の製造工程について図１〜図１８を用いて説明する。

図１は、本実施の形態の半導体装置の製造工程を示したフローチャートである。

まず、図２に示すように、ｎ型の導電型を有する不純物（たとえばＳｂ（アンチモン））が高濃度でドープされたＳｉ（シリコン）からなるウエハ状のｎ型高濃度基板（半導体ウエハ）１を用意する。このｎ型高濃度基板１にドープされた不純物の濃度は、たとえば１×１０^１９個／ｃｍ^３〜１×１０^２０個／ｃｍ^３程度とすることを例示できる。また、ｎ型高濃度基板１は、複数のチップ領域に区画され、各々のチップ領域にそれぞれ可変容量ダイオードの素子が形成される。

続いて、ｎ型高濃度基板１の主面上にｎ型の導電型を有する不純物（たとえばＰ（リン））がドープされたｎ型のＳｉ層をエピタキシャル成長させることにより、ｎ型低濃度層２を形成する（工程Ｐ１）。このｎ型低濃度層２は、抵抗率が約１００Ωｃｍ以上であり、その厚さは、たとえば約１５μｍ程度とし、ドープされた不純物の濃度は、１×１０^１６個／ｃｍ^３〜１×１０^１９個／ｃｍ^３程度とすることを例示できる。

次に、図３に示すように、ｎ型高濃度基板１に熱酸化処理を施し、ｎ型低濃度層２の表面に膜厚０．４μｍ〜１μｍ程度の酸化シリコン膜３を形成する（工程Ｐ２）。

続いて、ｎ型低濃度層２の表面の酸化シリコン膜３上にフォトレジスト膜（図示は省略）を成膜し、このフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、開口部を形成する。続いて、残ったフォトレジスト膜をマスクとして酸化シリコン膜３をエッチングし、ｎ型低濃度層２の表面の酸化シリコン膜３に次の工程において形成するｐ型拡散層を形成するための開口部６を選択的に形成する。

次に、開口部６内を含むｎ型低濃度層２上に、たとえばＰＢＦ（Poly Boron Film）などのドーピング材料を塗布する。続いて、約９００℃程度の雰囲気中にてｎ型高濃度基板１をアニールすることにより、そのｎ型低濃度層２にｐ型不純物であるＢ（ホウ素）をドーピングし、ｐ型拡散層７を形成する。続いて、Ｎ_２（窒素）雰囲気中において、ｎ型高濃度基板１に約１０００℃程度の熱処理を施すことにより、ｐ型拡散層７とｎ型低濃度層２とによるＰＮ接合を形成し、可変容量ダイオードの素子を形成することができる（工程Ｐ３）。

次に、可変容量ダイオードの容量特性および逆方向電圧特性の測定（プローブ検査）を行う（工程Ｐ４）。ここで、図４は、その容量特性および逆方向電圧特性の測定を行う検査システムを示した説明図であり、図５は、容量特性および逆方向電圧特性の測定工程の詳細を示したフローチャートである。

図４に示すように、この検査システムは、ウエハプローバＷＰ、コントローラＣＲ、切り替え回路ＳＣ、容量計ＣＳおよびＤＣテスタＤＴなどから構成されている。ウエハプローバＷＰには、ウエハ状のｎ型高濃度基板１の裏面と対向してｎ型高濃度基板１が載置されるウエハステージＷＳ、プローブ針ＰＮおよびプローブ針ＰＮを支持するプローブカードＰＣが配置されている。ウエハステージＷＳは、ｎ型高濃度基板１に裏面から基準となる電位を供給する電極としての機能も有するものであり、ｎ型高濃度基板１の裏面を真空吸着して、ｎ型高濃度基板１の裏面との電気的接続を確実にしている。コントローラＣＲは、ウエハプローバＷＰ、切り替え回路ＳＣ、容量計ＣＳおよびＤＣテスタＤＴなどの各機器の動作を制御する機能を有する。切り替え回路ＳＣは、コントローラＣＲからの制御信号によってウエハプローバＷＰとの電気的接続を容量計ＣＳとＤＣテスタＤＴとの間で切り替える機能を有する。容量計ＣＳは、コントローラＣＲからの制御信号によって前述の容量特性を測定し、測定結果をコントローラＣＲへ送信する機能を有する。また、容量計ＣＳは、コンダクタンス測定回路も含み、コンダクタンス値の測定も可能となっている。ＤＣテスタＤＴは、コントローラＣＲからの制御信号によって前述の逆方向電圧特性を測定し、測定結果をコントローラＣＲへ送信する機能を有する。

図６は、ウエハプローバＷＰにおけるオーバードライブ量を示す説明図であり、図７〜図１１は、プローブ針ＰＮがｎ型高濃度基板１と接触した後のプローブ針ＰＮの動作を説明する要部断面図である。

上記容量特性および逆方向電圧特性の測定工程においては、まずウエハ状のｎ型高濃度基板１がウエハプローバＷＰにセット（ウエハステージＷＳ上に載置）されると（工程Ｐ４１）、コントローラＣＲによる各機器の制御が開始される（工程Ｐ４２）。コントローラＣＲからの制御信号により、ウエハプローバＷＰ内ではｎ型高濃度基板１を載置したウエハステージＷＳが上昇し、プローブ針ＰＮの先端がｎ型高濃度基板１と接触する（図７参照）。この時、プローブ針ＰＮの先端は、前述の開口部６（図３参照）内にてｎ型高濃度基板１と接触する。プローブ針ＰＮの先端が接触するｎ型高濃度基板１の表面には、自然酸化膜１Ｎが形成されており、実際には、プローブ針ＰＮの先端は自然酸化膜１Ｎと接することになる。

プローブ針ＰＮの先端が測定対象のチップ領域（第１のチップ領域）と接触した後、さらにウエハステージＷＳは所定量（第１の量）ａ（図６参照）だけ上昇することでオーバードライブを実施する（図８参照（工程Ｐ４３））。このａがオーバードライブ量であり、本実施の形態においては、４０〜８０μｍ程度、好ましくは６０μｍ程度とすることを例示できる。それにより、プローブ針ＰＮの先端に針圧が加わり、その先端が滑ってｎ型高濃度基板１の表面の自然酸化膜ＩＮを破り、その下層のｎ型高濃度基板１（ｐ型拡散層７）と接触する。

次いで、ウエハステージＷＳが所定量（第２の量）ｂ（図６参照）だけ下降することにより、オーバードライブを所定量戻す（図９参照（工程Ｐ４４））。本実施の形態においては、その所定量ｂを５〜５０μｍ程度、好ましくは１０μｍ程度とすることを例示できる。それにより、自然酸化膜１Ｎの削り滓がプローブ針ＰＮの下にもぐり込んでしまうことを防ぎ、プローブ針ＰＮとｎ型高濃度基板１（ｐ型拡散層７）との接触を確実にすることができる。この状況下で、切り替え回路ＳＣは、ウエハプローバＷＰと容量計ＣＳとが電気的に接続するように回路を切り替え、容量計ＣＳは、可変容量ダイオードの容量特性（第１の電気特性）を測定する（工程Ｐ４５）。このように、プローブ針ＰＮとｎ型高濃度基板１（ｐ型拡散層７）との間に自然酸化膜１Ｎの削り滓が介在することによる接触抵抗の増加を防いだ状況下で可変容量ダイオードの容量特性を測定することにより、正確な容量特性を得ることが可能となる。

次いで、オーバードライブ量が０となるようにウエハステージＷＳを下降する（図１０参照（工程Ｐ４６））。続いて、ウエハステージＷＳを所定量（第３の量（たとえば５μｍ程度））だけ上昇することにより、オーバードライブを所定量増加した状況下（図１１参照（工程Ｐ４７））で、プローブ針ＰＮおよびウエハステージＷＳを用いてｎ型高濃度基板１（可変容量ダイオード）のコンダクタンスを複数回測定する（工程Ｐ４８）。

次いで、その複数回測定したコンダクタンス値を比較し、最大値と最小値との差が基準値（第１の値（たとえば約５μＧ））以下であるか否かを判定する。この判定は、コントローラＣＲによって行われる。ここで、図１２は、容量計ＣＳがコンダクタンスを算出している際に用いる回路モデルの回路図である。図１２おいて、ＧｐおよびＣｐは、それぞれ並列抵抗および並列容量である。また、Ｚを回路のインピーダンスとし、Ｙを回路のアドミッタンスとし、Ｃｓを直列容量（可変容量ダイオードの容量に相当）とし、Ｒｓをプローブ針ＰＮとｎ型高濃度基板１との接触抵抗（直列抵抗）とし、ｆを周波数とし、ω＝２πｆとすると、Ｚ＝Ｒｓ＋１／ｊωＣｓと表せることから、アドミッタンスＹは、数１のようになる。

従って、Ｇをコンダクタンスとすると、コンダクタンスＧは、数２のようになる。

直列容量Ｃｓが２０ｐＦ、３０ｐＦ、４０ｐＦ、５０ｐＦ、６０ｐＦ、７０ｐＦ、８０ｐＦ、９０ｐＦ、１００ｐＦのそれぞれである場合において、ｆ＝１ＭＨｚ、Ｒｓ＝１ｍΩ〜１００ｋΩとして数２からコンダクタンスＧを求め、接触抵抗Ｒｓとの関係をグラフ化したものが図１３である。図１３に示されるように、各直列容量値の曲線において、コンダクタンスＧには極大値が発生する。また、接触抵抗Ｒｓが大きくなったり、複数回測定したコンダクタンス値の最大値と最小値との差が基準値より大きくなったりするということは、自然酸化膜１Ｎの削り滓がプローブ針ＰＮとｎ型高濃度基板１との間に存在するということ、もしくはプローブ針ＰＮがｎ型高濃度基板１に確実に接触していないということになる。すなわち、接触抵抗Ｒｓが小さく、かつ複数回測定したコンダクタンス値の最大値と最小値との差が基準値以内である場合に確実にプローブ針ＰＮとｎ型高濃度基板１とが接触していることになる。

そこで、複数回測定したコンダクタンス値の最大値と最小値との差が基準値より大きかった場合には、オーバードライブ量が指定最大値（第２の値（たとえば約６０μｍ））以内であるか否かを判定する。オーバードライブ量がこの指定最大値を超え、そのコンダクタンス値の最大値と最小値との差が基準値以内とならない場合には、測定している可変容量ダイオードの素子を不良と判定し、プローブ針ＰＮを隣のチップ領域へ移動し（工程Ｐ５０）、工程Ｐ４３から再び行う。また、オーバードライブ量が指定最大値を超えたところで測定している可変容量ダイオードの素子を不良と判定することにより、オーバードライブによるプローブ針ＰＮからｎ型高濃度基板１に加わる針圧が大きくなることによってｎ型高濃度基板１に歪みが生じることを防ぐことが可能となる。それにより、後の工程で可変容量ダイオードの逆電圧特性を測定する際に、その歪みに起因して増加するリーク電流によって正確な測定値を得られなくなってしまうことを防ぐことが可能となる。一方、オーバードライブ量が指定最大値以内であった場合には、オーバードライブ量を一定量（たとえば約５μｍ）増加し（工程Ｐ４９）、工程Ｐ４８から再び行う。

複数回測定したコンダクタンス値の最大値と最小値との差が基準値以内であった場合には、切り替え回路ＳＣは、ウエハプローバＷＰとＤＣテスタＤＴとが電気的に接続するように回路を切り替え、ＤＣテスタＤＴは、可変容量ダイオードの逆方向電圧特性（第２の電気特性）を測定する（工程Ｐ５１）。

次いで、ｎ型高濃度基板１内で最後の測定対象のチップ領域か否かを判定し、最後のチップ領域でない場合には次の測定ポイントのチップ領域へプローブ針ＰＮを移動し、最後のチップ領域である場合には工程Ｐ４が完了する。

ここで、図１４は、工程Ｐ４で測定対象となるチップ領域１Ｃの位置を示す平面図である。この図１４に示すように、その測定対象となるチップ領域１Ｃは、ｎ型高濃度基板１内で区画されたチップ領域のうち、主面内のほぼ中央に位置するチップ領域１Ｃと、その主面内において直交する２つのｎ型高濃度基板１の直径上で最も端部に配置された４つのチップ領域１Ｃとを選択する。このような５つのチップ領域１Ｃを選択することにより、ｎ型高濃度基板１の主面内における可変容量ダイオードの特性のばらつきの傾向を把握することができる。このようなばらつきの傾向をフィードバックすることにより、他のｎ型高濃度基板１で可変容量ダイオードのチップを生産する際に、製品の歩留まりを向上することができる。

ところで、作業者が手動によって上記オーバードライブ量を調節することでプローブ針ＰＮの針圧を調整する場合には、経験上得られている容量特性および逆方向電圧特性を基にして、作業者の主観で適当な容量特性および逆方向電圧特性が得られた時点で適当なオーバードライブ量とすることになる。そのため、作業者によっては、得られる容量特性および逆方向電圧特性が異なってくる虞がある。また、オーバードライブ量を人手により調節することになるので、容量特性および逆方向電圧特性の測定時間が長大化する虞がある。一方、本実施の形態では、図５を用いて説明したフローチャートに従って、コントローラＣＲの制御によって容量特性および逆方向電圧特性を測定するので、作業者の主観を排した正確な容量特性および逆方向電圧特性を得ることができる。また、オーバードライブ量の調節についても人手による作業を排しているので、容量特性および逆方向電圧特性の測定時間を大幅に短縮することができ、本発明者によれば人手による作業に比べて約半分の測定時間とすることができた。

次に、図１５に示すように、ｎ型高濃度基板１上に酸化シリコン膜８を堆積する（工程Ｐ５）。続いて、ＣＶＤ法によりｎ型高濃度基板１上にＰＳＧ（Phospho Silicate Glass）膜９を堆積する。次いで、ＰＳＧ膜９上に窒化シリコン膜１０を堆積し（工程Ｐ６）、ＰＳＧ膜９および窒化シリコン膜１０からなる表面保護膜を形成する。

続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして窒化シリコン膜１０、ＰＳＧ膜９および酸化シリコン膜８をドライエッチングし、ｐ型拡散層７に達する開口部１１を形成する（工程Ｐ７）。

次に、図１６に示すように、開口部１１の内部を含むｎ型高濃度基板１上にＡｌ（アルミニウム）およびＳｉ（シリコン）からなる合金膜を蒸着する。続いて、フォトレジスト膜をマスクにして、そのＡｌおよびＳｉからなる合金膜をエッチングすることにより、表面電極１２を形成する（工程Ｐ８）。

次に、図１７に示すように、表面電極１２や表面保護膜などが形成されたｎ型高濃度基板１の主面の水素等を除去するための熱処理を施した後、ｎ型高濃度基板１の主面に、その主面を保護するためのプラスチックでできた保護テープ（図示は省略）を貼り付ける。続いて、ｎ型高濃度基板１の裏面をグラインディングにより研削し、後述するパッケージ形態に合わせて、ｎ型高濃度基板１を薄くする（工程Ｐ９）。なお、ｎ型高濃度基板１の裏面を研削した後に、さらにｎ型高濃度基板１の裏面をライトエッチングしてもよい。

次に、上記保護テープを剥がし、ｎ型高濃度基板１を洗浄した後、ｎ型高濃度基板１の裏面にＡｕ（金）／Ｓｂ（アンチモン）／Ａｕからなる多層膜を堆積する。続いて、そのＡｕ／Ｓｂ／Ａｕからなる多層膜をウェットエッチングし、裏面電極１３を形成する（工程Ｐ１０）。

次に、図１８に示すように、ｎ型高濃度基板１をダイシングにより分割し、単位素子の可変容量ダイオードのチップ１４に分割する（工程Ｐ１１）。続いて、個々のチップ１４を封止樹脂により封止し、パッケージングする（工程Ｐ１２）。このパッケージングにおいては、リード１５にチップ１４の裏面電極１３を接続する。そして、表面電極１２を、ボンディングワイヤ１６を介してリード１７と電気的に接続する。続いて、リード１５、１７、チップ１４およびボンディングワイヤ１６を封止樹脂１８により封止することにより、リード１５、１７の一部を実装用に外部に露出させたパッケージを形成する。

その後、封止樹脂１８の外周面にレーザー印字等の極性識別マークを形成する。以上のように製造された本実施の形態のパッケージは、配線（実装）基板に実装（工程Ｐ１３）することで用いることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の半導体装置の製造方法は、半導体ウエハにプローブ針を接触させて行う検査工程を含む半導体装置の製造工程に広く適用することができる。

本発明の一実施の形態である半導体装置の製造工程を説明するフローチャートである。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 図２に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程におけるプローブ検査にて用いる検査システムを示す説明図である。 本発明の一実施の形態である半導体装置の製造工程におけるプローブ検査の詳細を説明するフローチャートである。 本発明の一実施の形態である半導体装置の製造工程におけるプローブ検査時のオーバードライブ量を示す説明図である。 本発明の一実施の形態である半導体装置の製造工程におけるプローブ検査時のプローブ針の動きを説明する要部断面図である。 図７に続くプローブ針の動きを説明する要部断面図である。 図８に続くプローブ針の動きを説明する要部断面図である。 図９に続くプローブ針の動きを説明する要部断面図である。 図１０に続くプローブ針の動きを説明する要部断面図である。 本発明の一実施の形態である半導体装置の製造工程におけるプローブ検査時に、容量計がコンダクタンスを算出している際に用いる回路モデルの回路図である。 本発明の一実施の形態である半導体装置の製造工程におけるプローブ検査時に求めたコンダクタンス値と直列抵抗との関係を示した説明図である。 本発明の一実施の形態である半導体装置の製造工程におけるプローブ検査時に測定対象となるチップ領域の位置を示す平面図である。 本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 プローブ針のオーバードライブ量に起因する逆方向電圧特性のばらつきを示す説明図である。

符号の説明

１ ｎ型高濃度基板（半導体ウエハ）
１Ｃ チップ領域
１Ｎ 自然酸化膜
２ ｎ型低濃度層
３ 酸化シリコン膜
６ 開口部
７ ｐ型拡散層
８ 酸化シリコン膜
９ ＰＳＧ膜
１０ 窒化シリコン膜
１１ 開口部
１２ 表面電極
１３ 裏面電極
１４ チップ
１５ リード
１６ ボンディングワイヤ
１７ リード
１８ 封止樹脂
ＣＲ コントローラ
ＣＳ 容量計
ＤＴ ＤＣテスタ
Ｐ１〜Ｐ１３ 工程
Ｐ４１〜Ｐ５２ 工程
ＰＣ プローブカード
ＰＮ プローブ針
ＳＣ 切り替え回路
ＷＰ ウエハプローバ
ＷＳ ウエハステージ

Claims (12)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体素子が形成された半導体ウエハを用意する工程、
   （ｂ）前記半導体ウエハと接触させて前記半導体素子と電気的に接続させるための１つ以上のプローブ針を備えたプローブカードを用意する工程、
   （ｃ）前記プローブ針の先端を前記複数のチップ領域の１つの第１のチップ領域に接触させ、第１の量のオーバードライブを行う工程、
   （ｄ）前記（ｃ）工程後、第２の量だけ前記オーバードライブを戻し、前記第１のチップ領域の第１の電気特性を測定する工程、
   （ｅ）前記（ｄ）工程後、前記オーバードライブを０にし、次いで前記オーバードライブを第３の量だけ増加する工程、
   （ｆ）前記（ｅ）工程後、前記プローブ針が接触している前記第１のチップ領域のコンダクタンス値を複数回測定し、前記コンダクタンス値の最大値および最小値を求める工程、
   （ｇ）前記コンダクタンス値の前記最大値および前記最小値の差が所定の第１の値を上回り、かつ前記オーバードライブが所定の第２の値以内の場合には、前記オーバードライブを前記第３の量だけ増加して再び前記（ｆ）工程を実施する工程、
   （ｈ）前記コンダクタンス値の前記最大値および前記最小値の差が前記第１の値を上回り、かつ前記オーバードライブが前記第２の値を上回っている場合には、前記プローブ針が接触している前記１つのチップ領域を不良と判別し、前記プローブ針が接触している前記第１のチップ領域と隣接している第２のチップ領域へ前記プローブ針を移動させ、前記（ｃ）工程以降の工程を実施する工程、
   （ｉ）前記コンダクタンス値の前記最大値および前記最小値の差が前記第１の値以内の場合には、前記第１のチップ領域の第２の電気特性を測定し、次に測定すべき前記第１のチップ領域がある場合には、前記プローブ針を前記次に測定すべき第１のチップ領域へ移動させ、前記（ｃ）工程以降の工程を実施する工程。
2. 請求項１記載の半導体装置の製造方法において、
   前記第１の電気特性は、容量特性であり、
   前記第２の電気特性は、逆方向電圧特性である。
3. 請求項２記載の半導体装置の製造方法において、
   前記半導体素子は、可変容量ダイオードである。
4. 請求項３記載の半導体装置の製造方法において、
   前記第１の値は、５μＧである。
5. 請求項１記載の半導体装置の製造方法において、
   前記第１の量は、６０μｍであり、
   前記第２の量は、１０μｍである。
6. 請求項５記載の半導体装置の製造方法において、
   前記第３の量は、５μｍである。
7. 請求項１記載の半導体装置の製造方法において、
   前記第１の電気特性および前記第２の電気特性を測定する前記第１のチップ領域としては、前記半導体ウエハ内における前記第１の電気特性および前記第２の電気特性の傾向を知ることができる複数個が選択される。
8. 請求項７記載の半導体装置の製造方法において、
   前記複数個の第１のチップ領域として、前記半導体ウエハの主面の中央に配置された１つの前記チップ領域と、前記半導体ウエハの前記主面内において直交する２つの前記半導体ウエハの直径上で最も端部に配置された４つの前記チップ領域とを選択する。
9. 以下の工程を含む半導体装置の製造方法：
   （ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には可変容量ダイオードが形成された半導体ウエハを用意する工程、
   （ｂ）前記半導体ウエハと接触させて前記可変容量ダイオードと電気的に接続させるための１つ以上のプローブ針を備えたプローブカードを用意する工程、
   （ｃ）前記プローブ針の先端を前記複数のチップ領域の１つの第１のチップ領域に接触させ、６０μｍのオーバードライブを行う工程、
   （ｄ）前記（ｃ）工程後、１０μｍだけ前記オーバードライブを戻し、前記第１のチップ領域の容量特性を測定する工程、
   （ｅ）前記（ｄ）工程後、前記オーバードライブを０にし、次いで前記オーバードライブを５μｍだけ増加する工程、
   （ｆ）前記（ｅ）工程後、前記プローブ針が接触している前記第１のチップ領域のコンダクタンス値を複数回測定し、前記コンダクタンス値の最大値および最小値を求める工程、
   （ｇ）前記コンダクタンス値の前記最大値および前記最小値の差が所定の第１の値を上回り、かつ前記オーバードライブが所定の第２の値以内の場合には、前記オーバードライブを５μｍだけ増加して再び前記（ｆ）工程を実施する工程、
   （ｈ）前記コンダクタンス値の前記最大値および前記最小値の差が前記第１の値を上回り、かつ前記オーバードライブが前記第２の値を上回っている場合には、前記プローブ針が接触している前記１つのチップ領域を不良と判別し、前記プローブ針が接触している前記第１のチップ領域と隣接している第２のチップ領域へ前記プローブ針を移動させ、前記（ｃ）工程以降の工程を実施する工程、
   （ｉ）前記コンダクタンス値の前記最大値および前記最小値の差が前記第１の値以内の場合には、前記第１のチップ領域の逆方向電圧特性を測定し、次に測定すべき前記第１のチップ領域がある場合には、前記プローブ針を前記次に測定すべき第１のチップ領域へ移動させ、前記（ｃ）工程以降の工程を実施する工程。
10. 請求項９記載の半導体装置の製造方法において、
    前記第１の値は、５μＧである。
11. 請求項９記載の半導体装置の製造方法において、
    前記容量特性および前記逆方向電圧特性を測定する前記第１のチップ領域としては、前記半導体ウエハ内における前記容量特性および前記逆方向電圧特性の傾向を知ることができる複数個が選択される。
12. 請求項９記載の半導体装置の製造方法において、
    前記複数個の第１のチップ領域として、前記半導体ウエハの主面の中央に配置された１つの前記チップ領域と、前記半導体ウエハの前記主面内において直交する２つの前記半導体ウエハの直径上で最も端部に配置された４つの前記チップ領域とを選択する。

Images