CN107045995A - 评价方法以及半导体装置的制造方法 - Google Patents

评价方法以及半导体装置的制造方法 Download PDF

Info

Publication number
CN107045995A
CN107045995A CN201611233526.XA CN201611233526A CN107045995A CN 107045995 A CN107045995 A CN 107045995A CN 201611233526 A CN201611233526 A CN 201611233526A CN 107045995 A CN107045995 A CN 107045995A
Authority
CN
China
Prior art keywords
characteristic
semiconductor element
feedback capacity
evaluation method
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611233526.XA
Other languages
English (en)
Other versions
CN107045995B (zh
Inventor
新村康
宍户秀聪
岛藤贵行
新井利浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016082863A external-priority patent/JP6651966B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107045995A publication Critical patent/CN107045995A/zh
Application granted granted Critical
Publication of CN107045995B publication Critical patent/CN107045995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明容易地评价半导体元件的反馈电容。提供一种评价方法，该评价方法为评价半导体元件的反馈电容的评价方法，具备：特性取得阶段，取得与反馈电容相关的第1特性和与反馈电容相关的第2特性；评价阶段，基于第1特性和第2特性评价反馈电容。第1特性可以为与半导体元件的耐压对应的特性，第2特性可以为半导体元件的导通电阻。在评价阶段中，可以基于第1特性和第2特性之比来评价反馈电容。

Description

评价方法以及半导体装置的制造方法
技术领域
本发明涉及评价方法以及半导体装置的制造方法。
背景技术
作为半导体元件的特性之一，已知有反馈电容Crss(例如参照专利文献1)。
专利文献1：日本特开2016-4935号公报
发明内容
技术问题
优选地，半导体元件的反馈电容Crss被预先测定。例如，若在桥式电路的上下臂等中使用的多个半导体元件的反馈电容Crss中产生波动，则开关定时会产生波动，会产生上下臂短路等问题。但是，若要直接测定半导体元件的反馈电容Crss则需要花费时间。
技术方案
在本发明的第1实施方式中，提供评价半导体元件的反馈电容的评价方法。评价方法可以具备特性取得阶段。在特性取得阶段中可以取得与反馈电容相关的第1特性。在特性取得阶段中可以取得与反馈电容相关的第2特性。评价方法可以具备评价阶段。在评价阶段中，可以基于第1特性以及第2特性来评价反馈电容。第1特性可以与反馈电容正相关，第2特性可以与反馈电容负相关。
第1特性可以是与半导体元件的耐压对应的特性。第2特性可以是半导体元件的导通电阻。第1特性可以是稳定状态下的雪崩电压。第1特性可以是瞬时状态下的雪崩电压。第1特性可以是根据将半导体元件设为不同状态而测定出的多个雪崩电压算出的。第1特性可以是根据通过施加不同漏电流而测定出的瞬时状态下的第1雪崩电压和瞬时状态下的第2雪崩电压算出的。第1特性可以是根据稳定状态下的雪崩电压和瞬时状态下的雪崩电压算出的。第1特性可以是根据第1雪崩电压、第2雪崩电压和第3雪崩电压算出的，第1雪崩电压是通过施加第1漏电流而测定的瞬时状态下的电压，第2雪崩电压是通过施加与第1漏电流不同的第2漏电流而测定出的瞬时状态下的电压，第3雪崩电压是通过施加与第1漏电流和第2漏电流中的一个相同的第3漏电流而测定出的稳定状态下的电压。第1特性可以是根据半导体元件的雪崩电压算出的，第2特性可以是根据由与第1特性不同的状态下的半导体元件测定出的雪崩电压而算出的。在评价阶段中，可以基于第1特性以及第2特性之比来评价反馈电容。
在特性取得阶段中，可以对于多个半导体元件，取得第1特性和第2特性。在评价阶段中，可以生成表示每个半导体元件的第1特性与第2特性之比的分布的分布信息。
评价方法还可以包括筛选阶段。在筛选阶段中，可以检测分布信息所包括的正态分布，并基于检测出的正态分布来筛选异常的半导体元件。在筛选阶段中，可以基于正态分布的标准偏差来筛选异常的半导体元件。
分布信息可以是直方图。在筛选阶段中，可以在直方图中含有多个峰的情况下，检测含有更高频次的峰值的峰作为所述正态分布。在特性取得阶段中，可以对于形成在晶片上的状态的多个半导体元件中的每一个，取得第1特性和第2特性。半导体元件可以具有超结结构。
在本发明的第2实施方式中，提供半导体装置的制造方法。制造方法可以具备特性取得阶段。在特性取得阶段中，可以对于多个半导体元件中的每一个，取得与半导体元件的反馈电容正相关的第1特性。在特性取得阶段中，可以对于多个半导体元件中的每一个，取得与反馈电容负相关的第2特性。制造方法可以具备评价阶段。在评价阶段中，可以基于第1特性以及第2特性来评价反馈电容。制造方法可以具备筛选阶段。在筛选阶段中，可以基于评价阶段中评价结果来筛选多个半导体元件。制造方法可以具备组装阶段。在组装阶段中，可以使用在筛选阶段中筛选出的多个半导体元件来组装半导体装置。
应予说明，上述的发明内容并未例举出本发明的全部特征。另外，这些的特征组合的重组也可构成本发明。
附图说明
图1是说明本发明的一个实施方式的评价半导体元件的反馈电容Crss的评价方法的一个例子的图。
图2是表示作为评价对象的一个例子的半导体元件200的截面图。
图3是表示半导体元件200中的N型列22和P型列24的概略图。
图4是说明基于直方图对半导体元件进行筛选的筛选阶段的图。
图5是表示制造半导体装置的制造方法的流程的一个例子的图。
图6是表示SJ-MOSFET中的反馈电容Crss的电压依赖性的一个例子的图。
图7是表示减小各列的浓度梯度，并减少开关损耗的SJ-MOSFET中的反馈电容Crss的电压依赖性的图。
图8是表示合格以及不合格的半导体元件中的雪崩电压BVDSS的测定结果的一个例子的图。
图9是表示第1特性的一个例子的图。
图10是表示第1特性的一个例子的图。
图11是表示第1特性的一个例子的图。
图12是表示第1特性的一个例子的图。
图13是表示反馈电容Crss相对于图10所示的第1特性BVDSS2/BVDSS1与图1所示的第2特性RDS(on)之比的关系的图。
图14是表示反馈电容Crss相对于图9所示的第1特性BVDSS1与图1所示的第2特性RDS(on)之比的关系的图。
图15是表示反馈电容Crss相对于图11所示的第1特性BVDSS3－BVDSS1与图1所示的第2特性RDS(on)之比的关系的图。
图16是表示半导体装置300的一个例子的图。
标记说明
10...半导体基板，12...栅电极，14...栅绝缘膜，16...源极区域，18...接触区域，20...基极区域，22...N型列，24...P型列，26...漏极区域，28...源电极，30...漏电极，32...突出部，40...峰，50...峰，200...半导体元件，152...上侧臂，154...下侧臂，202...MOSFET，210...电源，220...负载，300...半导体装置
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求所涉及的发明。另外，在实施方式之中说明的特征的全部组合并不是发明的解决方案所必需的。
图1是说明本发明的一个实施方式的评价半导体元件的反馈电容Crss的评价方法的一个例子的图。作为一个例子，半导体元件为具有超结(SJ:Super Junction)结构的MOSFET。本例的反馈电容Crss是SJ-MOSFET的栅漏间的寄生电容。
在特性取得阶段S102中，取得与反馈电容Crss相关的第1特性和与反馈电容Crss相关的第2特性。作为一个例子，第1特性与反馈电容Crss正相关，第2特性与反馈电容Crss负相关。正相关是指在反馈电容Crss增大的情况下，对应的特性值具有增大的趋势，负相关是指在反馈电容Crss减小的情况下，对应的特性值具有减小的趋势。
在本例中，第1特性为与半导体元件的耐压对应的特性。作为一个例子，第1特性是在半导体元件产生雪崩击穿的雪崩电压BVDSS。雪崩电压BVDSS是在将半导体元件的栅源间短路的状态下，将规定的漏电流施加到半导体元件而测定出的漏源间电压。雪崩电压BVDSS可以是该漏源间电压成为稳定状态之后测定出的电压，也可以是在该漏源间电压处在瞬时变化中的瞬时状态下测定出的电压。另外，在本例中，第2特性是半导体元件的导通电阻。更具体地，导通电阻是MOSFET导通状态时的源漏间的电阻RDS(on)。
在图1表示将对于多个半导体元件进行测定出的反馈电容Crss与雪崩电压BVDSS的关系，以及，反馈电容Crss与导通电阻RDS(on)的关系进行绘制所得的结果。在图1的例中，使用在稳定状态中测定出的雪崩电压BVDSS。在本说明书中没有特别说明的情况下，雪崩电压BVDSS是指稳定状态下测定出的雪崩电压BVDSS。在图1中，表示对半导体元件的反馈电容Crss、雪崩电压BVDSS以及导通电阻RDS(on)分别进行直接测定而取得的分布。
在图1的例中，表示形成在多个晶片上的半导体元件的测定结果。在1枚晶片上形成多个半导体元件。若在晶片间使制造条件发生改变，则以晶片为单位使反馈电容Crss、雪崩电压BVDSS以及导通电阻RDS(on)发生改变。在图1中，表示包括在标准的制造条件下制造的第1晶片组和在具有规定的误差的制造条件下制造的第2晶片组在内的半导体元件的测定结果。具体地，反馈电容Crss较小的分布与第2晶片组对应，反馈电容Crss较大的分布与第1晶片组对应。
如图1所示，在反馈电容Crss和雪崩电压BVDSS之间存在正相关。另外，在反馈电容Crss和导通电阻RDS(on)之间存在负相关。
接下来，在评价阶段S104中，基于第1特性以及第2特性来评价反馈电容CrSS。通过使用与反馈电容Crss相关的2个特性能够高精度地评价反馈电容Crss。原因在于考虑了仅通过第1特性和第2特性中的一个特性无法将特性分离的情况，通过计算2个特性能够使特性差异明显化。
作为一个例子，在评价阶段S104中，基于第1特性以及第2特性之比评价反馈电容Crss。在本例中，生成表示每个半导体元件中的雪崩电压BVDSS以及导通电阻RDS(on)之比的分布的直方图。直方图是分布信息的一个例子。应予说明，在评价阶段S104中，可以使用第1特性和第2特性之积，也可以使用第1特性和第2特性之和，还可以使用第1特性和第2特性之差。
在图1中表示将RDS(on)/BVDSS作为横轴的直方图。在该直方图中，RDS(on)/BVDSS较小的峰与第1晶片组对应，RDS(on)/BVDSS较大的峰与第2晶片组对应。
根据该直方图能够评价反馈电容Crss的波动。另外，在该直方图中，还能够筛选偏离规定的峰的半导体元件。半导体元件的筛选可以是以晶片为单位，可以是以包括多个晶片在内的批量为单位，可以是以晶片内的区域为单位，也可以是以半导体元件为单位。
另外，也能够按照直方图中的每个峰对半导体元件进行群组化。通过在相同的电路中使用相同组的半导体元件，从而能够提供由反馈电容Crss的波动小的半导体元件构成的电路。
另外，也可以预先取得将RDS(on)/BVDSS的值和反馈电容Crss的值关联的信息，并根据RDS(on)/BVDSS的测定结果，按照每个半导体元件推断反馈电容Crss的值。
应予说明，对第1特性以及第2特性而言，优选为对每个形成在晶片的状态的半导体元件进行测定。由此，能够预先除去异常品并组装半导体装置。因此，能够减少在组装半导体装置之后的不合格检测，能够降低制造成本。但是，第1特性以及第2特性也可以在将半导体元件通过树脂等密封而成为半导体芯片后进行测定。
另外，在特性取得阶段S102中，为了使第1特性以及第2特性的波动相对于反馈电容Crss的波动明显化，可以控制半导体元件的状态。例如可以在向半导体元件施加有规定的电压或者电流的状态下，测定第1特性以及第2特性。具体地，可以在向半导体元件施加绝对最大额定值以下的条件的状态下，取得第1特性以及第2特性。应予说明，除电流和电压以外，绝对最大额定值以下的条件中还包括耐受量、温度等。
图2是表示作为评价对象的一个例子的半导体元件200的截面图。本例的半导体元件200为SJ-MOSFET。半导体元件200具备半导体基板10、栅电极12、栅绝缘膜14、源电极28以及漏电极30。
半导体基板10为硅等的半导体基板。在半导体基板10的背面设置由金属等导电材料形成的漏电极30。在与漏电极30接触的区域形成浓度比P型列24高的N+型的漏极区域26。
在半导体基板10的内部，在与半导体基板10的正面平行的方向上交替形成P型列24以及N型列22。N型列22具有在半导体基板10的正面露出的区域。
P型列24形成在P型的基极区域20的下方。在基极区域20的一部分的区域形成N+型的源极区域16和P+型的接触区域18。源极区域16以及接触区域18具有在半导体基板10的正面露出的区域。源极区域16和接触区域18与源电极28连接。
另外，在半导体基板10的正面，在处在源极区域16与N型列22之间的基极区域20的上方配置栅电极12。栅电极12也可以在源极区域16以及N型列22的至少一部分的上方延伸。在栅电极12与半导体基板10和源电极28之间设置栅绝缘膜14。
在半导体元件200断开状态的情况下，耗尽层从N型列22与P型列24之间的PN结起扩展，N型列22耗尽化。由此半导体元件200具有大的耐压。另外，若半导体元件200成为导通状态，则在源极区域16与N型列22之间的基极区域20形成沟道，并且N型列22中的耗尽层缩小，电流流到源漏间。
图3是表示半导体元件200中的N型列22以及P型列24的概略图。N型列22以及P型列24以大体固定的宽度形成，但因制造上的问题等，存在N型列22以及P型列24的宽度不均匀的情况。例如存在P型列24形成向N型列22侧突出的突出部32的情况。
作为一个例子，N型列22以及P型列24通过从半导体基板10的背面侧起以每个规定的厚度层叠N型层以及P型层而形成。但是，若因掩模图案等的错位使在规定的层上N型层或者P型层的位置错位，则N型列22和P型列24的宽度会变得不均匀。
若P型列24以及N型列22的宽度发生改变，则反馈电容Crss发生改变。但是，为了测定形成在晶片的半导体元件的反馈电容Crss，必须在生产线上导入电容测定装置并且将各个半导体元件依次连接到电容测定装置。因此，会增大装置成本以及测定时间。另外，在电容测定装置中，在布线等测定环境的影响下，不容易高精度地测定各半导体元件的微小的电容。
另一方面，半导体元件200的雪崩电压BVDSS以及导通电阻RDS(on)与反馈电容Crss相比能够在短时间测定。另外，雪崩电压BVDSS以及导通电阻RDS(on)一般在现有的制造工序中测定。因此，一般能够在不增加装置以及测定工序的情况下测定这些特性。
若P型列24间的距离W1减小为W2，则P型列24以及N型列22的杂质浓度平衡变化而使耐压(雪崩电压BVDSS)降低。另外，由于N漂移区的杂质浓度降低，因此漂移电阻增加而使导通电阻RDS(on)上升。通常，雪崩电压BVDSS以及导通电阻RDS(on)分别具有正态分布。
但是，仅根据雪崩电压BVDSS和导通电阻RDS(on)中的任意一个的测定结果来评价反馈电容Crss的分布并不容易。在图1中，为了简化说明，虽然绘制了反馈电容Crss的差异较大的2组，但实际上还考虑了反馈电容Crss的差异不这样大的情况。在此情况下，仅根据雪崩电压BVDSS和导通电阻RDS(on)中的任一个的测定结果，反馈电容Crss不同的2组的分布的重叠变大，无法高精度地评价反馈电容Crss的波动。
对此，通过使用与反馈电容Crss相关的2个特性(例如，雪崩电压BVDSS以及导通电阻RDS(on)，或者由不同状态的半导体元件测定出的多个雪崩电压BVDSS)这两者的测定结果，能够高精度地评价反馈电容Crss的分布。作为一个例子，由于导通电阻与耐压之比RDS(on)/BVDSS与反馈电容Crss的相关性变强，因此能够得到标准偏差小的分布。其结果，使相对于反馈电容Crss不同的2组的各个分布变得更陡峭，因此能够容易地区别各个分布。根据本例的制造方法，能够高精度、短时间且低成本地评价反馈电容Crss。
应予说明，用于评价反馈电容Crss的第1特性以及第2特性不限于雪崩电压BVDSS以及导通电阻RDS(on)。只要是与反馈电容Crss相关的特性，就可以适当地作为第1特性以及第2特性来使用。例如，作为第1特性以及第2特性中的一个，可以使用半导体元件的导通电压等特性。
另外，也可以通过除使用第1特性以及第2特性之比以外的方法来评价反馈电容Crss。作为一个例子，还可以考虑使用第1特性与第2特性之积来评价反馈电容Crss的情况。
另外，评价反馈电容Crss的对象不限于SJ-MOSFET。只要是具有相对于反馈电容相关极性不同的2个特性的元件，就能够通过上述的方法评价反馈电容Crss。另外，使用相对于反馈电容Crss的相关极性不同的2个特性之差也能够同样地对反馈电容Crss进行高精度地评价。另外，使用相对于反馈电容Crss的相关极性相同的2个特性之积或者之和也能够同样地对反馈电容Crss进行高精度地评价。
图4是说明基于直方图筛选半导体元件的筛选阶段的图。本例的直方图具有第1峰40以及第2峰50。在本例的筛选阶段中，基于直方图检测直方图所包含的正态分布。然后，基于检测出的正态分布来筛选异常的半导体元件。
作为一个例子，可以将多个峰之中RDS(on)/BVDSS最低的峰作为正态分布进行检测。该峰与反馈电容Crss最大的组对应。另外，可以将多个峰之中含有频次更高的峰值的峰作为正态分布进行检测。在图4的例子中，将第1峰40作为正态分布进行检测。
另外，可以将不包含在第1峰40内的半导体元件作为异常品筛选。可以根据第1峰40的标准偏差来判定是否包含在第1峰40内。例如可以将不包含在距离第1峰40的平均值在1σ以内的半导体元件作为异常品进行筛选，也可以将不包含在距离第1峰40的平均值在3σ以内的半导体元件作为异常品进行筛选，还可以将不包含在距离第1峰40的平均值在6σ以内的半导体元件作为异常品进行筛选。
另外，在直方图包括多个峰的情况下，可以将不包括在任意一个峰内的半导体元件作为异常品进行筛选。在此情况下，多个半导体元件以峰为单位被群组化。由此，能够降低作为异常品被除去的半导体元件的个数并且抑制组内的反馈电容Crss的波动。
图5是表示制造半导体装置的制造方法的流程的一个例子的图。首先，在特性取得阶段S102中，对于多个半导体元件中的每一个取得第1特性以及第2特性。特性取得阶段S102与从图1到图4中说明的特性取得阶段S102相同。
接下来，在评价阶段S104中，基于第1特性以及第2特性来评价反馈电容Crss。评价阶段S104与从图1到图4中说明的评价阶段S104相同。
接下来，在筛选阶段S106中，基于评价阶段S104中的评价结果，筛选多个半导体元件。筛选阶段S106与图4中说明的筛选阶段相同。在筛选阶段S106中，筛选反馈电容Crss的波动在规定值以下的多个半导体元件。例如，在图4所示的直方图中选择任意的峰。另外，将选择出的峰的标准偏差作为σ，可以进一步筛选波动在σ/2以内的多个半导体元件，还可以进一步筛选波动在σ/4以内的多个半导体元件。应予说明，在筛选阶段S106中，作为一个例子，虽然筛选了反馈电容Crss的波动在规定值以下的多个半导体元件，但不限于此，反馈电容Crss的波动选择适当的范围来筛选多个半导体元件。
接下来，在组装阶段S108中，使用在筛选阶段S106中筛选出的多个半导体元件来组装半导体装置。半导体装置可以是包括多个半导体元件的电气电路。可以利用这样的制造方法来制造使用了反馈电容Crss的波动小的多个半导体元件而成的半导体装置。
图6是表示SJ-MOSFET中的反馈电容Crss的电压依赖性的一个例子的图。为了改善在SJ-MOSFET中断开损耗与断开dv/dt的权衡关系，存在在各列设置浓度梯度来抑制基板的耗尽化的情况。在此情况下，反馈电容Crss的相对于栅源间电压VDS的依赖性如图6所示变得缓和。
但是，若在各列设置浓度梯度，则会增大反馈电容Crss而使开关损耗也增大。因此，在省电化的必要性提高的近年来，存在减小各列的浓度梯度的情况。其结果，反馈电容Crss的VDS依赖性增强，反馈电容Crss相对于VDS的变动而急剧变动。
图7是表示减小各列的浓度梯度来减小开关损耗的SJ-MOSFET中的反馈电容Crss的电压依赖性的图。如上所述，若减小各列的浓度梯度，则反馈电容Crss的波形变得陡峭。因此，在多个半导体元件之间反馈电容Crss的波动增大。
若将反馈电容Crss的波动大的多个半导体元件安装到同一半导体装置，则考虑因反馈电容Crss的波动而在开关定时等产生偏差，使半导体装置发生故障。对此，由图5所示的制造方法制造的半导体装置是使用反馈电容Crss的波动小的多个半导体元件而制造的，因此能够减少半导体装置中的故障。
应予说明，在从图8到图15所示的例子中，说明了不合格的反馈电容Crss相对于标准品的反馈电容Crss小的情况。在此情况下，在图4所示的直方图中，可以将RDS(on)/BVDSS最高的峰作为正态分布进行检测。
图8是表示合格以及不合格的半导体元件中的雪崩电压BVDSS的测定结果的一个例子的图。在图8中，横轴表示向栅源间短路的半导体元件开始施加规定的漏电流起算的经过时间，纵轴表示雪崩电压BVDSS(漏源间电压)。
若向栅源间短路的半导体元件施加漏电流，则利用漏电流使输出电容Coss被充电，雪崩电压BVDSS缓缓地增大。输出电容Coss为栅源间电容与栅漏间电容之和。反馈电容Crss为栅漏间电容，因此若反馈电容Crss变小，则输出电容Coss也变小。因此，若反馈电容Crss变小，则雪崩电压BVDSS的上升变得剧烈。
由于雪崩电压BVDSS的上升速度的不同，对于合格与不合格而言，在瞬时状态下的雪崩电压BVDSS产生差别。例如，若将图8所示的经过时间T1中的雪崩电压BVDSS和经过时间T2中的雪崩电压BVDSS之差设为ΔV，则合格的差电压ΔV1大于不合格的差电压ΔV2。在图8中，将瞬时状态下的规定的经过时间设为T1，将稳定状态下的规定的经过时间设为T2。例如T1为2ms左右，T2为20ms左右。瞬时状态是指使输出电容Coss通过漏电流被充电，使雪崩电压BVDSS增大的状态，稳定状态是指输出电容Coss的充电结束，雪崩电压BVDSS成为基本上恒定的状态。
在评价反馈电容Crss的评价方法中，可以利用瞬时状态下的雪崩电压BVDSS的波动。第1特性可以是瞬时状态下的雪崩电压BVDSS。另外，第1特性可以根据使半导体元件处于不同状态而测定出的多个雪崩电压BVDSS来计算。半导体元件的状态可以是指上述的瞬时状态和稳定状态。换句话说，第1特性可以根据瞬时状态下的雪崩电压BVDSS和稳定状态下的雪崩电压BVDSS进行计算。第1特性可以通过这两个雪崩电压BVDSS之比、积、差、和中的任意一个而计算。由此，能够使合格与不合格的反馈电容Crss的差异更显著。
另外，半导体元件的状态也能够根据被施加到半导体元件的漏电流id的变化而变化。换句话说，第1特性可以根据通过施加不同漏电流而测定出的多个雪崩电压来计算。在此情况下，在瞬时状态中测定各雪崩电压。使将输出电容Coss充电的漏电流不同，来测定瞬时状态下的雪崩电压BVDSS，由此能够使合格与不合格的反馈电容Crss的差异更显著。
另外，在从图1到图7所示的例子中，说明了使用导通电阻RDS(on)来评价反馈电容Crss的例子，但在其它例子中，也可以不使用导通电阻RDS(on)来评价反馈电容Crss。例如，可以根据半导体元件的雪崩电压BVDSS来计算第1特性，根据由状态与第1特性不同的半导体元件测定出的雪崩电压BVDSS来计算第2特性。
图9是表示第1特性的一个例子的图。本例的第1特性是瞬时状态下的第1雪崩电压BVDSS1。本例的第1雪崩电压BVDSS1是在漏电流id＝250μA、经过时间T1的条件下测定的。在图9中，反馈电容Crss较小的群是不合格的，反馈电容Crss较大的群是合格的。可以基于图9所示的第1雪崩电压BVDSS1和图1所示的RDS(on)来评价反馈电容Crss。
图10是表示第1特性的一个例子的图。本例的第1特性是根据在改变漏电流且瞬时状态下的相同的经过时间T下测定出的两个雪崩电压BVDSS来计算的。更具体地，第1特性是在漏电流id＝250μA、经过时间T1的条件下测定出的第1雪崩电压BVDSS1与在漏电流id＝1mA、经过时间T1的条件下测定出的第2雪崩电压BVDSS2之比BVDSS2/BVDSS1。可以基于图10所示的BVDSS2/BVDSS1和图1所示的RDS(on)来评价反馈电容Crss。
另外，也可以将第1雪崩电压BVDSS1作为第1特性，将第2雪崩电压BVDSS2作为第2特性来评价反馈电容Crss。作为一个例子，可以不使用RDS(on)的测定结果的情况下，根据BVDSS2/BVDSS1来评价反馈电容Crss。
图11是表示第1特性的一个例子的图。本例的第1特性根据在不改变漏电流且不同经过时间下测定出的两个雪崩电压BVDSS来计算的。一个雪崩电压BVDSS在瞬时状态下被测定，另一个雪崩电压BVDSS在稳定状态下被测定。
更具体地，第1特性是在漏电流id＝250μA、经过时间T1的条件下测定出的第1雪崩电压BVDSS1与在漏电流id＝250μA、经过时间T2的条件下测定出的第3雪崩电压BVDSS3之差BVDSS3－BVDSS1。可以基于图11所示的BVDSS3－BVDSS1和图1所示的RDS(on)来评价反馈电容Crss。
另外，也可以将第1雪崩电压BVDSS1作为第1特性，将第3雪崩电压BVDSS3作为第2特性来评价反馈电容Crss。作为一个例子，也可以在不使用RDS(on)的测定结果的情况下根据BVDSS3－BVDSS1来评价反馈电容Crss。
图12是表示第1特性的一个例子的图。本例的第1特性根据瞬时状态下的第1雪崩电压BVDSS1、通过施加与第1雪崩电压BVDSS1不同的漏电流而测定出的瞬时状态下的第2雪崩电压BVDSS2、以及通过施加与第1雪崩电压BVDSS1和第2雪崩电压BVDSS2中的任意一个相同的漏电流而测定出的稳定状态下的第3雪崩电压BVDSS3来计算。
更具体地，第1特性是图10所示的第1特性BVDSS2/BVDSS1与图11所示的第1特性BVDSS3－BVDSS1之积。可以基于图12所示的BVDSS2×(BVDSS3－BVDSS1)/BVDSS1和图1所示的RDS(on)来评价反馈电容Crss。
另外，也可以将图10所示的BVDSS2/BVDSS1作为第1特性，将图11所示的BVDSS3－BVDSS1作为第2特性来评价反馈电容Crss。作为一个例子，可以在不使用RDS(on)的测定结果的情况下，根据BVDSS2×(BVDSS3－BVDSS1)/BVDSS1来评价反馈电容Crss。
图13是表示反馈电容Crss相对于图10所示的第1特性BVDSS2/BVDSS1与图1所示的第2特性RDS(on)之比的关系的图。可知通过计算BVDSS2/BVDSS1与RDS(on)之比，从而使标准品的群、误差品的群在纵轴分离。因此，能够高精度地区分标准品与误差品。
图14是表示反馈电容Crss相对于图9所示的第1特性BVDSS1与图1所示的第2特性RDS(on)之比的关系的图。在本例中也能够高精度地区别标准品与误差品。
图15是表示反馈电容Crss相对于图11所示的第1特性BVDSS3－BVDSS1与图1所示的第2特性RDS(on)之比的关系的图。在本例中也能够高精度地区别标准品与误差品。
应予说明，在从图9到图15所示的例子中，可以使用各特性之差来取代各特性之比，可以使用各特性之和来取代各特性之积，还可以使用各特性之比来取代各特性之差。
图16是表示半导体装置300的一个例子的图。半导体装置300是设置在电源210和负载220之间的三相逆变电路。负载220为例如三相电机。半导体装置300将从电源210供给的电力转换为三相的信号(交流电压)而向负载220供给。
半导体装置300具有与三相的信号对应的三个桥。各个桥在正侧布线与负侧布线之间具有以串联的方式设置的上侧臂152以及下侧臂154。各个臂设置一个以上的MOSFET202。可以用晶体管和FWD等二极管的组合来取代MOSFET 202。从上侧臂152和下侧臂154的连接点输出各相的信号。
若位于各个臂的MOSFET 202中的反馈电容Crss的波动大，则存在上侧臂152和下侧臂154的MOSFET 202同时导通，上侧臂152和下侧臂154短路的情况。对此，本例的半导体装置300中的多个MOSFET 202通过从图1到图5中说明的方法被筛选。因此，能够减小多个MOSFET 202中的反馈电容Crss的波动，能够抑制并联使用时的电流不平衡、臂短路等故障。
以上，虽然使用实施方式说明了本发明，但本发明的技术的范围不限于记载在上述实施方式中的范围。对本领域技术人员显而易见的是，可以在上述实施方式的基础上增加各种变更或者改进。从权利要求的记载可以明确，这样的施加了变更或改良的实施方式也可以包含于本发明的技术范围。
需要注意的是，权利要求书、说明书以及附图中表示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序，只要没有特别地明确表示为“在此之前”、“事前”等，另外，没有将在先处理的输出用于在后处理，就可以以任意的顺序来实现。关于权利要求书、说明书以及附图中的动作流程，即使方便起见使用“首先，”“接下来，”等进行说明，也不意味着必须按该顺序进行实施。

Claims (17)

1.一种评价方法，其为评价半导体元件的反馈电容的评价方法，其特征在于，具备：
特性取得阶段，其取得与所述反馈电容相关的第1特性和与所述反馈电容相关的第2特性；以及
评价阶段，其基于所述第1特性和所述第2特性，对所述反馈电容进行评价。
2.根据权利要求1所述的评价方法，其特征在于，所述第1特性是与所述半导体元件的耐压对应的特性，所述第2特性是所述半导体元件的导通电阻。
3.根据权利要求2所述的评价方法，其特征在于，所述第1特性是稳定状态下的雪崩电压。
4.根据权利要求2所述的评价方法，其特征在于，所述第1特性是瞬时状态下的雪崩电压。
5.根据权利要求2所述的评价方法，其特征在于，所述第1特性是根据由不同状态下的所述半导体元件测定出的多个雪崩电压算出的。
6.根据权利要求5所述的评价方法，其特征在于，所述第1特性是根据通过施加不同漏电流而测定出的瞬时状态下的第1雪崩电压和瞬时状态下的第2雪崩电压而算出的。
7.根据权利要求5所述的评价方法，其特征在于，所述第1特性是根据稳定状态下的雪崩电压和瞬时状态下的雪崩电压算出的。
8.根据权利要求5所述的评价方法，其特征在于，所述第1特性是根据第1雪崩电压、第2雪崩电压和第3雪崩电压算出的，
所述第1雪崩电压是通过施加第1漏电流而测定的瞬时状态下的电压，
所述第2雪崩电压是通过施加与所述第1漏电流不同的第2漏电流而测定出的瞬时状态下的电压，
所述第3雪崩电压是通过施加与所述第1漏电流和所述第2漏电流中的一个相同的第3漏电流而测定出的稳定状态下的电压。
9.根据权利要求1所述的评价方法，其特征在于，所述第1特性是根据所述半导体元件的雪崩电压算出的，
所述第2特性是根据由与所述第1特性不同的状态下的所述半导体元件测定出的雪崩电压而算出的。
10.根据权利要求1～9中任意一项所述的评价方法，其特征在于，在所述评价阶段中，基于所述第1特性与所述第2特性之比来评价所述反馈电容。
11.根据权利要求1～9中任意一项所述的评价方法，其特征在于，在所述特性取得阶段中，对于多个所述半导体元件，取得所述第1特性和所述第2特性，
在所述评价阶段中，生成分布信息，所述分布信息表示每个所述半导体元件的所述第1特性与所述第2特性之比的分布。
12.根据权利要求11所述的评价方法，其特征在于，还包括筛选阶段，其检测所述分布信息中包含的正态分布，基于检测出的所述正态分布来筛选异常的所述半导体元件。
13.根据权利要求12所述的评价方法，其特征在于，在所述筛选阶段中，基于所述正态分布的标准偏差来筛选异常的所述半导体元件。
14.根据权利要求13所述的评价方法，其特征在于，所述分布信息为直方图，
在所述筛选阶段中，在所述直方图中含有多个峰的情况下，检测含有更高频次的峰值的峰作为所述正态分布。
15.根据权利要求1～9中任意一项所述的评价方法，其特征在于，在所述特性取得阶段中，对于形成在晶片上的状态的多个所述半导体元件中的每一个，取得所述第1特性和所述第2特性。
16.根据权利要求1～9中任意一项所述的评价方法，其特征在于，所述半导体元件具有超结结构。
17.一种半导体装置的制造方法，其特征在于，具备：
特性取得阶段，对于多个半导体元件中的每一个，取得与半导体元件的反馈电容相关的第1特性和与所述反馈电容相关的第2特性；
评价阶段，基于所述第1特性和所述第2特性来评价所述反馈电容；
筛选阶段，基于所述评价阶段中的评价结果来筛选所述多个半导体元件；以及
组装阶段，使用在所述筛选阶段中筛选出的多个半导体元件来组装所述半导体装置。
CN201611233526.XA 2016-02-09 2016-12-28 评价方法以及半导体装置的制造方法 Active CN107045995B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-022696 2016-02-09
JP2016022696 2016-02-09
JP2016082863A JP6651966B2 (ja) 2016-02-09 2016-04-18 評価方法、および、半導体装置の製造方法
JP2016-082863 2016-04-18

Publications (2)

Publication Number Publication Date
CN107045995A true CN107045995A (zh) 2017-08-15
CN107045995B CN107045995B (zh) 2023-02-17

Family

ID=59498299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611233526.XA Active CN107045995B (zh) 2016-02-09 2016-12-28 评价方法以及半导体装置的制造方法

Country Status (2)

Country Link
US (2) US10381274B2 (zh)
CN (1) CN107045995B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227805B2 (en) * 2018-10-23 2022-01-18 Texas Instruments Incorporated System and method for surge-testing a gallium nitride transistor device
JP7443702B2 (ja) 2019-09-10 2024-03-06 富士電機株式会社 半導体装置
JP2022105804A (ja) * 2021-01-05 2022-07-15 富士電機株式会社 炭化珪素半導体装置の検査方法
CN114814517B (zh) * 2022-06-27 2022-09-13 杭州宇称电子技术有限公司 芯片内部spad单点雪崩电压的测量方法及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434736U (zh) * 1990-07-18 1992-03-23
US20100327348A1 (en) * 2009-06-24 2010-12-30 Renesas Electronics Corporation Semiconductor device, method of manufacturing the same and power-supply device using the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543146B (en) * 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007059636A (ja) * 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ
JP5014622B2 (ja) 2005-12-08 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置の製造方法
US7476555B2 (en) * 2006-11-15 2009-01-13 Airdio Wireless Inc. Method of chip manufacturing
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP6292047B2 (ja) 2014-06-18 2018-03-14 富士電機株式会社 半導体装置
JP6375743B2 (ja) * 2014-07-15 2018-08-22 富士電機株式会社 半導体装置の製造方法
JP6299581B2 (ja) * 2014-12-17 2018-03-28 三菱電機株式会社 半導体装置
JP2016162861A (ja) * 2015-02-27 2016-09-05 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434736U (zh) * 1990-07-18 1992-03-23
US20100327348A1 (en) * 2009-06-24 2010-12-30 Renesas Electronics Corporation Semiconductor device, method of manufacturing the same and power-supply device using the same

Also Published As

Publication number Publication date
US10381274B2 (en) 2019-08-13
US20190363027A1 (en) 2019-11-28
US10553505B2 (en) 2020-02-04
US20170229356A1 (en) 2017-08-10
CN107045995B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
CN107045995A (zh) 评价方法以及半导体装置的制造方法
Fedison et al. COSS hysteresis in advanced superjunction MOSFETs
Funaki et al. Measuring terminal capacitance and its voltage dependency for high-voltage power devices
Chen et al. Real-time temperature estimation for power MOSFETs considering thermal aging effects
McNutt et al. Silicon carbide power MOSFET model and parameter extraction sequence
CN105556266B (zh) 用于确定igbt器件的实际结温的方法和装置
CN101821852B (zh) 用于分立功率半导体器件的共源共栅电流传感器
CN106130475B (zh) 太阳能电池检查装置及太阳能电池检查方法
Phankong et al. Evaluation of inherent elements in a SiC power MOSFET by its equivalent circuit
JP6276905B2 (ja) 縦型半導体装置の性能を精確に強化するための装置アーキテクチャおよび方法
CN107689772B (zh) 光伏电站的子阵并联失配的估算方法
CN108267680B (zh) 一种基于igbt器件关断的电感提取方法及装置
Böhmer et al. Negative differential miller capacitance during switching transients of IGBTs
CN105716734A (zh) 温度传感器
CN105703754A (zh) 电路和用于测量电流的方法
Wu et al. Physical analysis and modeling of the nonlinear miller capacitance for SiC MOSFET
CN107957541B (zh) 一种功率半导体模块内部并联芯片筛选方法及系统
Funaki et al. Characterization of SiC JFET for temperature dependent device modeling
JP6651966B2 (ja) 評価方法、および、半導体装置の製造方法
Chen et al. Power cycling capability comparison of Si and SiC MOSFETs under different conduction modes
CN114217202A (zh) 一种基于多个电参数的igbt模块键合线状态监测评估方法
CN107873084A (zh) 动态特性试验装置以及动态特性试验方法
US20200169220A1 (en) Method for determining a corrected current-voltage characteristic curve of an electrical system
Funaki et al. Evaluation of high frequency switching capability of SiC Schottky barrier diode, based on junction capacitance model
CN107872173A (zh) 具有绝缘电阻检测功能的电动机驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant