CN105703754A - 电路和用于测量电流的方法 - Google Patents
电路和用于测量电流的方法 Download PDFInfo
- Publication number
- CN105703754A CN105703754A CN201510902142.1A CN201510902142A CN105703754A CN 105703754 A CN105703754 A CN 105703754A CN 201510902142 A CN201510902142 A CN 201510902142A CN 105703754 A CN105703754 A CN 105703754A
- Authority
- CN
- China
- Prior art keywords
- transistor
- controlled terminal
- terminal
- coupled
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 28
- 230000008878 coupling Effects 0.000 claims description 26
- 238000010168 coupling process Methods 0.000 claims description 26
- 238000005859 coupling reaction Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000006073 displacement reaction Methods 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 12
- 238000001465 metallisation Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013499 data model Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及电路和用于测量电流的方法。在本文中描述了电路、具有过电流保护的开关以及用于测量电流的方法。被配置为从供应电压提供电流到负载的电路包含第一晶体管、第二晶体管以及探测电路。第一晶体管比第二晶体管具有更大的有源区域。探测电路被配置为探测通过第二晶体管的电流。相同的电压被施加在第一晶体管的控制端子与第一晶体管的第一受控端子之间并且被施加在第二晶体管的控制端子与第二晶体管的第一受控端子之间。探测电路被耦合到第二晶体管的第二受控端子并且被耦合到供应电压。
Description
技术领域
各种实施例通常涉及电路、具有过电流保护的开关以及用于测量通过功率晶体管的电流的方法。
背景技术
可能需要经由电路来测量流过开关器件的电流,例如以探测过电流或短路。所述电路应该能够探测短路的第一类型,在其中短路存在于开关器件被激活之前。它应该还能够探测短路的第二类型,在其中在开关器件正导通的同时出现短路。优选地,电路应该是准确的、在温度变化和器件变化上是鲁棒的、具有低的芯片面积要求并且具有低的功率消耗。
发明内容
根据一个实施例,在本文中描述了被配置为从供应电压提供电流到负载的电路。所述电路包含第一晶体管、第二晶体管以及探测电路。第一晶体管比第二晶体管具有更大的有源区域。探测电路被配置为探测通过第二晶体管的电流。相同的电压被施加在第一晶体管的控制端子与第一晶体管的第一受控端子之间并且被施加在第二晶体管的控制端子与第二晶体管的第一受控端子之间。探测电路被耦合到第二晶体管的第二受控端子并且被耦合到供应电压。
根据另一个实施例,在本文中描述了具有过电流保护的开关。所述开关包含功率晶体管、感测晶体管、感测电阻器以及过电流探测电路。功率晶体管和感测晶体管被集成在共同的衬底上作为具有分别的漏极的源极向下(source-down)晶体管。感测电阻器被耦合到感测晶体管的漏极端子。过电流探测电路被配置为探测横跨感测电阻器的电压降。
进一步,根据另一个实施例,描述了用于测量例如通过被配置为从供应电压提供电流到负载的功率晶体管的电流的方法。所述方法包含:将感测晶体管并联耦合到功率晶体管,施加相同的控制信号到感测晶体管和功率晶体管;以及探测通过感测晶体管的电流。相同的控制信号被配置为控制通过感测晶体管的电流流动并且被配置为控制通过功率晶体管的电流流动。
附图说明
在附图中,贯穿不同的视图,类似的参考字符通常指代相同的部分。附图未必成比例,重点反而通常被放置在图解公开的原理上。在附图中,参考数字的(一个或多个)最左边的数可以识别在其中参考数字第一次出现的附图。相同的数字可以贯穿附图被使用以给类似的特征和元件加参考符号。在下面的描述中,参考下面的附图描述了各种实施例,在下面的附图中:
图1示出电路的实施例;
图2示出半导体器件的实施例;
图3示出具有调整器电路的电路的实施例;
图4示出另一个电路的实施例;
图5示出具有IGBT的电路的实施例;
图6示出具有低压侧开关的电路的实施例;
图7示出另一个电路的实施例;
图8示出具有P沟道开关的另一个电路的实施例;
图9示出另一个电路的实施例;
图10示出另一个电路的实施例;
图11示出具有两个不同的供应电压的电路的实施例;
图12示出另一个电路的实施例;以及
图13示出方法的实施例。
具体实施方式
下面的具体描述涉及以图解的方式示出特定的细节和实施例的附图,在所述特定的细节和实施例中可以实践实施例。
词语“示例性”在本文中被用于意指“用作示例、例子或图解”。在本文中描述为“示例性”的任何实施例或设计未必被解释为相对于其他实施例或设计是优选的或有益的。
关于“在侧或表面之上”形成的沉积材料而使用的词语“在…之上”,可以在本文中被使用以意指沉积材料可以“直接在暗指的侧或表面上”(例如与暗指的侧或表面直接接触)被形成。关于“在侧或表面之上”形成的沉积材料使用的词语“在…之上”,可以在本文中被使用以意指沉积材料可以“间接地在暗指的侧或表面上”被形成,其中一个或多个附加的层被布置在暗指的侧或表面与沉积的材料之间。
图1示出电路101的实施例100。电路101可以具有输入(或节点)N1、另一个输入(或节点N2)以及输出(或节点N3)。它可以进一步被耦合到第一参考电势GND,诸如地电势。
电源,诸如电池120或电压源,可以被耦合到输入N1。电池120或电压源可以具有电压Vbat。信号源124可以被耦合到输入N2。信号源124可以提供信号Vcontrol,例如脉冲宽度调制信号。信号Vcontrol可以是具有变化的占空比的数字信号。负载122可以被耦合到输出N3。它可以是具有电阻R_load的电阻器、电动机、灯或任何其他电负载。
电路101可以是具有电流探测的开关,例如功率开关。电流探测可以包含测量电流或将电流与阈值比较,例如以探测过电流。电流可以被用于开关功率源、逆变器装置等。例如取决于信号Vcontrol,它可以开关电源诸如电池120以为负载122供应可调节的功率。
电路101可以包含第一晶体管T1、第二晶体管T2、探测电路102以及电荷泵104。
第一晶体管T1和第二晶体管T2例如可以开关高电压。第一晶体管T1可以比第二晶体管T2具有更大的有源区域。即,它可以具有它的栅极宽度W1与它的栅极长度L1的比例W1/L1,所述比例W1/L1例如是第二晶体管T2的栅极宽度W2与栅极长度L2的比例W2/L2的k倍。如果第一晶体管T1和第二晶体管T2以相同的方式被偏置,流过第二晶体管T2的电流I2可以是流过第一晶体管T1的电流I1的1/k。更小的电流I2可以被测量并且通过I2=I1/k可以确定电流I1。为了减少I2,可能期望具有大的k值,例如在100至10,000或500至2,000的范围中或者大约1000的k值。
第一晶体管T1可以是功率开关元件,例如功率晶体管,例如功率金属氧化物半导体场效应晶体管(MOSFET)。它可以用非常小的开关和传导损耗来开关高电压。它可以是单个晶体管或者它可以由许多彼此并联连接的晶体管组成。并联连接的晶体管的数量可以是k。第二晶体管可以是感测晶体管。它可以是像彼此并联连接的第一晶体管的晶体管中的一个的晶体管。
在各种实施例,第一晶体管T1的控制端子G(例如栅极)与第二晶体管T2的控制端子G(例如栅极)可以被耦合(例如直接电连接)在一起。第一晶体管T1的控制端子G可以与第二晶体管T2的控制端子G具有相同的电势。
在各种实施例中,第一晶体管T1的第一受控端子S可以被耦合(例如,直接电连接)到第二晶体管T2的第一受控端子S。第一晶体管T1的第一受控端子S可以与第二晶体管T2的第一受控端子S具有相同的电势。
在各种实施例中,第一晶体管T1的第二受控端子D和第二晶体管T2的第二受控端子D可以被耦合到相同的供应电势(例如在节点N1处的电势),例如到电势Vbat。在各种实施例中,第一晶体管T1的第二受控端子D和第二晶体管T2的第二受控端子D彼此不直接电连接。第一晶体管T1的第二受控端子D可以被直接连接到节点N1并且第二晶体管T2的第二受控端子D可以经由探测电路102被耦合到节点N1。
被配置为控制在第一晶体管T1的和第二晶体管T2的第一受控端子S与第二受控端子D之间的传导性的信号可以被耦合在第一晶体管T1的控制端子G与第一晶体管T1的第一受控端子S之间并且可以被耦合在第二晶体管T2的控制端子G与第二晶体管T2的第一受控端子S之间。
在各种实施例中,第一晶体管T1和第二晶体管T2可以例如是MOSFET。控制端子可以是栅极端子G,第一受控端子可以是源极端子S并且第二受控端子可以是漏极端子D。
在各种实施例中,功率晶体管T1的栅极G和感测晶体管T2的栅极G被耦合在一起。被配置为控制在第一受控端子S与第二受控端子D之间的传导性的信号可以是在第一晶体管T1和第二晶体管T2的分别的栅极端子G与分别的源极端子S之间的电压Vgs1、Vgs2。
在各种实施例中,第一晶体管T1和第二晶体管T2两者可以是N沟道器件。第一晶体管T1和第二晶体管T2可以被配置为高压侧开关。高压侧开关可以被耦合到比负载所耦合到的电势更高的电势。换言之,它们可以被耦合在供应电势(例如Vbat)与负载122之间,所述负载122被耦合到第一参考电势GND,例如地电势。
当第一晶体管T1和第二晶体管T2是非传导的时,源极S的电势可以处于(或靠近)供应电势,例如Vbat。电平位移器104,例如DC至DC转换器或电荷泵,可以对于将信号Vcontrol转换到高于供应电势(例如Vbat)的电压电平是必要的。电平位移器104可以由在供应电势Vbat与第一参考电势GND之间的电压来供电。它可以提供高于供应电势的电压电平到第一晶体管和第二晶体管T2的控制端子G。被配置为控制在分别的第一受控端子S与分别的第二受控端子D之间的传导性的信号,例如Vgs1、Vgs2,可以然后致使第一晶体管T1和第二晶体管T2传导的。在一些实施例中,电荷泵104可以是可选的。
探测电路102,例如过电流探测电路,可以被配置为探测通过第二晶体管T2的电流I2。它可以被耦合到第二晶体管T2的第二受控端子D,例如漏极。
在各种实施例中,探测电路102可以包含串联耦合到第二晶体管T2的电阻器106,例如感测电阻器。电阻器106可以被耦合在供应电势(例如Vbat)与第二(或感测)晶体管T2的第二受控端子(或漏极)D之间。探测电路102可以被配置为探测横跨电阻器106的电压降。可以由I2=Vr/R_sense来给定通过第二晶体管T2的电流。
电阻器106可以是多晶硅或金属电阻器。它可以是例如第二晶体管T2的漏极金属化的漏极电极的部分,或者沿着例如第二晶体管T2的漏极金属化的漏极电极被形成。它可以是接合导线。电阻器106可以例如使用激光熔丝被校准以增加电流探测的准确性。它可以具有正温度相关性,即,它的电阻可以随着温度增加。在高的温度处,正温度相关性可以减少短路电流阈值(即需要来触发过电流信号的电流的量)。
在一些情况下,可以足够知道是否出现了过电流。为此,表示电流I2的电压Vr可以被与阈值比较。在各种实施例中,探测电路102可以包含横跨电阻器106耦合(例如通过横跨电阻器106的一个端子耦合比较器108的第一输入110并且横跨电阻器106的另一个端子耦合比较器108的第二输入112)的比较器108。比较器108可以由供应电势例如Vbat来供电。
探测电路102可以在比较器108的输出118处输出数字信号OC,例如“0”和“1”。“0”可以指示电流I2低于电流阈值并且不存在过电流。“1”可以指示电流I2高于电流阈值并且存在过电流。然而,代替数字信号,探测电路102的实施例可以输出模拟的(即连续或成比例的)信号OC,所述信号OC允许流动的电流I2的测量。信号OC可以在电路内部例如通过为了清晰的原因而未示出的部分来处理,或者被传到端子并且被外部处理。
控制在分别的第一受控端子S与分别的第二受控端子D之间的分别的传导性的信号(例如栅极源极电压Vgs1、Vgs2)针对两个晶体管T1、T2可以是相同的,即Vgs1=Vgs2。所述信号可以不受探测电路102影响,因为横跨电阻器106的电压降Vr出现在第二晶体管T2的一侧(即第二受控端子D的侧或漏极侧)处并且控制传导性发生在第二晶体管T2的另一侧(即第一受控端子S的侧或源极侧)处。
如果探测电路102的电阻器106将被布置在第一受控端子S的侧或第二晶体管T2的源极侧上,则流过晶体管T2的电流I2将生成可以改变控制在第一受控端子S与第二受控端子D之间的传导性的信号的电压降Vr。换言之,信号Vgs1、Vgs2针对第一晶体管T1和第二晶体管T2可以不同(即Vgs1≠Vgs2),这可能引起不准确的电流探测。
对于在其中短路存在于开关器件T1被激活之前的短路的第一类型,在分别的第一与分别的第二受控端子S和D之间的电压Vds1和Vds2可以是非常大的并且可以与供应电压Vbat相等或几乎相等。横跨电阻器106的电压降Vr可以被忽视,因为第二晶体管T2可以工作于饱和模式中,在所述饱和模式中电压Vds中的改变仅仅对电流Ids具有小的影响。通过第二晶体管T2的电流I2可以因此与沿着电阻器106的电压降Vr无关或几乎无关,从而允许电流I2的准确探测。
对于在其中在开关器件正导通的同时出现短路的短路的第二类型,在第一与第二受控端子S和D之间的电压Vds1和Vds2可以是非常小的并且可以等于或几乎等于零。然而,横跨电阻器106的电压降Vr对控制传导性的信号Vgs1、Vgs2不具有影响。
探测电路102,例如探测电路102的比较器108,可以由供应电势(例如在节点N1处的电势(例如Vbat))来供电。它不需要由电平位移器104来供电,这可以减少电路101的功率消耗,因为电荷泵104可能具有低效率。
如果负载122是电感性的,或者由于在到负载122的配线中的电感,断开第一晶体管T1可能引起节点N3关于地电势GND具有负电势。如果例如将探测电路102耦合到节点N3(或者第一受控端子S或源极)以对探测电路102供电,探测电路102可能需要被设计以应付负电压。这可以针对探测电路102要求具有复杂布局的特殊电路,这可以导致更大的芯片面积、在高转换速率处的更大的干扰灵敏度以及更低的反向电流能力。然而如果探测电路102由供应电压(例如Vbat)来供电,它不由诸如节点N3(或者第一受控端子S)的电势的浮动电势来供电。它不需要针对负电势进行设计,这可以简化它的设计并且可以导致更小的并且更鲁棒的探测电路102。
图2示出半导体器件的实施例200。为了增加电流和击穿电压额定值,开关器件,诸如功率开关器件,可以被“垂直”构造,即源极电极和漏极电极可以被放置以便电流关于在电极之间的晶片平面垂直流动。垂直功率MOSFET可以使它的源极端子和它的栅极端子在半导体衬底的第一侧上并且使它的漏极端子在半导体衬底的相对侧上或者在它的第二侧上。第一侧可以是顶侧或前侧,即在其上典型地处理和形成有源器件的侧。第二侧可以是晶片的底侧或背侧。然而,这样的功率MOSFET的单片集成可以被局限于具有共同漏极连接的应用。
“源极向下”或“源极-衬底连接”器件,诸如例如垂直结构晶体管,可以具有被布置在半导体衬底的第一侧上的漏极和栅极端子,而源极端子被布置在相对于第一侧安置的半导体衬底的第二侧上。因为源极处于芯片的背侧处,在引线框架和地之间不要求隔离,这可以简化半导体器件的冷却。
实施例200可以是源极向下半导体器件。它可以具有第一晶体管T1和第二晶体管T2。第一晶体管T1和第二晶体管T2可以通过绝缘结构IS彼此电隔离。半导体器件可以包含半导体衬底202。半导体衬底202可以包含第一主表面204和第二主表面206。绝缘层212可以被布置在第一主表面204和第二主表面206的部分上。
晶体管T1可以包含源极区236、漏极区242、栅极电极238以及漂移区244。源极区236可以被邻近第二主表面206设置。源极区236可以依靠源极接触234被连接到源极电极232。漏极区242可以被邻近第一主表面204设置。漏极区242可以被连接到漏极电极210。栅极电极238可以被设置在形成在第二主表面206中的沟槽中。栅极电极238可以依靠栅极电介质层240与邻近的半导体材料绝缘。当合适的电压被施加到栅极电极238时,传导沟道被形成在邻近栅极电极238的本体区中,从而造成在源极区236与漏极区242之间经由传导沟道和漂移区244的电流流动。
晶体管T2可以包含源极区218、漏极区224、栅极电极220以及漂移区223。源极区218可以被邻近第二主表面206设置。源极区218可以依靠源极接触216被连接到源极电极214。漏极区224可以被邻近第一主表面204设置。漏极区224可以被连接到漏极电极208。栅极电极220可以被设置在形成在第二主表面206中的沟槽中。栅极电极220可以依靠栅极电介质层222来与邻近的半导体材料绝缘。当合适的电压被施加到栅极电极220时,传导沟道被形成在邻近栅极电极220的本体区220中,从而造成在源极区218与漏极区224之间经由传导沟道和漂移区223的电流流动。
源极电极214、232的金属化可以例如被邻近第二主表面206设置在绝缘层212上。漏极电极208、210的金属化可以被邻近第一主表面204或在第一主表面204上设置。栅极电极220、238可以经由可以被形成在隔离层212上的连接部分246、248被连接。连接部分246、248可以通过进一步的隔离层250来与源极电极214、232绝缘。连接部分246、248可以通过在第一主表面204与第二主表面206之间延伸的电传导材料252来接触。电传导材料252可以通过在它的任一侧上的隔离结构IS来与其他部分隔离。它可以被连接到在第一主侧204上的栅极端子G。图2仅仅为晶体管T1的栅极示出电传导材料252和隔离结构IS,然而,它们可以用相似的方式被提供给晶体管T2。
绝缘结构IS可以从第一主表面204延伸到第二主表面206。它可以用传导材料226来填充,例如以增加机械稳定性。传导材料226可以依靠绝缘层230来与邻近的衬底部分隔离。
在各种实施例中,第一晶体管(或功率晶体管)T1和第二晶体管(或感测晶体管)T2可以被集成或制造在相同(或共同)的衬底202上。第一晶体管T1和第二晶体管T2在相同(或共同)的衬底202上的制造可以减少处理变化、材料变化以及温度变化对因子k的影响并且允许更准确的电流探测。
在各种实施例中,第一晶体管T1和第二晶体管T2分享共同的电极,例如共同的源极电极。例如,第一晶体管T1的源极电极232和第二晶体管T2的源极电极214可以彼此电连接。源极电极214、232可以被形成为在金属化中的一个电极。然而,在一些实施例中,源极电极214、232可以彼此分离并且可以具有分离的金属化。功率晶体T1的源极和感测晶体管T2的源极可以具有相同的电势。
在各种实施例中,第一晶体管T1和第二晶体管T2可以是具有分别的漏极的源极向下(或“第一受控端子”向下)晶体管。换言之,功率晶体管T1的漏极(或第二受控端子)不直接电连接到感测晶体管T2的漏极(或第二受控端子)。第一晶体管T1和第二晶体管T2可以具有分离的漏极电极210、208。漏极电极210、208可以彼此电隔离。因此,第一晶体管T1和第二晶体管T2的单片集成不被局限于具有共同的漏极(或共同的第二受控端子)连接的应用。探测电路102可以被耦合到感测晶体管T2的漏极(或第二受控端子)D,而不改变控制在第一受控端子S与第二受控端子D之间的传导性的信号,例如栅极源极电压Vgs1、Vgs2。
图3示出电路的实施例300,该电路可以与结合图1描述的电路相似,以便相同的特征可以应用于两个电路。与在图1中示出的电路相比,在图2中示出的电路的第二晶体管T2的第一受控端子S与第一晶体管T1的第一受控端子S不直接彼此电连接。作为代替,实施例300可以包含耦合到第一晶体管T1的第一受控端子S和第二晶体管T2的第一受控端子S的调整器电路302。调整器电路302可以被配置为施加相同的电势到第一晶体管T1的第一受控端子(或源极)S并且到第二晶体管T2的第一受控端子(或源极)S。以这个方式,功率晶体管T1的源极S和感测晶体管T2的源极S可以被配置为处于相同的电势。被配置为控制在第一和第二晶体管T1、T2的分别的第一受控端子S与分别的第二受控端子D之间的分别的传导性的信号(例如电压Vgs1、Vgs2)对于两个晶体管T1、T2可以是相同的,如果晶体管T1、T2的控制端子(或栅极)也被供应相同的电势。
在各种实施例中,调整器电路302可以包含运算放大器304和第三晶体管T3。运算放大器304的输入可以被耦合在第一晶体管T1的第一受控端子S与第二晶体管T2的第一受控端子S之间。例如,运算放大器304的第一输入306,例如正输入,可以被耦合到第一(或功率)晶体管T1的第一受控端子(或源极)S。运算放大器304的第二输入308,例如负输入,可以被耦合到第二(或感测)晶体管T2的第一受控端子(或源极)S。第三晶体管T3可以是P沟道晶体管。第三晶体管T3的第一受控端子S,例如源极,可以被耦合到第二晶体管T2的第一受控端子S。第三晶体管T3的第二受控端子D,例如漏极,可以被耦合到电阻器312的一端。电阻器312的另一端可以被连接到第一参考电势GND,例如地电势。电阻器312可以具有电阻R_Is并且可以为通过第二晶体管T2的电流I2提供路径。电阻器312可以被用于提供与电流I2成比例的模拟电压V_Is。运算放大器304的输出310可以被耦合到第三晶体管T3的控制端子G。
如果在第一晶体管T1的第一受控端子S与第二晶体管T2的第一受控端子S之间的电压(或电势差)是正的,则运算放大器304可以增加在它的输出310处的信号。所述信号可以引起第三晶体管T3更少地导通,这可以导致第二晶体管T2的第一受控端子S的电势的升高。第二晶体管T2的第一受控端子S的电势可以增加直到它超过第一晶体管T1的第一受控端子S的电势。如果在第一晶体管T1的第一受控端子S与第二晶体管T2的第一受控端子S之间的电压是负的,则运算放大器304可以降低在它的输出310处的信号。信号可以引起第三晶体管T3更多地导通,这可以减少第二晶体管T2的第一受控端子S的电势。因此,调整器电路302控制第三晶体管T3以便第一和第二晶体管T1、T2的第一受控端子S处于相同的电势。
在图3中示出的实施例可以提供内部(例如数字)过电流信号OS以及与电流I2成比例的在电阻器312处的外部(例如模拟)电压信号V_Is。
图4示出电路的实施例400,该电路可以与结合图3描述的电路相似,以便结合图3描述的特征也可以应用到在图4中的电路。与在图3中示出的电路相比,所述电路可以进一步包含第四晶体管T4和电平位移器402。
第四晶体管T4的第一受控端子S,例如源极,可以被耦合到第三晶体管T3的第一受控端子S。第四晶体管T4的第二受控端子D,例如漏极,可以被耦合到第一参考电势GND,例如地电势。第四晶体管T4可以是P沟道晶体管。
电平位移器402的第一端子404,例如正端子,可以被耦合到第四晶体管T4的控制端子G。电平位移器402的第二端子406,例如正端子,可以被耦合到第三晶体管T3的控制端子G。电平位移器402可以提供在它的第一端子404与它的第二端子406之间的电势差或电压Voffset。它可以将在第四晶体管T4的控制端子G处的电势增加到比在第三晶体管T3的控制端子G处的电势高出Voffset。
如果电阻器312存在,电流I2可以流过第三晶体管T3和电阻器312。在第四晶体管T4的第一受控端子S处的电势可以低于在第四晶体管T4的控制端子G处的电势。第四晶体管T4可以因此关闭并且没有电流流过它。
电阻器312可以被移除,如果不期望使用在电阻器312处的电压降来评估电路101外部的电流I2。没有电流流过第三晶体管T3。第四晶体管T4的第一受控端子S处的电势可以高于在第四晶体管T4的控制端子G处的电势。第四晶体管T4可以因此接通并且电流I2可以流过它。探测电路102可以因此继续提供电流测量信号或过电流信号OC,而没有电阻器312。
图5示出电路的实施例500,该电路可以与结合图4描述的电路相似,以便结合图4描述的特征也可以应用到在图5中的电路。与在图4中示出的电路相比,第一晶体管T1和第二晶体管T2可以是绝缘栅双极型晶体管(IGBT)而不是MOSFET。IGBT可以将MOSFET的隔离的栅极驱动特性与双极型晶体管的高电流和低饱和电压能力组合在单个器件中。控制端子可以是栅极端子G,第一受控端子可以是发射极端子E并且第二受控端子可以是集电极端子C。第一晶体管T1和第二晶体管T2可以是N沟道IGBT。被配置为控制在分别的第一受控端子E与分别的第二受控端子C之间的分别的传导性的信号可以是在分别的栅极端子G与分别的发射极端子E之间的分别的电压Vge1、Vge2。
在各种实施例中,第一晶体管T1和第二晶体管T2可以是发射极向下垂直IGBT。在共同的垂直IGBT中,发射极端子E和G栅极端子可以在半导体衬底的顶侧上并且集电极端子C可以在半导体衬底的相对侧上,即在它的背侧上。然而,这样的IGBT的单片集成可以被局限于具有共同集电极连接的应用。“发射极向下”或“发射极-衬底连接”-IGBT可以具有布置在半导体衬底的第一侧上的集电极C和栅极端子G,而发射极端子E被布置在相对于第一侧安置的半导体衬底的第二侧上。第一侧可以是顶侧或前侧,即在其上典型地形成有源器件的侧。第二侧可以是晶片的底侧或背侧。第一IGBTT1和第二IGBTT2可以分享共同的衬底。它们可以一起,即使用相同的半导体处理步骤和材料,被处理或被制造。它们可以具有分离的,即电隔离的,发射极E。
探测电路102可以被耦合到感测晶体管T2的集电极(或第二受控端子)C,而不改变控制在第一受控端子E与第二受控端子C之间的传导性的信号,例如栅极发射极电压Vge1、Vge2。
第一晶体管T1和第二晶体管T2可以是N沟道IGBT。然而,具有P沟道IGBT的实施例也是可能的。
在本文中的其他图中描述的电路的其他实施例中,用于第一晶体管T1和第二晶体管T2的MOSFET也可以用IGBT来替换。
图6示出电路的实施例600,该电路可以与结合图1描述的电路相似,以便结合图1描述的特征也可以应用到在图6中的电路。
与在图1中示出的电路(在其中,第一晶体管T1和第二晶体管T2被配置为高压侧开关)相比,图6的第一晶体管T1和第二晶体管T2可以被配置为低压侧开关。低压侧开关可以被耦合到比负载122所耦合到的电势更低的电势,或者换言之,负载122可以被耦合到比所述开关更高的电势。例如,第一晶体管T1的和第二晶体管T2的第一受控端子(例如源极)S可以两者都被耦合到第一参考电势GND,例如被耦合到地电势。负载122的一个端子可以被耦合到供应电势,例如Vbat。负载122的另一端子可以被耦合到第一晶体管T1的第二受控端子(例如漏极)D。
如在图1的实施例中示出的电平位移器104,例如电荷泵,对于在图6中示出的电路控制在分别的第一受控端子S与分别的第二受控端子D之间的分别的传导性而言可以不是必要的。信号Vcontrol可以被耦合到栅极并且不需要被升高到高于供应电势Vbat的电平。小于Vbat的正电压Vgs1、Vgs2可以致使N沟道的第一晶体管T1和第二晶体管T2导通。
与在图1中示出的电路(在其中,比较器108横跨电阻器106被耦合)相比,比较器108的第一输入110,例如正输入,被耦合到负载122的端子,所述端子不被耦合到供应电势(例如Vbat)。比较器108的第二输入112,例如负输入,可以仍然耦合到电阻器106的端子,所述端子不被耦合到供应电势(例如Vbat)。在第一输入110与第二输入112之间的电势差可以由I1·R_load-I2·R_sense来给定。它可以是正的,如果电流I1大于电流I2的某一值,并且可以是负的,如果电流I1小于电流I2的某一值。
图7示出电路的实施例700,该电路可以与结合图3描述的电路相似,以便结合图3描述的特征也可以应用到在图7中的电路。
与在图3中示出的电路(在其中,第一晶体管T1和第二晶体管T2被配置为高压侧开关)相比,第一晶体管(或功率晶体管)T1和第二晶体管(或感测晶体管)T2可以被配置为低压侧开关。第一晶体管T1的和第二晶体管T2的第一受控端子(例如源极)S可以两者都被耦合到第一参考电势GND,例如被耦合到地电势。负载122可以被耦合在第一供应电势(例如Vbat)与第一晶体管T1的第二受控端子(例如漏极)D之间。第二晶体管T2的第二受控端子D可以被耦合到第二供应电势VS。第一供应电势Vbat和第二供应电势VS可以彼此不同。换言之,感测路径和负载路径可以由不同的源或电压来供电。在图3中示出的电路的电阻器312针对在图7中的电路可以被移除。
如在图3的实施例中示出的电荷泵104对于在图7中示出的电路可以不是必要的,因为小于VS和Vbat的正电压Vgs1、Vgs2可以致使N沟道的第一晶体管T1和第二晶体管T2导通。
调整电路302可以被配置为调整第二晶体管T2的第二受控端子(或漏极)D的电势以具有与第一晶体管T1的第二受控端子(或漏极)D的电势相同的电势。运算放大器304的第一输入306,例如正输入,可以被耦合到第一晶体管T1的第二受控端子D。运算放大器304的第二输入308,例如负输入,可以被耦合到第二晶体管T2的第二受控端子D。调整电路302的第三晶体管T3可以是N沟道晶体管。它可以具有被耦合(或被连接)到第二晶体管T2的第二受控端子D的第一受控端子S(或源极)。第三晶体管T3的第二受控端子D(或漏极)可以例如经由探测电路102(例如经感测电阻器106)被耦合到第二供应电压VS。
在另一个实施例中,P沟道晶体管可以替代N沟道晶体管被用于第三晶体管T3。运算放大器304的第一输入306,例如正输入,可以被耦合到第二晶体管T2的第二受控端子D。运算放大器304的第二输入308,例如负输入,可以被耦合到第一晶体管T1的第二受控端子D。在两个实施例中,探测电路102可以被耦合到第二晶体管T2的第二受控端子D并且将不引起电压Vgs1和Vgs2彼此不同。
图8示出电路的实施例800,该电路可以与结合图6描述的电路相似,以便结合图6描述的特征也可以应用到在图8中的电路。
在图8中示出的电路可以具有与在图6中示出的电路的极性相反的极性。换言之,N沟道晶体管可以用P沟道晶体管来替换并且反之亦然,正极性可以用负极性来替换并且反之亦然。与在图6中示出的电路(在其中,第一晶体管T1和第二晶体管T2被配置为低压侧开关)相比,在图8中的第一晶体管T1和第二晶体管T2可以被配置为高压侧开关。进一步,它们可以是P沟道晶体管而不是N沟道晶体管。第一晶体管T1的和第二晶体管T2的第一受控端子S(例如源极)可以两者都被耦合到供应电势Vbat。负载122可以被耦合在第一参考电势GND(例如地电势)与第一晶体管T1的第二受控端子D(例如漏极)之间。感测电阻器106可以被耦合在第一参考电势GND与第二晶体管T2的第二受控端子D(例如漏极)之间。
电荷泵可以再次不是必要的。信号Vcontrol可以被配置为控制在第一受控端子S与第二受控端子D之间的分别的传导性。它可以参考至供应电势Vbat并且可以提供关于第一受控端子S为负的电压Vgs1、Vgs2以致使P沟道的第一晶体管T1和第二晶体管T2导通。
比较器108的第一输入110,例如正输入,可以被耦合到感测电阻器106的端子,所述端子不耦合到第一参考电势GND。比较器108的第二输入112,例如负输入,可以被耦合到负载122的端子,所述端子不耦合到第一参考电势GND。在第一输入110与第二输入112之间的电势差可以由I2·R_sense-I1·R_load来给定。它可以是正的,如果电流I2大于电流I1的某一值,并且可以是负的,如果电流I2小于电流I1的某一值。再者,探测电路102可以被耦合到第二晶体管T2的第二受控端子D并且将不引起电压Vgs1和Vgs2彼此不同。
图9示出电路的实施例900,该电路可以与结合图8描述的电路相似,以便结合图8描述的特征也可以应用到在图9中的电路。
与在图8中示出的电路(在其中,感测电阻器106可以被耦合在第二晶体管T2的第二受控端子D与第一参考电势GND之间)相比,在图9中的感测电阻器106可以被耦合在第二晶体管T2的第二受控端子D与第一晶体管T1的第二受控端子D之间。
流过感测电阻器106的电流I2可以与通过负载122的电流I1一起流动。由于使用第二晶体管T2感测而没有电流被损耗,这可以增加电路的效率。感测电阻器106可以是内部电阻器。外部感测电阻器可以是可选的。
在比较器108的第一输入110与第二输入112之间的电势差可以由I2·R_sense来给定。再者,探测电路102可以被耦合到第二晶体管T2的第二受控端子D并且将不影响电压Vgs1和Vgs2。
图10示出电路的实施例1000,该电路可以与结合图7描述的电路相似,以便结合图7描述的特征也可以应用到在图10中的电路。
在图10中示出的电路可以具有与在图7中示出的电路的极性相反的极性。换言之,N沟道晶体管可以用P沟道晶体管来替换并且反之亦然,正极性可以用负极性来替换并且反之亦然。与在图7中示出的电路(在其中,第一晶体管T1和第二晶体管T2被配置为低压侧开关)相比,在图10中的第一晶体管T1和第二晶体管T2可以被配置为高压侧开关。在图7中被耦合到地GND的N沟道第一晶体管T1(低压侧开关)可以变成在图10中被耦合到供应电势Vbat的P沟道第一晶体管T1(高压侧开关)。信号Vcontrol关于供应电势Vbat变成负电压。在图7中的N沟道第三晶体管T3变成在图10中的P沟道第三晶体管T3。在图7中被耦合到供应电势VS的探测电路102在图10中被耦合到第一参考电势GND。
像在图8和9中示出的其他高压侧P沟道电路中那样,控制在第一受控端子S与第二受控端子D之间的传导性的信号,例如Vgs1、Vgs2,仍然不受电流探测的影响。虽然图10示出耦合到相同的第一参考电势GND的负载122和感测电阻器106,它们也可以被耦合到与在图7中示出的不同的供应电势VS和Vbat相似的不同参考电势。
图11示出电路的实施例1100,该电路可以与结合图3描述的电路相似,以便结合图3描述的特征也可以应用到在图11中的电路。
在图11中示出的电路可以具有与在图3中示出的电路的极性相反的极性。换言之,N沟道晶体管可以用P沟道晶体管来替换并且反之亦然,并且正极性可以用负极性来替换并且反之亦然。与在图3中示出的电路(在其中,第一晶体管T1和第二晶体管T2被配置为低压侧开关)相比,在图11中的第一晶体管T1和第二晶体管T2可以被配置为高压侧开关。例如,在图3中被耦合到供应电势Vbat的N沟道第一晶体管T1(高压侧开关)的第二受控端子D变成在图11中被耦合到地的P沟道第一晶体管T1(低压侧开关)的第二受控端子D。在图3中的P沟道第三晶体管T3变成在图11中的N沟道第三晶体管T3。在图11中,电平位移器(或电荷泵)104可以将信号Vcontrol转换成关于第一受控端子S的电势为负的电压而不是如在图3中那样将它转换成关于第一参考电势GND为正的电压。负载122和感测电阻器102可以被耦合到不同的供应电势,例如VS和Vbat。然而,它们也可以被耦合到相同的第二供应电势。在图11中的感测电阻器106现在被耦合在第二晶体管T2的第二受控端子D与第一参考电势GND之间,而不是如在图3中那样被耦合在第二受控端子D与供应电势Vbat之间。电阻器312可以再次为通过第二晶体管T2的电流I2提供路径。
控制在分别的第一受控端子S与分别的第二受控端子D之间的分别的传导性的信号,例如Vgs1和Vgs2,仍然不受电流探测的影响。
图12示出电路的实施例1200,该电路可以与结合图11描述的电路相似,以便结合图11描述的特征也可以应用到在图12中的电路。
与在图11中示出的电路相比,没有被耦合在第二晶体管T2的第二受控端子D与第一参考电势GND之间的电阻器。作为代替,第二晶体管T2的第二受控端子D被直接连接到第一参考电势GND。比较器108横跨电阻器被耦合,所述电阻器被耦合在供应电势Vs与第三晶体管T3的第二受控端子D之间。
在图11中示出的电路也可以与结合图7描述的电路相似,以便结合图7描述的特征也可以应用到在图12中的电路。与在图7中示出的电路(在其中,第一晶体管T1和第二晶体管T2是N沟道晶体管)相比,在图12中的第一晶体管(或功率晶体管)T1和第二晶体管(或感测晶体管)T2可以是P沟道晶体管。电平位移器104或电荷泵可以被需要以提供关于第一受控端子S为负的电压Vgs1和Vgs2从而致使P沟道第一晶体管T1和第二晶体管T2导通。再者,控制在第一受控端子S与第二受控端子D之间的传导性的信号,例如Vgs1和Vgs2,可以仍然不受电流探测的影响,因为第一晶体管T1和第二晶体管T2的源极电势通过调整器电路302被调整为具有相同的值。
图13示出用于测量例如通过晶体管(例如通过功率晶体管)的电流的方法的实施例1300。所述方法可以包含步骤1302、1304以及1306。
在步骤1302中,感测晶体管可以被并联耦合到功率晶体管。
在步骤1304中,相同的控制信号可以被施加到感测晶体管并且被施加到功率晶体管。相同的控制信号可以被配置为控制通过感测晶体管的电流流动并且控制通过功率晶体管的电流流动。在各种实施例中,施加相同的控制信号到感测晶体管并且到功率晶体管可以包含:施加相同的第一电势(例如栅极电势)到感测晶体管的第一控制端子(例如栅极)并且到功率晶体管的第一控制端子(栅极);并且设置感测晶体管的第一受控端子(例如源极)和功率晶体管的第一受控端子(例如源极)以具有相同的第二电势,例如源极电势。
在步骤1306中,通过感测晶体管的电流可以被探测。在各种实施例中,探测通过感测晶体管的电流可以包含探测横跨被耦合到感测晶体管的第二受控端子或漏极的感测电阻器的电压。在各种实施例中,所述方法可以进一步包含将探测电路的供应输入耦合到非浮动的或固定的电压。非浮动的或固定的电压可以是例如用于负载、感测晶体管或功率晶体管的供应电压例如Vbat或VS,所述供应电压被参考到另一个电势例如地电势GND。
在各种实施例中,所述方法可以进一步包含在相同半导体衬底上制造功率晶体管和感测晶体管,其中功率晶体管的第二受控端子(或漏极)与感测晶体管的第二受控端子(或漏极)分离或电隔离。
虽然参考特定的实施例特别地示出和描述了本发明,但是本领域中的那些技术人员应该理解的是,在不脱离如由所附的权利要求所限定的本公开的精神和范围的情况下,在那里可以进行形式和细节中的各种改变。因此由所附的权利要求来指示本公开的范围并且因此旨在涵盖落入权利要求的等同物的意义和范围之内的所有改变。
替选地和/或附加地,本公开的范围具体旨在在没有限制的情况下包含至少在以下列举的条款中描述的实施例。也明确地涵盖其等同物。
1.一种电路,被配置为从供应电压提供电流到负载,包括:
第一晶体管;
第二晶体管;以及
探测电路,被配置为探测通过第二晶体管的电流;
其中,第一晶体管比第二晶体管具有更大的有源区域;
其中,相同的电压被施加在第一晶体管的控制端子与第一晶体管的第一受控端子之间并且被施加在第二晶体管的控制端子与第二晶体管的第一受控端子之间;
其中,探测电路被耦合到第二晶体管的第二受控端子;并且
其中,探测电路被耦合到供应电压。
2.根据权利要求1所述的电路,其中
第一晶体管和第二晶体管两者都是以下各项中的一个:
金属氧化物半导体场效应晶体管,其中控制端子是栅极端子,第一受控端子是源极端子,并且第二受控端子是漏极端子;以及
绝缘栅双极型晶体管,其中控制端子是栅极端子,第一受控端子是发射极端子,并且第二受控端子是集电极端子。
3.根据条款1或2所述的电路,其中
第一晶体管和第二晶体管是以下各项中的一个:
集成在共同的衬底上的垂直共同源极的晶体管;其中第一晶体管和第二晶体管具有分离的漏极电极;以及
集成在共同的衬底上的垂直共同发射极的晶体管;其中第一晶体管和第二晶体管具有分离的集电极电极。
4.根据条款1至3中的一个所述的电路,其中
第一晶体管和第二晶体管是:
源极向下晶体管,在垂直共同源极的晶体管的情况下;以及
发射极向下晶体管,在垂直共同发射极的晶体管的情况下。
5.根据条款1至4中的一个所述的电路,进一步包括:
调整器电路,被配置为设置以下各项中的一个:
第一晶体管的第一受控端子和第二晶体管的第一受控端子以具有相同的电势;以及
第一晶体管的第二受控端子和第二晶体管的第二受控端子以具有相同的电势。
6.根据条款5所述的电路,其中
调整器电路包括运算放大器和第三晶体管;其中
运算放大器的输出被耦合到第三晶体管的控制端子;
如果调整器电路被配置为设置第一晶体管的第一受控端子和第二晶体管的第一受控端子以具有相同的电势,则第三晶体管的第一受控端子被耦合到第二晶体管的第一受控端子;并且运算放大器的输入被耦合在第一晶体管的第一受控端子与第二晶体管的第一受控端子之间;并且
如果调整器电路被配置为设置第一晶体管的第二受控端子和第二晶体管的第二受控端子以具有相同的电势,则第三晶体管的第一受控端子被耦合到第二晶体管的第二受控端子;并且运算放大器的输入被耦合在第一晶体管的第二受控端子与第二晶体管的第二受控端子之间。
7.根据条款6所述的电路,进一步包括以下各项中的至少一个:
电阻器,被耦合到第三晶体管的第一受控端子;以及
具有电平位移器的第四晶体管,其中第四晶体管的第二受控端子被耦合到第三晶体管的第二受控端子,并且第四晶体管的控制端子经由电平位移器被耦合到第三晶体管的控制端子。
8.根据条款1至7中的一个所述的电路,其中
探测电路包括被耦合在以下各项中的一个之间的电阻器:
地电势与第二晶体管的第二受控端子;
供应电势与第二晶体管的第二受控端子;以及
第一晶体管的第二受控端子与第二晶体管的第二受控端子。
9.根据条款8所述的电路,其中
探测电路进一步包括横跨电阻器耦合的比较器,其中比较器被连接到供应电压。
10.根据条款8所述的电路,其中
第一晶体管的第二受控端子与第二晶体管的第二受控端子被耦合到共同的供应电势;并且
比较器由共同的供应电势来供电。
11.根据条款8所述的电路,其中
第一晶体管的第二受控端子被耦合到第一供应电势;
第二晶体管的第二受控端子被耦合到第二供应电势;并且
比较器由第二供应电势来供电。
12.一种具有过电流保护的开关,包括:
功率晶体管;
感测晶体管;
感测电阻器;以及
过电流探测电路,
其中功率晶体管和感测晶体管被集成在共同的衬底上作为具有分别的漏极的源极向下晶体管;
其中感测电阻器被耦合到感测晶体管的漏极端子;并且
其中过电流探测电路被配置为探测横跨感测电阻器的电压降。
13.根据条款12所述的开关,其中
功率晶体管的栅极和感测晶体管的栅极被耦合在一起;并且
功率晶体管的源极和感测晶体管的源极被配置为处于相同的电势。
14.根据条款12或13所述的开关,其中
感测晶体管的漏极端子和过电流探测电路被连接到相同的供应电势。
15.根据条款12至14中的一个所述的开关,其中
功率晶体管的漏极在衬底中与感测晶体管的漏极隔离。
16.一种用于测量通过被配置为从供应电压提供电流到负载的功率晶体管的电流的方法,包括:
将感测晶体管并联耦合到功率晶体管;
施加相同的控制信号到感测晶体管并且到功率晶体管,其中相同的控制信号被配置为控制通过感测晶体管的电流流动并且被配置为控制通过功率晶体管的电流流动;以及
探测通过感测晶体管的电流。
17.根据条款16所述的方法,其中
施加相同的控制信号到感测晶体管并且到功率晶体管包括:
施加第一相同的电势到感测晶体管的控制端子并且到功率晶体管的控制端子,以及
设置感测晶体管的第一受控端子和功率晶体管的第一受控端子以具有第二相同的电势。
18.根据条款16或17所述的方法,其中
探测通过感测晶体管的电流包括:
探测横跨被耦合到感测晶体管的第二受控端子的感测电阻器的电压。
19.根据条款16至18中的一个所述的方法,进一步包括:
用供应电压来供应被配置为探测通过感测晶体管的电流的探测电路。
20.根据条款16至19中的一个所述的方法,进一步包括:
在共同的半导体衬底上制造功率晶体管和感测晶体管,其中功率晶体管的第二受控端子与感测晶体管的第二受控端子分离。
Claims (20)
1.一种电路,被配置为从供应电压提供电流到负载,包括:
第一晶体管;
第二晶体管;以及
探测电路,被配置为探测通过第二晶体管的电流;
其中,第一晶体管比第二晶体管具有更大的有源区域;
其中,相同的电压被施加在第一晶体管的控制端子与第一晶体管的第一受控端子之间并且被施加在第二晶体管的控制端子与第二晶体管的第一受控端子之间;
其中,探测电路被耦合到第二晶体管的第二受控端子;并且
其中,探测电路被耦合到供应电压。
2.根据权利要求1所述的电路,其中
第一晶体管和第二晶体管两者都是以下各项中的一个:
金属氧化物半导体场效应晶体管,其中控制端子是栅极端子,第一受控端子是源极端子,并且第二受控端子是漏极端子;以及
绝缘栅双极型晶体管,其中控制端子是栅极端子,第一受控端子是发射极端子,并且第二受控端子是集电极端子。
3.根据权利要求1所述的电路,其中
第一晶体管和第二晶体管是以下各项中的一个:
集成在共同的衬底上的垂直共同源极的晶体管;其中第一晶体管和第二晶体管具有分离的漏极电极;以及
集成在共同的衬底上的垂直共同发射极的晶体管;其中第一晶体管和第二晶体管具有分离的集电极电极。
4.根据权利要求1所述的电路,其中
第一晶体管和第二晶体管是:
源极向下晶体管,在垂直共同源极的晶体管的情况下;以及
发射极向下晶体管,在垂直共同发射极的晶体管的情况下。
5.根据权利要求1所述的电路,进一步包括:
调整器电路,被配置为设置以下各项中的一个:
第一晶体管的第一受控端子和第二晶体管的第一受控端子以具有相同的电势;以及
第一晶体管的第二受控端子和第二晶体管的第二受控端子以具有相同的电势。
6.根据权利要求5所述的电路,其中
调整器电路包括运算放大器和第三晶体管;其中
运算放大器的输出被耦合到第三晶体管的控制端子;
如果调整器电路被配置为设置第一晶体管的第一受控端子和第二晶体管的第一受控端子以具有相同的电势,则第三晶体管的第一受控端子被耦合到第二晶体管的第一受控端子;并且运算放大器的输入被耦合在第一晶体管的第一受控端子与第二晶体管的第一受控端子之间;并且
如果调整器电路被配置为设置第一晶体管的第二受控端子和第二晶体管的第二受控端子以具有相同的电势,则第三晶体管的第一受控端子被耦合到第二晶体管的第二受控端子;并且运算放大器的输入被耦合在第一晶体管的第二受控端子与第二晶体管的第二受控端子之间。
7.根据权利要求6所述的电路,进一步包括以下各项中的至少一个:
电阻器,被耦合到第三晶体管的第一受控端子;以及
具有电平位移器的第四晶体管,其中第四晶体管的第二受控端子被耦合到第三晶体管的第二受控端子,并且第四晶体管的控制端子经由电平位移器被耦合到第三晶体管的控制端子。
8.根据权利要求1所述的电路,其中
探测电路包括被耦合在以下各项中的一个之间的电阻器:
地电势与第二晶体管的第二受控端子;
供应电势与第二晶体管的第二受控端子;以及
第一晶体管的第二受控端子与第二晶体管的第二受控端子。
9.根据权利要求8所述的电路,其中
探测电路进一步包括横跨电阻器被耦合的比较器,其中比较器被连接到供应电压。
10.根据权利要求8所述的电路,其中
第一晶体管的第二受控端子与第二晶体管的第二受控端子被耦合到共同的供应电势;并且
比较器由共同的供应电势来供电。
11.根据权利要求8所述的电路,其中
第一晶体管的第二受控端子被耦合到第一供应电势;
第二晶体管的第二受控端子被耦合到第二供应电势;并且
比较器由第二供应电势来供电。
12.一种具有过电流保护的开关,包括:
功率晶体管;
感测晶体管;
感测电阻器;以及
过电流探测电路,
其中功率晶体管和感测晶体管被集成在共同的衬底上作为具有分别的漏极的源极向下晶体管;
其中感测电阻器被耦合到感测晶体管的漏极端子;并且
其中过电流探测电路被配置为探测横跨感测电阻器的电压降。
13.根据权利要求12所述的开关,其中
功率晶体管的栅极和感测晶体管的栅极被耦合在一起;并且
功率晶体管的源极和感测晶体管的源极被配置为处于相同的电势。
14.根据权利要求12所述的开关,其中
感测晶体管的漏极端子和过电流探测电路被连接到相同的供应电势。
15.根据权利要求12所述的开关,其中
功率晶体管的漏极在衬底中与感测晶体管的漏极隔离。
16.一种用于测量通过被配置为从供应电压提供电流到负载的功率晶体管的电流的方法,包括:
将感测晶体管并联耦合到功率晶体管;
施加相同的控制信号到感测晶体管并且到功率晶体管,其中相同的控制信号被配置为控制通过感测晶体管的电流流动并且被配置为控制通过功率晶体管的电流流动;以及
探测通过感测晶体管的电流。
17.根据权利要求16所述的方法,其中
施加相同的控制信号到感测晶体管并且到功率晶体管包括:
施加第一相同的电势到感测晶体管的控制端子并且到功率晶体管的控制端子,以及
设置感测晶体管的第一受控端子和功率晶体管的第一受控端子以具有第二相同的电势。
18.根据权利要求16所述的方法,其中
探测通过感测晶体管的电流包括:
探测横跨被耦合到感测晶体管的第二受控端子的感测电阻器的电压。
19.根据权利要求16所述的方法,进一步包括:
用供应电压来供应被配置为探测通过感测晶体管的电流的探测电路。
20.根据权利要求16所述的方法,进一步包括:
在共同的半导体衬底上制造功率晶体管和感测晶体管,其中功率晶体管的第二受控端子与感测晶体管的第二受控端子分离。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/564,172 US20160164279A1 (en) | 2014-12-09 | 2014-12-09 | Circuit and method for measuring a current |
US14/564172 | 2014-12-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105703754A true CN105703754A (zh) | 2016-06-22 |
Family
ID=55975012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510902142.1A Pending CN105703754A (zh) | 2014-12-09 | 2015-12-09 | 电路和用于测量电流的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160164279A1 (zh) |
CN (1) | CN105703754A (zh) |
DE (1) | DE102015121429A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109872734A (zh) * | 2017-12-05 | 2019-06-11 | 西部数据技术公司 | 动态分布式电源控制电路 |
CN110024250A (zh) * | 2016-11-25 | 2019-07-16 | 哈曼贝克自动系统股份有限公司 | 用于管理涌入电流的电路和方法 |
CN112014628A (zh) * | 2019-05-31 | 2020-12-01 | 亚德诺半导体国际无限责任公司 | 高精度开关电容器mosfet电流测量技术 |
CN112654946A (zh) * | 2018-07-04 | 2021-04-13 | 德克萨斯仪器股份有限公司 | 在负载电流的宽范围内稳定的电流感测电路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016212211B4 (de) * | 2016-07-05 | 2019-02-21 | Siemens Aktiengesellschaft | Kurzschlusserkennung |
US10498131B2 (en) * | 2016-12-30 | 2019-12-03 | Infineon Technologies Ag | Electronic switch and protection circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1093508A (zh) * | 1993-01-27 | 1994-10-12 | 三星电子株式会社 | 输出晶体三极管的基极电流控制电路 |
CN1320300A (zh) * | 1999-06-18 | 2001-10-31 | 松下电器产业株式会社 | 输出控制装置 |
CN1398043A (zh) * | 2001-07-13 | 2003-02-19 | 精工电子有限公司 | 用于调压器的过电流保护电路 |
CN103095263A (zh) * | 2010-12-30 | 2013-05-08 | 英飞凌科技股份有限公司 | 包括共源极感测fet的电路布置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8503394A (nl) * | 1985-12-10 | 1987-07-01 | Philips Nv | Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen. |
US6570371B1 (en) * | 2002-01-02 | 2003-05-27 | Intel Corporation | Apparatus and method of mirroring a voltage to a different reference voltage point |
US8232781B2 (en) * | 2008-12-23 | 2012-07-31 | Stmicroelectronics S.R.L. | Device for measuring the current flowing through a power transistor of a voltage regulator |
CN101924362B (zh) * | 2009-06-16 | 2014-11-05 | 快捷半导体有限公司 | 具有返送能力的过电流保护电路 |
US9791480B2 (en) * | 2013-05-21 | 2017-10-17 | Analog Devices Global | Current sensing of switching power regulators |
US9793707B2 (en) * | 2013-05-28 | 2017-10-17 | Texas Instruments Incorporated | Fast transient precision power regulation apparatus |
US9383618B2 (en) * | 2014-02-05 | 2016-07-05 | Intersil Americas LLC | Semiconductor structures for enhanced transient response in low dropout (LDO) voltage regulators |
-
2014
- 2014-12-09 US US14/564,172 patent/US20160164279A1/en not_active Abandoned
-
2015
- 2015-12-09 CN CN201510902142.1A patent/CN105703754A/zh active Pending
- 2015-12-09 DE DE102015121429.6A patent/DE102015121429A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1093508A (zh) * | 1993-01-27 | 1994-10-12 | 三星电子株式会社 | 输出晶体三极管的基极电流控制电路 |
CN1320300A (zh) * | 1999-06-18 | 2001-10-31 | 松下电器产业株式会社 | 输出控制装置 |
CN1398043A (zh) * | 2001-07-13 | 2003-02-19 | 精工电子有限公司 | 用于调压器的过电流保护电路 |
CN103095263A (zh) * | 2010-12-30 | 2013-05-08 | 英飞凌科技股份有限公司 | 包括共源极感测fet的电路布置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110024250A (zh) * | 2016-11-25 | 2019-07-16 | 哈曼贝克自动系统股份有限公司 | 用于管理涌入电流的电路和方法 |
US11146059B2 (en) | 2016-11-25 | 2021-10-12 | Harman Becker Automotive Systems Gmbh | Circuit and method for managing an inrush current |
CN110024250B (zh) * | 2016-11-25 | 2021-11-23 | 哈曼贝克自动系统股份有限公司 | 用于管理涌入电流的电路和方法 |
CN109872734A (zh) * | 2017-12-05 | 2019-06-11 | 西部数据技术公司 | 动态分布式电源控制电路 |
CN109872734B (zh) * | 2017-12-05 | 2023-05-02 | 西部数据技术公司 | 动态分布式电源控制电路 |
CN112654946A (zh) * | 2018-07-04 | 2021-04-13 | 德克萨斯仪器股份有限公司 | 在负载电流的宽范围内稳定的电流感测电路 |
CN112014628A (zh) * | 2019-05-31 | 2020-12-01 | 亚德诺半导体国际无限责任公司 | 高精度开关电容器mosfet电流测量技术 |
Also Published As
Publication number | Publication date |
---|---|
US20160164279A1 (en) | 2016-06-09 |
DE102015121429A1 (de) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105703754A (zh) | 电路和用于测量电流的方法 | |
US9829387B2 (en) | System and method for temperature sensing | |
US8854065B2 (en) | Current measurement in a power transistor | |
KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
CN103546049B (zh) | 具有整流电路的电路配置结构 | |
US9728580B2 (en) | Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit | |
CN102195282B (zh) | 限流电路 | |
JPH07506941A (ja) | 多数キャリアパワーダイオード | |
US6414404B1 (en) | Power switching circuit | |
US10553505B2 (en) | Assessment method, and semiconductor device manufacturing method | |
US20220178863A1 (en) | Sensor | |
US20150346037A1 (en) | Integrated temperature sensor | |
KR940003156A (ko) | 전원 공급 회로와 그 회로를 갖춘 전기 장치 | |
US9893175B2 (en) | Integrated circuit with a power transistor and a driver circuit integrated in a common semiconductor body | |
US20180202960A1 (en) | Fet-Type Gas Sensor and Method of Controlling Gas | |
US9425784B2 (en) | Circuit having a power transistor and a drive circuit | |
US20050035808A1 (en) | Semiconductor sensor with a field-effect transistor, and a method for controlling such a semiconductor sensor | |
KR20070033915A (ko) | 반도체 장치 | |
US9059703B2 (en) | Switch circuit | |
US5500541A (en) | Semiconductor device having voltage sensing element | |
JP6651966B2 (ja) | 評価方法、および、半導体装置の製造方法 | |
US10153766B2 (en) | Switch device | |
CN109560690A (zh) | 基于iii/v族半导体的电路及运行该电路的方法 | |
US20150377931A1 (en) | Current measurement in a power semiconductor arrangement | |
CN108291843A (zh) | 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160622 |
|
WD01 | Invention patent application deemed withdrawn after publication |