JP2023552373A - 測定改善のための半導体デバイス及び関係する方法 - Google Patents

測定改善のための半導体デバイス及び関係する方法 Download PDF

Info

Publication number
JP2023552373A
JP2023552373A JP2023533833A JP2023533833A JP2023552373A JP 2023552373 A JP2023552373 A JP 2023552373A JP 2023533833 A JP2023533833 A JP 2023533833A JP 2023533833 A JP2023533833 A JP 2023533833A JP 2023552373 A JP2023552373 A JP 2023552373A
Authority
JP
Japan
Prior art keywords
semiconductor device
contact
region
active region
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023533833A
Other languages
English (en)
Inventor
リッチモンド、ジェイムズ
ブラント、エドワード、ロバート ヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023552373A publication Critical patent/JP2023552373A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Figure 2023552373000001
半導体デバイス、特に抵抗測定改善のための半導体デバイス及び関係する方法が開示される。試験に関係する抵抗の影響を減少させた状態で抵抗測定のアクセスを提供し、これにより特に低いオン抵抗定格を有する半導体デバイスに関する試験精度を向上させる、半導体デバイス用のコンタクト構造が開示される。半導体デバイスは、能動領域及び能動領域の外周部に沿って配置される非能動領域を含むことができる。半導体デバイスは、抵抗測定、例えばケルビン検知抵抗測定のためのアクセスを提供する上側コンタクトを配置されることがある。関係する方法は、半導体デバイスの能動領域が縦型コンタクト構造を形成するときでさえ、半導体デバイスの上側からの抵抗測定を実行することを含む。

Description

本開示は、半導体デバイスに関し、詳細には測定改善のための半導体デバイス及び関係する方法に関する。
トランジスタ及びダイオードなどの半導体デバイスは、現代の電子デバイスでは至るところに存在する。窒化ガリウム（ＧａＮ）及び炭化ケイ素（ＳｉＣ）などのワイド・バンドギャップ半導体材料システムが、スイッチング速度、パワー取り扱い能力、及び熱伝導度などの分野ではデバイス性能の境界を押し広げるために半導体デバイスにおいてますます利用されてきている。実例は、金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、金属－絶縁体－半導体電界効果トランジスタ（ＭＩＳＦＥＴ）、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、ショットキー・バリア・ダイオード、ＰｉＮダイオード、高電子移動度トランジスタ（ＨＥＭＴ）などの個別デバイス、及び１つ又は複数の個別デバイスを含むモノリシック・マイクロ波集積回路（ＭＭＩＣ）などの集積回路を含む。
パワー・スイッチング用途のための半導体デバイスは、典型的には、いくつかのケースではエッジ終端領域によって囲まれることがある半導体ダイのデバイス領域を含む。デバイス領域は、能動部分又は能動領域を形成し、一方でエッジ終端領域は、ブロッキング・モードでの破壊の防止のためデバイス・エッジに沿った電界の集中を減少させるように働くことができる、パワー半導体デバイスの非能動部分を形成する。いくつかの半導体デバイスの能動領域は、デバイスに関する選択的電流伝導能力及び電圧ブロッキング能力を提供するために１つ又は複数の電極間に相互に並列に電気的に結合される多数のユニット・セルを含むことができる。
パワー・スイッチング用途のための半導体デバイスは、現代のエレクトロニクスの進化する要求を満足させ可能にするために、動作特性の改善をともなって継続的に開発されている。動作特性が継続的に改善されるにつれて、最新の半導体デバイスを正確に定量化するために、従来の評価技術を使用するときに、難題が存在することがある。
技術は、従来の半導体デバイスに関係する難題を克服することができる改善された半導体デバイス及び特性評価技術を探し求め続けている。
本開示は、半導体デバイスに関し、特に測定改善のための半導体デバイス及び関係する方法に関する。試験に関係する抵抗の影響を減少させた状態での抵抗測定のアクセスを提供し、これにより特に低いオン抵抗定格を有する半導体デバイスに関する試験精度を向上させる、半導体デバイス用のコンタクト構造が開示される。半導体デバイスは、能動領域及び能動領域の外周部に沿って配置される非能動領域を含むことができる。半導体デバイスは、抵抗測定、例えばケルビン検知抵抗測定のためのアクセスを提供する上側コンタクトを配置されることがある。半導体デバイスの能動領域が縦型コンタクト構造を形成するときでさえ、半導体デバイスの上側からの抵抗測定を実行することを含む、関係する方法が開示される。
１つの態様では、半導体デバイスは：能動領域及び非能動領域を含むドリフト領域であって、非能動領域が能動領域の外周部に沿って配置される、ドリフト領域と、ドリフト領域の第１の側の第１のコンタクトと、ドリフト領域の第１の側とは反対であるドリフト領域の第２の側の第２のコンタクトであって、非能動領域に沿って配置される、第２のコンタクトとを備える。第２のコンタクトは、ドリフト領域の第２の側にケルビン検知コンタクトを形成できる。半導体デバイスは、ドリフト領域の第２の側にパッシベーション層をさらに備えることができ、第２のコンタクトがパッシベーション層に形成された開口部を通してアクセス可能である。ある実施例では、非能動領域が、能動領域とドリフト領域の外周エッジとの間であるエッジ終端領域を含み、第２のコンタクトが、エッジ終端領域とドリフト領域の外周エッジとの間にあるドリフト領域の一部分上に配置される。ある実施例では、ドリフト領域が、ドリフト領域のドーピング型と同じドーピング型及びドリフト領域のドーピング濃度よりも高いドーピング濃度を有する表面空乏保護領域を含み、エッジ終端領域が、能動領域と表面空乏保護領域との間に配置され、第２のコンタクトが、表面空乏保護領域上にある。ある実施例では、ドリフト領域が炭化ケイ素（ＳｉＣ）を含む。ある実施例では、能動領域が、ＳｉＣ金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備える。ある実施例では、第１のコンタクトがドリフト領域の第１の側の第１のドレイン・コンタクトであり、第２のコンタクトがドリフト領域の第２の側の第２のドレイン・コンタクトである。第２のコンタクトが、ドリフト領域の第１の表面上及びドリフト領域の側壁上に配置されることがある。半導体デバイスは、基板をさらに備えることができ、第１のコンタクトが基板の第１の側に配置され、第２のコンタクトが、ドリフト領域の外周エッジの外側である基板の一部分上にさらに配置される、又は第２のコンタクトが、基板の外周エッジの外側である第１のコンタクトの一部分上にさらに配置される。ある実施例では、エッジ終端領域が、能動領域の周りに湾曲したコーナ部を有するリングを形成し、第２のコンタクトが、エッジ終端領域の複数の湾曲したコーナ部のうちの１つと半導体デバイスの外周コーナ部との間に設けられる。半導体デバイスは、エッジ終端領域の他の湾曲したコーナ部と半導体デバイスの他の外周コーナ部との間に配置される追加の第２のコンタクトをさらに備えることがある。ある実施例では、半導体デバイスの外周コーナ部が、半導体デバイスに関する長方形形状の一部を形成する。ある実施例では、半導体デバイスの外周コーナ部が、半導体デバイスに関する六角形形状の一部を形成する。ある実施例では、半導体デバイスは、ドリフト領域と第１のコンタクトとの間に配置される基板をさらに備える。ある実施例では、半導体デバイスは、非能動領域に配置される表面空乏領域を含む。
別の態様では、ケルビン検知測定を行う方法は：伝導性サポート構造に半導体デバイスの第１の側をマウントし電気的に接続することと、第１の側とは反対である半導体デバイスの第２の側からケルビン検知電圧を測定することとを含む。ある実施例では、ケルビン検知電圧を測定することが：半導体デバイスの第２の側に接続される第１の端子、及び伝導性サポート構造に接続される第２の端子から、半導体デバイスへ電流を供給することと、半導体デバイスの第２の側に両者とも接続される第１の検知端子及び第２の検知端子でケルビン検知電圧を測定することとを含む。ある実施例では、半導体デバイスが、ＭＯＳＦＥＴであり、第１の端子及び第１の検知端子がＭＯＳＦＥＴのソース・コンタクトに接続され、第２の端子がＭＯＳＦＥＴの第１のドレイン・コンタクトに接続され、第２の検知端子がＭＯＳＦＥＴの第２のドレイン・コンタクトに接続される。ある実施例では、ＭＯＳＦＥＴが、能動領域及び能動領域の外周部に沿って配置される非能動領域を含み、第２のドレイン・コンタクトが非能動領域上に設けられる。ある実施例では、非能動領域がエッジ終端領域を含み、第２のドレイン・コンタクトがエッジ終端領域と半導体デバイスの外周エッジとの間である非能動領域の一部分上にある。
別の態様では、方法は：能動領域及び非能動領域を有するドリフト領域を含む半導体デバイスを用意することと、サポート構造に半導体デバイスの第１の側をマウントすることと、第１の側とは反対である半導体デバイスの第２の側に配置されるコンタクトを用いて半導体デバイスの特性を測定することであって、コンタクトが非能動領域上に配置される、測定することとを含む。ある実施例では、半導体デバイスの特性を測定することが：半導体デバイスの第２の側から能動領域に接続される第１の端子、及び半導体デバイスの第１の側から能動領域に接続される第２の端子から、半導体デバイスへ電流を供給することと、能動領域に接続される第１の検知端子、及びコンタクトに接続される第２の検知端子で電圧を測定することとを含む。ある実施例では、半導体デバイスが、金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、第１の端子及び第１の検知端子がＭＯＳＦＥＴのソース・コンタクトに接続され、第２の端子がＭＯＳＦＥＴの第１のドレイン・コンタクトに接続され、コンタクトがＭＯＳＦＥＴの第２のドレイン・コンタクトである。ある実施例では、特性が、半導体デバイスの抵抗である。ある実施例では、コンタクトが、ケルビン検知コンタクトである。
別の態様では、個々に若しくは一緒に前述の態様のうちのいずれか並びに／又は本明細書において説明されるような様々な別々の態様及び特徴は、さらなる利点のために組み合わせられてもよい。本明細書において開示したような様々な特徴及び要素のいずれかは、本明細書において反対に指示されない限り１つ又は複数の他の開示した特徴及び要素と組み合わせられてもよい。
当業者は、本開示の範囲を認識し、添付の描画図面に関連する好ましい実施例の下記の詳細な説明を読んだ後で本開示のさらなる態様を理解するであろう。
この明細書に組み込まれ、一部を形成する添付の描画図面は、開示の原理を説明するように働く記載とともに開示のいくつかの態様を図示する。
本開示による例示的な半導体デバイスの上面説明図である。 ケルビン検知測定用に構成される例示的な半導体デバイスの断面図である。 縦型コンタクト構造を有し、ケルビン検知測定の改善のためデバイスの上側に配置された第２のドレイン・コンタクトをさらに含む半導体デバイスの断面図である。 図３の半導体デバイスに類似する半導体デバイスの断面図であるが、第２のドレイン・コンタクトの少なくとも一部分が、半導体デバイスの基板との電気的接続部を形成するためにチャネル・ストップ領域の外側に配置される。 図４の半導体デバイスに類似する半導体デバイスの断面図であるが、第２のドレイン・コンタクトの少なくとも一部分が、基板を貫通する第１のドレイン・コンタクトの電気的接続部を形成するように配置される。 本開示の原理による、改善したケルビン検知構造を有する半導体デバイスに関する上面レイアウト図である。 図６Ａの半導体デバイスのコーナ部の拡大図である。 本開示の原理による、改善したケルビン検知構造を有する別の半導体デバイスに関する上面レイアウト図である。 長方形でない形状を形成し、本開示の原理による、改善したケルビン検知構造をさらに含む半導体デバイスに関する上面レイアウト図である。
下記に記述する実施例は、当業者が実施例を実行することを可能にするために必要な情報を表現し、実施例を実行する際の最良の形態を図解する。添付の描画図面を考慮して下記の説明を読むと、当業者は、開示の概念を理解し、本明細書では特に扱われていないこれらの概念の応用を認識するであろう。これらの概念及び応用が、本開示及び別記の特許請求の範囲の範囲内になることが理解されるはずである。
第１の、第２の、等の用語が、様々な要素を説明するために本明細書では使用されることがあるとはいえ、これらの要素は、これらの用語によって限定されるべきではないことを理解されたい。これらの用語は、１つの要素をもう１つとは区別するために使用されるに過ぎない。例えば、本開示の範囲から逸脱せずに、第１の要素は第２の要素と称されてもよく、同様に、第２の要素が第１の要素と称されてもよい。本明細書において使用するように、「及び／又は」という用語は、関連して列挙された項目のうちの１つ又は複数の任意の組み合わせ及びすべての組み合わせを含む。
層、領域、又は基板などのある要素が別の要素の「上に（ｏｎ）」ある又は「上へと（ｏｎｔｏ）」延びると称されるとき、他の要素の直接上にある若しくは直接上内に延びてもよいこと、又は介在する要素もまた存在してもよいことを理解されたい。対照的に、ある要素が別の要素の「直接上に」ある又は「直接上へと」延びると称されるとき、介在する要素が存在しない。同じように、層、領域、又は基板などのある要素が、別の要素の「上方に（ｏｖｅｒ）」ある、又は「上方に」延びると称されるとき、他の要素の直接上方にある、若しくは直接上方に延びてもよいこと、又は介在する要素もまた存在してもよいことを理解されたい。対照的に、ある要素がもう１つの要素の「直接上方に」ある、又は「直接上方に」延びると称されるとき、介在する要素が存在しない。ある要素が別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」又は「結合される（ｃｏｕｐｌｅｄ）」と称されるとき、他の要素に直接接続される、若しくは結合されてもよいこと、又は介在する要素が存在してもよいこともまた理解されたい。対照的に、ある要素が別の要素に「直接接続される」又は「直接結合される」と称されるとき、介在する要素が存在しない。
「より下に（ｂｅｌｏｗ）」若しくは「より上に（ａｂｏｖｅ）」又は「上部に（ｕｐｐｅｒ）」若しくは「下部に（ｌｏｗｅｒ）」又は「水平に（ｈｏｒｉｚｏｎｔａｌ）」若しくは「垂直に（ｖｅｒｔｉｃａｌ）」などの相対的な用語は、図に図示したように１つの要素、層、又は領域の別の要素、層、又は領域に対する関係を記述するために本明細書では使用されることがある。これらの用語及び上に論じたものは、図に描かれた向きに加えてデバイスの違った向きを包含することを意図するものであることを理解されたい。
本明細書において使用される用語法は、単に特定の実施例を説明する目的のためであり、開示を限定することを意図するものではない。本明細書において使用されるように、「１つ（ａ）」、「１つ（ａｎ）」及び「その（ｔｈｅ）」という単数形は、文脈が明らかに別様に指示しない限り、同様に複数形を含むものである。本明細書において使用されるときに「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語が、述べた特徴、整数、ステップ、操作、要素、及び／又は構成要素の存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、操作、要素、構成要素、及び／又はこれらのグループの存在若しくは追加を排除しないことをさらに理解されたい。
別様に規定しない限り、本明細書において使用される（技術用語及び科学用語を含め）すべての用語は、この開示が属する技術分野において当業者によって一般に理解されるものと同じ意味を持つ。本明細書において使用される用語が、この明細書の文脈及び関連する技術分野におけるそれらの意味と整合する意味を持つように解釈されるべきであることがさらに理解され、本明細書において明示的にそのように規定されない限り、理想化された概念で又は過度に形式的な概念では解釈され得ないであろう。
実施例は、本明細書では開示の実施例の模式的説明図を参照して説明される。それはそうとして、層及び要素の実際の寸法が異なることがあり、例えば、製造技術及び／又は許容誤差の結果として説明図の形状からの変動が予想される。例えば、方形又は矩形として図示された又は説明された領域が、丸まった又は曲がった外形を持つことがあり、直線として示された領域が何らかの異形を有してもよい。このように、図に図示された領域は模式的であり、それらの形状は、デバイスの領域の正確な形状を図示することを意図するものではないし、開示の範囲を限定することを意図するものでもない。加えて、構造又は領域のサイズは、説明的な目的のために他の構造又は領域に比較して誇張されることがあり、したがって、本主題の一般的な構造を図解するために提供され、等尺で描かれることも描かれないこともある。複数の図間の共通の要素が、共通の要素番号を用いて本明細書において示されることがあり、その後には再び説明されないことがある。
本開示は、半導体デバイスに関し、特に測定改善のための半導体デバイス及び関係する方法に関する。試験に関係する抵抗の影響を減少させた状態での抵抗測定のアクセスを提供し、これにより特に低いオン抵抗定格を有する半導体デバイスに関する試験精度を向上させる、半導体デバイス用のコンタクト構造が開示される。半導体デバイスは、能動領域及び能動領域の外周部に沿って配置される非能動領域を含むことができる。半導体デバイスは、抵抗測定、例えばケルビン検知抵抗測定のためのアクセスを提供する上側コンタクトを配置されることがある。半導体デバイスの能動領域が縦型コンタクト構造を形成するときでさえ、半導体デバイスの上側からの抵抗測定を実行することを含む、関係する方法が開示される。
図１は、本開示による例示的な半導体デバイス１０の上面説明図である。半導体デバイス１０は、能動領域１２及び半導体デバイス１０の外周部の付近で能動領域１２を囲むエッジ終端領域１４を含む。特定の用途に応じて、能動領域１２は、とりわけ、１つ又は複数の金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、金属－絶縁体－半導体電界効果トランジスタ（ＭＩＳＦＥＴ）、ＰｉＮダイオード、及び絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）などの、能動領域内に形成された１つ若しくは複数のパワー半導体スイッチング・デバイス又はセルを含むことができる。半導体デバイス１０は、ワイド・バンドギャップ半導体デバイス、例えば、炭化ケイ素（ＳｉＣ）系のデバイス、及びまたさらに４Ｈ－ＳｉＣ系のデバイスを含むことができる。エッジ終端領域１４は、半導体デバイスの性能を向上させるために半導体デバイス１０のエッジの電界の集中を減少させる。例えば、エッジ終端領域１４は、下記に詳細に論じるように、半導体デバイス１０の降伏電圧を高め、経時的な半導体デバイス１０などの漏れ電流を減少できる。実例として、エッジ終端領域１４は、１つ又は複数のガード・リング、接合終端エクステンション（ＪＴＥ）、及びこれらの組み合わせを含むことができる。ある態様では、エッジ終端領域１４は、半導体デバイス１４の非能動領域の少なくとも一部分を形成できる。
パワー半導体スイッチング・デバイスの設計の進歩が、より低いオン抵抗定格を有するデバイスをもたらし、これによってさらに小型のデバイス・レイアウトでのパワー損失の削減及び熱生成の削減を提供する。実例として、低いオン抵抗定格を有するＳｉＣ ＭＯＳＦＥＴ及びＳｉＣ ＭＩＳＦＥＴは、とりわけ他の用途の中で、電池駆動型の電気車両技術の進歩を可能にするために継続して開発されている。ＳｉＣ ＭＯＳＦＥＴの実例では、２０ミリオーム（２０ｍΩ）未満、若しくは１５ｍΩ未満、若しくは１０ｍΩ未満、又は２５℃において１ｍΩから２０ｍΩまでの範囲内の低いオン抵抗定格を有する、或いはさらに低いオン抵抗定格を有するデバイスが、開発されている。従来のデバイス特性評価技術は、このような低いオン抵抗定格を有するデバイスを正確に測定するためには適していないことがある。例えば、低いオン抵抗デバイスに関する特性評価中に、デバイス・ウェハは、典型的には試験用の伝導性チャックにマウントされ、デバイス及びチャックに結合されるケーブル及び／又はプローブによりもたらされる抵抗が、全体の測定される抵抗の不相応な大きさを与えることがある。この試験電圧低下に適応するために、及びより正確なオン抵抗測定を可能にするために、ケルビン検知技術が、典型的には使用される。ケルビン検知に関して、ＭＯＳＦＥＴのソース及びドレインに接続される複数の駆動端子のうちの第１のセットが、順方向電流を供給するために使用され、同様にソース及びドレインに接続される複数の検知端子のうちの第２のセットが、電圧測定値を集めるために設けられる。この配置では、複数の検知端子のうちの第２のセットは、典型的には試験用の電圧降下を最小にするためにほとんど又は全く電流の流れがない。従来のケルビン検知測定技術が採用されるときでさえ、すべての試験抵抗及び対応する電圧降下が完全に軽減されることがあるのではなく、これにより低いオン抵抗デバイスの正確な特性評価を厄介なものにする。
図２は、ケルビン検知測定用に構成される例示的な半導体デバイス１６の断面図である。実例として、図２の半導体デバイス１６は、縦型コンタクト構造を有するプレーナ型ＭＯＳＦＥＴである、しかしながら、本開示の原理は、とりわけトレンチ型ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、及びＩＧＢＴを含め、他の半導体スイッチング・デバイスに適用可能である。半導体デバイス１６は、基板１８及び基板１８上のドリフト領域２０を含む。ドリフト領域２０は、ワイド・バンドギャップ半導体材料、例えば、ＳｉＣの１つ又は複数のドリフト層を含むことができる。縦の破線は、能動領域１２からエッジ終端領域１４を線引きするためにドリフト領域２０に図示される。加えて、エッジ終端領域１４を含む能動領域１２の外側にある半導体デバイス１６の部分は、非能動領域と称されることがある。エッジ終端領域１４では、いくつかのガード・リング２２がドリフト領域２０に設けられる。具体的に、ガード・リング２２は、基板１８とは反対のドリフト領域２０の上面２０Ａに隣接し、それどころか直接隣接して設けられる。ガード・リング２２は、イオン注入によって形成されてもよく、使用される注入物は、ドリフト領域２０がｎ型層として構成されるとき、アルミニウム（Ａｌ）、ホウ素（Ｂ）、又はいずれかの他の好適なｐ型ドーパントを含んでもよい。各々のガード・リング２２は、ドリフト領域２０のドーピング型とは反対であるドーピング型を有する小領域をエッジ終端領域１４内に形成する。本実例では、ドリフト領域２０はｎ型層であり、一方でガード・リング２２はｐ型小領域である。しかしながら、本開示の原理は、図２に図示したようなドーピング型が逆であり得る反対の極性構成を有するデバイスに同等に当てはまる。例示的な目的で、５つのガード・リング２２が図示されるが、ガード・リング２２の数は、用途に応じて、５以上、又は１０以上、又は２０以上、又は５から２０までの範囲内、又は１０から２０までの範囲内であってもよい。
電圧がドリフト領域１８によりサポートされるとき、電界集中は、能動領域１２に近い方のエッジ終端領域１４の部分におけるよりも、エッジ終端領域１４の外側エッジでより大きくなる傾向がある。ある実施例では、表面空乏保護領域２４、又はチャネル・ストップがさらに、エッジ終端領域１４の外側エッジのドリフト領域２０に設けられることもある。表面空乏保護領域２４は、ドリフト領域２０と同じドーピング型であるが、ドリフト領域２０のドーピング濃度よりも高いドーピング濃度を有してもよい。このようにして、表面空乏保護領域２４は、半導体デバイス１０の性能をさらに向上させるためにドリフト領域２０の上面２０Ａの近く又は２０Ａでの領域での空乏化を防止できる。ある実施例では、表面空乏保護領域２４が注入によって設けられる。パッシベーション層２６が、ドリフト領域２０の上面２０Ａを不動態化するために基板１６とは反対のドリフト領域２０の上面２０Ａに設けられてもよい。パッシベーション層２６は、いずれかの好適な材料の絶縁性材料の１つ又は複数の層、例えば、酸化物及び／又は窒化物系の誘電体層の１つ又は複数の層で具現化できる。ある実施例では、パッシベーション層２６は、フィールド酸化物層、１つ若しくは複数の金属間誘電体層、及び上部絶縁性層のうちの１つ又は複数を含む多層構造を具現化できる。ある実施例では、化学的安定性、機械的安定性、及び高温安定性を有する材料、例えば、耐スクラッチ・コーティングを形成できるポリイミドを含むことができる追加のパッシベーション層２８が、パッシベーション層２６の上に設けられることがある。
基板１８は、１×１０１７ｃｍ－３と１×１０２０ｃｍ－３との間のドーピング濃度を有することがある。様々な実施例では、基板１８のドーピング濃度は、１×１０１７ｃｍ－３と１×１０２０ｃｍ－３との間の任意の小範囲で用意されてもよい。例えば、基板１６のドーピング濃度は、１×１０１８ｃｍ－３と１×１０２０ｃｍ－３との間、１×１０１９ｃｍ－３と１×１０２０ｃｍ－３との間、１×１０１７ｃｍ－３と１×１０１９ｃｍ－３との間、１×１０１７ｃｍ－３と１×１０１８ｃｍ－３との間、及び１×１０１８ｃｍ－３と１×１０１９ｃｍ－３との間であってもよい。
ドリフト領域２０は、１×１０１４ｃｍ－３と１×１０１８ｃｍ－３との間のドーピング濃度を有することがある。様々な実施例では、ドリフト領域１８のドーピング濃度は、１×１０１４ｃｍ－３と１×１０１８ｃｍ－３との間の任意の小範囲で用意されてもよい。例えば、ドリフト領域１８のドーピング濃度は、１×１０１５ｃｍ－３と１×１０１８ｃｍ－３との間、１×１０１６ｃｍ－３と１×１０１８ｃｍ－３との間、１×１０１７ｃｍ－３と１×１０１８ｃｍ－３との間、１×１０１４ｃｍ－３と１×１０１７ｃｍ－３との間、１×１０１４ｃｍ－３と１×１０１６ｃｍ－３との間、１×１０１４ｃｍ－３と１×１０１５ｃｍ－３との間、１×１０１５ｃｍ－３と１×１０１７ｃｍ－３との間、１×１０１５ｃｍ－３と１×１０１６ｃｍ－３との間、及び１×１０１６ｃｍ－３と１×１０１７ｃｍ－３との間であってもよい。表面空乏保護領域２４は、ドリフト領域２０のドーピング濃度よりも高いドーピング濃度を有することがある。様々な実施例では、表面空乏保護領域２４は、ドリフト領域２０のドーピング濃度の２倍から１０５倍までの範囲内のドーピング濃度を有することがある。
ガード・リング２２は、５×１０１６ｃｍ－３と１×１０２１ｃｍ－３との間のドーピング濃度を有することがある。様々な実施例では、ガード・リング２２のドーピング濃度は、５×１０１６ｃｍ－３と１×１０２１ｃｍ－３との間の任意の小範囲で用意されてもよい。例えば、ガード・リング２０のドーピング濃度は、５×１０１８ｃｍ－３と１×１０２１ｃｍ－３との間、５×１０１９ｃｍ－３と１×１０２１ｃｍ－３との間、５×１０２０ｃｍ－３と１×１０２１ｃｍ－３との間、５×１０１６ｃｍ－３と１×１０２０ｃｍ－３との間、５×１０１６ｃｍ－３と１×１０１９ｃｍ－３との間、及び５×１０１６ｃｍ－３と１×１０２０ｃｍ－３との間であってもよい。
上に論じたように、能動領域１２は、１つ又は複数の半導体デバイスを含むことができる。図２の実例では、能動領域１２は、少なくとも１つのＭＯＳＦＥＴセル３０、例えば、ドリフト領域２０がＳｉＣの１つ又は複数の層を含むＳｉＣ系のＭＯＳＦＥＴを含む。ＭＯＳＦＥＴセル３０は、基板１８及びドリフト領域２０を含む。いくつかの接合注入部３２が、ドリフト領域２０に、具体的には基板１８とは反対のドリフト領域２０の上面２０Ａに設けられる。接合注入部３２は、ドリフト領域２０のドーピング型とは反対であるドーピング型を有する第１のウェル領域３２Ａ、及びドリフト領域２０のドーピング型と同じであるドーピング型を有する第２のウェル領域３２Ｂを含む。第１のウェル領域３２Ａの上部部分３２Ｃは、第１のウェル領域３２Ａのドーピング濃度以上であるドーピング濃度で、第１のウェル領域３２Ａと同じドーピング型で設けられることがある。接合電界効果トランジスタ（ＪＦＥＴ）領域が、接合注入部３２間に画定されることがある。ある実施例では、ＪＦＥＴ領域は、ドリフト領域２０のドーピング濃度以上であるドーピング濃度で、ドリフト領域２０のドーピング型と同じドーピング型を有することがある。ソース・コンタクト３４が、基板１８とは反対のドリフト領域２０の上面２０Ａの複数の接合注入部３２のうちの各々１つの上方に設けられ、その結果、ソース・コンタクト３４が第１のウェル領域３２Ａの一部分及び第２のウェル領域３２Ｂの一部分と接触する。ソース・コンタクト・コネクタ３６が、各々のソース・コンタクト３４と電気的に接続するように設けられることがある。他の半導体デバイスに関して他の絶縁性材料を含むことができるゲート酸化物層３８が、基板１８とは反対のドリフト領域２０の上面２０Ａ、及び複数の接合注入部３２のうちの各々１つの一部分上に設けられ、その結果、ゲート酸化物層３８が複数の第２のウェル領域３２Ｂのうちの各々１つと部分的に上に重なる。ゲート・コンタクト４０が、ゲート酸化物層３４上に設けられる。ドレイン・コンタクト４２が、ドリフト領域２０とは反対の基板１８の表面に設けられる。ある実施例では、ドレイン・コンタクト４２は、基板１８とのオーミック・コンタクトの改善を提供する、ドレイン・コンタクト４２の第１の層４２’を有する多層コンタクト構造を含むことができる。ＭＯＳＦＥＴセル３０は、能動領域１２の全面にわたって並べられてもよい、又は望まれる機能を与えるために１つ又は複数の他の半導体デバイス（例えば、ダイオード）と望まれるパターンに並べられてもよい。
図２では、半導体デバイス１６は、抵抗測定、例えば、ケルビン検知測定用に配置される。この点に関して、半導体デバイス１６は、チャックなどの伝導性サポート構造４４に配置される。第１の端子４６－１が、（図２ではソース・コンタクト・コネクタ３６を経由して）ソース・コンタクト３４に電気的に接続され、第２の端子４６－２が、伝導性サポート構造４４を経由してドレイン・コンタクト４２に電気的に接続される。第１の検知端子４８－１もまた、（ソース・コンタクト・コネクタ３６を経由して）ソース・コンタクト３４に接続され、第２の検知端子４８－２が、伝導性サポート構造４４を経由してドレイン・コンタクト４２に電気的に接続される。試験中に、信号が、ＭＯＳＦＥＴセル３０をオンにするためにゲート・コンタクト４０においてに供給され、電流ＩＦが、第１及び第２の端子４６－１、４６－２を経由してドレイン・コンタクト４２を通り供給される。ソース・コンタクト３４におけるケルビン検知電圧（ＶＳ，Ｋｅｌｖｉｎ）が、第１の検知端子４８－１により与えられ、ドレイン・コンタクト４２におけるケルビン検知電圧（ＶＤ，Ｋｅｌｖｉｎ）が、第２の検知端子４８－２により与えられる。このようにして、ＭＯＳＦＥＴセル３０に関するドレイン－ソース間オン抵抗（ＲＤＳ（ｏｎ））は、式ＲＤＳ（ｏｎ）＝（ＶＤ，Ｋｅｌｖｉｎ－ＶＳ，Ｋｅｌｖｉｎ）／ＩＦにより計算されてもよい。いくつかの要因が、このようなＲＤＳ（ｏｎ）測定値の精度に影響を及ぼすことがある。ソース・コンタクト３４において、ソース・メタライゼーションを横切るデバイアシングが、デバイス抵抗の正確な読み値を得るために、慎重なプローブ位置決めを必要とする。ドレイン・コンタクト４２においては、ドレイン・コンタクト４２が伝導性サポート構造４４により接触されるので、慎重なプローブ位置決めを確実にすることが難しいことがある。加えて、ウェハ・レベルの試験に関して、第２の検知端子４８－２は、伝導性サポート構造４４の外周エッジの近くに接触できるだけであることがあり、これはＭＯＳＦＥＴセル３０の場所からはるかに遠い（例えば、いくつかの配置では＞１００ミリメートル（ｍｍ））であり得る。伝導性サポート構造４４はまた、伝導性サポート構造４４への接触の質によりひどくなることがある、デバイアシング効果を受けることもある。このような接触の質は、半導体デバイス１６裏側の汚れ、又は所定の場所に半導体デバイス１６を保持するために伝導性サポート構造４４により供給される真空の質の変化に依存して変わることがある。この点に関して、第２の検知端子４８－２により与えられるＶＤ，Ｋｅｌｖｉｎ測定値は、半導体デバイス１６の構造には関係しない付加された測定抵抗が原因の、著しいオフセットを依然として有することがある。
図３は、縦型コンタクト構造を有し、抵抗測定、例えば、ケルビン検知測定の改善のためデバイスの上側に配置された第２のドレイン・コンタクト４２－２をさらに含む、半導体デバイス５０の断面図である。半導体デバイス５０は、図２の半導体デバイス１６に類似するが、主ドレイン・コンタクト（又は第１のドレイン・コンタクト４２－１）が位置する、半導体デバイス５０の底面側とは反対である、半導体デバイス５０の上側に第２のドレイン・コンタクト４２－２をさらに含む。底面側はまた、第１のドレイン・コンタクト４２－１が存在するドリフト領域２０の第１の側とも称されることがあり、上側はまた、第２のドレイン・コンタクト４２－２が存在するドリフト領域２０の第２の側とも称されることがある。この配置では、ドリフト領域２０が第１のドレイン・コンタクト４２－１と第２のドレイン・コンタクト４２－２との間に配置され、第２のドレイン・コンタクト４２－２がソース・コンタクト３４及びゲート・コンタクト４０と同じ半導体デバイス５０の側に設けられる。半導体デバイス５０の上側に第２のドレイン・コンタクト４２－２を設けることによって、ケルビン検知測定は、検知したドレイン電圧ＶＤ，Ｋｅｌｖｉｎが伝導性サポート構造４４により与えられる追加の測定抵抗なしに、第２のドレイン・コンタクト４２－２で測定される場合に、実現されることがある。この点に関して、ケルビン検知測定のための接続は、縦型構造の半導体デバイス５０の同じ側（例えば、上側）から行われることがあり、これにより、不必要な歩留り損失を減少させて精度の向上をもたらすことができる。
第２のドレイン・コンタクト４２－２は、したがって半導体デバイス５０の上側からアクセス可能であるプローブ・パッドを形成できる。図示したように、第２のドレイン・コンタクト４２－２が、エッジ終端領域１４に設けられる、又は言い換えると、第２のドレイン・コンタクト４２－２が、半導体デバイス５０の非能動領域に設けられる。第２のドレイン・コンタクト４２－２もまた、ケルビン検知コンタクトと称されることがある。図示したように、第２のドレイン・コンタクト４２－２の部分は、第２の検知端子４８－２のための上側アクセスを提供するためにパッシベーション層２６及び追加のパッシベーション層２８によっては覆われない。ある実施例では、第２のドレイン・コンタクト４２－２は、パッシベーション層２６及び追加のパッシベーション層２８のうちの１つ又は複数により形成される開口部を通してアクセス可能である。第２のドレイン・コンタクト４２－２は、第２のドレイン・コンタクト４２－２の第１の層４２－２’がドリフト領域２０との、又はドリフト領域２０の表面空乏保護領域２４との、オーミック・コンタクトの改善を実現する多層コンタクト構造を含むことができる。ある実施例では、表面空乏保護領域２４は、エッジ終端領域１４の境界を画定でき、これにより、エッジ終端領域１４と半導体デバイス５０の外周エッジ５０’及びドリフト領域２０の側壁２０’との間にチャネル・ストップ領域５２を形成することができる。この点に関して、エッジ終端領域１４及びチャネル・ストップ領域５２は合わせて半導体デバイス５０の非能動領域を形成できる。
側壁２０’はまた、ドリフト領域２０の外周エッジとも称されることがある。この点に関して、第２のドレイン・コンタクト４２－２は、チャネル・ストップ領域５２を含みエッジ終端領域１４及び能動領域１２の外側である、ドリフト領域２０の一部分と電気的な接続を行うように構成されることがある。例えば、第２のドレイン・コンタクト４２－２が、エッジ終端領域１４と半導体デバイス５０の外周エッジとの間に設けられてもよい。そのような配置では、第２のドレイン・コンタクト４２－２は、エッジ終端領域１４又は能動領域１２のいずれかの面積を縮小せずに設けられることがある。
上に説明したように、図３は、半導体デバイス５０の１つ又は複数の特性、又は電気的な特性を測定するための方法の態様を図示する。ある実施例では、特性評価は、半導体デバイス５０に関するケルビン検知測定を行うことができる抵抗測定又は電圧測定である。特に、方法は、伝導性サポート構造４４へ半導体デバイス５０の底部側をマウントすること、及び半導体デバイス５０の上側からケルビン検知電圧を測定することを含むことができる。試験中に、信号がＭＯＳＦＥＴセル３０をオンにするためにゲート・コンタクト４０においてに供給され、電流ＩＦが第１のドレイン・コンタクト４２－１に供給される。電流ＩＦは、半導体デバイス５０の上側に接続される第１の端子４６－１、及び伝導性サポート構造４４に接続される第２の端子４６－２を経由して供給される。次いでソース・コンタクト３４におけるケルビン検知電圧（ＶＳ，Ｋｅｌｖｉｎ）が第１の検知端子４８－１で測定され、ドレイン・コンタクト４２におけるケルビン検知電圧（ＶＤ，Ｋｅｌｖｉｎ）が第２の検知端子４８－２で測定される。このようにして、ＭＯＳＦＥＴセル３０に関するドレイン－ソース間オン抵抗（ＲＤＳ（ｏｎ））が、式ＲＤＳ（ｏｎ）＝（ＶＤ，Ｋｅｌｖｉｎ－ＶＳ，Ｋｅｌｖｉｎ）／ＩＦにより計算されてもよい。
図４は、図３の半導体デバイス５０に類似する半導体デバイス５４の断面図であるが、第２のドレイン・コンタクト４２－２の少なくとも一部分が、基板１８との電気的接続部を形成するためにチャネル・ストップ領域５２の外側に配置される。ある実施例では、半導体デバイス５４の外周エッジ５４’近くのドリフト領域２０の部分が、エッチング・プロセスによって除去されることがあり、第２のドレイン・コンタクト４２－２の部分が、このエッチングされたエリアに設けられてもよい。次いで第２のドレイン・コンタクト４２－２（及び存在するときには対応する第１の層４２－２’）がコンフォーマルに形成されることがあり、その結果、第２のドレイン・コンタクト４２－２の部分が、ドリフト領域２０の側壁２０’に沿ってドリフト領域の上面２０Ａに、及びドリフト領域２０により覆われていない又はドリフト領域２０の外周エッジの外側の基板１８の上面に設けられる。このようにして、第２のドレイン・コンタクト４２－２が、コンタクト面積を大きくして形成されることがある。加えて、第２のドレイン・コンタクト４２－２は、ドリフト領域２０への、及び第１のドレイン・コンタクト４２－１により近い位置で基板１８への電気的接続部を形成できる。
図５は、図４の半導体デバイス５４に類似する半導体デバイス５６の断面図であるが、第２のドレイン・コンタクト４２－２の少なくとも一部分が基板１８を貫通する第１のドレイン・コンタクト４２－１への電気的接続部を形成するように配置される。ある実施例では、基板１８の部分もまた、第１のドレイン・コンタクト４２－１へのアクセスを行うためにエッチングされることがある。次いで第２のドレイン・コンタクト４２－２（及び存在するときには対応する第１の層４２－２’）がコンフォーマルに形成されることがあり、その結果、第２のドレイン・コンタクト４２－２の部分が、ドリフト領域２０の側壁２０’に沿ってドリフト領域２０の上面２０Ａに、及び基板１８によって覆われていない又は基板１８の外周エッジの外側の上面に設けられる。このようにして、基板１８又はドリフト領域２０を含まない、第１のドレイン・コンタクト４２－１から半導体デバイス５６の上側までの電気的な経路が形成される。
図６Ａは、本開示の原理による改善したケルビン検知構造を有する半導体デバイス５８に関する上面レイアウト図である。半導体デバイス５８は、それぞれ図３、図４及び図５の半導体デバイス５０、５４、及び５６のうちのいずれかに類似して構成されることがある。上面レイアウト図では、ゲート・コンタクト・パッド６０及び多数のソース・コンタクト・パッド６２が能動領域１２に設けられる。ゲート・コンタクト・パッド６０は、ゲート・コンタクト６０から能動領域１２の他の部分へゲート信号を供給するために配置される１つ又は複数のゲート・コンタクト・エクステンション６０’、又はバスを含むことができる。ゲート・コンタクト・パッド６０は、ゲート・コンタクト（例えば、図３に図示したような４０）に電気的に結合される。ソース・コンタクト・パッド６２は、パッシベーションを含むことができるある部分の上方を含め、能動領域１２の他の部分の上方に設けられることがある。ソース・コンタクト・パッド６２は、ソース・コンタクト（例えば、図３に図示したような３４）及び／又はいずれかのソース・コンタクト・コネクタ（例えば、図３に図示したような３６）に電気的に結合される。ある配置では、ソース・コンタクト・パッド６２は、図３のソース・コンタクト・コネクタ３６を含むことができる。
図６Ａに図示したように、１つ又は複数の第２のドレイン・コンタクト４２－２が、エッジ終端領域１４の外側である半導体デバイス５８のコーナ部の近くに設けられることがある。能動領域１２は、全デバイス面積の大部分を占有できる、一方でエッジ終端領域１４は、エッジ終端領域１４の周りに湾曲したコーナ部を有するリングを形成できる。エッジ終端領域１４の外側に第２のドレイン・コンタクト４２－２を配置することによって、第２のドレイン・コンタクト４２－２の存在は、能動領域１２又はエッジ終端領域１４のいずれからも面積を取り上げないことがある。図６Ａでは、複数の第２のドレイン・コンタクト４２－２のうちの４つが、エッジ終端領域１４の湾曲したコーナ部と半導体デバイス５８の外周コーナ部との間の領域に正方形形状又は長方形形状の半導体デバイス５８の各々のコーナ部に設けられる。これは、１つ又は複数がケルビン検知試験中にプローブ尖端で損傷を受けるケースでは、第２のドレイン・コンタクト４２－２に関する冗長性を有利なことに提供できる。加えて、様々な場所の第２のドレイン・コンタクト４２－２のうちの複数のものが、プローブ尖端の向きに応じてケルビン検知試験中に、より容易なアクセスを提供できる。他の実施例では、すべてのデバイス・コーナ部よりも少ない、例えば、高々３つのコーナ部、又は高々２つのコーナ部が、第２のドレイン・コンタクト４２－２を含むことができる。またさらなる実施例では、ケルビン検知試験の改善が、単一の第２のドレイン・コンタクト４２－２によって与えられることがある。図６Ｂは、図６Ａの半導体デバイス５８のコーナ部の拡大図である。図示したように、第２のドレイン・コンタクト４２－２が、半導体デバイス５８のエッジ終端領域１４と外周エッジ５８’との間であるエリアに配置される。このようにして、第２のドレイン・コンタクト４２－２が、小型のサイズで、半導体デバイス５８の非能動部分に沿って設けられてもよい。デバイスのコーナ部に第２のドレイン・コンタクト４２－２を設置することによって、余分な表面エリアが、エッジ終端領域１４の湾曲した境界部と半導体デバイス５８の正方形形状のコーナ部との間に形成されることがある。
図７は、本開示の原理による改善したケルビン検知構造を有する別の半導体デバイス６４に関する上面レイアウト図である。半導体デバイス６４は、図６Ｂの半導体デバイス５８に類似するが、ゲート・コンタクト・パッド６０及びソース・コンタクト・パッド６２に関する異なるレイアウトを含む。図示したように、複数の第２のドレイン・コンタクト４２－２のうちの４つが、半導体デバイス６４の非能動コーナ部の各々に設けられることがある。先に説明したように、複数の第２のドレイン・コンタクト４２－２のうちの１つ又は複数が、他の配置では単一のコーナ部、２つのコーナ部、又は３つのコーナ部に設けられることがある。さらなる実施例では、複数の第２のドレイン・コンタクト４２－２のうちの１つ又は複数が、本開示の原理から逸脱せずに、コーナ部間である半導体デバイス６４の複数の外周エッジのうちの１つ又は複数に沿って設けられることがある。
図８は、長方形ではない形状を形成し、本開示の原理による改善したケルビン検知構造をさらに含む半導体デバイス６６に関する上面レイアウト図である。実例として、図８の半導体デバイス６６は、六角形形状で形成される。この点に関して、複数の第２のドレイン・コンタクト４２－２のうちの１つ又は複数が、半導体デバイス６６の６個の頂点又はコーナ部のうちの１つ又は複数に沿って配置されることがある。他の実施例と同じように、すべてではない頂点は、改善したケルビン検知能力を有する半導体デバイス６６を依然として実現しながら、第２のドレイン・コンタクト４２－２を含むことができる。
本開示の実施例が例示的なＭＯＳＦＥＴデバイス構造の文脈で提供される一方で、本開示の原理は、他のデバイス構造、例えば、とりわけ、トレンチ型ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、及びＩＧＢＴに適用可能である。これらの他のデバイス構造は、ワイド・バンドギャップ半導体デバイス、例えばＳｉＣ系のデバイス、及びまださらに４Ｈ－ＳｉＣ系のデバイスを含むことができる。ＩＧＢＴのケースでは、上に説明したようなソース・コンタクトは、ＩＧＢＴのエミッタ・コンタクトを含むことができ、上に説明した第１及び第２のドレイン・コンタクトは、ＩＧＢＴの第１及び第２のコレクタ・コンタクトを含むことができる。加えて、本開示のある実施例がウェハ・レベル測定及び試験の文脈で提供される一方で、開示した原理はまた、デバイス・ウェハから個片化された後の個々のデバイスを含め、任意の形状因子のデバイスの測定及び試験にも適用可能である。例えば、本明細書において開示したような個々のデバイスは、知られている良品ダイ特性評価、検査ラインでの試験、及びいずれかの他の半導体ダイ・レベル特性評価のために、ケルビン検知測定を含め、抵抗測定の改善のために適したように構成されてもよい。
前述の態様のうちのいずれか、並びに／又は本明細書において説明したような様々な別々の態様及び特徴が、追加の利点のために組み合わせられてもよいことが考えられる。本明細書において開示したような様々な実施例のうちのいずれかは、本明細書において逆に指示されない限り１つ又は複数の他の開示した実施例と組み合わせられてもよい。
当業者は、本開示の好ましい実施例への改善及び修正を認識するであろう。すべてのそのような改善及び修正は、本明細書において開示した概念及び後記の特許請求の範囲の範囲内であると考えられる。

Claims (27)

  1. 能動領域及び非能動領域を含むドリフト領域であって、前記非能動領域が、前記能動領域の外周部に沿って配置されている、ドリフト領域と、
    前記ドリフト領域の第１の側の第１のコンタクトと、
    前記ドリフト領域の前記第１の側とは反対である前記ドリフト領域の第２の側の第２のコンタクトであって、前記非能動領域に沿って配置されている第２のコンタクトと
    を備える、半導体デバイス。
  2. 前記第２のコンタクトが、前記ドリフト領域の前記第２の側にケルビン検知コンタクトを形成している、請求項１に記載の半導体デバイス。
  3. 前記ドリフト領域の前記第２の側にパッシベーション層をさらに備え、前記第２のコンタクトが、前記パッシベーション層に形成された開口部を通してアクセス可能である、請求項１に記載の半導体デバイス。
  4. 前記非能動領域が、前記能動領域と前記ドリフト領域の外周エッジとの間であるエッジ終端領域を含み、前記第２のコンタクトが、前記エッジ終端領域と前記ドリフト領域の前記外周エッジとの間である前記ドリフト領域の一部分上に配置されている、請求項１に記載の半導体デバイス。
  5. 前記ドリフト領域が、前記ドリフト領域のドーピング型と同じドーピング型及び前記ドリフト領域のドーピング濃度よりも高いドーピング濃度を有する表面空乏保護領域を含み、
    前記エッジ終端領域が、前記能動領域と前記表面空乏保護領域との間に配置され、
    前記第２のコンタクトが、前記表面空乏保護領域上にある、
    請求項４に記載の半導体デバイス。
  6. 前記ドリフト領域が、炭化ケイ素（ＳｉＣ）を含む、請求項１に記載の半導体デバイス。
  7. 前記能動領域が、炭化ケイ素（ＳｉＣ）金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備える、請求項１に記載の半導体デバイス。
  8. 前記第１のコンタクトが、前記ドリフト領域の前記第１の側の第１のドレイン・コンタクトであり、前記第２のコンタクトが、前記ドリフト領域の前記第２の側の第２のドレイン・コンタクトである、請求項７に記載の半導体デバイス。
  9. 前記第２のコンタクトが、前記ドリフト領域の第１の表面上及び前記ドリフト領域の側壁上に配置されている、請求項１に記載の半導体デバイス。
  10. 基板をさらに備え、前記第１のコンタクトが、前記基板の第１の側に配置され、前記第２のコンタクトが、前記ドリフト領域の外周エッジの外側である前記基板の一部分上にさらに配置されている、請求項９に記載の半導体デバイス。
  11. 基板をさらに備え、前記第１のコンタクトが、前記基板の第１の側に配置され、前記第２のコンタクトが、前記基板の外周エッジの外側である前記第１のコンタクトの一部分上にさらに配置されている、請求項９に記載の半導体デバイス。
  12. 前記エッジ終端領域が、前記能動領域の周りに複数の湾曲したコーナ部を有するリングを形成し、
    前記第２のコンタクトが、前記エッジ終端領域の前記複数の湾曲したコーナ部のうちの１つと前記半導体デバイスの外周コーナ部との間に設けられている、
    請求項１に記載の半導体デバイス。
  13. 前記エッジ終端領域の他の湾曲したコーナ部と前記半導体デバイスの他の外周コーナ部との間に配置されている追加の第２のコンタクトをさらに備える、請求項１２に記載の半導体デバイス。
  14. 前記半導体デバイスの前記外周コーナ部が、前記半導体デバイスに関する長方形形状の一部を形成している、請求項１２に記載の半導体デバイス。
  15. 前記半導体デバイスの前記外周コーナ部が、前記半導体デバイスに関する六角形形状の一部を形成している、請求項１２に記載の半導体デバイス。
  16. 前記ドリフト領域と前記第１のコンタクトとの間に配置されている基板をさらに備える、請求項１に記載の半導体デバイス。
  17. 前記非能動領域に配置されている表面空乏領域をさらに備える、請求項１に記載の半導体デバイス。
  18. ケルビン検知測定を行う方法であって、
    伝導性サポート構造に半導体デバイスの第１の側をマウントし電気的に接続するステップと、
    前記第１の側とは反対である前記半導体デバイスの第２の側からケルビン検知電圧を測定するステップと
    を含む、方法。
  19. 前記ケルビン検知電圧を測定するステップが、
    前記半導体デバイスの前記第２の側に接続されている第１の端子、及び前記伝導性サポート構造に接続されている第２の端子から前記半導体デバイスへ電流を供給するステップと、
    前記半導体デバイスの前記第２の側に両者とも接続されている第１の検知端子及び第２の検知端子で前記ケルビン検知電圧を測定するステップと
    を含む、請求項１８に記載の方法。
  20. 前記半導体デバイスが、金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、
    前記第１の端子及び前記第１の検知端子が、前記ＭＯＳＦＥＴのソース・コンタクトに接続され、
    前記第２の端子が、前記ＭＯＳＦＥＴの第１のドレイン・コンタクトに接続され、
    前記第２の検知端子が、前記ＭＯＳＦＥＴの第２のドレイン・コンタクトに接続されている、
    請求項１９に記載の方法。
  21. 前記ＭＯＳＦＥＴが、能動領域及び前記能動領域の外周部に沿って配置されている非能動領域を含み、前記第２のドレイン・コンタクトが、前記非能動領域上に設けられている、請求項２０に記載の方法。
  22. 前記非能動領域が、エッジ終端領域を含み、前記第２のドレイン・コンタクトが、前記エッジ終端領域と前記半導体デバイスの外周エッジとの間である前記非能動領域の一部分上にある、請求項２１に記載の方法。
  23. 能動領域及び非能動領域を有するドリフト領域を含む半導体デバイスを用意するステップと、
    サポート構造に前記半導体デバイスの第１の側をマウントするステップと、
    前記第１の側とは反対である前記半導体デバイスの第２の側に配置されているコンタクトであって、前記非能動領域に配置されているコンタクトを用いて前記半導体デバイスの特性を測定するステップと
    を含む、方法。
  24. 前記半導体デバイスの前記特性を測定するステップが、
    前記半導体デバイスの前記第２の側から前記能動領域に接続されている第１の端子、及び前記半導体デバイスの前記第１の側から前記能動領域に接続されている第２の端子から前記半導体デバイスへ電流を供給するステップと、
    前記能動領域に接続されている第１の検知端子、及び前記コンタクトに接続されている第２の検知端子で電圧を測定するステップと
    を含む、請求項２３に記載の方法。
  25. 前記半導体デバイスが、金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、
    前記第１の端子及び前記第１の検知端子が、前記ＭＯＳＦＥＴのソース・コンタクトに接続され、
    前記第２の端子が、前記ＭＯＳＦＥＴの第１のドレイン・コンタクトに接続され、
    前記コンタクトが、前記ＭＯＳＦＥＴの第２のドレイン・コンタクトである、
    請求項２４に記載の方法。
  26. 前記特性が、前記半導体デバイスの抵抗である、請求項２３に記載の方法。
  27. 前記コンタクトが、ケルビン検知コンタクトである、請求項２３に記載の方法。
JP2023533833A 2020-12-08 2021-12-07 測定改善のための半導体デバイス及び関係する方法 Pending JP2023552373A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/115,359 2020-12-08
US17/115,359 US11662371B2 (en) 2020-12-08 2020-12-08 Semiconductor devices for improved measurements and related methods
PCT/US2021/062121 WO2022125495A1 (en) 2020-12-08 2021-12-07 Semiconductor devices for improved measurements and related methods

Publications (1)

Publication Number Publication Date
JP2023552373A true JP2023552373A (ja) 2023-12-15

Family

ID=79259425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023533833A Pending JP2023552373A (ja) 2020-12-08 2021-12-07 測定改善のための半導体デバイス及び関係する方法

Country Status (6)

Country Link
US (1) US11662371B2 (ja)
EP (1) EP4260362A1 (ja)
JP (1) JP2023552373A (ja)
KR (1) KR20230110561A (ja)
CN (1) CN116711081A (ja)
WO (1) WO2022125495A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050996A (ja) 1996-08-06 1998-02-20 Nec Corp 過電流検出回路
US6342709B1 (en) 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
JP4501977B2 (ja) * 2007-09-13 2010-07-14 トヨタ自動車株式会社 半導体装置とワイヤボンディング方法
JP6131114B2 (ja) 2013-06-13 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2016213419A (ja) 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP6541620B2 (ja) 2016-06-03 2019-07-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
JP6702911B2 (ja) 2017-04-21 2020-06-03 三菱電機株式会社 半導体装置およびその製造方法
DE102017115536B4 (de) * 2017-07-11 2021-12-02 Infineon Technologies Austria Ag Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
JP7113230B2 (ja) * 2019-02-19 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子

Also Published As

Publication number Publication date
WO2022125495A1 (en) 2022-06-16
CN116711081A (zh) 2023-09-05
US11662371B2 (en) 2023-05-30
US20220178979A1 (en) 2022-06-09
EP4260362A1 (en) 2023-10-18
KR20230110561A (ko) 2023-07-24

Similar Documents

Publication Publication Date Title
US9379181B2 (en) Semiconductor device
US4896196A (en) Vertical DMOS power transistor with an integral operating condition sensor
JP6351547B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2010016103A (ja) 半導体装置
US8552428B2 (en) Power semiconductor device
JP7427996B2 (ja) 半導体装置の試験方法
US11662371B2 (en) Semiconductor devices for improved measurements and related methods
EP0267447B1 (en) A vertical dmos power transistor with an integral operating condition sensor
KR20120047763A (ko) 반도체장치
CN112349715B (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
JP7024891B2 (ja) 半導体装置
US20220359314A1 (en) Semiconductor device with termination structure and field-free region
JP7304827B2 (ja) 半導体装置およびクラック検出方法
US20220140138A1 (en) Protection structures for semiconductor devices with sensor arrangements
JP7224247B2 (ja) 半導体装置
US20210202341A1 (en) Wide bandgap semiconductor device with sensor element
JP7272421B2 (ja) 半導体装置
JP2550702B2 (ja) 電力用半導体素子
US11404564B2 (en) Integrated circuit having a transistor, a diode, and a temperature sensor
CN117766536A (zh) 一种集成温度检测部件的sgt器件及制造方法
JP2024048552A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
KR20230146068A (ko) 센서 소자를 갖는 넓은 밴드갭 반도체 디바이스

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230703