JP7427996B2

JP7427996B2 - 半導体装置の試験方法

Info

Publication number: JP7427996B2
Application number: JP2020022881A
Authority: JP
Inventors: 満吉田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2020-02-13
Filing date: 2020-02-13
Publication date: 2024-02-06
Anticipated expiration: 2040-02-13
Also published as: JP2021128065A; US20210255239A1; US11333702B2

Description

この発明は、半導体装置の試験方法に関する。

従来、半導体装置の試験では、試験装置の金属ステージ（以下、試験ステージとする）に半導体チップ（半導体基板）を載置して、半導体チップの裏面電極を試験ステージに電気的に接続し、半導体チップのおもて面電極にプローブ端子を接触させる。そして、プローブ端子と試験ステージとの間において半導体チップの両主面の電極間にプローブ端子を介して電圧を印加するまたは電流を流すことで、半導体チップに形成された半導体装置の電気的特性（以下、半導体チップの電気的特性とする）を試験する。

従来の半導体装置の試験方法について説明する。図１０は、従来の半導体装置の試験方法の概要を示すフローチャートである。図１１，１２は、従来の半導体装置の試験途中の状態を模式的に示す説明図である。図１１（ａ）には、試験装置１１０の搬送アーム１１１付近を模式的に示す。図１１（ｂ），１２には、試験装置１１０のテスタ（計測器）１１５付近を模式的に示す。図１１，１２に示す一般的な試験装置１１０は、試験ステージ１１３、プローブ端子１１４、テスタ１１５およびコンタクトブロック１２０で構成される。

試験ステージ１１３は、試験対象の半導体チップ１０１が裏面を試験ステージ１１３側にして載置される金属ステージであり、配線１１７を介して半導体チップ１０１の裏面電極（不図示）をテスタ１１５に接続する。プローブ端子１１４は、半導体チップ１０１のおもて面電極（不図示）に接触して、半導体チップ１０１に電圧を印加するまたは電流を流す金属接触子である。テスタ１１５は、電圧が印加された状態または電流が流れた状態の半導体チップ１０１（半導体装置）の電気的特性を試験する。

コンタクトブロック１２０は、試験ステージ１１３上の半導体チップ１０１とテスタ１１５とを電気的に接続する手段であり、セットプレート１２１、プランジャーピン１２２、スプリング１２３およびベースユニット１２４で構成される（例えば、下記特許文献１参照）。セットプレート１２１は厚さ方向に貫通する複数の貫通孔を有し、各貫通孔にそれぞれプローブ端子１１４が挿入される。セットプレート１２１は、試験時に試験ステージ１１３の上方に位置し、試験ステージ１１３上の半導体チップ１０１に対向する。

プランジャーピン１２２は、プローブ端子１１４の上下方向の位置決め部品であり、プローブ端子１１４ごとに配置される。プランジャーピン１２２の一方の端部（下端）は、プローブ端子１１４の一方の端部（上端）に接続される。プローブ端子１１４の、セットプレート１２１から下方へ突出する他方の端部（下端）は、試験時に半導体チップ１０１に接触する。プランジャーピン１２２は、スプリング１２３を内蔵し、スプリング１２３の弾性力を利用してプローブ端子１１４を上下方向に移動させて固定する機能を有する。

プランジャーピン１２２は、スプリング１２３の部分が中空の直方体状のベースユニット１２４に内包され、かつ両端部がそれぞれベースユニット１２４の上方および下方へ突出するようにベースユニット１２４に固定される。プランジャーピン１２２の、ベースユニット１２４から上方へ突出する他方の端部（上端）は、配線１１６を介してテスタ１１５に電気的に接続される。ベースユニット１２４は、セットプレート１２１の上方に、セットプレート１２１と離れて配置される。

半導体チップ１０１の試験時、まず、搬送アーム１１１によって供給トレイ１１２から試験対象の１つの半導体チップ１０１を取り出して、試験装置１１０の試験ステージ１１３へ搬送する（ステップＳ１０１）。次に、搬送した半導体チップ１０１を、裏面を試験ステージ１１３側にして試験ステージ１１３上に載置し、試験ステージ１１３に一体化された真空チャック１１３ａにより、裏面（試験ステージ１１３との接触面）を吸引して試験ステージ１１３に固定する。

次に、試験ステージ１１３をテスタ１１５側へ移動させ、プローブ端子１１４の下方に半導体チップ１０１を配置する（ステップＳ１０２）。次に、試験ステージ１１３を垂直に上方（図１２の矢印方向）に移動させることで、半導体チップ１０１のおもて面電極をプローブ端子１１４に接触させて電気的に接続する。半導体チップ１０１のおもて面電極はプローブ端子１１４および配線１１６を介してテスタ１１５に電気的に接続され、裏面電極は試験ステージ１１３および配線１１７を介してテスタ１１５に電気的に接続される。

次に、プローブ端子１１４を介して半導体チップ１０１の両主面の電極間に所定条件で電圧を印加するまたは電流を流して、テスタ１１５により半導体チップ１０１の電気的特性を試験する（ステップＳ１０３）。ステップＳ１０３の処理において、試験ステージ１１３は、試験ステージ１１３に一体化されたヒーター等の保温器（不図示）により、半導体チップ１０１の試験時の設定温度Ｔ１００（図７，８参照）に維持されている。半導体チップ１０１は、試験ステージ１１３上で温められて設定温度Ｔ１００となっている。

次に、試験ステージ１１３を搬送アーム１１１側へ移動させる（ステップＳ１０４）。その後、搬送アーム１１１によって試験ステージ１１３上の試験後の半導体チップ１０１をピックアップして供給トレイ１１８へ格納する（ステップＳ１０５）。これらステップＳ１０１～Ｓ１０５の処理をすべての半導体チップ１０１に対して半導体チップ１０１ごとに繰り返し行うことで、試験が完了する。図１１の矢印１３１ａ，１３１ｂは半導体チップ１０１の移動方向であり、矢印１３２は試験ステージ１１３の移動方向である。

従来の半導体装置の試験方法として、プローブ端子と半導体チップとの接触部付近に温度センサを配置し、当該温度センサで測定した温度に基づいて半導体チップの電気的特性を試験する方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、温度センサを当該温度センサによる温度測定点の近くに配置することで、温度センサと温度測定点との間に熱伝導率の異なる物質が介在することを抑制して、測定点での温度測定精度を向上させることで、半導体チップの電気的特性を正確に試験している。

また、従来の半導体装置の別の試験方法として、半導体チップを所定温度まで冷却させて電気的特性を試験する場合において、プローブ端子の針先と半導体チップのおもて面電極との接触位置を予め取得した補正量に基づいて補正する方法が提案されている（例えば、下記特許文献３参照。）。下記特許文献３では、プローブ端子の熱収縮による変位を補正することで、プローブ端子の針先と半導体チップのおもて面電極とを正常に接触させて、半導体チップの電気的特性を正確に試験している。

また、従来の半導体装置の別の試験方法として、高い温度制御を要する場合には、半導体チップに接触させるプローブ端子の本数を少なくして小電流で電気的特性を試験し、高い温度制御を要しない場合には、半導体チップに接触させるプローブ端子の本数を多くして大電流で電気的特性を試験する方法が提案されている（例えば、下記特許文献４参照。）。下記特許文献４では、高い温度制御が要求される場合に、プローブ端子の接触により生じる半導体チップの温度低下を抑制している。

特許第５３７０３２３号公報特開昭和６１－１８７２４５号公報特開２０１０－０４０７５０号公報特開２０１６－１６１３３３号公報

上記特許文献２では、温められた半導体チップにプローブ端子が接触した瞬間に、半導体チップの熱がプローブ端子に吸収され、半導体チップの温度が一時的に低下したとしても、温度センサにより半導体チップの温度が所定温度まで戻った（上昇した）ことを確認してから、半導体チップの電気的特性を試験可能である。しかしながら、ヒーター等の保温手段の能力により半導体チップの温度を上昇させて所定温度に安定化させるまでに時間がかかり、半導体チップに行うような秒単位の試験に適用するには現実的でない。

従来までは、ヒーター等の性能改善により、半導体チップを温めて半導体チップの温度をプローブ端子の接触による温度低下分だけ上昇させて所定温度に安定化させるまでに要する時間（以下、プリヒート時間とする）を短縮することができた。しかしながら、特に一旦停止させた試験装置の稼働初期には、当該試験装置で１つ以上の半導体チップの試験を行った後と比べて、プローブ端子の接触により半導体チップが急激に温度低下するため、ヒーター等の性能改善では半導体チップのプリヒート時間を短縮することができない。

その理由は、試験装置の稼働初期のプローブ端子が常温まで冷え切っているのに対し、当該試験装置で１つ以上の半導体チップの試験を行った後のプローブ端子が１つ以上の半導体チップの試験時に当該１つ以上の半導体チップの熱を吸収して常温よりも高い温度になっているからである。したがって、試験装置の稼働初期に試験した半導体チップは、所定温度に安定化していない状態で電気的特性の試験が開始され、所定温度での電気的特性を有していない不良チップと判定される虞がある。

上記特許文献３においても、プローブ端子の接触により温度低下した半導体チップを所定温度まで上昇させるための温度制御に時間を要するように、プローブ端子の熱収縮による変位を補正するための制御に数分の時間を要する。上記特許文献４には、半導体チップに接触させるプローブ端子の本数を少なくして小電流で半導体チップの電気的特性を試験する場合であっても、プローブ端子の接触により低下した半導体チップの温度が所定温度に上昇するまでの待機時間が約５秒であることが開示されている。

上述したように、高温に温められた半導体チップの電気的特性を試験するために、半導体チップにプローブ端子を接触させると、半導体チップよりも温度の低いプローブ端子の接触により半導体チップが一時的に温度低下してしまう。これによって、半導体チップのプリヒート時間を例えば数秒～数百秒程度に設定する必要があるという問題、または、半導体チップの温度が所定温度に安定化していない状態で電気的特性の試験が開始され、電気的特性を正確に試験できないという問題がある。

ヒーター等の保温手段によりプローブ端子１１４を温めて半導体チップ１０１と同じ温度に維持することで、半導体チップ１０１のプリヒート時間を短縮可能であるが、プローブ端子１１４を温めるためのヒーター等の設備を、ステップＳ１０２（図１０参照）の処理時の試験ステージ１１３の位置付近に配置することは困難である（図１１，１２参照）。当該位置にプローブ端子１１４を温めるためのヒーター等の設備を配置したとしても、コンタクトブロック１２０の交換の作業性悪化が懸念される。

この発明は、上述した従来技術による課題を解消するため、半導体チップの高温試験であって、半導体チップに形成された半導体装置の電気的特性を短時間で正確に試験することができる半導体装置の試験方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の試験方法は、半導体チップの両主面にそれぞれ設けられた第１表面電極および第２表面電極と、前記半導体チップの内部に寄生ダイオードを形成するｐｎ接合と、を備えた半導体装置の試験方法であって、次の特徴を有する。前記半導体チップを、一方の主面の前記第１表面電極を金属のステージに接触させて当該ステージに載置し、前記第１表面電極を前記ステージに電気的に接続する載置工程を行う。前記ステージの上の前記半導体チップの温度を上昇させて所定の設定温度で維持する設定工程を行う。前記設定温度の前記半導体チップの他方の主面の前記第２表面電極にプローブ端子を接触させて電気的に接続し、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して電気的特性を試験する試験工程を行う。前記試験工程では、前記寄生ダイオードの温度特性に基づいて前記半導体チップの温度を取得する取得工程を行う。前記取得工程の後、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して前記半導体チップを発熱させることで、前記半導体チップを温度上昇させる発熱工程を行う。その後、前記半導体チップの前記電気的特性を試験する。前記発熱工程では、前記取得工程で取得した前記半導体チップの温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、の温度差分を温度上昇させる。前記取得工程では、前記プローブ端子の温度特性に基づいて、前記半導体チップに接触したときの前記プローブ端子の温度を取得し、前記プローブ端子の温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、に基づいて前記半導体チップの温度を算出する。

また、この発明にかかる半導体装置の試験方法は、上述した発明において、前記試験工程では、連続して行う前記取得工程および前記発熱工程を１つの組として複数回繰り返し行い、複数の前記組ごとに、前記取得工程で取得した前記半導体チップの温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、の前記温度差分が所定誤差よりも大きい場合に、前記発熱工程において前記温度差分よりも低い温度で前記半導体チップを温度上昇させる。前記温度差分を前記所定誤差以内にした後に、前記半導体チップの前記電気的特性を試験することを特徴とする。また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の試験方法は、半導体チップの両主面にそれぞれ設けられた第１表面電極および第２表面電極と、前記半導体チップの内部に寄生ダイオードを形成するｐｎ接合と、を備えた半導体装置の試験方法であって、次の特徴を有する。前記半導体チップを、一方の主面の前記第１表面電極を金属のステージに接触させて当該ステージに載置し、前記第１表面電極を前記ステージに電気的に接続する載置工程を行う。前記ステージの上の前記半導体チップの温度を上昇させて所定の設定温度で維持する設定工程を行う。前記設定温度の前記半導体チップの他方の主面の前記第２表面電極にプローブ端子を接触させて電気的に接続し、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して電気的特性を試験する試験工程を行う。前記試験工程では、前記寄生ダイオードの温度特性に基づいて前記半導体チップの温度を取得する取得工程と、前記取得工程の後、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して前記半導体チップを発熱させることで、前記半導体チップを温度上昇させる発熱工程と、連続して行う１つの組として複数回繰り返し行う。このとき、複数の前記組ごとに、前記取得工程で取得した前記半導体チップの温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、の温度差分が所定誤差よりも大きい場合に、前記発熱工程において前記温度差分よりも低い温度であってかつ前段の前記組の前記発熱工程よりも低い温度で前記半導体チップを段階的に温度上昇させる。前記温度差分を前記所定誤差以内にした後に、前記半導体チップの前記電気的特性を試験する。

また、この発明にかかる半導体装置の試験方法は、上述した発明において、前記取得工程では、前記寄生ダイオードの順方向電圧を測定し、前記寄生ダイオードの順方向特性から前記寄生ダイオードの順方向電圧の測定値に対応する温度を取得して前記半導体チップの温度とすることを特徴とする。

また、この発明にかかる半導体装置の試験方法は、上述した発明において、前記取得工程では、前記プローブ端子の温度特性に基づいて、前記半導体チップに接触したときの前記プローブ端子の温度を取得し、前記プローブ端子の温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、に基づいて前記半導体チップの温度を算出することを特徴とする。

上述した発明によれば、半導体チップの温度をプローブ端子の接触による温度低下分だけ積極的に上昇させて設定温度に安定化させることができる。これによって、半導体チップのプリヒート時間を短縮することができる。また、半導体チップの温度が設定温度に安定化していない状態で電気的特性の試験が開始されることを回避することができる。

本発明にかかる半導体装置の試験方法によれば、半導体チップの高温試験において、半導体チップに形成された半導体装置の電気的特性を短時間で正確に試験することができるという効果を奏する。

実施の形態にかかる半導体装置の試験方法を適用可能な半導体装置が作製された半導体ウエハをおもて面側から見たレイアウトを示す平面図である。実施の形態にかかる半導体装置の試験方法を適用可能な半導体装置の構造の一例を示す断面図である。実施の形態にかかる半導体装置の試験方法の概要を示すフローチャートである。寄生ダイオードの温度特性に基づく良品・不良品の判定基準を示す特性図である。実施の形態にかかる半導体装置の試験経過時間と半導体チップの温度との関係を示す特性図である。図５の試験装置の稼働から所定期間の半導体チップの温度を拡大して示す特性図である。従来の半導体装置の試験経過時間と半導体チップの温度（チップ温度）との関係を示す特性図である。図７の試験装置の稼働初期の半導体チップの温度を拡大して示す特性図である。図７の試験装置の稼働から所定期間経過後の半導体チップの温度を拡大して示す特性図である。従来の半導体装置の試験方法の概要を示すフローチャートである。従来の半導体装置の試験途中の状態を模式的に示す説明図である。従来の半導体装置の試験途中の状態を模式的に示す説明図である。

以下に添付図面を参照して、この発明にかかる半導体装置の試験方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態）
図１は、実施の形態にかかる半導体装置の試験方法を適用可能な半導体装置が作製（製造）された半導体ウエハをおもて面側から見たレイアウトを示す平面図である。図１には、実施の形態にかかる半導体装置の試験方法に用いる半導体チップ（半導体基板）１０をダイシング（切断）する前の半導体ウエハ２０を示す。図２は、実施の形態にかかる半導体装置の試験方法を適用可能な半導体装置の構造の一例を示す断面図である。図２には、半導体ウエハ２０のダイシング（切断）後に半導体チップ１０となる領域（以下、チップ領域とする）２１に作製された半導体装置１３の断面構造を示す。

図１に示すように、半導体ウエハ２０には、例えば略矩形状の平面形状を有するチップ領域２１がマトリクス状に複数配置されている。半導体ウエハ２０のすべてのチップ領域２１に、それぞれ図２に示す実施の形態にかかる半導体装置の試験方法を適用可能な半導体装置１３が作製されている。チップ領域２１の周囲は、スクライブライン２２に囲まれている。スクライブライン２２は、半導体ウエハ２０に格子状に配置されている。半導体ウエハ２０をスクライブライン２２に沿ってダイシングすることで、各チップ領域２１がそれぞれ個々の半導体チップ１０に個片化される。

図２に示す実施の形態にかかる半導体装置の試験方法を適用可能な半導体装置１３は、温度特性が明確になっている半導体素子であり、具体的には、例えば半導体チップ１０の内部の所定位置にｐｎ接合１４で形成される寄生ダイオード（ボディダイオード）１５を有する半導体素子である。後述するように、実施の形態にかかる半導体装置の試験方法においては、ｐｎ接合１４で形成される寄生ダイオード１５を導通させたときに得られる寄生ダイオード１５の順方向電圧の温度特性を利用して半導体チップ１０の温度を取得し、かつ寄生ダイオード１５への印加電圧分だけ半導体チップ１０を温度上昇させる。

また、半導体チップ１０に、メイン半導体素子である半導体装置１３の他に温度センスが搭載されている場合には、実施の形態にかかる半導体装置の試験方法において、ｐｎ接合１４で形成される寄生ダイオード１５の温度特性に代えて、温度センスの温度特性を利用してもよい。温度センスは、例えば、半導体チップ１０のおもて面上に絶縁膜（不図示）を介して設けられたポリシリコン（ｐｏｌｙ－Ｓｉ）ダイオード、または、半導体チップ１０の内部のｐｎ接合（ｐｎ接合１４を除く）で形成された拡散ダイオードであり、ダイオードの温度特性を利用してメイン半導体素子の温度を検出する機能を有する。

具体的には、半導体装置１３は、周知な温度特性を有する、例えば、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）や、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、ＦＷＤ（ＦｒｅｅＷｈｅｅｌｉｎｇＤｉｏｄｅ：還流ダイオード）、ＳＢＤ（ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ：ショットキーバリアダイオード）である。

また、半導体装置１３は、同一の半導体チップ１０に複数の半導体素子を内蔵したものであってもよく、例えば、ＩＧＢＴと当該ＩＧＢＴに逆並列に接続されたＦＷＤとを同一の半導体チップ１０に内蔵した逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：ＲｅｖｅｒｓｅＣｏｎｄｕｃｔｉｎｇＩＧＢＴ）や、ＩＧＢＴのコレクタ領域とドリフト領域とのｐｎ接合を半導体チップ１０の端部側面に沿って半導体チップ１０の裏面からおもて面まで延在させた終端構造による逆方向耐圧性能を有する逆阻止ＩＧＢＴ（ＲＢ－ＩＧＢＴ：ＲｅｖｅｒｓｅＢｌｏｃｋｉｎｇＩＧＢＴ）であってもよい。耐圧とは、半導体素子が使用電圧で誤動作や破壊を起こさない上限側の電圧である。

図２には、半導体装置１３がトレンチゲート構造のｎチャネル型の縦型ＭＯＳＦＥＴである場合の断面構造を示す。この場合、半導体装置１３は、半導体チップ１０のおもて面側に、ｐ型ベース領域２、ｎ⁺型ソース領域３、トレンチ４、ゲート絶縁膜５およびゲート電極６からなる一般的なトレンチゲート構造のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）を備える。半導体チップ１０の内部において、半導体チップ１０の裏面側にはｎ⁺型ドレイン領域１１が設けられ、ｐ型ベース領域２とｎ⁺型ドレイン領域１１との間に、これらの領域に接してｎ^-型ドリフト領域１が設けられている。

ｐ型ベース領域２とｎ^-型ドリフト領域１とのｐｎ接合１４で寄生ダイオード１５が形成される。ｎ^-型ドリフト領域１とｎ⁺型ドレイン領域１１との間に、これらの領域に接して、半導体装置１３のオフ時にｐｎ接合１４から伸びる空乏層がｎ⁺型ドレイン領域１１に達しないように抑制するｎ型フィールドストップ領域９が設けられていてもよい。半導体チップ１０のおもて面側に、半導体チップ１０とソース電極８とのコンタクト抵抗を低減させる機能を有するｐ⁺型コンタクト領域（不図示）が設けられていてもよい。符号７，１２は、それぞれ層間絶縁膜およびドレイン電極である。

半導体装置１３がＩＧＢＴ（不図示）やＲＢ－ＩＧＢＴである場合、ｎ⁺型ソース領域３、ｎ⁺型ドレイン領域１１、ソース電極８およびドレイン電極１２に代えて、それぞれｎ⁺型エミッタ領域、ｐ⁺型コレクタ領域、エミッタ電極およびコレクタ電極が設けられる。この場合、実施の形態にかかる半導体装置の試験方法において、ｐｎ接合１４で形成される寄生ダイオード１５の温度特性に代えて、エミッタ電極に対してコレクタ電極に正の電圧を印加してＭＯＳゲートをオンさせたときに導通する、ｐ⁺型コレクタ領域とｎ^-型ドリフト領域１とのｐｎ接合で形成される寄生ダイオードの温度特性を用いてもよい。

半導体装置１３がＦＷＤ（不図示）である場合、実施の形態にかかる半導体装置の試験方法において、メイン半導体素子であるＦＷＤの温度特性を用いればよい。半導体装置１３がＲＣ－ＩＧＢＴである（不図示）場合、ＲＣ－ＩＧＢＴを構成するＩＧＢＴのｐ型ベース領域２とｎ^-型ドリフト領域１とのｐｎ接合１４で形成される寄生ダイオード１５の温度特性、ＲＣ－ＩＧＢＴを構成するＩＧＢＴのｐ⁺型コレクタ領域とｎ^-型ドリフト領域１とのｐｎ接合で形成される寄生ダイオードの温度特性、およびＲＣ－ＩＧＢＴを構成するＦＷＤの温度特性のいずれを用いてもよい。

次に、実施の形態にかかる半導体装置の試験方法について、電気的特性を試験する半導体装置１３がＭＯＳＦＥＴ（図２参照）である場合を例に図２～４，１２～１４を参照しながら説明する。図３は、実施の形態にかかる半導体装置の試験方法の概要を示すフローチャートである。図３には、実施の形態にかかる半導体装置の試験方法と従来の半導体装置の試験方法（以下、従来方法とする：図１０参照）との相違点を明確にするために、右側に実施の形態にかかる半導体装置の試験方法の一部（ステップＳ１～Ｓ９）を示し、左側に従来方法の一部（図１０のステップＳ１０２，Ｓ１０３の処理）を示す。

実施の形態にかかる半導体装置の試験方法の後述するステップＳ１，Ｓ９の処理は、それぞれ従来方法のステップＳ１０２，Ｓ１０３と同じ処理である。このため、図３には、実施の形態にかかる半導体装置の試験方法のステップＳ１，Ｓ９の左側横に、それぞれ従来方法のステップＳ１０２，Ｓ１０３を並べて図示する。実施の形態にかかる半導体装置の試験方法のステップＳ１の処理前およびステップＳ９の処理後に行う処理を図示省略するが、ステップＳ１の処理前には従来方法のステップＳ１０１と同じ処理を行い、ステップＳ９の処理後には従来方法のステップＳ１０４，Ｓ１０５と同じ処理を行う。

実施の形態にかかる半導体装置の試験方法を適用して試験を行う半導体装置１３のｐｎ接合１４で形成される寄生ダイオード１５の温度特性は、後述するステップＳ２（図３参照）の処理前に一般的な方法により予め取得する。実施の形態にかかる半導体装置の試験方法は、上述した図１１，１２に示す一般的な試験装置１１０を用いることができるため、試験装置１１０の構成についての説明を省略する。ここでは、この試験装置１１０を用いて試験を行う場合を例に説明するため、図１１，１２に示す半導体チップ１０１を半導体チップ１０に変更した状態によって実施の形態にかかる半導体装置の試験途中の状態が示される。

図４は、寄生ダイオードの温度特性に基づく良品・不良品の判定基準を示す特性図である。図４の横軸は半導体チップ１０の温度を示し、縦軸は寄生ダイオード１５の順方向電圧Ｖｆを示す。図４は、半導体チップ１０の試験時の設定温度Ｔ０での縦軸は寄生ダイオード１５の順方向電圧Ｖｆ（設定値）に対して、良品および不良品となる半導体チップ１０の温度範囲を示している。符号３１は、半導体装置１３が良品である場合の半導体チップ１０の温度と寄生ダイオード１５の順方向電圧Ｖｆとの関係（特性）を示しており、直線性を示す（以下、良品直線とする）。

符号３２，３３は、それぞれ良品判定ばらつきの範囲の上限値および下限値を示しており、良品直線３１の上方および下方の、良品直線３１に平行な直線である（以下、それぞれ、良品範囲上限および良品範囲下限とする）。良品範囲上限３２と良品範囲下限３３との間に含まれる半導体装置１３が良品と判断される。良品範囲上限３２よりも上側の範囲と、良品範囲下限３３よりも下側の範囲と、に含まれる半導体装置１３が不良品と判断される。良品直線３１、良品範囲上限３２および良品範囲下限３３は、例えば、半導体装置１３の規格値（設計値）から予め算出する。

実施の形態にかかる半導体装置の試験方法を適用した半導体チップ１０の試験時、まず、搬送アーム１１１によって供給トレイ１１２から試験対象の１つの半導体チップ１０を取り出して、試験装置１１０の試験ステージ１１３へ搬送する（図１０のステップＳ１０１と同じ処理：載置工程）。供給トレイ１１２には、試験対象の複数の半導体チップ１０が格納されている。次に、搬送した半導体チップ１０を、裏面を試験ステージ１１３側にして試験ステージ１１３上に載置し、試験ステージ１１３に一体化された真空チャック１１３ａにより、裏面（試験ステージ１１３との接触面）を吸引して試験ステージ１１３に固定する。

次に、試験ステージ１１３をテスタ１１５側へ移動させて、コンタクトブロック１２０のプローブ端子１１４の下方に半導体チップ１０を配置する（ステップＳ１）。試験装置１１０には、半導体チップ１０のおもて面電極の配置に合わせて複数のプローブ端子１１４が配置されたコンタクトブロック１２０が予め取り付けられている。プローブ端子１１４の本数は、半導体装置１３に印加する電圧の電圧値に応じて設定される。次に、試験ステージ１１３を垂直に上方に移動させ、半導体チップ１０のおもて面電極をプローブ端子１１４に接触させることで電気的に接続する。

半導体チップ１０のおもて面電極とは、半導体チップ１０のおもて面上に形成された表面電極であり、半導体チップ１０の実装時にリード線やワイヤーがボンディングされる電極パッドを兼ねる。具体的には、半導体装置１３において、半導体チップ１０のおもて面電極とは、ソースパッド（電極パッド）を兼ねるソース電極８と、すべてのゲート電極６が電気的に接続されたゲートパッド（電極パッド：不図示）と、である。ソースパッドおよびゲートパッドには、それぞれ異なるプローブ端子１１４が接触し、後述するステップＳ９の処理においてそれぞれソース電位およびゲート電位に固定される。

半導体チップ１０の裏面電極とは、半導体チップ１０の裏面上に形成された表面電極であり、半導体チップ１０が実装される回路基板の例えば銅箔等からなる回路パターン上にはんだ接合される電極パッドを兼ねる。具体的には、半導体装置１３において、半導体チップ１０の裏面電極とは、ドレインパッド（電極パッド）を兼ねるドレイン電極１２である。半導体チップ１０のおもて面電極はプローブ端子１１４および配線１１６を介してテスタ１１５に電気的に接続され、裏面電極は試験ステージ１１３および配線１１７を介してテスタ１１５に電気的に接続される。

試験ステージ１１３は、例えば試験ステージ１１３に一体化されたヒーター等の保温手段（不図示）により、半導体チップ１０の試験時の設定温度Ｔ０に維持されている。半導体チップ１０は、試験ステージ１１３上で温められて設定温度Ｔ０となっている（設定工程）。プローブ端子１１４は、半導体チップ１０に接触していない間は常温（例えば２５℃程度）環境で待機しており、温められていない。このため、半導体チップ１０よりも低温度のプローブ端子１１４が半導体チップ１０に接触することで、半導体チップ１０の熱がプローブ端子１１４に吸収（吸熱）され、半導体チップ１０の温度は一時的に低下する。

そこで、プローブ端子１１４の最初の接触後、プローブ端子１１４の接触により温度低下した半導体チップ１０の温度（以下、初期温度とする）Ｔ１を取得する（ステップＳ２）。そして、半導体チップ１０の試験時の設定温度Ｔ０と、ステップＳ２の処理で取得した半導体チップ１０の初期温度Ｔ１と、の第１温度差分ΔＴ１を算出する。半導体チップ１０の試験時の設定温度Ｔ０とは、後述するステップＳ９において半導体チップ１０に形成された半導体装置１３の電気的特性（以下、半導体チップ１０の電気的特性とする）を試験する際の半導体チップ１０の温度（チップ温度）である。

具体的には、プローブ端子１１４を介してドレイン電極１２に対してソース電極８に正の電圧を印加して寄生ダイオード１５を導通させ、テスタ１１５によって寄生ダイオード１５の順方向電圧Ｖｆを測定する。半導体チップ１０の温度が高くなるほど、寄生ダイオード１５の順方向の電圧・電流特性が高電圧側にシフトする。このため、半導体装置１３の寄生ダイオード１５の温度特性（順方向の電圧・電流特性の温度依存性）を予め取得しておくことで、テスタ１１５による寄生ダイオード１５の順方向電圧Ｖｆの測定値から、半導体チップ１０の初期温度Ｔ１を取得することができる。

この半導体チップ１０の初期温度Ｔ１を第１温度差分ΔＴ１だけ上昇させて、半導体チップ１０の温度を補填して設定温度Ｔ０にする。このとき、半導体チップ１０の温度が設定温度Ｔ０を超えないように、半導体チップ１０を温度上昇させる（試験工程の発熱工程）ごとに半導体チップ１０の温度を取得し（試験工程の取得工程）、半導体チップ１０の温度低下分（第１温度差分ΔＴ１）を段階的に上昇させることがよい。仮に、半導体チップ１０の温度が後述する設定温度Ｔ０との温度差分誤差を超えて上昇した場合、半導体チップ１０の温度が設定温度Ｔ０との温度差分誤差以内に低下するまで、半導体チップ１０の熱が大気へ自然に放熱されることを待つしかできないため、半導体チップ１０の電気的特性を試験するまでに時間がかかってしまう。

具体的には、プローブ端子１１４を介してソース電極８に対してドレイン電極１２に所定の正の電圧Ｖ１を印加して（ステップＳ３）、半導体装置１３をオン状態にして発熱させることで、半導体チップ１０を温度上昇させる。印加電圧Ｖ１は、半導体チップ１０の温度上昇が例えば第１温度差分ΔＴ１の半分程度となるように設定する。寄生ダイオード１５は一般的に半導体チップ１０を温度上昇させるだけの高い順方向電圧Ｖｆを印加可能な設計になっていないが、半導体チップ１０が温度上昇する程度に寄生ダイオード１５を発熱可能であれば、半導体装置１３を発熱させることに代えて、寄生ダイオード１５を発熱させてもよい。

そして、半導体チップ１０の温度が狙いの温度Ｔ４付近になるまで、ステップＳ２，Ｓ３の処理と同じ処理を繰り返し行って（ここでは、ステップＳ４，Ｓ５の処理、および、ステップＳ６，Ｓ７の処理）、半導体チップ１０をさらに温度上昇させる。具体的には、テスタ１１５によって寄生ダイオード１５の順方向電圧Ｖｆを測定して、ステップＳ２の処理と同様に、半導体チップ１０の温度Ｔ２を取得する（ステップＳ４）。そして、半導体チップ１０の試験時の設定温度Ｔ０と、ステップＳ４の処理で取得した半導体チップ１０の温度Ｔ２と、の第２温度差分ΔＴ２を算出する。

次に、ステップＳ３の処理と同様に半導体装置１３に所定の電圧Ｖ２を印加して（ステップＳ５）、半導体チップ１０を温度上昇させる。印加電圧Ｖ２は、例えば、半導体チップ１０の温度上昇が第２温度差分ΔＴ２の半分程度となるように設定する。次に、テスタ１１５によって寄生ダイオード１５の順方向電圧Ｖｆを測定して、ステップＳ２の処理と同様に、半導体チップ１０の温度Ｔ３を取得する（ステップＳ６）。そして、半導体チップ１０の試験時の設定温度Ｔ０と、ステップＳ６の処理で取得した半導体チップ１０の温度Ｔ３と、の第３温度差分ΔＴ３を算出する。

次に、ステップＳ３の処理と同様に半導体装置１３に所定の電圧Ｖ３を印加して（ステップＳ７）、半導体チップ１０を温度上昇させる。印加電圧Ｖ３は、例えば、半導体チップ１０の温度上昇が第３温度差分ΔＴ３の半分程度となるように設定する。次に、テスタ１１５によって寄生ダイオード１５の順方向電圧Ｖｆを測定して、ステップＳ２の処理と同様に、半導体チップ１０の温度を取得する（ステップＳ８）。そして、ステップＳ８の処理で取得した半導体チップ１０の温度が狙いの温度Ｔ４付近である場合、後述するステップＳ９の処理へ移行する。

より具体的に半導体チップ１０の温度Ｔ１～Ｔ４を例示してステップＳ２～Ｓ８の処理を説明する。半導体チップ１０の試験時の設定温度Ｔ０が１５５℃であり、ステップＳ２の処理で取得した半導体チップ１０の初期温度Ｔ１が１５３℃であるとする。この場合、第１温度差分ΔＴ１が２℃となるため、ステップＳ３の処理において、半導体装置１３への印加電圧Ｖ１により、半導体チップ１０の温度を１℃上昇させる。これによって、ステップＳ４の処理で取得する半導体チップ１０の温度Ｔ２が１５４℃となり、第２温度差分ΔＴ２が１℃となる。

次に、ステップＳ５の処理において、半導体装置１３への印加電圧Ｖ２により、半導体チップ１０の温度を０．５℃上昇させる。これによって、ステップＳ６の処理で取得する半導体チップ１０の温度Ｔ３が１５４．５℃となり、第３温度差分ΔＴ３が０．５℃となる。次に、ステップＳ７の処理において、半導体装置１３への印加電圧Ｖ３により、半導体チップ１０の温度を０．５℃上昇させる。これによって、ステップＳ８の処理で取得する半導体チップ１０の温度が１５５℃となり、半導体チップ１０の試験時の設定温度Ｔ０との温度差分が０℃となるため、ステップＳ９の処理へ移行する。

半導体チップ１０の温度Ｔ１～Ｔ４が半導体チップ１０の試験時の設定温度Ｔ０に近づくほど、半導体装置１３への印加電圧Ｖ１～Ｖ３が小さくなる。例えば、半導体チップ１０の温度と半導体チップ１０の試験時の設定温度Ｔ０との温度差分が±０．５℃程度になったら、半導体チップ１０の温度を当該温度差分だけ一気に上昇させる程度の印加電圧で半導体装置１３を発熱させたとしても、半導体チップ１０の温度は半導体チップ１０の試験時の設定温度Ｔ０を超えて大きく上昇しにくい。このため、半導体チップ１０の温度を当該温度差分だけ一気に上昇させてもよい。

半導体チップ１０の狙いの温度Ｔ４と、半導体チップ１０の試験時の設定温度Ｔ０と、の温度差分誤差は例えば±０．５℃程度であってもよい。ステップＳ８の処理の後、ステップＳ９の処理に移行する前に、半導体チップ１０の温度（温度Ｔ４）が設定温度Ｔ０になるまで、試験ステージ１１３のヒーター等によって半導体チップ１０を温めるために待機してもよい。ステップＳ８の処理時に半導体チップ１０の温度がすでに設定温度Ｔ０に近い温度であるため、常温のプローブ端子１１４が接触する１枚目の半導体チップ１０の試験時であっても当該待機時間（プリヒート時間）ｔ１は例えば１秒程度と短くなる。

このように半導体チップ１０を段階的に温度上昇させて、半導体チップ１０の温度をプローブ端子１１４の接触による温度低下分（第１温度差分ΔＴ１）だけ上昇させて設定温度Ｔ０に安定化させる。次に、プローブ端子１１４を介してソース電極８に対してドレイン電極１２に正の電圧を印加して、テスタ１１５により半導体チップ１０の電気的特性を試験する（ステップＳ９）。ステップＳ９の処理時、上述したように半導体チップ１０の温度は設定温度Ｔ０に安定化しているため、半導体チップ１０の電気的特性を正確に測定することができ、良品・不良品の誤判定を抑制することができる。

また、寄生ダイオード１５の温度特性は、半導体装置１３の設計値に対して一義的に決まっている。このため、上述したステップＳ２～Ｓ８において半導体チップ１０の温度を段階的に上昇させる際に、半導体チップ１０の試験時の設定温度Ｔ０での寄生ダイオード１５の順方向電圧Ｖｆ（設定値）に対して、半導体チップ１０の温度上昇分（第１～３温度差分ΔＴ１～ΔＴ３）が寄生ダイオード１５の温度特性を逸脱することが確認された場合、ステップＳ８の処理まで行わずに（半導体チップ１０の温度を狙いの温度Ｔ４まで上昇させずに）、半導体チップ１０を不良品とすることができる（図４）。

寄生ダイオード１５の温度特性を満たさない半導体チップ１０を、ステップＳ１の処理後、ステップＳ２の処理前に不良品として取り除いてもよい。次に、試験ステージ１１３を搬送アーム１１１側へ移動させた後（図１０のステップＳ１０４と同じ処理）、搬送アーム１１１によって試験ステージ１１３上の試験後の半導体チップ１０をピックアップして供給トレイ１１８へ格納する（図１０のステップＳ１０５と同じ処理）。ステップＳ１～Ｓ９の処理をすべての半導体チップ１０に対して半導体チップ１０ごとに繰り返し行うことで、試験が完了する。

プローブ端子１１４の温度を予測可能であり、プローブ端子１１４の温度と半導体チップ１０の試験時の設定温度Ｔ０とから半導体チップの温度Ｔ１～Ｔ４を算出可能である場合には、ステップＳ２，Ｓ４，Ｓ６，Ｓ８の処理（寄生ダイオード１５の順方向電圧Ｖｆを測定して半導体チップの温度Ｔ１～Ｔ４を取得する処理）を省略してもよい。半導体装置１３と同一の半導体チップ１０に温度センスを有する場合、半導体装置１３の主電極間に電圧印加するためのプローブ端子１１４と、温度センスの主電極間に電圧印加するためのプローブ端子１１４と、が配置されたコンタクトブロック１２０が試験装置１１０に予め取り付けられる。

なお、本実施の形態で説明した算出処理は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムや半導体装置１３の寄生ダイオード１５の温度特性等は、ハードディスク、フレキシブルディスク、ＣＤ－ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。

以上、説明したように、実施の形態によれば、半導体チップに作製された半導体装置にプローブ端子を介して所定電圧を印加し、当該半導体装置をオン状態にして発熱させる。このように半導体装置を発熱させることで、半導体チップの温度をプローブ端子の接触による温度低下分だけ積極的に上昇させて設定温度に安定化させる。これによって、半導体チップのプリヒート時間を短縮することができる。また、半導体チップの温度が設定温度に安定化していない状態で電気的特性の試験が開始されることを回避することができる。したがって、半導体チップの電気的特性を短時間で正確に試験することができる。

また、実施の形態によれば、半導体チップに作製された半導体装置を発熱させるための電圧印加は、プローブ端子を介して行うことができる。半導体装置を発熱させるための印加電圧は、半導体チップの試験時の設定温度と半導体チップの試験時の算出温度との温度差分から算出する。半導体チップの試験時の算出温度は、寄生ダイオードの順方向電圧の測定値と、寄生ダイオードの温度特性と、に基づいて算出する。これらの算出値は、予め用意されたプログラムにより実行可能である。このため、新たに大きな設備を追加することなく、既存の試験装置を用いて半導体チップの電気的特性を試験することができる。

（実施例）
上述した実施の形態にかかる半導体装置の試験方法について検証した。図５は、実施の形態にかかる半導体装置の試験経過時間と半導体チップの温度（チップ温度）との関係を示す特性図である。図６は、図５の試験装置の稼働から所定期間の半導体チップの温度を拡大して示す特性図である。図７は、従来の半導体装置の試験経過時間と半導体チップの温度（チップ温度）との関係を示す特性図である。図８は、図７の試験装置の稼働初期の半導体チップの温度を拡大して示す特性図である。図９は、図７の試験装置の稼働から所定期間経過後の半導体チップの温度を拡大して示す特性図である。

上述した実施の形態にかかる半導体装置の試験方法（図３の右側参照）を適用して連続して試験した複数の半導体チップ１０（以下、実施例とする）について、ステップＳ２，Ｓ４，Ｓ６，Ｓ８で取得した半導体チップ１０の温度Ｔ１～Ｔ４を試験経過時間を横軸として図５，６に連続して示す。また、比較として、従来の半導体装置の試験方法（図３の左側および図１０参照）を適用して連続して試験した複数の半導体チップ１０１（以下、従来例とする）について、プローブ端子１１４の接触時の温度と、プリヒート時間ｔ１０１経過後の試験時の温度と、を試験経過時間を横軸として図７～９に連続して示す。

図５，６に示す結果から、実施例においては、試験装置１１０の稼働後、１枚目の半導体チップ１０を試験するまでの間に、常温のプローブ端子１１４の接触により温度低下した半導体チップ１０の温度が設定温度Ｔ０になるまでにプリヒート時間ｔ１を１秒程度要したが（図５）、その後、連続して試験されたすべての半導体チップ１０について、温度変動はほぼ生じず、半導体チップ１０の試験時の設定温度Ｔ０を安定化して維持することができることが確認された（図５，６）。図６において、最低温度の互いに隣り合う測定点間の期間ｔ２が１枚の半導体チップ１０の試験時間である。

一方、図７～９に示す結果から、従来例では、試験装置１１０の稼働後、１枚目の半導体チップ１０を試験するまでの間にプリヒート時間ｔ１０１を数十秒～百秒程度要することが確認された（図８）。また、試験装置１１０の稼働から所定期間（０秒～５５０秒程度まで）は、半導体チップ１０１の温度を設定温度Ｔ１００（＝１５５℃）まで上昇させることができないことが確認された（図７）。さらに、試験装置１１０の稼働から所定期間経過後（５５０秒以降）においても、プローブ端子１１４の接触により単位チップあたり平均１．５℃前後で半導体チップ１０１の温度が変動することが確認された。

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。

以上のように、本発明にかかる半導体装置の試験方法は、プローブ端子が接触する前に高温（例えば１５０℃以上）に維持された半導体チップの電気的特性を測定する場合に有用である。

１ｎ^-型ドリフト領域
２ｐ型ベース領域
３ｎ⁺型ソース領域
４トレンチ
５ゲート絶縁膜
６ゲート電極
７層間絶縁膜
８ソース電極
９ｎ型フィールドストップ領域
１０，１０１半導体チップ
１１ｎ⁺型ドレイン領域
１２ドレイン電極
１３半導体装置
１４ｐｎ接合
１５寄生ダイオード
２０半導体ウエハ
２１半導体ウエハのチップ領域
２２半導体ウエハのスクライブライン
１１０試験装置
１１１搬送アーム
１１２，１１８供給トレイ
１１３試験ステージ
１１３ａ真空チャック
１１４プローブ端子
１１５テスタ
１１６，１１７配線
１２０コンタクトブロック
１２１セットプレート
１２２プランジャーピン
１２３スプリング
１２４ベースユニット
Ｔ０半導体チップの試験時の設定温度
ｔ１プリヒート時間

Claims

半導体チップの両主面にそれぞれ設けられた第１表面電極および第２表面電極と、前記半導体チップの内部に寄生ダイオードを形成するｐｎ接合と、を備えた半導体装置の試験方法であって、
前記半導体チップを、一方の主面の前記第１表面電極を金属のステージに接触させて当該ステージに載置し、前記第１表面電極を前記ステージに電気的に接続する載置工程と、
前記ステージの上の前記半導体チップの温度を上昇させて所定の設定温度で維持する設定工程と、
前記設定温度の前記半導体チップの他方の主面の前記第２表面電極にプローブ端子を接触させて電気的に接続し、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して電気的特性を試験する試験工程と、
を含み、
前記試験工程では、
前記寄生ダイオードの温度特性に基づいて前記半導体チップの温度を取得する取得工程と、
前記取得工程の後、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して前記半導体チップを発熱させることで、前記半導体チップを温度上昇させる発熱工程と、
を行った後に、前記半導体チップの前記電気的特性を試験し、
前記取得工程では、
前記プローブ端子の温度特性に基づいて、前記半導体チップに接触したときの前記プローブ端子の温度を取得し、
前記プローブ端子の温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、に基づいて前記半導体チップの温度を算出し、
前記発熱工程では、前記取得工程で取得した前記半導体チップの温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、の温度差分を温度上昇させることを特徴とする半導体装置の試験方法。
前記試験工程では、
連続して行う前記取得工程および前記発熱工程を１つの組として複数回繰り返し行い、
複数の前記組ごとに、前記取得工程で取得した前記半導体チップの温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、の前記温度差分が所定誤差よりも大きい場合に、前記発熱工程において前記温度差分よりも低い温度で前記半導体チップを温度上昇させ、
前記温度差分を前記所定誤差以内にした後に、前記半導体チップの前記電気的特性を試験することを特徴とする請求項１に記載の半導体装置の試験方法。
半導体チップの両主面にそれぞれ設けられた第１表面電極および第２表面電極と、前記半導体チップの内部に寄生ダイオードを形成するｐｎ接合と、を備えた半導体装置の試験方法であって、
前記半導体チップを、一方の主面の前記第１表面電極を金属のステージに接触させて当該ステージに載置し、前記第１表面電極を前記ステージに電気的に接続する載置工程と、
前記ステージの上の前記半導体チップの温度を上昇させて所定の設定温度で維持する設定工程と、
前記設定温度の前記半導体チップの他方の主面の前記第２表面電極にプローブ端子を接触させて電気的に接続し、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して電気的特性を試験する試験工程と、
を含み、
前記試験工程では、
前記寄生ダイオードの温度特性に基づいて前記半導体チップの温度を取得する取得工程と、
前記取得工程の後、前記プローブ端子を介して前記半導体チップの前記第１表面電極と前記第２表面電極との間に電圧を印加して前記半導体チップを発熱させることで、前記半導体チップを温度上昇させる発熱工程と、
を連続して行う１つの組として複数回繰り返し行い、
複数の前記組ごとに、前記取得工程で取得した前記半導体チップの温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、の温度差分が所定誤差よりも大きい場合に、前記発熱工程において前記温度差分よりも低い温度であってかつ前段の前記組の前記発熱工程よりも低い温度で前記半導体チップを段階的に温度上昇させ、
前記温度差分を前記所定誤差以内にした後に、前記半導体チップの前記電気的特性を試験することを特徴とする半導体装置の試験方法。
前記取得工程では、前記寄生ダイオードの順方向電圧を測定し、前記寄生ダイオードの順方向特性から前記寄生ダイオードの順方向電圧の測定値に対応する温度を取得して前記半導体チップの温度とすることを特徴とする請求項１～３のいずれか一つに記載の半導体装置の試験方法。
前記取得工程では、
前記プローブ端子の温度特性に基づいて、前記半導体チップに接触したときの前記プローブ端子の温度を取得し、
前記プローブ端子の温度と、前記設定工程で設定した前記半導体チップの前記設定温度と、に基づいて前記半導体チップの温度を算出することを特徴とする請求項３に記載の半導体装置の試験方法。