JP2010040750A - 半導体ウェハの検査方法 - Google Patents
半導体ウェハの検査方法 Download PDFInfo
- Publication number
- JP2010040750A JP2010040750A JP2008201808A JP2008201808A JP2010040750A JP 2010040750 A JP2010040750 A JP 2010040750A JP 2008201808 A JP2008201808 A JP 2008201808A JP 2008201808 A JP2008201808 A JP 2008201808A JP 2010040750 A JP2010040750 A JP 2010040750A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- probe
- contact position
- semiconductor wafer
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】電気的特性検査を所定の検査温度で行う場合、検査温度による変位を補正し、プローブ端子の針先と半導体素子の電極とを正常に接触させて、信頼性の高い検査を行う方法の提供。
【解決手段】検査温度により変位したプローブ端子の針先と半導体素子の電極とを接触させるために、これら両者の接触位置を補正する。補正に用いる補正値として、検査時間と検査温度によるプローブ端子の変位量との関係から、針先と電極の接触位置を補正するための補正量を予め計算して求める。求めた補正量を用いて、一定の検査時間毎にプローブ端子の針先と半導体素子の電極との接触位置を補正する。
【選択図】図1
【解決手段】検査温度により変位したプローブ端子の針先と半導体素子の電極とを接触させるために、これら両者の接触位置を補正する。補正に用いる補正値として、検査時間と検査温度によるプローブ端子の変位量との関係から、針先と電極の接触位置を補正するための補正量を予め計算して求める。求めた補正量を用いて、一定の検査時間毎にプローブ端子の針先と半導体素子の電極との接触位置を補正する。
【選択図】図1
Description
本発明は、半導体製造工程終了後の半導体素子の電気的特性検査を高温または低温の状態として行うときに、プローブカードに有するプローブ端子の針先と半導体ウェハに形成された複数の半導体素子の電極とが終始適切な針圧で接触し、信頼性の高い検査を行うことができる半導体ウェハの検査方法に関するものである。
半導体ウェハの電気的特性検査を行うプローブ装置を図3に示す。図3に示すプローブ装置10において、半導体ウェハ(被検査体)12aの高温(または低温)の検査を行う場合には、プローブカード11が載置台(メインチャック)12からの熱気(または冷気)により徐々に加熱(または冷却)され、検査を行っている最中にプローブカード11が時間の経過につれて熱膨張(または熱収縮)し、この熱膨張(または熱収縮)によりプローブ端子11aの針先が基準位置から徐々に変位する。
例えば、低温検査では図3に示すプローブ端子11aの針先が数時間に渡ってZ方向(載置台面に対して垂直な方向)に収縮するなどして、次の半導体ウェハ12aの検査を行うときにプローブ端子11aと、これらに対応する半導体ウェハ12aに形成された半導体素子の電極とが正常に接触できず、検査の信頼性を低下させるという課題がある。
以下、前述の課題に対する従来の検査方法について、図面を参照しながら説明する。従来のプローブ装置は、図4に示すように、X、Y、Zおよびθ方向に移動可能で、かつ所定の検査温度まで加熱可能な載置台12と、この載置台12上に載置された半導体ウェハ(被検査体)12aに形成された各半導体素子の電極と針先が接触するプローブ端子11aを有するプローブカード11と、この載置台12の移動量を制御する制御装置(メインコントローラ13)とを備え、この制御装置の制御下で載置台12を介して被検査体を検査温度まで加熱するとともに、載置台を移動させて各半導体素子の電気的特性検査を順次行う。
また、図示しないがプローブ装置10には、最初の半導体素子の検査開始前に、プローブカードの熱膨張するプローブ端子の接触位置を補正するために、プローブ端子のアライメントを実行するか否かを設定するカードコンタクト補正設定手段と、2番目以降の半導体素子の検査を行う毎に、それぞれの検査前でプローブ端子のアライメントを終了するか否かの基準となるアライメント終了条件を設定するアライメント終了条件設定手段と、これらの設定手段による設定内容を記憶するアライメント条件記憶手段と、アライメント条件記憶手段の記憶内容に基づいて、少なくともプローブ端子のアライメントを実行し、プローブ端子の針先と半導体素子の電極との接触位置を補正するカードコンタクト補正処理手段とを有している。
また、図5はカードコンタクト補正処理手段による処理を示すフローチャートである。イニシャルチップの検査後、または前のチップ測定終了後で、2番目のチップの検査を行う前に、カードコンタクト補正処理手段において予め設定された3つのアライメント終了条件を満たしているか否かを判断し(S12)、その条件を満たしていないと判断した場合にはカードコンタクト補正処理手段からの指令信号に基づいてX−Y移動機構18および昇降機構(図示せず)を介して載置台12が移動し、基準プローブピン(図示せず)のアライメントを行う(S13)。
次いで、イニシャルチップの検査前に基準プローブピンの変位量が許容値内にあるか否かを判断し(S14)、X、Y、Z方向のいずれか1つでも許容値を超えている場合にはアライメント終了条件のカウント数をクリア後(S15)、1本の基準プローブピンを用いてプローブアラメントを行い、現在のピン先位置を画像認識し、接触位置を補正する(S16)。
さらに、ウェハアライメント実行処理として、トータルアライメントを実行する旨の判断を行った後(S17)、トータルアライメントチェックを実行する旨の判断を行う(S18)。例えば、5点でトータルアライメントチェックを行う設定の場合には、ウェハアライメント実行処理においてその判断を行った後(S19)、ウェハアライメント実行処理の信号に基づいてアライメントブリッジ21Bがプローブセンタまで移動後、載置台12が予め設定された5点が上CCDカメラ21Aの真下まで順次移動し、半導体ウェハ12a内の5点の現在位置を画像認識によりチェックした後(S20)、ウェハアライメントを行って半導体ウェハ12aのX、Y、Zの各位置を補正し(S21)、載置台12がX−Y移動機構18および昇降機構を介して移動し、プローブ端子11aと2番目のチップの電極パッドが正確かつ確実に接触してそのチップの検査を確実に行う(S22)。
前述の処理S14において、カードコンタクト補正処理手段でイニシャルチップの検査前に基準プローブピンのピン先位置から現在のピン先位置までの変位量が許容値内であると判断したときには処理S23へ移行する。そして、カードコンタクト補正処理手段において、イニシャルチップの実検査時間と最少検査時間とを比較し、実検査時間が最少検査時間を超えていると判断したときにはアライメント終了条件の連続カウントを1回加算した後(S24)、このカウント数と予め設定されたアライメント回数とを比較し(S25)、カウント数がアライメント回数の設定値に達していなければ、次のアライメントを実行することを前提に処理S22へ移行して2番目のチップの検査を行う。
また、処理S25において連続カウント数がアライメント回数の設定値に達しておれば、次回以降のチップ検査では毎チッププローブアライメント処理を行わないことを前提に処理S22へ移行して2番目のチップの検査を行う。しかし、通常、この段階では処理S26へ移行することはない。
処理S23において、イニシャルチップの検査時間が最少検査時間に達していない場合にはアライメント終了条件のカウント数をゼロクリアした後(S27)、処理S22へ移行して2番目のチップの検査を行う。したがって、次回のチップ検査前にアライメント回数を最初からカウントする。
2番目のチップ検査を終了すると、処理S12へ戻り、処理S12からの前述の各処理を繰り返す。そして、検査したチップ数が増えて検査による累積時間が長くなって来ると、プローブカード11が半導体ウェハ12aの検査温度に徐々に近づき、検査毎に基準プローブピンの変位量が漸減して来る。そのため、処理S14から処理S23へ移行するようになり、検査時間のみを判断するようになり、最終的にはアライメント回数を連続的にカウントするようになり、処理S26へ移行し、その後はアライメントを行わなくても本来の検査を正確かつ確実に行えるようになる。
特開平11−150164号公報
しかしながら、前述のプローブ装置による半導体ウェハの検査方法では、最初の半導体素子の検査開始前にカードコンタクト補正を行うため、最初の半導体素子の検査開始までに時間を必要とする。さらに、2番目以降の各半導体素子の検査を行う前に、プローブ端子の針先のアライメントを実行する時間を必要とする。したがって、前記2つのアライメントを実行する時間が余分に必要となり、検査のスループットを低下させるという課題が発生していた。
また、検査時に行われるアライメントの回数が増えるために、アライメント時の針認識において、誤認識が発生したときの人によるアシスト作業が発生する可能性があった。
本発明は、前記従来技術の問題を解決するものであり、高温または低温検査を行う場合の半導体ウェハの検査方法において、検査開始前に行うカードコンタクト補正と、2番目以降の各半導体素子(被検査体)の検査前に行うアライメントを実施せず、検査を行っている間にプローブカードのプローブ端子が熱変位しても、被検査体に形成された半導体素子の電極とプローブ端子の針先との針圧が常に安定して接触し、信頼性の高い検査を高スループットで行うことができる半導体ウェハの検査方法を提供することを目的とする。
前記の目的を達成するために、本発明に係る請求項1に記載した半導体ウェハの検査方法は、Z方向に移動可能な載置台を所定の検査温度まで冷却した後、披検査体の半導体ウェハを設置し、半導体ウェハに形成された複数の半導体素子それぞれの電極とプローブカードに設けられたプローブ端子の針先とを接触させて、複数の半導体素子の電気的特性検査を順次行う検査方法において、半導体素子の電極と熱収縮により変位したプローブ端子の針先との接触位置を補正するために、電気的特性検査の検査時間と熱収縮による針先の変位量との関係から接触位置の補正量を予め計算し、一定の検査時間毎に接触位置を補正することを特徴とする。
また、請求項2に記載した半導体ウェハの検査方法は、請求項1の載置台を所定の検査温度とするための冷却に代えて加熱とし、これに伴い、熱収縮を熱膨張としたものである。
また、請求項3に記載した発明は、請求項1,2の半導体ウェハの検査方法において、一定の検査時間毎に電極と針先との接触位置を補正する補正量が、検査を開始した直後でプローブ端子の針先でZ方向変位量が大きい期間Aと、検査を開始してから時間経過した後の変位量が小さい期間Bとにおいて、それぞれ異なる検査時間とプローブ端子の針先の接触位置を補正するため関係式によって計算され、この補正量を用いて、一定の検査時間毎に針先の接触位置を補正することを特徴とする。
また、請求項4に記載した発明は、請求項3の半導体ウェハの検査方法において、検査時間毎にプローブ端子の針先と半導体素子の電極との接触位置を補正する補正量を算出する関係式として、プローブ端子の針先でZ方向変位量が大きい期間Aにおいては1次関数近似式を用い、変位量が小さい期間Bにおいては2次関数近似式を用いて、プローブ端子の針先の接触位置を補正する補正量を計算することを特徴とする。
前記検査方法によれば、電気的特性検査中にプローブカードのプローブ端子が熱変位しても、各半導体素子の電極とプローブ端子の針先とを安定して接触させることができる。
本発明によれば、高温または低温の検査開始前のカードコンタクト補正と、2番目以降の各半導体素子の検査前に行うアライメントを実施することなく、検査を行っている間にプローブカードのプローブ端子が熱変位しても、各半導体素子の電極とプローブ端子の針先との針圧が常に安定して接触し、信頼性の高い検査を高スループットで行うことができる半導体ウェハの検査方法を提供することができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
(実施形態1)
図1は本発明の実施形態1における半導体ウェハの検査方法のフローチャートを示す図である。また、本実施形態1におけるプローブ装置は、前述の図3に示した従来のプローブ装置と同様に構成されている。
図1は本発明の実施形態1における半導体ウェハの検査方法のフローチャートを示す図である。また、本実施形態1におけるプローブ装置は、前述の図3に示した従来のプローブ装置と同様に構成されている。
図3に示したように、プローブ装置10には載置台12が配設され、この載置台12はX,YおよびZ方向に移動するようになっている。さらに、載置台12を加熱または冷却する機構により所定の検査温度に調整するようにしてある。このプローブ装置10において、半導体ウェハ12a上に形成された半導体素子の電極とこれに対応するプローブ端子11aの針先を接触させ検査をする。
いま、プローブ装置10を用いて低温検査を行う場合、低温検査の最中にプローブカード11は載置台12からの冷気により熱収縮してプローブ端子11aの針先が基準位置から変位して、半導体素子の電極と接触ができなくなる恐れがある。
そのため、本実施形態1ではZ方向に移動可能な載置台12を所定の検査温度まで冷却した後、その載置台12上に披検査体の半導体ウェハ12aを設置し、半導体ウェハ12aに形成された複数の半導体素子それぞれの電極と、プローブカード11のプローブ端子11aの針先とを接触させて各半導体素子の電気的特性検査を順次行う。
図1に示すように、検査開始において、載置台12を所定の検査温度まで冷却し、また、プローブカード11の配置位置を調整する(S1)。半導体ウェハ12aを載置台12上に配置し(S2)、その配置位置を調整する(S3)。その後、載置台12は、プローブカード11のプローブ端子11aの位置へ半導体ウェハ12aのイニシャル半導体素子を移動する(S4)。
そして、順次半導体素子の検査を行うため、まず、全ての半導体素子の検査終了か否かを確認する(S5)。処理S5にて、終了でないとき(S5のNo)、検査処理の時間経過を所定の時間内か否か確認する(S6)。処理S6において、所定の時間内でないとき(S6のNo)、後述する接触位置を補正する機能により計算した結果に基づき補正を行う(S7)。
処理S6にて、所定の時間内のとき(S6のYes)、と同様に、プローブ端子11aの針先と半導体素子の電極を接触させ、検査を行う(S8)。その検査後に、次の検査をするため載置台12は、プローブ端子11aの位置へ別の半導体素子を移動する(S9)。
本実施形態1は、半導体ウェハの検査方法において、プローブ端子11aが熱収縮により変位することから、プローブ端子11aの針先と半導体素子の電極とを接触させるために、これら両者の接触位置を補正する機能を設けたものである。この機能としては、検査時間と熱収縮による針先の変位量の関係から熱収縮するプローブ端子11aの針先との接触位置を補正するために必要な補正量を予め計算し、この補正量を用いて、一定の検査時間毎にプローブ端子11aの針先と半導体素子の電極との接触位置を補正するものである。
また、図1に示すように、処理S5において半導体素子の検査を終了したとき(S5のYes)、半導体ウェハ12aを載置台12から搬出し(S10)、さらに検査する別の半導体ウェハの有無により検査終了を確認し(S11)、検査終了でなければ(S11のNo)、処理S2へ移り次の半導体ウェハ12aの載置台12上に配置する。終了であれば(S11のYes)、検査を終了する。
(実施形態2)
次に、本発明の実施形態2について説明する。本実施形態2は、前述した実施形態1と同様に、図3に示したプローブ装置10を用いて高温検査を行う場合を例としている。この高温検査の最中にプローブカード11は載置台12からの放熱により熱膨張してプローブ端子11aの針先が基準位置から変位して、半導体素子の電極と接触ができなくなる恐れがある。
次に、本発明の実施形態2について説明する。本実施形態2は、前述した実施形態1と同様に、図3に示したプローブ装置10を用いて高温検査を行う場合を例としている。この高温検査の最中にプローブカード11は載置台12からの放熱により熱膨張してプローブ端子11aの針先が基準位置から変位して、半導体素子の電極と接触ができなくなる恐れがある。
本実施形態2では、Z方向に移動可能な載置台12を所定の検査温度まで昇温した後に載置台12上に披検査体の半導体ウェハ12aを設置し、半導体ウェハ12aに形成された複数の半導体素子それぞれの電極と、プローブカード11のプローブ端子11aの針先とを接触させて各半導体素子の電気的特性検査を順次行う。
実施形態1と同様に、プローブ端子11aの熱膨張により変位することから、プローブ端子11aの針先と半導体素子の電極とを接触させるために、これら両者の接触位置を補正する機能を設けたものである。この機能は、検査時間と熱膨張による針先の変位量の関係から熱膨張するプローブ端子11aの針先との接触位置を補正するために必要な補正量を予め計算し、この補正量を用いて、一定の検査時間毎にプローブ端子11aの針先と半導体素子の電極との接触位置を補正するものである。
(実施形態3)
本発明の実施形態3において、前述した実施形態1,2で用いる、一定の検査時間毎にプローブ端子の針先と半導体素子の電極の接触位置を補正するための補正量を求める方法について説明する。図2は検査時間とプローブ端子の針先の位置におけるZ方向変位量の関係図を示す図である。図2において、検査を開始した直後でプローブ端子11aの針先でZ方向変位量が大きい期間Aと、検査を開始してから時間経過した後の変位量が小さい期間Bにおいて、それぞれ異なる検査時間とプローブ端子11aの針先の接触位置を補正するための関係式によって補正量を計算する。この補正量を用いて、一定の検査時間毎に選択してプローブ端子11aの接触位置を補正するものである。
本発明の実施形態3において、前述した実施形態1,2で用いる、一定の検査時間毎にプローブ端子の針先と半導体素子の電極の接触位置を補正するための補正量を求める方法について説明する。図2は検査時間とプローブ端子の針先の位置におけるZ方向変位量の関係図を示す図である。図2において、検査を開始した直後でプローブ端子11aの針先でZ方向変位量が大きい期間Aと、検査を開始してから時間経過した後の変位量が小さい期間Bにおいて、それぞれ異なる検査時間とプローブ端子11aの針先の接触位置を補正するための関係式によって補正量を計算する。この補正量を用いて、一定の検査時間毎に選択してプローブ端子11aの接触位置を補正するものである。
この検査時間とプローブ端子11aの針先の接触位置を補正する補正値を計算する関係式として、図2に示すように、検査を開始した直後でプローブ端子11aの針先でZ方向変位量が大きい期間Aでは1次関数近似式を用い、検査を開始してから時間経過した後の変位量が小さい期間Bでは2次関数近似式を用いる。
これにより、プローブ端子11aの針先の載置台12から受ける温度の影響に沿った補正値を用いることが可能となり、半導体素子の電極とプローブ端子の針先との針圧が常に安定して接触し、信頼性の高い検査を高スループットで行うことができる。
本発明に係る半導体ウェハの検査方法は、半導体製造工程終了後の半導体素子の電気的特性検査を所定の検査温度で行うときに、検査開始前のカードコンタクト補正と、2番目以降の各半導体素子における検査前のアライメントを実施することなく、プローブカードのプローブ端子の針先と半導体ウェハに形成された複数の半導体素子の電極とが終始適切な針圧で接触し、信頼性の高い検査を高スループットで行うことができるので有効である。
1 ローダ室
2 プローバ室
9 テスタ
10 プローブ装置
11 プローブカード
11a プローブ端子
12 載置台
12a 半導体ウェハ
12b ダミーパッド
13 メインコントローラ
14 操作パネル/表示装置
15 ウェハ搬送機構
16 サブチャック
18 X−Y移動機構
21 アライメント機構
21A CCDカメラ
21B アライメントブリッジ
21C ガイドレール
2 プローバ室
9 テスタ
10 プローブ装置
11 プローブカード
11a プローブ端子
12 載置台
12a 半導体ウェハ
12b ダミーパッド
13 メインコントローラ
14 操作パネル/表示装置
15 ウェハ搬送機構
16 サブチャック
18 X−Y移動機構
21 アライメント機構
21A CCDカメラ
21B アライメントブリッジ
21C ガイドレール
Claims (4)
- Z方向に移動可能な載置台を所定の検査温度まで冷却した後、披検査体の半導体ウェハを設置し、前記半導体ウェハに形成された複数の半導体素子それぞれの電極とプローブカードに設けられたプローブ端子の針先とを接触させて、前記複数の半導体素子の電気的特性検査を順次行う検査方法において、
前記半導体素子の電極と熱収縮により変位した前記プローブ端子の針先との接触位置を補正するために、前記電気的特性検査の検査時間と前記熱収縮による針先の変位量との関係から前記接触位置の補正量を予め計算し、一定の検査時間毎に前記接触位置を補正することを特徴とする半導体ウェハの検査方法。 - Z方向に移動可能な載置台を所定の検査温度まで加熱した後、披検査体の半導体ウェハを設置し、前記半導体ウェハに形成された複数の半導体素子それぞれの電極とプローブカードに設けられたプローブ端子の針先とを接触させて、前記複数の半導体素子の電気的特性検査を順次行う検査方法において、
前記半導体素子の電極と熱膨張により変位した前記プローブ端子の針先との接触位置を補正するために、前記電気的特性検査の検査時間と前記熱膨張による針先の変位量との関係から前記接触位置の補正量を予め計算し、一定の検査時間毎に前記接触位置を補正することを特徴とする半導体ウェハの検査方法。 - 前記一定の検査時間毎に前記電極と前記針先との接触位置を補正する補正量が、検査を開始した直後でプローブ端子の針先でZ方向変位量が大きい期間Aと、検査を開始してから時間経過した後の変位量が小さい期間Bとにおいて、それぞれ異なる検査時間と前記プローブ端子の針先の接触位置を補正するため関係式によって計算され、前記補正量を用いて、一定の検査時間毎に前記針先の接触位置を補正することを特徴とする請求項1または2記載の半導体ウェハの検査方法。
- 前記検査時間毎に前記プローブ端子の針先と前記半導体素子の電極との接触位置を補正する補正量を算出する関係式として、前記プローブ端子の針先でZ方向変位量が大きい期間Aにおいては1次関数近似式を用い、変位量が小さい期間Bにおいては2次関数近似式を用いて、前記プローブ端子の針先の接触位置を補正する補正量を計算することを特徴とする請求項3記載の半導体ウェハの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201808A JP2010040750A (ja) | 2008-08-05 | 2008-08-05 | 半導体ウェハの検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201808A JP2010040750A (ja) | 2008-08-05 | 2008-08-05 | 半導体ウェハの検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040750A true JP2010040750A (ja) | 2010-02-18 |
Family
ID=42012992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008201808A Pending JP2010040750A (ja) | 2008-08-05 | 2008-08-05 | 半導体ウェハの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040750A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11333702B2 (en) | 2020-02-13 | 2022-05-17 | Fuji Electric Co., Ltd. | Semiconductor device test method |
-
2008
- 2008-08-05 JP JP2008201808A patent/JP2010040750A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11333702B2 (en) | 2020-02-13 | 2022-05-17 | Fuji Electric Co., Ltd. | Semiconductor device test method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100347463B1 (ko) | 프로브방법및프로브장치 | |
US7492176B2 (en) | Prober and probe contact method | |
KR100851419B1 (ko) | 프로버 및 탐침 접촉 방법 | |
JP5529769B2 (ja) | プローブカードの熱的安定化方法及び検査装置 | |
KR101169830B1 (ko) | 웨이퍼 검사 장치와 웨이퍼 검사 방법, 및 컴퓨터 판독가능한 기록 매체 | |
JP6821910B2 (ja) | プローバ及びプローブ針の接触方法 | |
JP2009198407A (ja) | プローブの針跡転写部材及びプローブ装置 | |
TW200845261A (en) | Method for detecting tip position of probe, alignment method, apparatus for detecting tip position of probe and probe apparatus | |
JP4932618B2 (ja) | 検査方法及びこの方法を記録したプログラム記録媒体 | |
US20090237101A1 (en) | Method for correcting displacement of multi card and method for testing circuit element | |
JP2005079253A (ja) | 検査方法及び検査装置 | |
JP4981525B2 (ja) | 半導体検査装置 | |
JP2010040750A (ja) | 半導体ウェハの検査方法 | |
JP2008192861A (ja) | 半導体検査装置および半導体検査方法 | |
JP2004266206A (ja) | プローバ装置、プローブカードのプリヒート方法およびそのプログラム | |
JP2005228788A (ja) | ウエーハとプローブカードとの位置合わせ方法、プローブ検査方法及びプローブ検査装置 | |
JP3294170B2 (ja) | プローブ方法及びプローブ装置 | |
JP2003344478A (ja) | 検査装置及び検査方法 | |
JP3424011B2 (ja) | プローブ方法及びプローブ装置 | |
JP2007234645A (ja) | プローバ温度制御装置、及び、方法 | |
KR100977328B1 (ko) | 프로버 시스템의 탐침 정렬 방법 | |
JP2008187023A (ja) | 半導体ウェーハのテスト方法及びテスト装置 | |
KR100557991B1 (ko) | 프로빙장치 및 프로빙방법 | |
JP2021052199A (ja) | プローバ及びプローブ針の接触方法 | |
JP2008010473A (ja) | ウエハプロービング装置及びウエハプロービング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100910 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100927 |