JP2007073853A - 半導体デバイスチップの選別方法 - Google Patents
半導体デバイスチップの選別方法 Download PDFInfo
- Publication number
- JP2007073853A JP2007073853A JP2005261446A JP2005261446A JP2007073853A JP 2007073853 A JP2007073853 A JP 2007073853A JP 2005261446 A JP2005261446 A JP 2005261446A JP 2005261446 A JP2005261446 A JP 2005261446A JP 2007073853 A JP2007073853 A JP 2007073853A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- device chip
- defective
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【構成】裏面に1μm程度以下の深さのコレクタ層と所定の厚さのコレクタ電極を有する半導体チップが複数配列されているウエハを良否判定する際に、前記コレクタ電極より厚さの薄いコレクタ電極を備えたモニター用ウエハを3枚以上含めて、ウエハを良否判定をし、該良否判定結果を座標位置ごとに記録し、前記モニター用ウエハ間ですべてに不良と判定される同一座標位置の半導体チップが存在する場合、前記同一座標位置の半導体チップについては、良品判定された前記半導体チップであっても、不良とみなす半導体デバイスチップの選別方法とすること。
【選択図】 図1
Description
一般に半導体デバイスは、大口径の半導体基板(半導体ウエハ)上に複数の半導体デバイスチップ(たとえば逆阻止型IGBTチップ)が同時に碁盤目状に作りこまれる。最終の特性チェック段階では各半導体デバイスチップは半導体ウエハ状態のままオートチェックテスタにより電気的特性を測定して前記半導体ウエハ内の各デバイスチップの良品・不良品を判別し、良品チップのみを選別して取り出し、次工程である組み立て工程に回される。半導体ウエハにおける不良発生率が極めて低い機種では、半導体デバイスチップの良品選別は行われない場合もあるが、前記縦型IGBTのように、次工程で同種のIGBTチップを数10個必要とする半導体モジュール組み立てを行う場合、そのうち1個でも不良チップが混入すると組み立てた半導体モジュール製品としては不良になるので、半導体ウエハの段階でのIGBTチップの良・不良の全数チェックおよび選別は必須の工程である。
特に逆阻止型IGBTでは図2(a)に示すようなコレクタpn接合4に達するような傷100が付けば逆耐圧不良となり易い。図2(b)に示すように、傷101の深さがコレクタpn接合深さ(1μm程度)より浅い場合、逆耐圧バイアス時にコレクタpn接合からコレクタ電極側にわずかに延びる空乏層に接触しない程度の深さであれば、逆耐圧不良になるとは限らない。ただし、その後の製造工程で傷の深さが進行すると、逆耐圧不良となる場合がある。
他方、半導体デバイスチップの選別方法としては、次のような公知技術が知られている。半導体ウエハテストで良品と判定された半導体デバイスチップを所定の指数で評価して、該指数が所定値を超えた場合に不良と扱うことに関する発明(特許文献1)。
複数の半導体ウエハの検査結果から、欠陥が異常発生した半導体ウエハの欠陥分布の類似度を定量評価することに関する発明(特許文献3)。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、半導体ウエハチェックでは不良と判定されないが、次工程のモジュール組み立てやスイッチング負荷試験後になって、初めて新たな不良半導体デバイスチップと判明される可能性のある(軽微な傷がコレクタ側に存在する)半導体デバイスチップを、前記半導体ウエハチェック段階での良否判定にかかわらず、不良チップと判定して排除する(組立工程に送らない)ことができる半導体デバイスチップの選別方法を提供することを目的とする。
前記半導体基板と同じ構成であって、コレクタ電極の厚さが前記半導体デバイスチップのコレクタ電極の厚さより薄いモニター用コレクタ電極を備えたモニター用半導体基板を3枚以上用意し、予め前記モニター用半導体基板内の全半導体デバイスチップの配置を全半導体基板に共通の直角座標で特定しておき、
前記良否判定に先立って、前記モニター用半導体基板を前記オートチェッカーのステージに載置して良否判定を行い、該良否判定結果を前記直角座標の位置として記録または記憶させ、
前記モニター用半導体基板による良否判定を、用意したモニター用半導体基板の枚数分繰り返し、
前記複数のモニター用半導体基板による良否判定で、同一座標位置の半導体デバイスチップについて不良と判定された割合が所定値を超えた場合、当該座標位置を不良座標位置として記録または記憶させ、
続いて行われる前記半導体基板に対する良否判定の際、前記不良座標位置の半導体デバイスチップは、前記半導体基板に対する良否判定の結果にかかわらず、不良とみなす半導体デバイスチップの選別方法とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項3記載の本発明によれば、前記モニター用コレクタ電極は前記コレクタ電極の積層数より少ない積層とすることにより、前記コレクタ電極の厚さより前記モニター用コレクタ電極の厚さを薄くした特許請求の範囲の請求項1また2のいずれか一項に記載の半導体デバイスチップの選別方法とすることも好ましい。
特許請求の範囲の請求項4記載の本発明によれば、前記コレクタ電極は、前記コレクタ層に近い順にAl、Ti、Ni、Auの4層からなる積層電極であり、前記モニター用半導体基板のコレクタ電極はAl電極である特許請求の範囲の請求項3記載の半導体デバイスチップの選別方法とすることが好適である。
特許請求の範囲の請求項6記載の本発明によれば、前記半導体デバイスチップが逆阻止型IGBTである特許請求の範囲の請求項1乃至5のいずれか一項に記載の半導体デバイスチップの選別方法とすることが好適である。
特許請求の範囲の請求項7記載の本発明によれば、前記半導体デバイスチップがフィールドストップ(FS)型IGBTである特許請求の範囲の請求項1乃至5のいずれか一項に記載の半導体デバイスチップの選別方法とすることも好ましい。
以下、本発明の半導体デバイスチップの選別方法にかかる実施例について、逆阻止IGBTを取り上げて図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下説明する実施例の記載に限定されるものではない。
半導体基板(ウエハ)には複数の逆阻止IGBTチップ10が形成される。図3の半導体デバイスチップの配置図に示すように、OF(オリエンテーションフラット)を示すウエハ下端部の直線に平行な直線をX軸、X軸に直角な方向をY軸とすると、半導体デバイスチップの位置はXY直角座標で示すことができ、この座標位置は異なるウエハ間でもほぼ同じにすることができる。たとえば、図3において、×印は不良逆阻止IGBTチップの座標位置である。この×印のついた座標位置は全ウエハ間で共通に同じ座標位置となる。
本発明では、図1の、半導体デバイスチップの選別方法にかかるフローチャート図に示すように、前記逆阻止IGBTチップが作り込まれた半導体ウエハの本体をオートチェックテスタで良否判定する前に、3枚のモニター用の逆阻止IGBTの半導体ウエハを良否判定する(S1)。モニター用ウエハの良否判定が出た後、通常(本体)の逆阻止IGBTウエハの良否判定を行う。この良否判定では、不良の逆阻止IGBTチップと判定された座標位置に不良であることを示すマーキングした後に、各チップに切断するためにダイシングする。ダイシング後、前記良否判定結果に基づく前記不良マーキングのついていないチップを良品として選別しピックアップして収集し、モジュール組み立て工程に送るのであるが、図1に示すように、良品チップの選別(収集)工程の前に、モニター用ウエハの良否判定結果を取り入れて良品チップの収集工程を見直すところに、本発明の特徴がある。
続いて通常の逆阻止IGBTウエハについてオートチェックテスタにて良否判定を行って(S5)不良素子のマーキングを行う(S6)。ウエハをダイシングして(S7)逆阻止IGBTをチップ状に分割し、前記不良素子のマーキングに基づいて良否チップの分別(選別)を行う(S8)。前記選別により良品チップをピックアップする際、入力されたモニター用ウエハの不良座標位置情報に基づいて、3枚のウエハに共通の不良座標位置と同一の通常(本体)ウエハの座標位置のチップは、通常ウエハの良否判定結果にかかわらず不良とみなして、良品チップから排除し、モジュール組み立て(S9)に送らないようにするのである。ここでは、良品チップを選別し、ピックアップする際(S8)にモニター用ウエハの良否判定結果を反映させたが、図1の鎖線で示すように、通常ウエハの不良素子マーキングの際(S6)に前記モニター用ウエハの良否判定結果を反映させて合わせて不良マーキングしてからダイシングし、不良マーキングされたチップを良品として選別しないようにしてもよい。
通常およびモニター用の逆阻止IGBTウエハの良否判定では、半導体ウエハ内のすべての逆阻止IGBTチップは、通常、前記図3に示すようにウエハのオリエンテーションフラットを表す下端部の直線部に平行な直線をX軸、その直角方向をY軸とする直角座標上の特定位置に割り当てられているので、不良と判定された特定のXY直角座標上のチップを、異なるウエハ間でもほぼ同一位置に配置されるチップとして特定できる。
前記逆阻止IGBTの通常ウエハ本体の良否判定の際に、前記逆阻止IGBTウエハ1を載置するステージ(図示せず)上に1μm程度の大きさのものであっても鋭角の凹凸や固着異物があると、前記逆阻止IGBTウエハ1の裏面に傷が付くことがある。この傷が図2(a)に示すようなコレクタ層2を突き抜けてドリフト層3にまで到達する程の深い傷100であれば、既に特性不良になっているはずであり、通常はこのウエハチェックの段階で不良判定となる。しかし図2(b)に示すように、コレクタpn接合4近傍の止まっている程度の傷101の場合、ウエハチェックの段階では不良判定になるとは限らないので、良品判定されてしまい、後の組立工程で結局不良となる場合がある。しかし、図2(c)に示す前記モニター用の逆阻止IGBTウエハ11に対しては、コレクタ電極6が0.2μm厚さのAlのみに、通常(本体)ウエハよりも薄く、さらにTi、Ni膜等も無いので、膜強度、膜硬度の点からも低下しており、図2(b)に示す程度の傷101と同程度の傷102場合でも、不良判定とする確率を通常(本体)ロットより高くすることができる。そこで、3枚のモニター用ウエハのすべてに同じ座標で不良判定されたチップについて、あるいは、3枚より多くのモニター用ウエハによりチェックを行い、不良チップと判定されるモニター用逆阻止IGBTが全モニター用ウエハ枚数に対して予め定めた割合(例えば80%)以上の率で発生した場合に、その座標位置を不良座標位置に指定して、当該不良座標位置の逆阻止IGBTチップは良否判定結果にかかわらず、通常(本体)ロットのオートチェックでも、不良とみなしてマークするかまたは選別の際にウエハからピックアップしないようにするのである。このようにすることにより、半導体デバイスチップを用いてモジュール組み立てやスイッチング負荷試験の際に新たな不良チップに発展するような程度の軽い傷を有するチップを、組み立て工程前に予め、不良チップと判定して排除することができる。
2 コレクタ層
3 ドリフト層
4 コレクタpn接合
5 コレクタ電極
6 モニター用コレクタ電極
10 逆阻止IGBTチップ
11 モニター用逆阻止IGBTウエハ
100 深い傷
101 浅い傷
102 浅い傷。
Claims (7)
- 表面にMOSゲート構造とエミッタ金属電極、裏面に1μm以下の深さのコレクタ層と該コレクタ層に接触する所定の厚さのコレクタ電極を有する半導体デバイスチップが複数配列されている半導体基板をオートチェッカーのステージに載置して良否判定を行い、良品と判定された前記半導体デバイスチップを選別して取り出す半導体デバイスチップの選別方法において、
前記半導体基板と同じ構成であって、コレクタ電極の厚さが前記半導体デバイスチップのコレクタ電極の厚さより薄いモニター用コレクタ電極を備えたモニター用半導体基板を3枚以上用意し、予め前記モニター用半導体基板内の全半導体デバイスチップの配置を全半導体基板に共通の直角座標で特定しておき、
前記良否判定に先立って、前記モニター用半導体基板を前記オートチェッカーのステージに載置して良否判定を行い、該良否判定結果を前記直角座標の位置として記録または記憶させ、
前記モニター用半導体基板による良否判定を、用意したモニター用半導体基板の枚数分繰り返し、
前記複数のモニター用半導体基板による良否判定で、同一座標位置の半導体デバイスチップについて不良と判定された割合が所定値を超えた場合、当該座標位置を不良座標位置として記録または記憶させ、
続いて行われる前記半導体基板に対する良否判定の際、前記不良座標位置の半導体デバイスチップは、前記半導体基板に対する良否判定の結果にかかわらず、不良とみなすことを特徴とする半導体デバイスチップの選別方法。 - 前記複数のモニター用半導体基板による良否判定で、同一座標位置の半導体デバイスチップすべてが不良と判定された場合、当該座標位置を不良座標位置として記憶することを特徴とする請求項1に記載の半導体デバイスチップの選別方法。
- 前記モニター用コレクタ電極は前記コレクタ電極の積層数より少ない積層とすることにより、前記コレクタ電極の厚さより前記モニター用コレクタ電極の厚さを薄くしたことを特徴とする請求項1また2のいずれか一項に記載の半導体デバイスチップの選別方法。
- 前記コレクタ電極は、前記コレクタ層に近い順にAl、Ti、Ni、Auの4層からなる積層電極であり、前記モニター用半導体基板のコレクタ電極はAl電極であることを特徴とする請求項3記載の半導体デバイスチップの選別方法。
- 前記モニター用半導体基板として、前記半導体基板を製造する工程のうちコレクタ電極としてAl層まで形成されたものを用いることを特徴とする請求項4に記載の半導体デバイスチップの選別方法。
- 前記半導体デバイスチップが逆阻止型IGBTであることを特徴とする請求項1乃至5のいずれか一項に記載の半導体デバイスチップの選別方法。
- 前記半導体デバイスチップがフィールドストップ(FS)型IGBTであることを特徴とする請求項1乃至5のいずれか一項に記載の半導体デバイスチップの選別方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261446A JP4852943B2 (ja) | 2005-09-09 | 2005-09-09 | 半導体デバイスチップの選別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261446A JP4852943B2 (ja) | 2005-09-09 | 2005-09-09 | 半導体デバイスチップの選別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073853A true JP2007073853A (ja) | 2007-03-22 |
JP4852943B2 JP4852943B2 (ja) | 2012-01-11 |
Family
ID=37935022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005261446A Expired - Fee Related JP4852943B2 (ja) | 2005-09-09 | 2005-09-09 | 半導体デバイスチップの選別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4852943B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056306A (ja) * | 2016-09-28 | 2018-04-05 | 富士機械製造株式会社 | 情報管理装置及び情報管理方法 |
CN111257715A (zh) * | 2020-02-19 | 2020-06-09 | 上海韦尔半导体股份有限公司 | 一种晶圆测试方法及装置 |
CN114582764A (zh) * | 2022-05-06 | 2022-06-03 | 成都泰美克晶体技术有限公司 | 一种薄晶片用厚度自动筛选分类设备及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233581A (ja) * | 1998-02-13 | 1999-08-27 | Mitsubishi Electric Corp | ウェーハテスト方法 |
JP2004165619A (ja) * | 2002-09-26 | 2004-06-10 | Mitsubishi Electric Corp | 半導体基板及びその製造方法並びに、半導体装置及びその製造方法 |
-
2005
- 2005-09-09 JP JP2005261446A patent/JP4852943B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233581A (ja) * | 1998-02-13 | 1999-08-27 | Mitsubishi Electric Corp | ウェーハテスト方法 |
JP2004165619A (ja) * | 2002-09-26 | 2004-06-10 | Mitsubishi Electric Corp | 半導体基板及びその製造方法並びに、半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056306A (ja) * | 2016-09-28 | 2018-04-05 | 富士機械製造株式会社 | 情報管理装置及び情報管理方法 |
CN111257715A (zh) * | 2020-02-19 | 2020-06-09 | 上海韦尔半导体股份有限公司 | 一种晶圆测试方法及装置 |
CN114582764A (zh) * | 2022-05-06 | 2022-06-03 | 成都泰美克晶体技术有限公司 | 一种薄晶片用厚度自动筛选分类设备及方法 |
CN114582764B (zh) * | 2022-05-06 | 2022-07-01 | 成都泰美克晶体技术有限公司 | 一种薄晶片用厚度自动筛选分类设备及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4852943B2 (ja) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4898139B2 (ja) | プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法 | |
US20020053065A1 (en) | Method, apparatus, and computer program of searching for clustering faults in semiconductor device manufacturing | |
KR101766562B1 (ko) | 탄화규소 반도체 장치의 제조 방법 | |
JPWO2009088081A1 (ja) | 半導体装置及びその製造方法 | |
JP2007158346A (ja) | プローブセンシング用パッド及びプローブ針接触位置検査方法 | |
JP4852943B2 (ja) | 半導体デバイスチップの選別方法 | |
US8022718B2 (en) | Method for inspecting electrostatic chucks with Kelvin probe analysis | |
JP2020031076A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2020004856A (ja) | 半導体装置の製造方法 | |
JP4984714B2 (ja) | 半導体装置の検査方法 | |
US11869814B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
CN115377064A (zh) | 碳化硅半导体装置的制造方法 | |
JP2019125743A (ja) | 半導体装置の製造方法 | |
US9406571B2 (en) | Method for manufacturing semiconductor device including inline inspection | |
US6734028B1 (en) | Method of detecting shallow trench isolation corner thinning by electrical stress | |
JP2002141474A (ja) | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ | |
JPH06216207A (ja) | ウエーハの検査方法 | |
JP7453063B2 (ja) | 半導体装置の製造方法および半導体装置の検査方法 | |
JP6971082B2 (ja) | 半導体装置の検査方法、半導体装置の製造方法、及び検査装置 | |
JP4577506B2 (ja) | 半導体素子の試験方法及び規格値決定方法 | |
JP2009302242A (ja) | ウエハ検査装置および半導体装置の製造方法 | |
JP5266899B2 (ja) | 絶縁ゲート型バイポーラトランジスタの検査方法 | |
CN117637505A (zh) | 裂纹缺陷的检测方法以及检测系统 | |
JP2022082847A (ja) | 炭化珪素半導体装置、半導体パッケージおよび炭化珪素半導体装置の検査方法 | |
CN118073324A (zh) | 测试结构及其测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |