CN111257715A - 一种晶圆测试方法及装置 - Google Patents

一种晶圆测试方法及装置 Download PDF

Info

Publication number
CN111257715A
CN111257715A CN202010103202.4A CN202010103202A CN111257715A CN 111257715 A CN111257715 A CN 111257715A CN 202010103202 A CN202010103202 A CN 202010103202A CN 111257715 A CN111257715 A CN 111257715A
Authority
CN
China
Prior art keywords
wafer
wafers
wafer test
test chart
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010103202.4A
Other languages
English (en)
Other versions
CN111257715B (zh
Inventor
诸舜杰
岳瑞芳
李宏亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN202010103202.4A priority Critical patent/CN111257715B/zh
Publication of CN111257715A publication Critical patent/CN111257715A/zh
Application granted granted Critical
Publication of CN111257715B publication Critical patent/CN111257715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种晶圆测试方法及装置，所述方法包括：获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；本发明还公开了一种晶圆测试装置，本发明公开的技术方案有效提高晶圆测试效率，减少探针损伤。

Description

一种晶圆测试方法及装置
技术领域
本发明属于半导体测试技术领域，特别涉及一种晶圆测试方法及装置。
背景技术
半导体组件的制造过程，大致上可分为晶圆制造、晶圆测试、封装及最后的测试，晶圆制造是在硅晶圆上制作电子电路组件，制作完成之后，晶圆上变成一个个的晶粒(die)，接着晶圆测试步骤针对晶粒作电性测试，将不合格的晶粒淘汰，并将晶圆切割成若干个晶粒，而封装是将合格的晶粒经过包装与打线的步骤，使晶粒成为集成电路(Integrated Circuit，IC)，最后要再经过电性测试确保集成电路的质量。
关于晶圆测试技术，依晶圆制造的不同阶段，分为芯片测试与成品测试两种。前者是以探针在产品仍处于晶圆制造阶段时进行的芯片良莠测试。对体积更小、功能更强的芯片的需求正推动集成电路产业的发展，同时也推动着集成电路设计和测试的发展。降低测试成本成为晶圆测试发展的首要目标。
现有技术中，对每个晶圆上的芯片都需要进行探针测试，这样降低了测试效率，测试成本较高。
发明内容
本发明实施例的目的在于克服上述问题或者至少部分地解决或缓减解决上述问题，通过本发明公开的技术方案可以有效解决测试效率低下的问题。
第一方面，本发明公开了一种晶圆测试方法，包括：
获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；
获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；
对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；
根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。
优选地，所述对所述每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，包括：
对每个所述部分批次晶圆中第一批次晶圆中的的一个晶圆进行探针测试，获得第一晶圆测试图，所述第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对所述第一晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在所述第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图；
根据第一优化晶圆测试图对所述部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，所述第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对所述第二晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第二晶圆测试图上的失效芯片经形貌测试合格时，在所述第二晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第二优化晶圆测试图；
重复上述步骤直到将获取每个所述部分批次晶圆中的一个晶圆测试完毕，获取部分批次中的每个批次晶圆的优化晶圆测试图。
优选地，所述对所述每个所述部分批次晶圆中的一个晶圆先进行探针测试，获得晶圆测试图，然后进行形貌测试后，根据形貌测试结果优化晶圆测试图获取部分批次中的每个批次的优化晶圆测试图，包括：
对每个所述部分批次晶圆中的第一批次晶圆中的一个晶圆进行探针测试，获得第一晶圆测试图，所述第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对所述第一晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在所述第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图；
根据第一优化晶圆测试图对所述部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，所述第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对所述第二晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，将所述第二晶圆测试图上的失效芯片进行形貌测试结果与所述第一优化晶圆测试图进行对比，判断所述第一优化晶圆测试图上除失效芯片位置之外是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将有效芯片位置修改为无效芯片位置，判断所述第一优化晶圆测试图上除失效芯片位置上是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将无效芯片位置修改为有效芯片位置，最终获得并存储第二优化晶圆测试图；
重复上述步骤直到将获取每个所述部分批次晶圆中的一个晶圆测试完毕，获取部分批次中的每个批次晶圆的晶圆测试图和优化晶圆测试图。
优选地，所述部分批次晶圆为相同产品的五个批次。
优选地，所述对部分批次中的每个批次优化晶圆测试图统计分析获取最终的晶圆测试图，包括，统计所述部分批次晶圆第一晶圆测试图中失效芯片在部分批次晶圆晶圆测试图中相同位置测试结果和在其它批次晶圆中失效芯片在部分批次晶圆晶圆测试图中相同位置测试结果，并计算第一晶圆测试图中失效芯片的良率和其它批次晶圆晶圆测试图中失效芯片的良率，如果第一晶圆测试图中存在失效芯片的良率和其它批次晶圆晶圆测试图中存在失效芯片的良率大于预设阈值，则确定第一晶圆测试图中的失效芯片和其它批次晶圆晶圆测试图中的失效芯片修改为有效芯片；如果第一晶圆测试图中存在失效芯片的良率和其它批次晶圆中存在失效芯片的良率小于预设阈值，则将确定第一次晶圆测试图中的失效芯片和在其它批次晶圆中的失效芯片为失效芯片。
优选地，所述失效芯片位置和有效芯片位置通过位置坐标进行标注。
优选地，所述形貌测试通过显微镜进行目测。
与现有技术相比，本发明提供的一种晶圆测试方法通过获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。本发明公开的技术方案通过对晶圆测试图进行多次优化，获得最终的测试晶圆图，这样避免对晶圆上无效芯片进行测试，这样可以提高测试效率，减少了探针损坏，降低测试成本。
第二当面，本发明还公开了一种晶圆测试装置，包括：
获取模块，用于获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；
第一测试模块，用于获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；
统计分析模块，用于对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；
第二测试模块，用于根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。
与现有技术相比，本发明提供的一种晶圆测试装置的有益效果与上述任一一技术方案公开的一种晶圆测试方法有益效果相同，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明公开的一个实施例公开晶圆测试流程图；
图2为本发明公开的一个实施例获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图详细流程图；
图3为第一晶圆测试图示意图；
图4为第一优化晶圆测试图示意图；
图5为第二晶圆测试图示意图；
图6为第二优化晶圆测试图示意图；
图7为本发明公开另一个实施例获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图详细流程图；
图8为本发明公开的一种实施例晶圆测试装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
申请人经过研究发现，现有技术中存在在晶圆测试过程中，每个晶圆上的芯片都要进行探针测试，这样降低了了工作效率。
本发明实施例通过在在同一产品的多个批次中抽出部分批次晶圆进行测试获得每个批次晶圆的晶圆测试图和的优化晶圆测试图，并根据多个晶圆测试图统计分析确定最终的晶圆测试图，对后续同一产品的晶圆测试根据最终的晶圆测试图进行测试，对于晶圆测试图中失效芯片未知不在进行测试，这样提高了测试效率，减少了探针损伤。
如图1所示，本发明公开的一种晶圆测试方法，具体包括：
步骤S01，获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；
在具体应用中，首先先获取同一产品的多个批次中的部分批次晶圆，如获取八个批次，但是只取五个批次进行测试。
步骤S02，获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图；其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；
在具体应用中，根据步骤S01获取部分批次晶圆，然后在部分批次晶圆中的每个批次晶圆选取一个晶圆，对每个批次晶圆中选取的晶圆进行探针测试和形貌测试，对于本发明实施例中，也就是在五个部分批次晶圆中的每个批次中选取一个晶圆进行探针测试，探针测试是对芯片的电气性能的测试，具体探针测试的方法和步骤是本领域技术人员常用的手段，在此不再赘述，具体的形貌测试是通过显微镜进行目检，具体目检的事项包括：
1.观察晶圆探针测试失效芯片是否完整，如完整，在晶圆测试图上将失效芯片变更为有效芯片；
2.观察晶圆探针测试失效芯片是否完整，测量失效芯片指定位置氧化层厚度是否正常，如完整且正常，在晶圆测试图上将将失效芯片变更为有效芯片；
3.观察晶圆探针测试失效芯片是否完整，金属是否有剥离&凸点等异常，测量失效芯片指定位置氧化层厚度是否正常，如完整且正常，在晶圆测试图上将失效芯片变更为有效芯片；
4.观察晶圆探针测试失效芯片是否完整，金属是否有剥离&凸点等异常，测量划片道距离是否正常(有些晶圆因薄片进行工艺，会导致芯片之间划片道距离变窄或变宽)，测量失效芯片指定位置氧化层厚度是否正常，如完整且正常，在晶圆测试图上将失效芯片变更为有效芯片；
5.观察晶圆探针测试失效芯片是否完整，金属是否有剥离&凸点等异常，测量划片道距离是否正常(有些晶圆因薄片进行工艺，会导致芯片之间划片道距离变窄或变宽)，测量失效芯片指定位置氧化层厚度是否正常，失效样品根据测试结果进行分类分析(漏电，短路，开路，阻值偏大等，具体分析其原因)若是工艺异常导致的判定为正常，如与机台等硬性原因导致失效因判定为不良，如完整且正常，在晶圆测试图上将失效芯片变更为有效芯片；
每个所述部分批次晶圆中的一个晶圆先进行探针测试，获得晶圆测试图，然后进行形貌测试后，根据形貌测试结果优化晶圆测试图获取部分批次中的每个批次的优化晶圆测试图包括：
对每个所述部分批次晶圆中的第一批次晶圆中的一个晶圆进行探针测试，获得第一晶圆测试图，所述第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对所述第一晶圆测试图上的失效芯片对应的芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在所述第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图；
根据第一优化晶圆测试图对所述部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，所述第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对所述第二晶圆测试图上的失效芯片对应的芯片进行形貌测试，获得形貌测试结果，当第二晶圆测试图上的失效芯片经形貌测试合格时，在所述第二晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第二优化晶圆测试图；
重复上述步骤直到将获取每个所述部分批次晶圆中的一个晶圆测试完毕，获取部分批次中的每个批次晶圆的优化晶圆测试图。
如图2所示，图2为本发明公开的一个实施例获取部分批次晶圆中的每个批次晶圆的晶圆测试图和优化晶圆测试图详细流程图；
在实际应用中，在本发明实施例中，以五个批次晶圆确定最终的晶圆测试图。首先对同一产品的中选取部分批次的晶圆确定最终的晶圆测试图。对每个部分批次晶圆中的第一批次晶圆中的一个晶圆进行探针测试，获得第一晶圆测试图，第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对第一晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图，并根据第一晶圆测试图对第一批次晶圆进行封装。
根据第一优化晶圆测试图对部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第二晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第二晶圆测试图上的失效芯片经形貌测试合格时，在第二晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第二优化晶圆测试图，并根据第二晶圆测试图对第二批次晶圆封装进行封装；
根据第二优化晶圆测试图对部分批次晶圆中的第三批次晶圆中的一个晶圆进行探针测试，获取第三晶圆测试图，第三晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第三晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第三晶圆测试图上的失效芯片经形貌测试合格时，在第三晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第三优化晶圆测试图，并根据第三晶圆测试图对第三批次晶圆进行封装；
根据第三优化晶圆测试图对部分批次晶圆中的第四批次晶圆中的一个晶圆进行探针测试，获取第四晶圆测试图，第四晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第四晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第四晶圆测试图上的失效芯片经形貌测试合格时，在第四晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第四优化晶圆测试图，并根据第四晶圆测试图对第四批次晶圆进行封装；
根据第四优化晶圆测试图对部分批次晶圆中的第五批次晶圆中的一个晶圆进行探针测试，获取第五晶圆测试图，第四晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第五晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第五晶圆测试图上的失效芯片经形貌测试合格时，在第五晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第五优化晶圆测试图，并根据第四晶圆测试图进行封装进行第五批次晶圆封装，并根据第五晶圆测试图对第五批次晶圆进行封装。
获取五个批次中的一个批次晶圆中的一个晶圆进行探针测试，通过机台进行测试，获得第一晶圆测试图(如图3所示)，第一晶圆测试图中包括10个无效芯片(黑色方框表示)，第一晶圆测试图上包括有效芯片(无色方框表示)和无效芯片(黑色方框表示)，有效芯片和无效芯片位置通过在晶圆上位置坐标进行标注，然后对第一晶圆测试图上失效芯片进行形貌测试，对于形貌测试通过的失效芯片，通过手动或者机器自动将第一晶圆测试图上的失效芯片修改为有效芯片，获得第一优化晶圆测试图(如图4所示)，对第一晶圆测试图中无效芯片(黑色表示)进行形貌测试，无效芯片中的01，02，03为形貌测试合格芯片，通过手动修改或机器自动修改将无效芯片中的01，02，03修改为有效芯片，获得第一优化晶圆测试图(如图4所示)。
然后在根据第一优化晶圆测试图对第二批次晶圆中的一个晶圆进行探针测试，重复上述图2步骤，直到将第五批晶圆测试完毕，获得每批次晶圆的晶圆测试图和优化晶圆测试图，每批次晶圆测试过程与上述测试过程一致，在此不在赘述。
所述对所述每个所述部分批次晶圆中的一个晶圆先进行探针测试，获得晶圆测试图，然后进行形貌测试后，根据形貌测试结果优化晶圆测试图获取部分批次中的每个批次的优化晶圆测试图，包括：
对每个所述部分批次晶圆中的第一批次晶圆中的一个晶圆进行探针测试，获得第一晶圆测试图，所述第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对所述第一晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在所述第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图；
根据第一优化晶圆测试图对所述部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，所述第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对所述第二晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，将所述第二晶圆测试图上的失效芯片进行形貌测试结果与所述第一优化晶圆测试图进行对比，判断所述第一优化晶圆测试图上除失效芯片位置之外是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将有效芯片位置修改为无效芯片位置，判断所述第一优化晶圆测试图上除失效芯片位置上是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将无效芯片位置修改为有效芯片位置，最终获得并存储第二优化晶圆测试图；
重复上述步骤直到将获取每个所述部分批次晶圆中的一个晶圆测试完毕，获取部分批次中的每个批次晶圆的晶圆测试图和优化晶圆测试图。
如图7所示，图7为本发明公开的一个实施例获取部分批次晶圆中的每个批次晶圆的晶圆测试图和优化晶圆测试图详细流程图；
在实际应用中，在本发明实施例中，以五个批次晶圆确定最终的晶圆测试图。
首先对同一产品的中选取部分批次的晶圆确定最终的晶圆测试图。对每个部分批次晶圆中的第一批次晶圆中的一个晶圆进行探针测试，获得第一晶圆测试图，第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对第一晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图，并根据第一晶圆测试图对第一批次晶圆进行封装；
根据第一优化晶圆测试图对部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第二晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，将所述第二晶圆测试图上的失效芯片进行形貌测试结果与所述第一优化晶圆测试图进行对比，判断所述第一优化晶圆测试图上除失效芯片位置之外是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将有效芯片位置修改为无效芯片位置，判断所述第一优化晶圆测试图上除失效芯片位置上是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将无效芯片位置修改为有效芯片位置，最终获得并存储第二优化晶圆测试图，并根据第二晶圆测试图对第二批次晶圆进行封装；
根据第二优化晶圆测试图对部分批次晶圆中的第三批次晶圆中的一个晶圆进行探针测试，获取第三晶圆测试图，第三晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第三晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，将所述第三晶圆测试图上的失效芯片进行形貌测试结果与所述第二优化晶圆测试图进行对比，判断所述第二优化晶圆测试图上除失效芯片位置之外是否存在失效芯片，如果存在，则在所述第二优化晶圆测试图上将有效芯片位置修改为无效芯片位置，判断所述第二优化晶圆测试图上除失效芯片位置上是否存在失效芯片，如果存在，则在所述第二优化晶圆测试图上将无效芯片位置修改为有效芯片位置，最终获得并存储第三优化晶圆测试图，并根据第三晶圆测试图对第三批次晶圆进行封装；
根据第三优化晶圆测试图对部分批次晶圆中的第四批次晶圆中的一个晶圆进行探针测试，获取第四晶圆测试图，第四晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第四晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，将所述第四晶圆测试图上的失效芯片进行形貌测试结果与所述第三优化晶圆测试图进行对比，判断所述第三优化晶圆测试图上除失效芯片位置之外是否存在失效芯片，如果存在，则在所述第三优化晶圆测试图上将有效芯片位置修改为无效芯片位置，判断所述第三优化晶圆测试图上除失效芯片位置上是否存在失效芯片，如果存在，则在所述第三优化晶圆测试图上将无效芯片位置修改为有效芯片位置，最终获得并存储第四优化晶圆测试图，并根据第四晶圆测试图对第四批次晶圆进行封装；
根据第四优化晶圆测试图对部分批次晶圆中的第五批次晶圆中的一个晶圆进行探针测试，获取第五晶圆测试图，第五晶圆测试图上标注有失效芯片位置和有效芯片位置；
对第五晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，将所述第五晶圆测试图上的失效芯片进行形貌测试结果与所述第四优化晶圆测试图进行对比，判断所述第四优化晶圆测试图上除失效芯片位置之外是否存在失效芯片，如果存在，则在所述第四优化晶圆测试图上将有效芯片位置修改为无效芯片位置，判断所述第四优化晶圆测试图上除失效芯片位置上是否存在失效芯片，如果存在，则在所述第四优化晶圆测试图上将无效芯片位置修改为有效芯片位置，最终获得并存储第五优化晶圆测试图，并根据第五晶圆测试图对第五批次晶圆进行封装。
获取五个批次晶圆中的一个批次晶圆中的一个晶圆进行探针测试，通过机台进行测试，获得第一晶圆测试图(如图4所示)，第一晶圆测试图中包括10个无效芯片(黑色方框表示)，第一晶圆测试图上包括有效芯片(无色方框表示)和无效芯片(黑色方框表示)，有效芯片和无效芯片位置通过在晶圆上位置坐标进行标注，然后对第一晶圆测试图上失效芯片进行形貌测试，对于形貌测试通过的失效芯片，通过手动或机器自动将第一晶圆测试图上的失效芯片修改为有效芯片，获得第一优化晶圆测试图(如图4所示)，对第一晶圆测试图上的无效芯片(黑色表示)进行形貌测试，发现无效芯片中的01，02，03为形貌测试合格，通过手动或机器自动将无效芯片中的01，02，03修改为有效芯片，获得第一优化晶圆测试图(图4所示)。
如图5所示，图5为第二晶圆测试图，由图5可知在对第二批次晶圆中的一个晶圆进行探针测试时，比第一优化晶圆测试图(图4)的无效芯片多无效芯片04，对第二晶圆测试图(如图5所示)进行形貌测试发现图5中的无效芯片04为合格，通过手动或机器自动将无效芯片04修改为有效芯片获得第二优化晶圆测试图(如图6所示)。
然后在根据第二优化晶圆测试图对第三批次晶圆中的一个晶圆进行探针测试，重复上述图5的步骤，直到将第五批次晶圆测试完毕，获得每批次晶圆的晶圆测试图和优化晶圆测试图，每批测试过程与上述测试过程一致，在此不在赘述。
步骤S03，对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；
具体包括：统计所述部分批次晶圆第一晶圆测试图中失效芯片在部分批次晶圆晶圆测试图中相同位置测试结果和其它批次晶圆中失效芯片在部分批次晶圆晶圆测试图中相同位置测试结果，并计算第一晶圆测试图中失效芯片的良率和在其它批次晶圆中失效芯片的良率，如果第一次晶圆测试图中存在失效芯片的良率和其它批次晶圆中存在失效芯片的良率大于预设阈值，则将第一次晶圆测试图中的失效芯片和其它批次晶圆晶圆测试图中的失效芯片修改为有效芯片；如果第一次晶圆测试图中的失效芯片的良率和在其它批次晶圆晶圆测试图中的失效芯片的良率小于预设阈值，则确定第一次晶圆测试时的失效芯片和在其它批次晶圆中的失效芯片为失效芯片。
在具体的应用中，对部分批次中的每个批次的晶圆测试图进行统计分析获得最终的晶圆测试图。
在本发明实施例中对五个批次晶圆测试图进行统计分析可以获得最终的晶圆测试图，首先获得第一晶圆测试图中的失效芯片位置，然后在后续四个批次晶圆晶圆测试图中获得在失效位置相同位置芯片的测试结果和后续四个批次晶圆晶圆测试图中失效芯片在其它四个批次晶圆相同位置芯片的测试结果，并进行统计第一晶圆测试图中失效芯片的良率和在其它批次晶圆晶圆测试图中失效芯片的良率，如果在第一晶圆测试图中存在失效芯片良率和其它批次晶圆中存在失效芯片的良率大于预设阈值，则将失效芯片手动或者机器自动修改为有效芯片，如果第一晶圆测试图中失效芯片的良率和其它批次晶圆中失效芯片的良率小于预设阈值，则确定第一次晶圆测试图的失效芯片和其它批次晶圆晶圆测试图中失效芯片为失效芯片，然后获得最终的晶圆测试图。
如图3所示，在第一晶圆测试图中无效芯片为10个，标注这10个无效芯片的位置，然后在经过第二次到第五次探针测试后(假设在其它四个批次在第一晶圆测试图中无效芯片位置之外的其它芯片位置未检测到无效芯片)，记录这10个无效芯片在第二次到第五次探针测试的在晶圆测试图中相同位置的探针测试结果，计算这10个无效芯片位置经过五次探针测试有效次数和无效次数，有效次数/总测试次数(五次)＝良率，根据良率大小判断这10个无效芯片是否是无效芯片。
步骤S04，根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。
实际应用中，根据步骤S03获得最终的晶圆测试图对相同产品其它晶圆进行探针测试，这样可以在测试过程中不用对失效芯片进行测试，这样提高了测试效率，减少了探针损坏，对应同一产品的晶圆都可以通过此最终的晶圆测试图进行测试，提高了工作效率。
与现有技术相比，本发明提供的一种晶圆测试方法通过获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。本发明公开的技术方案通过对晶圆测试图进行多次优化，获得最终的测试晶圆图，这样避免对晶圆上无效芯片进行测试，这样可以提高测试效率，降低测试成本，减少探针损伤。
如图8所示，本发明公开的一种晶圆测试装置，包括：
获取模块01，用于获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；
第一测试模块02，用于获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；
统计分析模块03，用于对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；
第二测试模块04，用于根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。
在实际应用中，根据确定的最终的晶圆测试图对相同产品其它晶圆进行全自动化测试。
也就是说，整个检测设备对晶圆进行探针测试和形貌测试，并对多个批次晶圆的晶圆测试图进行统计分析，获得最终的晶圆测试图，后期根据最终的晶圆测试图对相同产品其它晶圆进行测试，整个测试过程进行全自动化完成。
本发明公开的技术方案通过对晶圆测试图进行多次优化，获得最终的测试晶圆图，这样避免对晶圆上无效芯片进行测试，这样可以提高测试效率，降低测试成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种晶圆测试方法，其特征在于，包括：
获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；
获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；
对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；
根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。
2.如权利要求1所述的一种晶圆测试方法，其特征在于，所述对所述每个所述部分批次晶圆中的一个晶圆先进行探针测试，获得晶圆测试图，然后进行形貌测试后，根据形貌测试结果优化晶圆测试图获取部分批次中的每个批次的优化晶圆测试图，包括：
对每个所述部分批次晶圆中的第一批次晶圆中的一个晶圆进行探针测试，获得第一晶圆测试图，所述第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对所述第一晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在所述第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图；
根据第一优化晶圆测试图对所述部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，所述第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对所述第二晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第二晶圆测试图上的失效芯片经形貌测试合格时，在所述第二晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第二优化晶圆测试图；
重复上述步骤直到将获取每个所述部分批次晶圆中的一个晶圆测试完毕，获取部分批次中的每个批次晶圆的晶圆测试图和优化晶圆测试图。
3.如权利要求1所述的一种晶圆测试方法，其特征在于，所述对所述每个所述部分批次晶圆中的一个晶圆先进行探针测试，获得晶圆测试图，然后进行形貌测试后，根据形貌测试结果优化晶圆测试图获取部分批次中的每个批次的优化晶圆测试图，包括：
对每个所述部分批次晶圆中的第一批次晶圆中的一个晶圆进行探针测试，获得第一晶圆测试图，所述第一晶圆测试图上设置有失效芯片位置和有效芯片位置；
对所述第一晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，当第一晶圆测试图上的失效芯片经形貌测试合格时，在所述第一晶圆测试图上将失效芯片位置修改为有效芯片位置，获得并存储第一优化晶圆测试图；
根据第一优化晶圆测试图对所述部分批次晶圆中的第二批次晶圆中的一个晶圆进行探针测试，获取第二晶圆测试图，所述第二晶圆测试图上标注有失效芯片位置和有效芯片位置；
对所述第二晶圆测试图上的失效芯片进行形貌测试，获得形貌测试结果，将所述第二晶圆测试图上的失效芯片进行形貌测试结果与所述第一优化晶圆测试图进行对比，判断在所述第一优化晶圆测试图上除失效芯片位置之外是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将有效芯片位置修改为无效芯片位置，判断所述第一优化晶圆测试图上除失效芯片位置上是否存在失效芯片，如果存在，则在所述第一优化晶圆测试图上将无效芯片位置修改为有效芯片位置，最终获得并存储第二优化晶圆测试图；
重复上述步骤直到将获取每个所述部分批次晶圆中的一个晶圆测试完毕，获取部分批次中的每个批次晶圆的晶圆测试图和优化晶圆测试图。
4.如权利要求2或3所述的一种晶圆测试方法，其特征在于，所述部分批次晶圆为相同产品的五个批次。
5.如权利要求2或3所述的一种晶圆测试方法，其特征在于，所述对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图，包括，统计所述部分批次晶圆第一晶圆测试图中失效芯片在部分批次晶圆晶圆测试图相同位置测试结果和其它批次晶圆测试图中失效芯片在部分批次晶圆晶圆测试图中相同位置测试结果，并计算第一晶圆测试图中每个失效芯片的良率和其它批次晶圆中每个失效芯片的良率，如果第一晶圆测试图中存在失效芯片的良率和其它批次晶圆测试图中存在失效芯片的良率大于预设阈值，则将第一晶圆测试图中失效芯片和其它批次晶圆晶圆测试图中失效芯片修改为有效芯片；如果第一晶圆测试图中存在失效芯片的良率和其它批次晶圆晶圆测试图中存在失效芯片的良率小于预设阈值，则将确定第一晶圆测试图中的失效芯片和在其它批次晶圆晶圆测试图中的失效芯片为失效芯片。
6.如权利要求2或3任一项所述的一种晶圆测试方法，其特征在于，所述失效芯片位置和有效芯片位置通过位置坐标进行标注。
7.如权利要求2或3任一项所述的一种晶圆测试方法，其特征在于，所述形貌测试通过显微镜进行目测。
8.一种晶圆测试装置，其特征在于，包括：
获取模块，用于获取相同产品多个不同批次晶圆中的部分批次晶圆，每个批次中有多个晶圆，每个所述晶圆上具有若干个芯片；
第一测试模块，用于获取每个所述部分批次晶圆中的一个晶圆，对每个所述部分批次晶圆中的一个晶圆依次进行探针测试和形貌测试后，获取部分批次中的每个批次的晶圆测试图和优化晶圆测试图，其中，下一批次晶圆根据上一批次的优化晶圆测试图进行探针测试；
统计分析模块，用于对部分批次中的每个批次晶圆测试图统计分析获取最终的晶圆测试图；
第二测试模块，用于根据获得最终的晶圆测试图对相同产品其它晶圆进行探针测试。
CN202010103202.4A 2020-02-19 2020-02-19 一种晶圆测试方法及装置 Active CN111257715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010103202.4A CN111257715B (zh) 2020-02-19 2020-02-19 一种晶圆测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010103202.4A CN111257715B (zh) 2020-02-19 2020-02-19 一种晶圆测试方法及装置

Publications (2)

Publication Number Publication Date
CN111257715A true CN111257715A (zh) 2020-06-09
CN111257715B CN111257715B (zh) 2022-06-24

Family

ID=70954511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010103202.4A Active CN111257715B (zh) 2020-02-19 2020-02-19 一种晶圆测试方法及装置

Country Status (1)

Country Link
CN (1) CN111257715B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611347A (zh) * 2021-07-16 2021-11-05 深圳米飞泰克科技有限公司 晶圆测试方法、装置、终端设备及存储介质
CN114444427A (zh) * 2020-11-06 2022-05-06 紫光同芯微电子有限公司 一种晶圆测试结果加严修正筛选方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685019A (ja) * 1992-09-07 1994-03-25 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
US20040058461A1 (en) * 2002-09-20 2004-03-25 Cesar Payan Lot-optimized wafer level burn-in
TW200410349A (en) * 2002-12-03 2004-06-16 Powerchip Semiconductor Corp Method for analyzing wafer test parameters
JP2004281425A (ja) * 2003-01-22 2004-10-07 Nec Micro Systems Ltd 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
US6999614B1 (en) * 1999-11-29 2006-02-14 Kla-Tencor Corporation Power assisted automatic supervised classifier creation tool for semiconductor defects
TW200707614A (en) * 2005-08-10 2007-02-16 Samsung Electronics Co Ltd Testing method detecting localized failure on a semiconductor wafer
JP2007073853A (ja) * 2005-09-09 2007-03-22 Fuji Electric Holdings Co Ltd 半導体デバイスチップの選別方法
CN101431039A (zh) * 2007-11-08 2009-05-13 久元电子股份有限公司 晶圆检测系统
US20090166324A1 (en) * 2007-12-31 2009-07-02 Lee Kevin J Full-wafer backside marking process
US20100166535A1 (en) * 2008-12-31 2010-07-01 Cheng Mei Instrument Technology Co., Ltd. System and method for separating defective dies from wafer
TW201030875A (en) * 2009-02-13 2010-08-16 Hermes Microvision Inc Method and machine for examining wafers
CN102376599A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种合格晶粒分布图的生成方法和装置
CN102565653A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种晶圆测试方法
CN102044458B (zh) * 2009-10-09 2012-12-26 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法
CN103163442A (zh) * 2013-03-22 2013-06-19 无锡中星微电子有限公司 一种晶圆测试方法
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查系统

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685019A (ja) * 1992-09-07 1994-03-25 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
US6999614B1 (en) * 1999-11-29 2006-02-14 Kla-Tencor Corporation Power assisted automatic supervised classifier creation tool for semiconductor defects
US20040058461A1 (en) * 2002-09-20 2004-03-25 Cesar Payan Lot-optimized wafer level burn-in
TW200410349A (en) * 2002-12-03 2004-06-16 Powerchip Semiconductor Corp Method for analyzing wafer test parameters
JP2004281425A (ja) * 2003-01-22 2004-10-07 Nec Micro Systems Ltd 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
TW200707614A (en) * 2005-08-10 2007-02-16 Samsung Electronics Co Ltd Testing method detecting localized failure on a semiconductor wafer
JP2007073853A (ja) * 2005-09-09 2007-03-22 Fuji Electric Holdings Co Ltd 半導体デバイスチップの選別方法
CN101431039A (zh) * 2007-11-08 2009-05-13 久元电子股份有限公司 晶圆检测系统
US20090166324A1 (en) * 2007-12-31 2009-07-02 Lee Kevin J Full-wafer backside marking process
US20100166535A1 (en) * 2008-12-31 2010-07-01 Cheng Mei Instrument Technology Co., Ltd. System and method for separating defective dies from wafer
TW201030875A (en) * 2009-02-13 2010-08-16 Hermes Microvision Inc Method and machine for examining wafers
TWI552240B (zh) * 2009-02-13 2016-10-01 漢民微測科技股份有限公司 晶圓檢驗方法及其機台
CN102044458B (zh) * 2009-10-09 2012-12-26 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法
CN102376599A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种合格晶粒分布图的生成方法和装置
CN102565653A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种晶圆测试方法
CN103163442A (zh) * 2013-03-22 2013-06-19 无锡中星微电子有限公司 一种晶圆测试方法
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114444427A (zh) * 2020-11-06 2022-05-06 紫光同芯微电子有限公司 一种晶圆测试结果加严修正筛选方法
CN113611347A (zh) * 2021-07-16 2021-11-05 深圳米飞泰克科技有限公司 晶圆测试方法、装置、终端设备及存储介质
CN113611347B (zh) * 2021-07-16 2022-05-17 深圳米飞泰克科技股份有限公司 晶圆测试方法、装置、终端设备及存储介质

Also Published As

Publication number Publication date
CN111257715B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US6341241B1 (en) Defect analysis method and process control method
US6613590B2 (en) Yield based, in-line defect sampling method
US6766208B2 (en) Automatic production quality control method and system
US20050097481A1 (en) Method, apparatus, and computer program of searching for clustering faults in semiconductor device manufacturing
US7174281B2 (en) Method for analyzing manufacturing data
US20070177135A1 (en) Method and system for measurement data evaluation in semiconductor processing by correlation-based data filtering
US6701204B1 (en) System and method for finding defective tools in a semiconductor fabrication facility
CN111653500A (zh) 判断晶圆良率损失的方法
CN115032493A (zh) 一种基于管芯参数显示的晶圆测试方法及系统
CN111257715B (zh) 一种晶圆测试方法及装置
CN112802771A (zh) 缺陷检测晶圆图优化方法及其优化系统
US6200823B1 (en) Method for isolation of optical defect images
US20100004775A1 (en) Method and system for defect detection in manufacturing integrated circuits
JP2004047542A (ja) チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法
US7524683B2 (en) Method of monitoring a semiconductor manufacturing trend
JP4611369B2 (ja) デバイスの製造方法
CN112908874B (zh) 半导体结构的量测方法及量测装置
US6442499B1 (en) Methods and apparatus for statistical process control of test
US7039543B1 (en) Transforming yield information of a semiconductor fabrication process
JP4866263B2 (ja) 電子デバイスの品質管理方法および電子デバイスの品質管理システム
US7421357B2 (en) Inspection data analysis program, inspection tools, review apparatus and yield analysis apparatus
US7634127B1 (en) Efficient storage of fail data to aid in fault isolation
CN117059510B (zh) 晶圆中晶粒性能参数处理方法、装置、设备及存储介质
US7263451B1 (en) Method and apparatus for correlating semiconductor process data with known prior process data
US7197435B1 (en) Method and apparatus for using clustering method to analyze semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant