CN104240762B - 反熔丝结构及编程方法 - Google Patents

Abstract

一种反熔丝结构及编程方法，利用PMOS晶体管作为反熔丝结构，且所述源极和栅极与第一电压端相连接，所述漏极和有源区与第二电压端相连接，当需要对所述反熔丝结构进行编程时，在所述第一电压端施加编程电压，且将第二电压端与接地端相连接，由于热电子引起的穿通效应，所述PMOS晶体管的源区和漏区发生穿通，从而使得所述PMOS晶体管从原始的断开状态变为导通状态，完成反熔丝结构的编程操作。由于本发明利用PMOS晶体管的热电子引起的穿通效应形成反熔丝结构，所述编程电压的电压值较低，不需要形成额外的高压晶体管，与现有的工艺兼容，且工艺难度低。

Description

反熔丝结构及编程方法

技术领域

本发明涉及半导体技术，特别涉及一种反熔丝结构及编程方法。

背景技术

基于反熔丝的半导体器件具有十分优越的性能，主要体现在以下几个方法：（1）具有非易失性，通过编程电压对反熔丝进行编程，编程后反熔丝由一种状态转变为另一种状态，这种状态的改变是不可逆的，并且改变后的编程状态可以永久的保存；（2）具有抗辐射性，反熔丝是天然的抗辐射组件，它不仅可以耐受核辐射的影响，而且对外太空放入各种粒子辐射具有免疫的性能；（3）具有高可靠性，有研究表明反熔丝器件的可靠性比专用的集成电路（ASIC）的可靠性还要高一个数量级；（4）具有保密性，反熔丝编程前后发生的变化是极其微小，一般在几十纳米范围内，另外反熔丝器件内部具有的反熔丝的个数由几十万到几百万，甚至几千万，因此对反熔丝器件进行逆向设计几乎不可能；（5）具有百分百的可测性，反熔丝在编程前后表现出两种截然不同的电特性，使用测试电路可以实现大规模反熔丝的全覆盖测试；（6）体积小、速度快、功耗低，使用先进的半导体工艺加工手段可以将反熔丝做的极小，从而能有效降低反熔丝的自身寄生电容，另一方面，编程后的反熔丝的电阻可以小至几十欧姆，因此反熔丝器件不仅速度快，而且功耗高。

其中，现有技术的反熔丝单元的基本结构为三明治结构，包括上下电极和位于上下电极间的反熔丝介质层。目前较为成熟的反熔丝结构主要包括：ONO（氧化硅-氮化硅-氧化硅）电熔丝、非晶硅反熔丝和栅氧化层反熔丝，其中，由于ONO电熔丝、非晶硅反熔丝的形成工艺与现有的CMOS工艺不兼容，因此最流行的反熔丝结构为栅氧化层反熔丝，利用衬底、栅氧化层和栅电极层作为反熔丝的三明治结构。但由于目前栅氧化层的厚度仍旧较大，导致对栅氧化层反熔丝进行击穿的编程电压较大，需要使用高压晶体管产生编程电压。而随着半导体工艺节点的不断下降，高压晶体管的制作也会变得越来越困难。

发明内容

本发明解决的问题是提供一种反熔丝结构及编程方法，编程电压较低。

为解决上述问题，本发明提供一种反熔丝结构，包括：半导体衬底；位于所述半导体衬底内的有源区和包围所述有源区的浅沟槽隔离结构；横跨所述有源区的栅极，位于所述栅极两侧有源区内的源极和漏极，所述栅极、源极、漏极和有源区构成PMOS晶体管；所述PMOS晶体管的栅极、源极与第一电压端相连接，所述PMOS晶体管的漏极、有源区与第二电压端相连接。

可选的，所述栅极包括位于中间位置的第一部分和位于第一部分两侧的第二部分，所述第二部分的宽度小于第一部分的宽度，且所述第二部分的栅极与有源区两侧的浅沟槽隔离结构相接触。

可选的，所述栅极包括位于中间位置的第一部分和位于第一部分两侧的第二部分，所述第二部分的宽度大于第一部分的宽度，且所述第二部分的栅极与有源区两侧的浅沟槽隔离结构相接触。

可选的，所述栅极的宽度小于500纳米。

可选的，所述浅沟槽隔离结构的具体结构包括：位于所述半导体衬底内且围绕有源区的沟槽，位于所述沟槽侧壁和底部表面的垫氧化层，位于所述垫氧化层表面的氮化硅层和位于所述氮化硅层表面且填充满所述沟槽的氧化硅材料。

可选的，所述浅沟槽隔离结构的具体结构包括：位于所述半导体衬底内且围绕有源区的沟槽，位于所述沟槽侧壁和底部表面的垫氧化层，位于所述垫氧化层表面且填充满所述沟槽的氧化硅材料。

可选的，所述第一电压端与编程第二电压端相连接，所述第二电压端与接地端相连接。

可选的，所述第一电压端通过控制开关与编程电压端相连接。

可选的，所述第二电压端通过控制开关与接地端相连接。

可选的，所述控制开关为NMOS晶体管或PMOS晶体管。

本发明还提供了一种对所述反熔丝结构的编程方法，包括：所述第一电压端施加编程电压，且所述第二电压端接地，由于热电子引起的穿通效应，所述PMOS晶体管的源区和漏区发生穿通，使得所述PMOS晶体管导通，完成反熔丝结构的编程操作。

可选的，所述编程电压为脉冲电压或持续电压。

可选的，所述编程电压的电压为PMOS晶体管的工作电压绝对值的1～2倍。

与现有技术相比，本发明的技术方案具有以下优点：

本发明利用PMOS晶体管作为反熔丝结构，且所述源极和栅极与第一电压端相连接，所述漏极和有源区与第二电压端相连接，当需要对所述反熔丝结构进行编程时，在所述第一电压端施加编程电压，且将第二电压端与接地端相连接。由于热电子引起的穿通效应，所述PMOS晶体管的源区和漏区发生穿通，从而使得所述PMOS晶体管从原始的断开状态变为导通状态，完成反熔丝结构的编程操作。由于本发明利用PMOS晶体管的热电子引起的穿通效应形成反熔丝结构，所述编程电压的电压值较低，不需要形成额外的高压晶体管，与现有的工艺兼容，且工艺难度低。

附图说明

图1～图5是本发明实施例的反熔丝结构的结构示意图。

具体实施方式

由于现有的反熔丝结构或与CMOS工艺不兼容，或编程电压过高，因此，本发明实施例提供了一种反熔丝结构，包括：半导体衬底；位于所述半导体衬底内的有源区和包围所述有源区的浅沟槽隔离结构；横跨所述有源区的栅极，位于所述栅极两侧有源区内的源极和漏极，所述栅极、源极、漏极和有源区构成PMOS晶体管；所述PMOS晶体管的栅极、源极与第一电压端相连接，所述PMOS晶体管的漏极、有源区与第二电压端相连接。当需要对所述反熔丝结构进行编程时，在所述第一电压端施加编程电压，且将第二电压端与接地端相连接，由于热电子引起的穿通效应，所述PMOS晶体管的源区和漏区发生穿通，从而使得所述PMOS晶体管从原始的断开状态变为导通状态，完成反熔丝结构的编程操作。由于本发明利用PMOS晶体管的热电子引起的穿通效应形成反熔丝结构，所述编程电压的电压值较低，不需要形成额外的高压晶体管，与现有的工艺兼容，且工艺难度低。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1～图3，图1为本发明实施例的反熔丝结构的俯视结构示意图，图2为图1沿AA’方向的反熔丝结构的剖面结构示意图，图3是图1沿BB’方向的反熔丝结构的剖面结构示意图。

所述反熔丝结构包括：半导体衬底100，位于所述半导体衬底100内的有源区110和围绕所述有源区110设置的浅沟槽隔离结构120，横跨所述有源区110的栅极130，位于所述栅极130两侧的有源区110内的源区140和漏区150，位于所述漏区150另一侧的有源区连接区160，所述栅极130、有源区110、源区140和漏区150构成PMOS晶体管，所述PMOS晶体管的栅极130、源极140与第一电压端V1相连接，所述PMOS晶体管的漏极150与第二电压端V2相连接，所述有源区110通过有源区连接区160与第二电压端V2相连接。

所述半导体衬底100的材料可以为单晶硅（Si）、单晶锗（Ge）、或硅锗（GeSi）、碳化硅（SiC）；也可以是绝缘体上硅（SOI）、绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。在本实施例中，所述半导体衬底100为P型半导体衬底。

在本实施例中，所述栅极130包括栅氧化层（未标示）、位于栅氧化层表面的栅电极（未标示）和位于所述栅氧化层、栅电极侧壁的侧墙（未标示）。由于所述栅氧化层与有源区110之间的界面会产生缺陷，且所述缺陷会捕获热电子，在栅氧化层与有源区110之间的界面形成缺陷电荷区。由于所述缺陷电荷区带负电，因此靠近缺陷电荷区的有源区110内的电子被排斥，空穴被吸引，产生空穴的导通通路，所述空穴的导通通路与漏区150相连接，使得PMOS晶体管的沟道区逐渐变短，最终导致所述源区140和漏区150发生穿通，发生热电子引起的穿通效应。

在本实施例中，由于所述反熔丝结构为PMOS晶体管，所述有源区110为N型阱区，所述有源区连接区160为N型重掺杂，所述有源区连接区160位于漏区150相对于栅极130的另一侧。在其他实施例中，所述有源区连接区也可以位于源区相对于栅极的另一侧。在其他实施例中，所述有源区连接区也可以位于半导体衬底的其他位置且与有源区电连接。

在本实施例中，由于所述PMOS晶体管的栅极130、源极140与第一电压端V1相连接，所述PMOS晶体管的漏极150、有源区110与第二电压端V2相连接，只需要两个电压连接端即可完成编程过程，有利于降低金属互连线的布线难度。

在本实施例中，所述第一电压端V1与编程电压端相连接，所述第二电压端V2与接地端相连接，利用所述编程电压端施加编程电压对反熔丝结构进行编程，使得反熔丝结构发生导通。

在其他实施例中，所述第一电压端还可以通过控制开关与编程电压端相连接，或所述第二电压端通过控制开关与接地端相连接。所述控制开关为NMOS晶体管或PMOS晶体管。通过控制所述NMOS晶体管或PMOS晶体管的栅极电压来控制是否对反熔丝结构进行编程。

在本实施例中，所述浅沟槽隔离结构120包括：位于所述半导体衬底100内且围绕有源区110的沟槽（未图示），位于所述沟槽侧壁和底部表面的垫氧化层121，位于所述垫氧化层121表面的氮化硅层122，位于所述氮化硅层122表面且填充满所述沟槽的氧化硅材料123。所述氮化硅层122可以用于增加沟道区的应力，以提高沟道区的载流子迁移率。由于栅极与有源区两侧的浅沟槽隔离结构相接触，因此靠近浅沟槽隔离结构120表面的部分氮化硅层120与垫氧化层121之间仍会受到栅极电压的影响，同时氮化硅层120与垫氧化层121之间存在缺陷，施加在所述栅极130的编程电压会导致热电子贯穿垫氧化层121，在所述氮化硅层120和垫氧化层121之间形成缺陷电荷区。且由于氮化硅层120与垫氧化层121之间存在的缺陷更多，因此所述缺陷电荷区电场更大，更容易在有源区110靠近浅沟槽隔离结构120表面的位置形成空穴的导通通路，所述空穴的导通通路与漏区150相连接，使得PMOS晶体管的沟道逐渐变短，最终导致所述源区140和漏区150发生穿通，发生热电子引起的穿通效应（Hot Electron Induced Pouch-through，HEIP）。

在其他实施例中，所述浅沟槽隔离结构还可以包括：位于所述半导体衬底内且围绕有源区的沟槽，位于所述沟槽侧壁和底部表面的垫氧化层，位于所述垫氧化层表面且填充满所述沟槽的氧化硅材料。由于垫氧化层与有源区之间的界面也具有缺陷，且由于靠近浅沟槽隔离结构表面的部分垫氧化层仍会受到位于浅沟槽隔离结构表面的栅极的电压影响，在所述有源区靠近浅沟槽隔离结构表面且与浅沟槽隔离结构相接触的位置也会形成空穴的导通通路。

在本发明实施例中，以PMOS晶体管作为反熔丝结构，由于PMOS晶体管在正的栅源电压下不导通，但利用热电子引起的穿通效应使MOS晶体管的源区和漏区发生穿通后，PMOS晶体管在正的栅源电压下导通，PMOS晶体管从原本的不导通到后来的导通，实现对反熔丝进行编程，其具体过程为：通过所述编程电压端在第一电压端V1施加带正电的编程电压，使得所述栅极110和源极140施加有带正电的编程电压，同时由于漏极150和有源区110都接地，漏区150的载流子会在源/漏区之间的横向电场的加速作用下，与晶格发生碰撞电离，产生大量的热载流子（空穴电子对）。由于栅氧化层与半导体衬底之间的界面会有许多缺陷，且由于浅沟槽隔离结构的垫氧化层与有源区之间的界面也具有缺陷，且位于浅沟槽隔离结构内的氮化硅层与垫氧化层之间也存在缺陷，所述缺陷容易捕获热电子，且所述栅极110施加有带正电的编程电压，碰撞电离产生的热电子会很容易被栅氧化层与半导体衬底之间的界面捕获，因此会在所述栅氧化层与有源区110之间的界面、所述有源区110靠近浅沟槽隔离结构120表面且与浅沟槽隔离结构120相接触的位置、位于所述氮化硅层120和垫氧化层121之间且靠近浅沟槽隔离结构120表面的位置形成缺陷电荷区。由于所述缺陷电荷区带负电，因此在靠近缺陷电荷区的有源区110内的电子被排斥，空穴被吸引，产生空穴的导通通路170（请参考图3），所述空穴的导通通路170与漏区150相连接，使得PMOS晶体管的沟道变短。当进一步施加编程电压时，所述缺陷电荷区向源区140延伸，空穴的导通通路170向源区140延伸，最终导致所述源区140和漏区150发生穿通，发生热电子引起的穿通效应。

本发明实施例中，所述栅极130的形状为长方形，所述栅极130的宽度小于XX纳米，使得所述PMOS晶体管的沟道区很短，利用编程电压能较快将所述PMOS晶体管的沟道区发生穿通，发生热电子引起的穿通效应。

在其他实施例中，所述栅极也可以包括宽度不同的多个部分。

在其中一个实施例中，请参考图4，为本发明实施例的反熔丝结构的俯视结构示意图，所述栅极230包括位于中间位置的第一部分231和位于第一部分231两侧的第二部分232，所述第一部分232的宽度大于所述第二部分232的宽度。由于所述缺陷电荷区不仅会形成在栅氧化层与有源区之间，还会形成在有源区靠近浅沟槽隔离结构表面且与浅沟槽隔离结构相接触的位置，且当所述浅沟槽隔离结构内具有氮化硅层时，还会形成在垫氧化层和氮化硅层之间的位置，因此靠近浅沟槽隔离结构220的栅极230下方对应的沟道区更容易发生热电子引起的穿通效应。当靠近浅沟槽隔离结构220的栅极230的第二部分232的宽度较小时，栅极230的第二部分232对应的沟道区的长度较短，因此可以在较短的时间内使得源区240和漏区240串通，可以避免长时间施加编程电压对电路可能造成的电迁移等不良影响。

在另一个实施例中，请参考图5，为本发明实施例的反熔丝结构的俯视结构示意图，所述栅极330包括位于中间位置的第一部分331和位于第一部分331两侧的第二部分332，所述第一部分332的宽度小于所述第二部分332的宽度。由于靠近浅沟槽隔离结构320的栅极330（即栅极的第二部分332）下方对应的沟道区更容易发生热电子引起的穿通效应，对应的沟道区的导通速度最快，当栅极的第二部分332对应的沟道区被导通后，其余位置的沟道区就不容易导通，使得最终获得的反熔丝结构的沟道区只在靠近浅沟槽隔离结构的位置发生导通，因此导通电流较小。为了使得最终获得的导通电流较大，使位于中间位置的栅极对应的沟道区和位于两侧的栅极对应的沟道区都发生导通，导通的区域变大，从而有利于增大编程后最终获得的反熔丝结构的导通电流，因此，在本实施例中，所述第一部分331的宽度小于所述第二部分332的宽度，通过调整所述第一部分331的宽度和所述第二部分332的宽度的比值，使得栅极330的第二部分332对应的沟道区的长度较长，从而可以使得栅极330的第一部分332和第二部分332大致能同时导通，有利于提高最终获得的反熔丝结构的导通电流。

本发明实施例还提供了一种对所述反熔丝结构的编程方法，包括：所述第一电压端施加编程电压，且所述第二电压端接地，由于热电子引起的穿通效应，所述PMOS晶体管的源区和漏区发生穿通，使得所述PMOS晶体管导通，完成反熔丝结构的编程操作。

所述编程电压为脉冲电压或持续电压。在本实施例中，在所述PMOS晶体管的源极和栅极施加脉冲电压，所述脉冲电压峰值为PMOS晶体管的工作电压绝对值的1～2倍，脉冲电压的频率为0.05MHz～1MHz，使得本发明实施例中的PMOS晶体管源区和漏区的穿通速率较快，效率更高，提高了反熔丝的稳定性。需要说明的是，所述PMOS晶体管的工作电压为PMOS晶体管工作在饱和区时栅极施加的电压。由于所述编程电压较低，只需利用PMOS晶体管的热电子引起的穿通效应形成反熔丝结构，不需要额外形成高压晶体管，与现有工艺兼容，且工艺难度低。

综上，本发明利用PMOS晶体管作为反熔丝结构，且所述源极和栅极与第一电压端相连接，所述漏极和有源区与第二电压端相连接，当需要对所述反熔丝结构进行编程时，在所述第一电压端施加编程电压，且将第二电压端与接地端相连接，由于热电子引起的穿通效应，所述PMOS晶体管的源区和漏区发生穿通，从而使得所述PMOS晶体管从原始的断开状态变为导通状态，完成反熔丝结构的编程操作。由于本发明利用PMOS晶体管的热电子引起的穿通效应形成反熔丝结构，所述编程电压的电压值较低，不需要形成额外的高压晶体管，与现有的工艺兼容，且工艺难度低。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种反熔丝结构，其特征在于，包括：

半导体衬底；

位于所述半导体衬底内的有源区和包围所述有源区的浅沟槽隔离结构，所述有源区为N型阱区；

横跨所述有源区的栅极，位于所述栅极两侧有源区内的源极和漏极，所述栅极、源极、漏极和有源区构成PMOS晶体管，所述栅极包括栅氧化层、位于栅氧化层表面的栅电极，所述栅氧化层与有源区之间的界面会产生缺陷，在对所述反熔丝结构进行编程时，所述缺陷会捕获热电子，在栅氧化层与有源区之间的界面形成缺陷电荷区，靠近缺陷电荷区的有源区内的空穴被吸引，产生空穴的导通通路，所述空穴的导通通路与漏区相连接，使得源区和漏区发生穿通；所述栅极包括位于中间位置的第一部分和位于第一部分两侧的第二部分，通过调整所述第一部分的宽度和所述第二部分的宽度的比值，使得栅极的第一部分和第二部分能够尽可能的同时导通；

所述PMOS晶体管的栅极、源极与第一电压端相连接，所述PMOS晶体管的漏极、有源区与第二电压端相连接。

2.如权利要求1所述的反熔丝结构，其特征在于，所述第二部分的宽度小于第一部分的宽度，且所述第二部分的栅极与有源区两侧的浅沟槽隔离结构相接触。

3.如权利要求1所述的反熔丝结构，其特征在于，所述栅极的宽度小于500纳米。

4.如权利要求1所述的反熔丝结构，其特征在于，所述浅沟槽隔离结构的具体结构包括：位于所述半导体衬底内且围绕有源区的沟槽，位于所述沟槽侧壁和底部表面的垫氧化层，位于所述垫氧化层表面的氮化硅层和位于所述氮化硅层表面且填充满所述沟槽的氧化硅材料。

5.如权利要求1所述的反熔丝结构，其特征在于，所述浅沟槽隔离结构的具体结构包括：位于所述半导体衬底内且围绕有源区的沟槽，位于所述沟槽侧壁和底部表面的垫氧化层，位于所述垫氧化层表面且填充满所述沟槽的氧化硅材料。

6.如权利要求1所述的反熔丝结构，其特征在于，所述第一电压端与编程第二电压端相连接，所述第二电压端与接地端相连接。

7.如权利要求6所述的反熔丝结构，其特征在于，所述第一电压端通过控制开关与编程电压端相连接。

8.如权利要求6所述的反熔丝结构，其特征在于，所述第二电压端通过控制开关与接地端相连接。

9.如权利要7或8所述的反熔丝结构，其特征在于，所述控制开关为NMOS晶体管或PMOS晶体管。

10.一种对如权利要求1所述反熔丝结构的编程方法，其特征在于，包括：所述栅氧化层与有源区之间的界面会产生缺陷，在对所述反熔丝结构进行编程时，所述第一电压端施加编程电压，且所述第二电压端接地，所述缺陷会捕获热电子，在栅氧化层与有源区之间的界面形成缺陷电荷区，靠近缺陷电荷区的有源区内的空穴被吸引，产生空穴的导通通路，所述空穴的导通通路与漏区相连接，使得源区和漏区发生穿通，由于热电子引起的穿通效应，所述PMOS晶体管的源区和漏区发生穿通，使得所述PMOS晶体管导通，完成反熔丝结构的编程操作。

11.如权利要求10所述的编程方法，其特征在于，所述编程电压为脉冲电压或持续电压。

12.如权利要求10所述的编程方法，其特征在于，所述编程电压的电压为PMOS晶体管的工作电压绝对值的1～2倍。