CN110890418B - 一种具有双埋氧层的晶体管结构及其制备方法 - Google Patents
一种具有双埋氧层的晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN110890418B CN110890418B CN201911214247.2A CN201911214247A CN110890418B CN 110890418 B CN110890418 B CN 110890418B CN 201911214247 A CN201911214247 A CN 201911214247A CN 110890418 B CN110890418 B CN 110890418B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon layer
- buried oxide
- oxide layer
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 95
- 239000010703 silicon Substances 0.000 claims abstract description 95
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000007547 defect Effects 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 239000002245 particle Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910001080 W alloy Inorganic materials 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Abstract
本发明提供一种具有双埋氧层的晶体管结构及其制备方法，自上而下依次包括：顶层硅层，有源区，浅沟槽隔离区，有源区包括：位于顶层硅层上方的栅极、栅介质层，位于顶层硅层横向两端的源极和漏极；第一埋氧层；第二硅层；第二埋氧层；衬底硅层；还包括：依次贯穿浅沟槽隔离区、第一埋氧层的通孔，该通孔通过粒子注入或者掺杂，在第二硅层与通孔的界面处形成欧姆接触区；依次贯穿浅沟槽隔离区、第一埋氧层以及第二硅层形成的深沟槽隔离区；以及在衬底硅层与第二埋氧层的界面处形成的缺陷层。根据本发明提供的晶体管结构能够实现较低的衬底损耗和谐波噪声，使得器件在恶劣情况下实现较高的射频特性，与数字电路、模拟电路实现集成。
Description
技术领域
本发明涉及半导体器件技术领域，更具体地涉及一种具有双埋氧层的晶体管结构及其制备方法。
背景技术
SOI技术(SOI全称为Silicon-On-Insulator，即绝缘衬底上的硅，该技术是在顶层硅和背衬底之间引入一层埋氧化层)具有功耗低、速度快、抗栓锁以及射频性能优异等特性，同时SOI技术具有优异的抗辐射性能，在航天领域有广泛应用。SOI技术一般分为部分耗尽与全耗尽技术两种。对于部分耗尽型SOI技术，可以采用高阻衬底，如HR SOI或者TR SOI衬底，提高器件的射频特性，降低谐波噪声等。而全耗尽SOI技术通过衬底偏置，可以实现阈值电压动态调整，在高性能、低功耗领域具有广阔的应用前景。然而，高阻衬底与背栅电压功能不能共用，因此难以利用背栅电压调节技术实现高性能射频电路。
发明内容
本发明的目的是提供一种具有双埋氧层的晶体管结构及其制备方法，从而解决现有技术中高阻衬底与背栅电压功能不能共用，因此难以利用背栅电压调节技术实现高性能射频电路的问题。
为了解决上述技术问题，本发明采用以下技术方案：
根据本发明的第一方面，提供一种具有双埋氧层的晶体管结构，自上而下依次包括：顶层硅层，有源区，位于所述有源区外端的浅沟槽隔离区，所述有源区包括：位于所述顶层硅层上方的栅极、栅介质层，位于所述顶层硅层横向两端的源极和漏极；第一埋氧层；第二硅层；第二埋氧层；衬底硅层；还包括：依次贯穿所述浅沟槽隔离区、第一埋氧层的通孔，所述通孔通过粒子注入或者掺杂形成重型N掺杂或者P掺杂区域，在所述第二硅层与所述通孔的界面处形成欧姆接触区；依次贯穿所述浅沟槽隔离区、第一埋氧层以及第二硅层的深沟槽隔离区；以及在所述衬底硅层与所述第二埋氧层的界面处形成的缺陷层。
优选地，所述缺陷层是一种多晶硅层。
优选地，所述第一埋氧层和第二埋氧层由选自：二氧化硅、玻璃、蓝宝石的任意一种材料构成。
优选地，所述第二硅层由N或P型半导体材料构成。
优选地，所述通孔中采用钨合金填充。
根据本发明的第二方面，提供一种具有双埋氧层的晶体管结构的制备方法，包括以下步骤：S1：提供第一片SOI晶圆，所述SOI晶圆包括：顶层硅层、埋氧层以及衬底硅层；S2：通过离子注入技术在所述衬底硅层与埋氧层的界面处形成缺陷层，对所述顶层硅层进行减薄和平坦化；S3：提供第二片SOI晶圆，利用键合技术将所述第二片SOI晶圆与第一片SOI晶圆形成双埋氧层SOI晶圆，所述双埋氧层SOI晶圆自上而下依次包括：顶层硅层、第一埋氧层、第二硅层、第二埋氧层、缺陷层以及衬底硅层；S4：对所述双埋氧层SOI晶圆的顶层硅层进行建模和平坦化；S5：在所述顶层硅层上方制备栅极和栅介质层，在所述顶层硅层横向两端制备源极和漏极，并在有源区外端形成浅沟槽隔离区；S6：对所述浅沟槽隔离区进行刻蚀，依次贯穿所述浅沟槽隔离区、第一埋氧层形成通孔，直到所述第二硅层停止刻蚀，再进行粒子注入或者掺杂形成重型N掺杂或者P掺杂区域，在所述第二硅层与所述通孔的界面处形成欧姆接触区，以降低接触电阻；S7：对步骤S6形成的通孔进行填充；S8：在器件周围再次对所述浅沟槽隔离区进行刻蚀，依次贯穿所述浅沟槽隔离区、第一埋氧层以及第二硅层形成通孔；以及S9：对步骤S8形成的通孔进行填充或不填充，形成深沟槽隔离区。
优选地，在所述步骤S2中形成的缺陷层是一种多晶硅层。
在所述步骤S3中形成的双埋氧层SOI晶圆中，所述第二硅层由N或P型半导体材料构成。
优选地，在所述步骤S7中填充通孔的材料包括钨合金等。
优选地，在所述步骤S9中填充通孔的材料包括：二氧化硅、氮化物等。
根据本发明提供的一种具有双埋氧层的晶体管结构，通过通孔将第二硅层进行电气连接，调节第二硅层的电势，在不改变栅极、源级、漏极电压的条件下，通过改变第二硅层电压，实现阈值电压的动态调整，从而改变器件的工作电流、截止频率、功率特性等，同时改变器件的电容特性，从而实现器件射频特性的动态调谐；同时，通过采用具有缺陷层的衬底硅层，实现较低的衬底损耗和谐波噪声，使得器件在恶劣情况下(如辐射、高温等)实现较高的射频特性，与数字电路、模拟电路实现集成。
根据本发明提供的一种具有双埋氧层的晶体管结构及其制备方法，其优越性主要体现在以下两个方面：
其一，采用缺陷层实现谐波抑制与串扰噪声的抑制，同时采用第二硅层作为背栅电压控制层，实现晶体管电学性能的动态调整；
其二，该晶体管结构结合了双埋层SOI结构与高阻SOI衬底的优势，能够实现利用背栅电压控制，实现器件电学性能的调整，可以实现较小的衬底损耗与串扰，可以应用于全耗尽SOI工艺与部分耗尽SOI工艺，在射频集成电路与全集成芯片中具有一定应用价值。
附图说明
图1是根据本发明的一个优选实施例制备的具有双埋氧层的晶体管结构的结构示意图；
图2是如图1所示的晶体管结构的制备方法的流程图。
具体实施方式
以下结合具体实施例，对本发明做进一步说明。应理解，以下实施例仅用于说明本发明而非用于限制本发明的范围。
根据本发明的一个优选实施例，提供一种具有双埋氧层的晶体管结构100，如图1所示，该晶体管结构100自上而下依次包括：顶层硅层14，位于顶层硅层14上方的栅极1、栅介质层2，位于顶层硅层14横向两端的源极3和漏极4，位于有源区外端的浅沟槽隔离区6；第一埋氧层5；第二硅层10；第二埋氧层11；缺陷层12；衬底硅层13。其中，该晶体管结构100还包括依次贯穿浅沟槽隔离区6、第一埋氧层的通孔7，该通孔7通过粒子注入或者掺杂形成重型N掺杂或者P掺杂区域，在第二硅层10与通孔7的界面处形成一欧姆接触区9；以及依次贯穿浅沟槽隔离区6、第一埋氧层5以及第二硅层10的深沟槽隔离区8。
根据该优选实施例，栅极1可以是多晶硅、金属栅极等。
栅介质层2可以是二氧化硅、高K材料等。
源级3对NMOS晶体管为N型掺杂，对PMOS晶体管为P型掺杂，与漏极对称，可以互换。
漏极4对NMOS晶体管为N型掺杂，对PMOS晶体管为P型掺杂，与源极对称，可以互换。
第一埋氧层5可以是二氧化硅、玻璃、蓝宝石等绝缘介质。
浅沟槽隔离区6可以是二氧化硅等。
通孔7可采用钨合金等材料填充。
深沟槽隔离区8可以是二氧化硅等。
若第二硅层10是P-型，欧姆接触区9则为P+掺杂，若第二硅层10是N-型，欧姆接触区9则为N+掺杂。
第二硅层10由N或P型半导体材料构成。
第二埋氧层11可以是二氧化硅、玻璃、蓝宝石等绝缘介质。
缺陷层12是一种多晶硅层，形成于衬底硅层13与第二埋氧层11的界面处。
衬底硅层13和顶层硅层14均为硅。
根据上述优选实施例提供的一种具有双埋氧层的晶体管结构100，通过通孔7将第二硅层10进行电气连接，调节第二硅层10的电势，在不改变栅极1、源级3、漏极4电压的条件下，通过改变第二硅层10电压，实现阈值电压的动态调整，从而改变器件的工作电流、截止频率、功率特性等，同时改变器件的电容特性，从而实现器件射频特性的动态调谐；同时，通过采用具有缺陷层12的衬底硅层13，实现较低的衬底损耗和谐波噪声，使得器件在恶劣情况下(如辐射、高温等)实现较高的射频特性，与数字电路、模拟电路实现集成。
根据本发明的另一优选实施例，提供一种如上所述的晶体管结构100的制备方法，具体的制备流程如图2所示，详细说明如下，包括以下步骤：
S1：提供第一片SOI晶圆，所述SOI晶圆包括：顶层硅层、埋氧层以及衬底硅层；
S2：通过离子注入技术在所述衬底硅层与埋氧层的界面处形成缺陷层，对所述顶层硅层进行减薄和平坦化；
S3：提供第二片SOI晶圆，利用键合技术将第二片SOI晶圆与第一片SOI晶圆形成双埋氧层SOI晶圆，所述双埋氧层SOI晶圆自上而下依次包括：顶层硅层14、第一埋氧层5、第二硅层10、第二埋氧层11、缺陷层12以及衬底硅层13；
S4：对双埋氧层SOI晶圆的顶层硅层进行建模和平坦化；
S5：在顶层硅层14上方制备栅极1和栅介质层2，在顶层硅层14横向两端制备源极3和漏极4，并在有源区外端形成浅沟槽隔离区6；
S6：对浅沟槽隔离区6进行刻蚀，依次贯穿浅沟槽隔离区6、第一埋氧层5形成通孔7，直到第二硅层10停止刻蚀，再进行粒子注入或者掺杂形成重型N掺杂或者P掺杂区域，在第二硅层10与通孔7的界面处形成欧姆接触区9，以降低接触电阻；
S7：对步骤S6形成的通孔7进行填充；
S8：在器件周围再次对浅沟槽隔离区6进行刻蚀，依次贯穿浅沟槽隔离区6、第一埋氧层5以及第二硅层10形成通孔；以及
S9：对步骤S8形成的通孔进行填充或不填充，形成深沟槽隔离区8。
根据该优选实施例，在步骤S2中形成的缺陷层12是一种多晶硅层。
根据该优选实施例，在步骤S3中形成的双埋氧层SOI晶圆中，第二硅层10由N或P型半导体材料构成。
根据该优选实施例，在步骤S7中填充通孔7的材料包括钨合金。
根据该优选实施例，在步骤S9中填充通孔的材料包括：二氧化硅、氮化物等。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。
Claims (10)
1.一种具有双埋氧层的晶体管结构的制备方法，其特征在于，包括以下步骤：
S1：提供第一片SOI晶圆，所述SOI晶圆包括：顶层硅层、埋氧层以及衬底硅层；
S2：通过离子注入技术在所述衬底硅层与埋氧层的界面处形成缺陷层，对所述顶层硅层进行减薄和平坦化；
S3：提供第二片SOI晶圆，利用键合技术将所述第二片SOI晶圆与第一片SOI晶圆形成双埋氧层SOI晶圆，所述双埋氧层SOI晶圆自上而下依次包括：顶层硅层、第一埋氧层、第二硅层、第二埋氧层、缺陷层以及衬底硅层；
S4：对所述双埋氧层SOI晶圆的顶层硅层进行建模和平坦化；
S5：在所述双埋氧层SOI晶圆的顶层硅层上方制备栅极和栅介质层，在所述双埋氧层SOI晶圆的顶层硅层横向两端制备源极和漏极，并在有源区外端形成浅沟槽隔离区；
S6：对所述浅沟槽隔离区进行刻蚀，依次贯穿所述浅沟槽隔离区、第一埋氧层形成通孔，直到所述第二硅层停止刻蚀，再进行粒子注入或者掺杂形成重型N掺杂或者P掺杂区域，在所述第二硅层与所述通孔的界面处形成欧姆接触区，以降低接触电阻；
S7：对步骤S6形成的通孔进行填充；
S8：在器件周围再次对所述浅沟槽隔离区进行刻蚀，依次贯穿所述浅沟槽隔离区、第一埋氧层以及第二硅层形成通孔；以及
S9：对步骤S8形成的通孔进行填充或不填充，形成深沟槽隔离区。
2.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中形成的缺陷层是一种多晶硅层。
3.根据权利要求1所述的制备方法，其特征在于，在所述步骤S3中形成的双埋氧层SOI晶圆中，所述第二硅层由N或P型半导体材料构成。
4.根据权利要求1所述的制备方法，其特征在于，在所述步骤S7中填充通孔的材料包括钨合金。
5.根据权利要求1所述的制备方法，其特征在于，在所述步骤S9中填充通孔的材料包括：二氧化硅、氮化物。
6.一种根据权利要求1~5中任意一项所述的制备方法制备得到的具有双埋氧层的晶体管结构，其特征在于，自上而下依次包括：
顶层硅层，有源区，位于所述有源区外端的浅沟槽隔离区，所述有源区包括：位于所述顶层硅层上方的栅极、栅介质层，位于所述顶层硅层横向两端的源极和漏极；
第一埋氧层；
第二硅层；
第二埋氧层；
衬底硅层；还包括：
依次贯穿所述浅沟槽隔离区、第一埋氧层的通孔，所述通孔通过粒子注入或者掺杂形成重型N掺杂或者P掺杂区域，在所述第二硅层与所述通孔的界面处形成欧姆接触区；
依次贯穿所述浅沟槽隔离区、第一埋氧层以及第二硅层形成的深沟槽隔离区；以及
在所述衬底硅层与所述第二埋氧层的界面处形成的缺陷层。
7.根据权利要求6所述的晶体管结构，其特征在于，所述缺陷层是一种多晶硅层。
8.根据权利要求6所述的晶体管结构，其特征在于，所述第一埋氧层和第二埋氧层由选自：二氧化硅、玻璃、蓝宝石的任意一种材料构成。
9.根据权利要求6所述的晶体管结构，其特征在于，所述第二硅层由N或P型半导体材料构成。
10.根据权利要求6所述的晶体管结构，其特征在于，所述通孔中采用钨合金填充。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911214247.2A CN110890418B (zh) | 2019-12-02 | 2019-12-02 | 一种具有双埋氧层的晶体管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911214247.2A CN110890418B (zh) | 2019-12-02 | 2019-12-02 | 一种具有双埋氧层的晶体管结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110890418A CN110890418A (zh) | 2020-03-17 |
| CN110890418B true CN110890418B (zh) | 2021-11-05 |
Family
ID=69749833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911214247.2A Active CN110890418B (zh) | 2019-12-02 | 2019-12-02 | 一种具有双埋氧层的晶体管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110890418B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446268A (zh) * | 2020-04-03 | 2020-07-24 | 复旦大学 | 一种新型单晶体管主动像素传感器及其制备方法 |
| CN112054060B (zh) * | 2020-08-20 | 2023-11-14 | 中国科学院微电子研究所 | 一种体接触soi mos器件结构及形成方法 |
| CN112038284B (zh) * | 2020-11-06 | 2021-06-22 | 微龛(广州)半导体有限公司 | 射频soi结构及其制备方法 |
| CN113224167B (zh) * | 2021-04-27 | 2022-10-11 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN114121679B (zh) * | 2022-01-28 | 2022-05-17 | 微龛(广州)半导体有限公司 | 基于背偏调制的半导体器件、制备方法及系统 |
| CN114582859B (zh) * | 2022-05-05 | 2022-07-05 | 微龛(广州)半导体有限公司 | 用于薄膜晶体管的esd防护器件结构及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564323A (zh) * | 2004-03-26 | 2005-01-12 | 中国科学院上海微系统与信息技术研究所 | 双埋层结构的绝缘体上的硅材料、制备及用途 |
| CN104201193A (zh) * | 2014-09-28 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 一种双栅soi器件结构及其制作方法 |
| CN109075120A (zh) * | 2016-03-31 | 2018-12-21 | 索泰克公司 | 用于rf应用的绝缘体上半导体衬底 |
| CN110223981A (zh) * | 2019-06-05 | 2019-09-10 | 中国科学院上海微系统与信息技术研究所 | 一种柔性soi器件结构及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2233096C (en) * | 1997-03-26 | 2003-01-07 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
| JP4644577B2 (ja) * | 2005-09-30 | 2011-03-02 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
-
2019
- 2019-12-02 CN CN201911214247.2A patent/CN110890418B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564323A (zh) * | 2004-03-26 | 2005-01-12 | 中国科学院上海微系统与信息技术研究所 | 双埋层结构的绝缘体上的硅材料、制备及用途 |
| CN104201193A (zh) * | 2014-09-28 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 一种双栅soi器件结构及其制作方法 |
| CN109075120A (zh) * | 2016-03-31 | 2018-12-21 | 索泰克公司 | 用于rf应用的绝缘体上半导体衬底 |
| CN110223981A (zh) * | 2019-06-05 | 2019-09-10 | 中国科学院上海微系统与信息技术研究所 | 一种柔性soi器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110890418A (zh) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110890418B (zh) | 一种具有双埋氧层的晶体管结构及其制备方法 | |
| KR101055710B1 (ko) | 평면 후면 게이트 ｃｍｏｓ의 고성능 커패시터 | |
| JP5695730B2 (ja) | 薄いｂｏｘ金属バックゲート型極薄ｓｏｉデバイス | |
| US8487398B2 (en) | Capacitor device using an isolated well and method therefor | |
| US10177044B2 (en) | Bulk CMOS RF switch with reduced parasitic capacitance | |
| WO2015143216A1 (en) | Hv complementary bipolar transistors with lateral collectors on soi | |
| US20040000691A1 (en) | SOI field effect transistor element having a recombination region and method of forming same | |
| CN114122136A (zh) | 用于扩大操作电压的设备 | |
| US9653459B2 (en) | MOSFET having source region formed in a double wells region | |
| CN109560065B (zh) | 一种带体接触的半导体器件结构和形成方法 | |
| Xu et al. | Threshold voltage tuning of 22 nm FD-SOI devices fabricated with metal gate last process | |
| KR20210107081A (ko) | 디지털 및 무선 주파수 어플리케이션을 위한 반도체 구조체 | |
| CN109545785B (zh) | 一种半导体器件结构和制备方法 | |
| CN112054061B (zh) | 一种部分耗尽绝缘体上硅的体接触结构及其制作方法 | |
| US20050037548A1 (en) | SOI field effect transistor element having a recombination region and method of forming same | |
| CN109545802B (zh) | 一种绝缘体上半导体器件结构和形成方法 | |
| CN109616472B (zh) | 一种半导体器件结构和形成方法 | |
| US20230223408A1 (en) | Cmos structure, and fabrication methods of finfet cmos, fd cmos and gaa cmos | |
| JP4093072B2 (ja) | 半導体装置およびその製造方法 | |
| CN112687689A (zh) | 一种fd cmos结构及其制备方法 | |
| JP3487220B2 (ja) | 電界効果型トランジスタ及び半導体装置 | |
| Cristoloveanu et al. | Silicon on insulator: Technology and Devices | |
| JP6467472B2 (ja) | 半導体装置 | |
| CN102723340A (zh) | 一种SOI BJT双应变平面BiCMOS集成器件及制备方法 | |
| CN115714136A (zh) | 一种叠层soi器件结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |