TWI335657B - A test structure and method for detecting charge effects during semiconductor processing - Google Patents

A test structure and method for detecting charge effects during semiconductor processing Download PDF

Info

Publication number
TWI335657B
TWI335657B TW095132795A TW95132795A TWI335657B TW I335657 B TWI335657 B TW I335657B TW 095132795 A TW095132795 A TW 095132795A TW 95132795 A TW95132795 A TW 95132795A TW I335657 B TWI335657 B TW I335657B
Authority
TW
Taiwan
Prior art keywords
gate
test structure
charge
test
diffusion region
Prior art date
Application number
TW095132795A
Other languages
English (en)
Other versions
TW200814278A (en
Inventor
Ming Hsiu Lee
Chao I Wu
Ming Chang Kuo
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200814278A publication Critical patent/TW200814278A/zh
Application granted granted Critical
Publication of TWI335657B publication Critical patent/TWI335657B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

1335657 九、發明說明: 【發明所屬之技術領域】 本發明一般係有關於用以製造積體電路元件之製程的 測試與檢測,並尤其有關於在半導體製程步驟中測量並監 控在一測試結構之閘極介電層或浮動閘極中的充電狀態。 【先前技術】 大型積體電路的製造會牽涉到數百個分離的製程步 • 驟。這些步驟典型地分為二群子步驟。這些子步驟的第一 個係通常指稱為前段製程,其間半導體元件係形成於一矽 晶圓中。第二個子步驟係通常指稱為後段製程,其間各種 金屬連接層以及接觸係形成於在前段製程子步驟中所形成 的半導體元件之上。 . 前段和後段製程中包括有許多的子製程步驟,會牽涉到 ' 材料的沈積、以微影蝕刻技術圖案化各層、並接著將所沈 積材料中不需要的部分蝕刻。所沈積的材料主要係由絕緣 體以及金屬合金所構成。在某些例子中,此圖案層係做為 I 暫時保護體,而在其他時候則做為所形成積體電路的功能 元件。 無線射頻(RF)電漿係通常用於許多製程步驟中,尤其是 在包括後段製程子步驟的製程步驟中。舉例而言,RF電漿 係使用於反應性離子蝕刻(RIE)中,此製程則係用以蝕刻 上述各材料層。反應性離子蝕刻提供了為了達成高精準度 定義圖案時、以及精確控制尺寸時所需要的非等向性蝕 刻。在RIE中,氣相化學蝕刻係由一 RF電漿所提供的單 向離子轟炸而達成。用於上述微影蝕刻圖案化步驟中的光 阻層,亦通常利用電漿灰化而移除。 不幸地,多次暴露至RF電漿以及其他類型的離子射線 5 1335657 後,會導致輻射傷害以及在外露導電元件中累積電荷,後 者將造成傷害電流以及電荷被捕捉,進而影響半導體元件 以及欲形成的積體電路晶片。圖案化後的半導體晶圓表 面,會有多個導體與絕緣體部分受到RF電漿的照射。這 些導體與絕緣體部分在電漿電流中產生了局部不均勻,其 進而導致電荷累積於電荷流動的導體表面。此電荷累積會 引起傷害性電流,並可能影響矽晶圓上所形成之半導體結 構的臨界電壓。 此半導體元件通常包括某種形式的場效應電晶體,其包 括閘極、没極、以及源極區域。電流流經氧化物生成之閘 ® 極時的機制,係主要為富勒-諾德漢(Folwer-Nordheim)穿隨 效應的結果。FN穿隧效應係發生在大於10 MV/cm的電場 中。累積於閘極的電壓,會使得僅要10伏特的閘極電壓就 足以在一厚度為100埃的氧化層中誘發FN穿隧效應。此 ' 電位在一習知用以產生RF電漿以及半導體製程的電漿反 • 應器可輕易達到。過量的RF穿隧電流最終將在形成閘極 的氧化層中形成電荷介面捕捉層,其可進一步引起電性崩 潰。 隨著半導體晶圓暴露至連續的製程步驟後,傷害或潛在 φ 傷害會增加。因此,許多努力係投注於評估在各半導體製 程步驟中所形成的傷害。舉例而言,一經常用以測試傷害 程度的方法,係製造測試晶圓或測試晶片,其中包括有特 地設計而可量測(或允許量測)由各製程步驟所造成之傷 害的結構。 典型的測試結構係形成於半導體晶片内一特別設計的 測試位置中。或者,整片晶圓可被用來專門提供複數個測 試結構,以監控製程。因此,此測試結構係經過完整製程, 而導致可以被量測之電荷累積。一種經常用以量測充電狀 態之方法,係使用電容-電壓(CV)技術或浮動閘極測試。然 6 1335657 而此等習知技術通常在半導體業中無法獲得令人滿音的結 果,因為敏感度低、測試晶片成本高昂、或與測試關^ 資料產生時延遲時間長。 舉例而言’習知的cv方法僅可用在具有均勻 =程。易言之,對於該些電荷會在閘極結構邊緣J二 製程,習知的CV方法將受到由被捕捉電荷所致的電容改 變不足所苦。此不足的電容改變將使習知CV方本田 以監控充電狀s。 不能用 【發明内容】 一種半導體製程測試結構,其包括一閘極、一電荷捕捉 層二以及一擴散區域。此測試結構係為一類電容結構,1 中該電荷捕捉層將在不同製程步驟中捕捉電荷。^荽ς 漏電流(GIDL)測量技術以標準化此測i
月之一面向中,電荷捕捉層係包括不同的介電質I 擴散區域處具有不同的充電狀態,因此會造i 不同的閘極誘發汲極漏電流。 k或 物ΪΪ另:ϊΐ中,電荷捕捉層可以為氧化物-氮化 二冓,或者氧化物·矽-氧化物結構。 構 透過下列“請圖徵二及二等將可 【實施方式】 可易類電容測^結構’其 _延遲,_試資料係h修改該半導體製程的參數 7 1335657 以減少在製程步驟中之電荷累積所造成的損害。 在類電容測試結構中的閘極誘發汲極漏電流係用以決 定測试結構之一充電狀態。本發明所述的此閘極^發^ 漏電流以及測試結構’係對於為在靠近一擴散區域^之人 電電荷捕捉層中的電荷非常敏感。因此,閘極誘發沒^ 電流測量技術係可以對於均一以及邊緣電荷之元 有用的測試資料。 生 如上所述’有許多半導體製程步驟可以在—半導體結 的閘極介電層誘發一電荷效應,造成臨界電壓偏移及 極介電質的劣化。對於包括有浮動閘極元件之記憶元ϋ • 電性可程式化可抹消唯讀記憶體(eeproms)與快^元件、 以及如SONOS元件等電荷捕捉元件而言,此充電效應會導 致一寬廣的初始臨界電壓分伟,其會衝擊此元件之操作區 間。此充電效應的成因包括不同電場、電漿、或如^外& 等射線’而使得半導體晶圓在半導體製程中受到這些射 的照射。 二'、'、
第1A-1C圖係繪示一依據本發明系統與方法之一實施 例所組態之例示半導體測試結構1〇〇的各種視圖。第 圖係繪不測e式結構1 0 0之上視圖。如圖所不,測試结構]_ 〇 〇 φ 包括一閘極102以及擴散區域106。第1B圖係測試結構J 之立體圖’其說明擴散區域106位於一基板1〇8之上。兴 例而言,基板108可為一大片矽基板。第ic圖係繪示測試 結構100沿著AA’線之剖面圖。在第1C圖所示的剖面°圖 中,可以看到電荷捕捉層104。電荷捕捉層可位於電極1〇"*2 之下、擴散區域106之上。 電荷捕捉層104係一介電層其係設計以在結構1 〇〇中捕 捉電荷。在一實施例中’電荷捕捉層104包括一氧化物·氮 化物-氧化物結構。在另一實施態樣中’電荷捕捉層104包 括一氧化物-碎-氧化物結構,例如二氧化秒·秒-二氧化石夕锋 8 丄明657 構。在實施例中,^ 數材料所構成的結構電:丨層104係包括-由高介電常 然而,顯而易見的m如氮化物、氧化鋁、或氧化铪。 法中之介電層或結以用在I述本發明系統與方 間;1¾ 1 m τ勹句了用做為電何捕捉層104。 例中,基板;08'f:多晶矽層’視實施例而定。在-實施 1型區域。在其而f散區域咖則包括 板’而擴散區域叫^^:⑽可“型基 金屬層第二圖i斤二广ί及閘?殿可以分別以 中’金屬層202與2〇4可^愿牛例而言’在一實施態樣 域106以及閘極1()2°金屬化擴散區 相關之電阻。 降低與擴政區域106與閘極102 ,構100的測試可藉由直接於擴 或者,可使用如内連接線 =線以連接金屬層202及/或204。此 2 蘇>則,以測試結構100之充電狀態。 设深了接耆被 此,測試結構100可進入欲監控之製程 5電荷在不同製程步驟時,被給予到電荷捕捉層驟 =所解釋’此電荷可被—電場、錢、帶電粒子、 ϋ外線)或其他來源所給予。接著則可藉由偵測閘極102 ^擴散區域106、或者連接此二者之内連接線,而 電荷捕捉層104中的電荷量或充電狀態。 控在 需注意的是,擴散區域106可在所測試之製程步驟進 <前或之後形成,視不同實施例而定。 第3圖係繪示可以施加到結構1〇〇的例示電壓,以 教剛量在結構100之中的閘極誘發汲極漏電流。可以 的,,電壓係施加到-Ρ型基板108以及Ν型擴散區域 〇6。因此,一負偏壓(-Vg) 304可施加到閘極1〇2,而一 9 1335657 正偏壓(+Vd) 306則施加到擴散區域 ιΠβ 著接地。對於Ν型基板108而言,偏 。土板08可接 應該逆轉。 偏壓304與306的極性 、偏壓304,30ό的施加會使得—閘極^ 並流動於測試結構100之中,其可被及極漏電奴產生 製程中的充電效應所引起的臨界 '電藤以決定在各待測 此種偏移。第4圖繪示了不同閘極偏,。第4圖係繪示 測量電流。曲線402係繪示了測試結C=g) 3〇4之下所 之前所測量的電流,而曲線4〇4則:〇進入特定製程 歷了特定製程之後所測量的電流:二二二測試結構1〇〇經 應到曲線402係已發生偏移,原曲線物對 ;產生的電荷。此等資料可接著被= = ; = 此外,閘極誘發沒極漏電流可以被成本很低。 一充電效應或產生邊緣充電鍊應的製程。'、里5亥些產生均 ,第5-10圖所示,可以設計包括有不 結構,以用在不同的製程監控目與$㈣的測试 圖繪示了數個可以被用於_1()2二^而言^ 5 例而定。因此,隨著實施例的不同,測心士^ ’,者貫, 隨著所監控製程的不同,可使用_㈣雜=閘極5 0 6專。 中。盩a ^ ^ , m更複雜的結構於閘極102 甲舉例而吕,一具有多個指狀結構5〇8 使用於測試結構i00㈣定實施二φ& =閘極508可被 盆他窨谂处掸ία \貫施態樣中。測試結構10〇的 ^。實施恶樣,可使用-包括有複數個長條線仙之閉極 閘極可組態為具有不同方向的軸。舉例 所不,閘極508可朝向一水平鉦弋翱a一 + /如弟 垂直^實 閘極512可朝向—水平軸或一 10 1335657 可以理解的是,在不同製程步驟中所發生的充電效應, 係為在不同製程步驟中各導電層以及做為天線般吸引電荷 之區域所形成的結果。將閘極的組態設定為長指狀5〇8a或 長線狀512a,可以增加或減少此天線效應,進而產生更相 關或更準確的測試數據。 在其他實施例中,各種不同形狀的閘極組態,可與氧化 物區域結合,結合後的組態可達成不同製程以及監控目的 所需要的測試結果。舉例而言,第6圖係繪示一閘極5〇8 以及閘極512與一部分氧化物區域602結合,以形成測試 結構600。舉例而言,測試結構600可用以測試上述之天 線效應。在其他實施例中,部分氧化物區域602可與僅與 一閘極508結合、或僅與一閘極512結合。甚者,在其他 實施例中,其他不同形狀以及不同方向之閘極可與氧化物 區域602結合。 第7圖係繪示一測試結構7〇〇,其包括一被一氧化物區 域702所環繞之環狀閘極502。測試結構700可被用以隔 離在此測試結構700内部之一漏電流路徑。相同地,顯而 易見的是其他不同形狀及/或不同方向的閘極,亦可隨著實 施例的不同而與氧化物區域702結合。 在其他實施例中’此擴散區域可被閘極結構分為二個以 上的區域。舉例而言’此擴散區域可被分為源極與汲極區 域’如同一金氧半場效應電晶體(MOSFET)結構中可見。第 8圖係繪示一例示測試結構800,其包括一用以分隔開一汲 極區域804與一源極區域806的閘極8〇2。汲極與源極區 域可形成於基板808之中。第9圖係繪示另一測試結構900 其包括被一閘極902所分隔之一汲極區域904以及源極區 域 906。 顯而易見的是,複數個擴散區域亦可被包括於一如本發 明所述之測试結構組態中。舉例而言,第1 〇圖係繪示一測 1335657 έ式結構1000 ’其包括被閘極1002所分隔的四個擴散區域 1004,1006,1008,1010。一般而言,用以獲得此測試數據所 需要的擴散區域數目,應被包括於根據本發明系統與方法 所組態之測试結構中。此外,為了獲得測試數據並用以分 隔不同的擴散區域’閘極的形狀可視需求而改變。 當擴散區域係被分隔為兩個以上的區域時,例如第8_ j 〇 圖中所示,每一擴散區域之充電效應的量測則可各自獨立 進行。請參照第11圖所示的測試結構。第η圖係繪示一 測試結構1100,其包括一閘極11〇2,其係分隔形成於基板 1/08上之一汲極擴散區域11〇6以及源極擴散區域Ui〇。 藉由施加特定偏壓至閘極1102、汲極11〇6、與源極111〇 並測量所生成的閘極誘發汲極漏電流,而可決定在汲極 1106上的充電效應。相似的,藉由施加特定偏壓至閘極 1102、汲極1106、與源極1110並測量所生成的閘極誘發汲 極漏電流’而可決定在源極mo上的充電效應。 x 第12圖係繪不可以施加至閘極11〇2、汲極11〇6與源極 1110的例示偏壓以測量在汲極1106與源極111〇上的充 ^應。在此實施中,基板1108係為一 p型基板,而汲極盥 源極區域11〇6,111〇係為N型擴散區域。因此,可施加二 負閘極偏壓(-Vg)1116至閘極11〇2,並施加一正偏壓 |118至汲極擴散區域1106,同時將源極擴散區域 接並將基板1108接地,以測量汲極區域11〇6的閘極 =極:属電流。為了測量源極區域111〇的閘極誘發汲極‘ k,係將汲極區域1106浮接,同時施加一正 1114到源極擴散區域111G。 多個測試結構可排列於不同的方肖,例如用以提 2 =充電效應之資訊時。舉例而言’在第13圖中複 1測试結構1100係設置於—圖案13〇〇中。如 測試結構1100以及圖案1300可為垂直、水平、或對角、之 12 1335657 方向。一個如具有各種方向性的圖案1300之測試結構圖 案,在提供一非等向性充電效應資訊時相當有用。顯而易 見的是,其他圖案之測試結構可包括更多或更少的測試結 構,以及更多或更少的方向性。此外,一測試圖案可以包 括不同形狀、不同尺寸、以及不同方向的測試結構。 如上所述,一測試結構、閘極、及/或擴散區域的尺寸、 形狀、與方向性,可為了獲得理想的測試數據而做變更。 第14與15圖係繪示了二個測試結構1400,1500之例示實 施例,其係比先前所述之結構稍微複雜。然而可以清楚理 解的是,本發明所述之實施例係僅為舉例之用,因此特定 之測試結構不應被視為將本發明之系統與方法限制於任何 特定的結構、形狀、方向性、或者複雜度。 第15圖係根據本發明系統與方法之一實施例,而繪示 一測試結構1500。測試結構1500係包括一閘極1504,其 分隔了複數個形成於基板1502之上的擴散區域 1506-1522。第14圖係根據本發明系統與方法之另一實施 例,而繪示一測試結構1400。測試結構1400係包括一環 狀閘極1404,其分隔了複數個形成於基板1402上之擴散 區域 1406-1420。 複數個如上所述之測試結構可安排於單一晶圓上的切 割道内或晶片區域内,以監控製程。如前所述,複數個測 試結構可以包括不同的形狀與方向性。此外,一個以上的 測試結構可以被封裝入一分離式元件中,做為一用以偵測 電漿或射線之感測元件。 雖然本發明係已參照較佳實施例來加以描述,將為吾人 所瞭解的是,本發明創作並未受限於其詳細描述内容。替 換方式及修改樣式係已於先前描述中所建議,並且其他替 換方式及修改樣式將為熟習此項技藝之人士所思及。特別 是,根據本發明之結構與方法,所有具有實質上相同於本 13 1335657 ^合而達成與本發明實f上相同結果者皆不脫 式俜疇。因此’所有此等替換方式及修改樣 2 本發明於隨附中請專利㈣及其均等物所界 中。任何在前文中提及之專利ψ請案以及印刷 文本’均係列為本案之參考。 【圖式簡單說明】 一實施例所組態之一測 第1A-1C圖係緣示根據本發明 試結構的各視圖。
第2圖係繪示第丨圖之測試結構的金屬 此具有測試導線。 傻U U 第3圖係根據本發明一實施例,繪示可以施加至第丄圖 之測試結構的偏壓,以產生閘極誘發汲極漏電流,進而測 量充電狀態。 第4圖係繪示利用第3圖孓偏壓而在一製程步驟的 所測量得到的電流值。 第5圖係繪示複數個可用於第丨圖之測試結構中的 閘極形狀》 ,6圖係繪,本發明另一實施例之另一例示測試結構。 第7圖係繪示本發明另一實施例之另一例示測試結構。 第8圖係繪示本發明另一實施例之另一例示測試結 構,其包括有複數個擴散區域。 第9圖係繪示本發明另一實施例之另一例示測試結 構,其包括有複數個擴散區域C» 第10圖係繪示本發明另一實施例之另一例示測試結 構,其包括有複數個擴散區域。 ° ' 第11圖係繪示本發明另一實施例之另一例示測試結 構,其包括有複數個擴散區域。 第12圖係根據本發明一實施例,繪示可以施加至第n 14 1335657 圖之測試結構的偏壓,以產生閘極誘發汲極漏電流,進而 測量充電狀態。 第13圖係繪示一圖案其包括有複數個第11圖之測試結 構。 第14圖係繪示本發明另一實施例之另一例示測試結 構,其包括有複數個擴散區域。 第15圖係繪示本發明另一實施例之另一例示測試結 構,其包括有複數個擴散區域。
【主要元件符號說明】 100 半導體測試結構 102 閘極 104 電荷捕捉層 106 擴散區域 108 基板 202,204 金屬層 304,306 偏壓 502 環形閘極 504 方形閘極 506 星形閘極 508 閘極 508a 指狀結構 512 閘極 512a 長條線 600 測試結構 602 氧化物區域 700 測試結構 702 氧化物區域 800 測試結構 15 802 804 806 900 902 904 906 1000 1002 閘極 汲極 源極 測試結構 閘極 汲極 源極 測試結構 閘極 1335657 1004,1006,1008,1010 擴散區域 1100 測試結構 1102 1106 1108 1110 1114 1116 1118 1300 1400,1500 1402,1502 1404,1504 閘極 汲極擴散區域 基板 源極擴散區域. 正偏壓 負閘極偏壓 正偏壓 圖案 測試結構 基板 閘極 1406-1420,1506-1522 擴散區域

Claims (1)

1335657 :‘胃請案第09513279 線,申請專利範圍替換本 十、申請專利範圍 尹華民國f99年6月>1曰道呈 二由一^形成於—半導體基板上以測量從—半導體ί程 Υ驟中所產生之充電狀態之測試結構,其包括: 一基板; ^ 一擴散區域,其係形成於該基板中; :閘極,其係位於該基板與該擴散區域之上.以及 半導體製程步驟中所產生電荷之結構,上則乍為累積在 其中該閘極係包括指狀結構及長導線。 2.如申請專利範圍第1項所述之測試結構,其 區域與該閘極係經過金屬化。 、q擴政 」綠如,專利範㈣2項所述之測試結構’更包括内連 擴散區域^内連接導線係麵接至經過金屬化之該閘極與該 捕:層如係申=圍層第1項所⑽ ’其中該電荷 〇 ’其中該電荷 ’其中該電荷 5. 如申請專利範圍第1項所述之測試結構 捕捉層係包括一氧化物-氮化物-氧化物介電層 6. 如申請專利範圍第1項所述之測試結構 捕捉層包括一氧化物_矽_氧化物層。 7. 如申請專利範圍第1項所述之測試結構 捕捉層包括一高介電常數材料層。 17 1335657 8·如申請專利範圍第7項所述之測μ& 電常數材料層係包括下列材料中过之之」^ (Α丨2〇3)、以及氧化铪(Hf2〇3)。之者.虱化物、氧化鋁 係圍第1項所述之測試結構,其中該基板 散二m 項所述之測試結構,其中該擴 板圍第1項所述之測試結構,其中該基 述之測試結構’其中該擴 極圍第1項所述之測試結構,其中該閘 部忿利範圍第1項所述之測試結構,更包括- 氧二=請圍第)項所述之測試結構,更包括一 或/、中s亥閘極係被該氧化物區域所包圍。 個二隔包括複數 18 丄幻5657 18. 將該測試結構置於該半導體製程步驟中;
施加偏壓至该測試結構,該偏壓係組態以產生一閘極誘 電f1於該測試結構中,該閘極誘發汲極漏電流係 有關於忒測式結構於該半導體製程步驟中所累積之電荷。 ί申蚋專利範圍第18項所述之方法,更包括測量該 閘極誘汲極漏電流,以及根據所測量之該閘極誘發汲極 漏電流而決定該測試結構之一電壓臨界值偏移。 20·如申請專利範圍第18項所述之方法,更包括測量該 ,極誘發沒極漏電流’並根據所測量之該閘極誘發汲極漏 電流而決定一天線效應。 21.如申請專利範圍第18項所述之方法,其中該測試結 才係包括一閘極與一擴散區域,該方法更包括將複數個探 針直接置於該閘極與該擴散區域上,以及利用該些探針測 量一充電狀態。 - 22,如申請專利範圍第18項所述之方法,其中該測試結 f係包括一閘極、一擴散區域、與耦合至該閘極與該擴散 區域^内連接導線,該方法更包括將複數個探針置於該内 連接導線上’以及利用該些探針測量一充電狀態。 19
TW095132795A 2006-07-26 2006-09-05 A test structure and method for detecting charge effects during semiconductor processing TWI335657B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/460,209 US20080023699A1 (en) 2006-07-26 2006-07-26 A test structure and method for detecting charge effects during semiconductor processing

Publications (2)

Publication Number Publication Date
TW200814278A TW200814278A (en) 2008-03-16
TWI335657B true TWI335657B (en) 2011-01-01

Family

ID=38985268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095132795A TWI335657B (en) 2006-07-26 2006-09-05 A test structure and method for detecting charge effects during semiconductor processing

Country Status (3)

Country Link
US (2) US20080023699A1 (zh)
CN (1) CN101114634B (zh)
TW (1) TWI335657B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023257B (zh) * 2009-09-15 2013-05-01 中芯国际集成电路制造(上海)有限公司 用于检测淹没式等离子枪工作状况的半导体器件及方法
US8450792B2 (en) * 2011-04-08 2013-05-28 International Business Machines Corporation Structure and fabrication method of tunnel field effect transistor with increased drive current and reduced gate induced drain leakage (GIDL)
US9070652B2 (en) 2012-04-13 2015-06-30 United Microelectronics Corp. Test structure for semiconductor process and method for monitoring semiconductor process
CN103745941B (zh) * 2013-12-30 2016-06-08 上海新傲科技股份有限公司 栅介质的电学性能的测试方法
CN105990176B (zh) * 2015-02-16 2019-01-04 上海和辉光电有限公司 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法
JP6610785B2 (ja) * 2016-07-04 2019-11-27 三菱電機株式会社 半導体装置の製造方法
CN111856236B (zh) * 2020-07-28 2022-07-12 哈尔滨工业大学 提取电子器件氧化层中负电荷的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2600809B1 (fr) * 1986-06-24 1988-08-19 Eurotechnique Sa Dispositif de detection du fonctionnement du systeme de lecture d'une cellule-memoire eprom ou eeprom
US5338954A (en) * 1991-10-31 1994-08-16 Rohm Co., Ltd. Semiconductor memory device having an insulating film and a trap film joined in a channel region
US5781445A (en) * 1996-08-22 1998-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma damage monitor
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP3758366B2 (ja) * 1998-05-20 2006-03-22 富士通株式会社 半導体装置
US6143579A (en) * 1999-04-26 2000-11-07 Taiwan Semiconductor Manufacturing Ltd. Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
US6730967B2 (en) * 2001-05-24 2004-05-04 Winbond Electronics Corp. Electrostatic discharge protection devices and methods for the formation thereof
JP4850387B2 (ja) * 2002-12-09 2012-01-11 ルネサスエレクトロニクス株式会社 半導体装置
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6960784B2 (en) * 2003-06-18 2005-11-01 Intel Corporation Charging sensor method and apparatus
KR100607173B1 (ko) * 2004-02-20 2006-08-01 삼성전자주식회사 산화물 전하 저장층을 갖는 비휘발성 메모리 소자
US7629641B2 (en) * 2005-08-31 2009-12-08 Micron Technology, Inc. Band engineered nano-crystal non-volatile memory device utilizing enhanced gate injection
US7589387B2 (en) * 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
US7394702B2 (en) * 2006-04-05 2008-07-01 Spansion Llc Methods for erasing and programming memory devices

Also Published As

Publication number Publication date
TW200814278A (en) 2008-03-16
CN101114634A (zh) 2008-01-30
US8241928B2 (en) 2012-08-14
CN101114634B (zh) 2012-07-04
US20100221851A1 (en) 2010-09-02
US20080023699A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
TWI335657B (en) A test structure and method for detecting charge effects during semiconductor processing
TW460999B (en) Microstructure defect detection
US6372525B1 (en) Wafer-level antenna effect detection pattern for VLSI
US8796685B2 (en) On-chip plasma charging sensor
US5869877A (en) Methods and apparatus for detecting pattern dependent charging on a workpiece in a plasma processing system
US8193824B2 (en) Monitoring plasma induced damage during semiconductor wafer processes
CN107104062B (zh) 用于从其背面检测集成电路的半导体衬底的薄化的方法和对应的集成电路
US7501837B2 (en) Test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique
US7687286B2 (en) Method and apparatus for determining the thickness of a dielectric layer
US6207468B1 (en) Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device
US8004290B1 (en) Method and apparatus for determining dielectric layer properties
US11121097B1 (en) Active x-ray attack prevention device
US20070212800A1 (en) Methods for detecting charge effects during semiconductor processing
US20030194822A1 (en) Early response to plasma/charging damage by special pattern design of active region
Ma et al. Effects of wafer temperature on plasma charging induced damage to MOS gate oxide
US20030197175A1 (en) Test structure for evaluating antenna effects
US7709836B2 (en) Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge
EP1170789A1 (en) Ion current density measuring method and instrument, and semiconductor device manufacturing method
US6677608B2 (en) Semiconductor device for detecting gate defects
JPH09252038A (ja) プラズマ損傷評価装置及びプラズマ損傷評価方法
TW502362B (en) Semiconductor device capable of detecting defects of gate contact
JP2000307130A (ja) Mos半導体装置及びその製造方法
Okandan et al. Cyclic current-voltage characterization applied to edge damage evaluation in gate definition plasma etching
Shin et al. Public Messages Members Member Profiles My Private Messages Quote/Chart/News
Cheung et al. Charging Damage Measurement I—Determination of Plasma’s Ability to Cause Damage