CN108108536A - Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备 - Google Patents

Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备 Download PDF

Info

Publication number
CN108108536A
CN108108536A CN201711288054.2A CN201711288054A CN108108536A CN 108108536 A CN108108536 A CN 108108536A CN 201711288054 A CN201711288054 A CN 201711288054A CN 108108536 A CN108108536 A CN 108108536A
Authority
CN
China
Prior art keywords
sti
equivalent
surface potential
gate oxide
mos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711288054.2A
Other languages
English (en)
Inventor
彭超
雷志锋
张战刚
何玉娟
恩云飞
黄云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN201711288054.2A priority Critical patent/CN108108536A/zh
Publication of CN108108536A publication Critical patent/CN108108536A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种STI氧化物陷阱电荷提取方法、装置、介质和计算机设备，对MOS器件进行结构仿真，得到器件结构模型。根据器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势。根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度，根据STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。通过建立模型确定MOS器件在ON偏置状态下STI侧壁边缘的表面势，根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度进而得到STI氧化层等效陷阱电荷密度，不需要借助总剂量辐照实验，通过仿真计算就能较精确地预测MOS器件的总剂量辐射效应退化，得到STI中辐射感应陷阱电荷的真实分布，从而更准确地评估MOS器件的总剂量辐射效应。

Description

STI氧化物陷阱电荷提取方法、装置、介质和计算机设备
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种STI氧化物陷阱电荷提取方法、装置、介质和计算机设备。
背景技术
航天器在空间运行过程中，会受到辐射环境释放的各种高能带电粒子的影响。这些高能粒子会与电子元器件中的各种材料相互作用并沉淀能量，在不同的材料中产生陷阱电荷或瞬态电流，从而改变器件的性能，干扰电路的正常运行，甚至造成电路的失效。其中，电子元器件持续受到电离辐射，辐射剂量不断累积时所产生的效应被称为总剂量效应(Total Ionizing Dose Effect，TID)。MOS(Metal Oxide Semiconductor，金属氧化物半导体场效应晶体管)器件的特征尺寸进入深亚微米后，浅沟槽隔离氧化物(Shallow TrenchIsolation，STI)替代硅局部氧化(Local Oxidation of Silicon，LOCOS)成为主流的场氧隔离技术，辐射感应的STI氧化层陷阱电荷已成为导致器件总剂量失效的最主要原因。为了有效的评估器件的辐射可靠性，有必要准确地评估总剂量辐射诱发的STI中等效陷阱电荷密度。
传统的STI中等效陷阱电荷密度评估方式，是基于总剂量辐照实验后器件的测试数据提取辐射感应的STI氧化层等效陷阱电荷密度。假设STI中的陷阱电荷在整个STI边缘或某个区域内是均匀分布，利用辐照后的测试数据才能获取STI中的等效陷阱电荷密度。基于STI中的陷阱电荷在整个STI边缘或某个区域内是均匀分布的假设与真实情况是不符合的，导致总剂量辐射效应预测的偏差。传统的STI中等效陷阱电荷密度评估方式无法准确评估MOS器件的总剂量辐射效应。
发明内容
基于此，有必要针对上述问题，提供一种可准确评估MOS器件的总剂量辐射效应的STI氧化物陷阱电荷提取方法、装置、介质和计算机设备。
一种STI氧化物陷阱电荷提取方法，包括以下步骤：
对MOS器件进行结构仿真，得到器件结构模型；
根据所述器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势；
根据所述STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度；
根据所述STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。
一种STI氧化物陷阱电荷提取装置，包括：
结构仿真模块，用于对MOS器件进行结构仿真，得到器件结构模型；
电学仿真模块，用于根据所述器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势；
厚度计算模块，用于根据所述STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度；
电荷计算模块，用于根据所述STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。
一种可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行上述方法的步骤。
一种计算机设备，包括处理器和存储器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行上述方法的步骤。
上述STI氧化物陷阱电荷提取方法、装置、介质和计算机设备，对MOS器件进行结构仿真，得到器件结构模型。根据器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势。根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度，根据STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。通过建立模型确定MOS器件在ON偏置状态下STI侧壁边缘的表面势，根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度进而得到STI氧化层等效陷阱电荷密度，不需要借助总剂量辐照实验，通过仿真计算就能较精确地预测MOS器件的总剂量辐射效应退化，得到STI中辐射感应陷阱电荷的真实分布，从而更准确地评估MOS器件的总剂量辐射效应。
附图说明
图1为一实施例中STI氧化物陷阱电荷提取方法的流程图；
图2为一实施例中SOI MOS器件的俯视图；
图3为一实施例中SOI MOS器件沿切割线AA`的截面图；
图4为一实施例中陷阱电荷提取流程示意图；
图5为一实施例中利用提取的等效陷阱电荷密度仿真得到器件转移特性曲线(点线)与测试曲线(实线)的对比图；
图6为一实施例中STI氧化物陷阱电荷提取装置的结构图。
具体实施方式
对于MOS器件，当其处于高能电离辐射下时，入射的高能带电粒子会导致MOS管内氧化层原子的电离，产生电子-空穴对。由于电离产生的电子和空穴的能量远高于生成一个新的电子-空穴对所需的能量，因此它们会进而产生更多的电子-空穴对。由于氧化层中电子的迁移率(20cm2/V·s，T＝300K)远大于空穴的迁移率(10-5cm2/V·s，T＝300K)，在电场的作用下电子一般在几个皮秒的时间内迅速离开氧化层，而空穴则缓慢向Si/SiO2界面运动。最终部分空穴会被SiO2一侧的深能级陷阱俘获而成为带正电的氧化层陷阱电荷。这些正陷阱电荷最终导致了MOS器件性能的永久性退化，如关态泄漏电流上升、阈值电压漂移等。
随着特征尺寸的逐渐减小，MOS器件的栅氧厚度也在不断降低。由于总剂量辐射感应的氧化层陷阱电荷密度近似正比于氧化层厚度。因此随着栅氧化层厚度逐渐减薄，其总剂量辐射敏感性会减弱。STI消除了LOCOS边缘的“鸟嘴效应”，因而有更高的集成度。但STI氧化层厚度不随特征尺寸而缩小，一般在100nm到1000nm之间，因而对TID效应非常敏感。STI中带正电的陷阱电荷会导致与之接触的P型硅衬底耗尽甚至反型，从而形成寄生的导电沟道，导致MOS器件关态漏电流增加。这些寄生导电沟道的存在使得MOS器件无法正常关断，最终会导致集成电路静态功耗增加。
对于平面MOS器件，当其处于ON偏置(栅极加电源电压，其他极接地)时，栅氧厚度以及栅氧中的电场强度都可以认为是不变的。因此，辐射在栅氧中感应的等效陷阱电荷密度可以由下式计算：
ΔNot＝DKgfyfottox
其中ΔNot为辐射感应氧化层等效陷阱电荷密度；D为辐照总剂量；Kg为单位剂量辐射在氧化层中感应的电子-空穴对密度；fy代表电子-空穴对产率，是电场强度的函数；fot为空穴俘获系数；tox为氧化层厚度。但STI氧化层特殊形貌导致其电场分布和氧化层厚度都是非均匀的，因此无法根据上式有效地计算STI中陷阱电荷密度。
一种STI氧化物陷阱电荷提取方法，用于对MOS器件的STI等效陷阱电荷密度提取，MOS器件具体可以是SOI(Silicon-On-Insulator，绝缘衬底上的硅)、体硅等工艺下的MOS器件。如图1所示，该方法包括以下步骤：
步骤S110：对MOS器件进行结构仿真，得到器件结构模型。
具体地，利用仿真工具对MOS器件的结构进行仿真模拟，得到器件结构模型以用做进行STI氧化物陷阱电荷分析。对MOS器件进行结构模拟的方式并不唯一，在一个实施例中，步骤S110中对MOS器件进行结构仿真，包括：采用TCAD(Technology Computer AidedDesign，半导体工艺模拟以及器件模拟工具)对MOS器件进行结构仿真。仿真过程中采用来自于代工厂的工艺条件，能尽量真实地反映出器件的原始形貌。
步骤S120：根据器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势。
在得到MOS器件的器件结构模型之后，利用模型对MOS器件进行电学仿真研究器件的电学特性。具体地，MOS器件在ON偏置下，STI氧化层中的电场线从栅极出发终止于STI侧壁边缘，呈圆弧分布，通过测量得到MOS器件STI侧壁边缘的表面势。
步骤S130：根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度。
具体地，在计算得到STI侧壁边缘的之后，以表面势为输入，根据表面势方程计算STI寄生晶体管的等效栅氧厚度。计算STI寄生晶体管的等效栅氧厚度的具体方式并不是唯一的，在一个实施例中，步骤S130包括步骤132和步骤134。
步骤132：根据STI侧壁边缘的表面势，将STI氧化层区域按电场线方向划分为多个并联的晶体管单元。晶体管单元的数量并不唯一，可根据STI侧壁边缘的表面势进行划分。具体地，将STI氧化层区域按着电场线方向划分成N份，STI寄生晶体管可视为这N个小晶体管单元的并联。当N足够大时，每个小晶体管单元都可近似视为正常的平面MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)。
步骤134：根据表面势方程分别计算各晶体管单元的等效栅氧厚度，得到STI寄生晶体管的等效栅氧厚度。虽然N个小晶体管单元的栅氧厚度和电场强度互不相同，但每个小晶体管单元各自的栅氧厚度以及栅氧中的电场强度都可以认为是不变的。N个小晶体管单元辐照诱发的栅氧陷阱电荷密度正比于氧化层的厚度，计算出每个小晶体管单元的等效栅氧厚度即可得到STI寄生晶体管的等效栅氧厚度。
通过将STI氧化层区域划分成多个晶体管单元，基于表面势和表面势方程计算STI寄生晶体管的等效栅氧厚度，提高了等效栅氧厚度的计算准确性和便利性。其中，利用表面势方程计算各晶体管单元的等效栅氧厚度的方式也不是唯一的，本实施例中，步骤134中根据表面势方程分别计算各晶体管单元的等效栅氧厚度具体为
其中，toxi_eff为第i个晶体管单元的等效栅氧厚度，Vgb为栅体偏压，Vfb为平带电压，ψsi为对应第i个晶体管单元的STI侧壁边缘的表面势，γ为体效应因子，φt为热电势，φF为费米能级，φn为沟道某处的准费米能级分裂，εSi和εox为硅和二氧化硅的介电常数，Na为衬底掺杂浓度，Coxi_eff为单位面积等效栅氧电容。
步骤S140：根据STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。对应地，在一个实施例中，步骤S140包括步骤142和步骤144。
步骤142：根据各晶体管单元的等效栅氧厚度，计算得到对应晶体管单元中辐射感应的氧化层等效陷阱电荷密度。根据各晶体管单元的等效栅氧厚度计算氧化层等效陷阱电荷密度的方式并不唯一，本实施例中，步骤142具体为
ΔNoti＝DKgfyifottoxi_eff
fyi＝(0.55/Ei_eff+1)-0.7
其中，ΔNoti为第i个晶体管单元中辐射感应的氧化层等效陷阱电荷密度，Ei_eff为第i个晶体管单元的栅氧等效电场强度，Vgb为栅体偏压，Vfb为平带电压，ψsi为对应第i个晶体管单元的STI侧壁边缘的表面势，toxi_eff为第i个晶体管单元的等效栅氧厚度，D为辐照总剂量；Kg为单位剂量辐射在氧化层中感应的电子-空穴对密度；fyi代表电子-空穴对产率；fot为空穴俘获系数。
步骤144：根据各晶体管单元中辐射感应的氧化层等效陷阱电荷密度得到STI氧化层等效陷阱电荷密度。在分别计算出每个小晶体管单元的栅氧陷阱电荷密度后，则构成了STI氧化物中的陷阱电荷分布。
上述STI氧化物陷阱电荷提取方法，通过建立模型确定MOS器件在ON偏置状态下STI侧壁边缘的表面势，根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度进而得到STI氧化层等效陷阱电荷密度，不需要借助总剂量辐照实验，通过仿真计算就能较精确地预测MOS器件的总剂量辐射效应退化，得到STI中辐射感应陷阱电荷的真实分布，从而更准确地评估MOS器件的总剂量辐射效应。
为便于更好地理解上述STI氧化物陷阱电荷提取方法，下面结合具体实施例进行详细的解释说明。
基于130nm工艺下的SOI NMOS器件描述STI氧化层等效陷阱电荷的提取过程。图2为SOI MOS器件的俯视图，MOS器件的有源区被STI氧化层包围，多晶硅栅延伸到STI区域，在MOS器件沟道和STI交界区域形成STI寄生晶体管。该寄生晶体管与原MOS器件共用栅极、源极和漏极，但是以STI氧化物为栅氧。辐射在STI氧化层中感应的正陷阱电荷会导致STI寄生晶体管阈值电压的负向漂移，最终无法关断，形成关态泄漏电流通路。图3为SOI MOS器件沿切割线AA`的截面图。在ON偏置状态下，STI氧化层中的电场线从栅极出发，终止于STI侧壁边缘，以A点为圆心呈圆弧分布。如图3所示，如果将STI氧化层区域按着电场线方向划分成N份，STI寄生晶体管可视为这N个小晶体管的并联。当N足够大时，每个小晶体管都可近似视为正常的平面MOSFET。虽然这N个小晶体管的栅氧厚度和电场强度互不相同，但每个小晶体管各自的栅氧厚度以及栅氧中的电场强度都可以认为是不变的。对于这N个平面MOSFET，辐照诱发的栅氧陷阱电荷密度正比于氧化层的厚度，计算出每个小晶体管的等效栅氧厚度即可计算其陷阱电荷密度。计算出每个小晶体管的栅氧陷阱电荷密度则构成了STI氧化物中的陷阱电荷分布。图4所示为对SOI NMOS器件进行陷阱电荷提取的流程示意图。图5所示为利用提取的STI等效陷阱电荷密度仿真得到MOS器件转移特性曲线(点线)与测试曲线(实线)对比，仿真预测结果与辐照实验实测结果吻合良好。
在一个实施例中，一种STI氧化物陷阱电荷提取装置，用于对MOS器件的STI等效陷阱电荷密度提取，MOS器件具体可以是SOI、体硅等工艺下的MOS器件。如图6所示，该装置包括结构仿真模块110、电学仿真模块120、厚度计算模块130和电荷计算模块140。
结构仿真模块110用于对MOS器件进行结构仿真，得到器件结构模型。
利用仿真工具对MOS器件的结构进行仿真模拟，得到器件结构模型以用做进行STI氧化物陷阱电荷分析。在一个实施例中，结构仿真模块110采用TCAD对MOS器件进行结构仿真。仿真过程中采用来自于代工厂的工艺条件，能尽量真实地反映出器件的原始形貌。
电学仿真模块120用于根据器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势。
在得到MOS器件的器件结构模型之后，利用模型对MOS器件进行电学仿真研究器件的电学特性。具体地，MOS器件在ON偏置下，STI氧化层中的电场线从栅极出发终止于STI侧壁边缘，呈圆弧分布，通过测量得到MOS器件STI侧壁边缘的表面势。
厚度计算模块130用于根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度。
具体地，在计算得到STI侧壁边缘的之后，以表面势为输入，根据表面势方程计算STI寄生晶体管的等效栅氧厚度。在一个实施例中，厚度计算模块130包括区域划分单元和厚度计算单元。
区域划分单元用于根据STI侧壁边缘的表面势，将STI氧化层区域按电场线方向划分为多个并联的晶体管单元。晶体管单元的数量并不唯一，可根据STI侧壁边缘的表面势进行划分。将STI氧化层区域按着电场线方向划分成N份，STI寄生晶体管可视为这N个小晶体管单元的并联。当N足够大时，每个小晶体管单元都可近似视为正常的平面MOSFET。
厚度计算单元用于根据表面势方程分别计算各晶体管单元的等效栅氧厚度，得到STI寄生晶体管的等效栅氧厚度。N个小晶体管单元辐照诱发的栅氧陷阱电荷密度正比于氧化层的厚度，计算出每个小晶体管单元的等效栅氧厚度即可得到STI寄生晶体管的等效栅氧厚度。
通过将STI氧化层区域划分成多个晶体管单元，基于表面势和表面势方程计算STI寄生晶体管的等效栅氧厚度，提高了等效栅氧厚度的计算准确性和便利性。其中，利用表面势方程计算各晶体管单元的等效栅氧厚度的方式也不是唯一的，本实施例中，根据表面势方程分别计算各晶体管单元的等效栅氧厚度具体为
其中，toxi_eff为第i个晶体管单元的等效栅氧厚度，Vgb为栅体偏压，Vfb为平带电压，ψsi为对应第i个晶体管单元的STI侧壁边缘的表面势，γ为体效应因子，φt为热电势，φF为费米能级，φn为沟道某处的准费米能级分裂，εSi和εox为硅和二氧化硅的介电常数，Na为衬底掺杂浓度，Coxi_eff为单位面积等效栅氧电容。
电荷计算模块140用于根据STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。对应地，在一个实施例中，电荷计算模块140包括第一计算单元和第二计算单元。
第一计算单元用于根据各晶体管单元的等效栅氧厚度，计算得到对应晶体管单元中辐射感应的氧化层等效陷阱电荷密度。
根据各晶体管单元的等效栅氧厚度计算氧化层等效陷阱电荷密度的方式并不唯一，本实施例中，计算晶体管单元中辐射感应的氧化层等效陷阱电荷密度具体为
ΔNoti＝DKgfyifottoxi_eff
fyi＝(0.55/Ei-eff+1)-0.7
其中，ΔNoti为第i个晶体管单元中辐射感应的氧化层等效陷阱电荷密度，Ei_eff为第i个晶体管单元的栅氧等效电场强度，Vgb为栅体偏压，Vfb为平带电压，ψsi为对应第i个晶体管单元的STI侧壁边缘的表面势，toxi_eff为第i个晶体管单元的等效栅氧厚度，D为辐照总剂量；Kg为单位剂量辐射在氧化层中感应的电子-空穴对密度；fyi代表电子-空穴对产率；fot为空穴俘获系数。
第二计算单元用于根据各晶体管单元中辐射感应的氧化层等效陷阱电荷密度得到STI氧化层等效陷阱电荷密度。在分别计算出每个小晶体管单元的栅氧陷阱电荷密度后，则构成了STI氧化物中的陷阱电荷分布。
上述STI氧化物陷阱电荷提取装置，通过建立模型确定MOS器件在ON偏置状态下STI侧壁边缘的表面势，根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度进而得到STI氧化层等效陷阱电荷密度，不需要借助总剂量辐照实验，仅仅通过仿真计算就能较精确地预测MOS器件的总剂量辐射效应退化，得到STI中辐射感应陷阱电荷的真实分布，从而更准确地评估MOS器件的总剂量辐射效应。
在一个实施例中，一种可读存储介质，存储有计算机程序，计算机程序被处理器执行时，使得处理器执行上述方法的步骤。
在一个实施例中，一种计算机设备，包括处理器和存储器，存储器存储有计算机程序，计算机程序被处理器执行时，使得处理器执行上述方法的步骤。
上述可读存储介质和计算机设备，通过建立模型确定MOS器件在ON偏置状态下STI侧壁边缘的表面势，根据STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度进而得到STI氧化层等效陷阱电荷密度，不需要借助总剂量辐照实验，仅仅通过仿真计算就能较精确地预测MOS器件的总剂量辐射效应退化，得到STI中辐射感应陷阱电荷的真实分布，从而更准确地评估MOS器件的总剂量辐射效应。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种STI氧化物陷阱电荷提取方法，其特征在于，包括以下步骤：
对MOS器件进行结构仿真，得到器件结构模型；
根据所述器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势；
根据所述STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度；
根据所述STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。
2.根据权利要求1所述的STI氧化物陷阱电荷提取方法，其特征在于，所述对MOS器件进行结构仿真，包括：采用TCAD对MOS器件进行结构仿真。
3.根据权利要求1所述的STI氧化物陷阱电荷提取方法，其特征在于，根据所述STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度，包括：
根据所述STI侧壁边缘的表面势，将STI氧化层区域按电场线方向划分为多个并联的晶体管单元；
根据表面势方程分别计算各晶体管单元的等效栅氧厚度，得到STI寄生晶体管的等效栅氧厚度。
4.根据权利要求3所述的STI氧化物陷阱电荷提取方法，其特征在于，所述根据所述STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度，包括：
根据各晶体管单元的等效栅氧厚度，计算得到对应晶体管单元中辐射感应的氧化层等效陷阱电荷密度；
根据各晶体管单元中辐射感应的氧化层等效陷阱电荷密度得到STI氧化层等效陷阱电荷密度。
5.一种STI氧化物陷阱电荷提取装置，其特征在于，包括：
结构仿真模块，用于对MOS器件进行结构仿真，得到器件结构模型；
电学仿真模块，用于根据所述器件结构模型进行电学仿真，得到MOS器件在ON偏置状态下STI侧壁边缘的表面势；
厚度计算模块，用于根据所述STI侧壁边缘的表面势计算STI寄生晶体管的等效栅氧厚度；
电荷计算模块，用于根据所述STI寄生晶体管的等效栅氧厚度得到STI氧化层等效陷阱电荷密度。
6.根据权利要求5所述的STI氧化物陷阱电荷提取装置，其特征在于，所述结构仿真模块采用TCAD对MOS器件进行结构仿真。
7.根据权利要求5所述的STI氧化物陷阱电荷提取装置，其特征在于，所述厚度计算模块包括：
区域划分单元，用于根据所述STI侧壁边缘的表面势，将STI氧化层区域按电场线方向划分为多个并联的晶体管单元；
厚度计算单元，用于根据表面势方程分别计算各晶体管单元的等效栅氧厚度，得到STI寄生晶体管的等效栅氧厚度。
8.根据权利要求7所述的STI氧化物陷阱电荷提取装置，其特征在于，所述电荷计算模块包括：
第一计算单元，用于根据各晶体管单元的等效栅氧厚度，计算得到对应晶体管单元中辐射感应的氧化层等效陷阱电荷密度；
第二计算单元，用于根据各晶体管单元中辐射感应的氧化层等效陷阱电荷密度得到STI氧化层等效陷阱电荷密度。
9.一种可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，使得所述处理器执行权利要求1至4中任意一项所述方法的步骤。
10.一种计算机设备，包括处理器和存储器，所述存储器存储有计算机程序，其特征在于，所述计算机程序被所述处理器执行时，使得所述处理器执行权利要求1至4中任意一项所述方法的步骤。
CN201711288054.2A 2017-12-07 2017-12-07 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备 Pending CN108108536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711288054.2A CN108108536A (zh) 2017-12-07 2017-12-07 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711288054.2A CN108108536A (zh) 2017-12-07 2017-12-07 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备

Publications (1)

Publication Number Publication Date
CN108108536A true CN108108536A (zh) 2018-06-01

Family

ID=62209137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711288054.2A Pending CN108108536A (zh) 2017-12-07 2017-12-07 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备

Country Status (1)

Country Link
CN (1) CN108108536A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108804807A (zh) * 2018-06-07 2018-11-13 中国科学院微电子研究所 一种用于获取表面势的方法及装置
CN110968960A (zh) * 2019-12-13 2020-04-07 西安电子科技大学 一种总剂量效应缺陷模型的确定方法及装置
CN111751698A (zh) * 2020-07-28 2020-10-09 哈尔滨工业大学 电子器件氧化层中固定正电荷陷阱的检测方法
CN111856236A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 提取电子器件氧化层中负电荷的方法
CN112214953A (zh) * 2020-10-20 2021-01-12 中国科学院新疆理化技术研究所 一种电路级总剂量辐射效应仿真方法
CN113486614A (zh) * 2021-07-02 2021-10-08 西安紫光国芯半导体有限公司 优化电路设计的方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923596A (zh) * 2010-09-08 2010-12-22 北京大学 一种估算集成电路辐照效应的方法
CN102313867A (zh) * 2011-09-30 2012-01-11 上海宏力半导体制造有限公司 有效薄层电荷密度获取方法
CN104362093A (zh) * 2014-10-14 2015-02-18 中国科学院上海微系统与信息技术研究所 一种soi器件结构及其制作方法
US20150221639A1 (en) * 2014-01-31 2015-08-06 Qualcomm Incorporated Digital circuit design with semi-continuous diffusion standard cell
CN106446395A (zh) * 2016-09-20 2017-02-22 电子科技大学 一种nmos总剂量辐照效应的解析建模方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923596A (zh) * 2010-09-08 2010-12-22 北京大学 一种估算集成电路辐照效应的方法
CN102313867A (zh) * 2011-09-30 2012-01-11 上海宏力半导体制造有限公司 有效薄层电荷密度获取方法
US20150221639A1 (en) * 2014-01-31 2015-08-06 Qualcomm Incorporated Digital circuit design with semi-continuous diffusion standard cell
CN104362093A (zh) * 2014-10-14 2015-02-18 中国科学院上海微系统与信息技术研究所 一种soi器件结构及其制作方法
CN106446395A (zh) * 2016-09-20 2017-02-22 电子科技大学 一种nmos总剂量辐照效应的解析建模方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHAO PENG 等: "A New Method for Extracting the Radiation Induced Trapped Charge Density Along the STI Sidewall in the PDSOI NMOSFETs", 《EEE TRANSACTIONS ON NUCLEAR SCIENCE》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108804807A (zh) * 2018-06-07 2018-11-13 中国科学院微电子研究所 一种用于获取表面势的方法及装置
CN108804807B (zh) * 2018-06-07 2021-11-09 中国科学院微电子研究所 一种用于获取表面势的方法及装置
CN110968960A (zh) * 2019-12-13 2020-04-07 西安电子科技大学 一种总剂量效应缺陷模型的确定方法及装置
CN111751698A (zh) * 2020-07-28 2020-10-09 哈尔滨工业大学 电子器件氧化层中固定正电荷陷阱的检测方法
CN111856236A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 提取电子器件氧化层中负电荷的方法
CN111856236B (zh) * 2020-07-28 2022-07-12 哈尔滨工业大学 提取电子器件氧化层中负电荷的方法
CN111751698B (zh) * 2020-07-28 2022-11-25 哈尔滨工业大学 电子器件氧化层中固定正电荷陷阱的检测方法
CN112214953A (zh) * 2020-10-20 2021-01-12 中国科学院新疆理化技术研究所 一种电路级总剂量辐射效应仿真方法
CN112214953B (zh) * 2020-10-20 2022-08-05 中国科学院新疆理化技术研究所 一种电路级总剂量辐射效应仿真方法
CN113486614A (zh) * 2021-07-02 2021-10-08 西安紫光国芯半导体有限公司 优化电路设计的方法和装置

Similar Documents

Publication Publication Date Title
CN108108536A (zh) Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备
Wang et al. A unified aging model of NBTI and HCI degradation towards lifetime reliability management for nanoscale MOSFET circuits
Esqueda et al. Modeling of ionizing radiation-induced degradation in multiple gate field effect transistors
Bae et al. Analytical current and capacitance models for amorphous indium-gallium-zinc-oxide thin-film transistors
Chaudhary et al. Fabrication and characterisation of Al gate n‐metal–oxide–semiconductor field‐effect transistor, on‐chip fabricated with silicon nitride ion‐sensitive field‐effect transistor
Xie et al. An analytical study of the effect of total ionizing dose on body current in 130-nm PDSOI I/O nMOSFETs
CN105740564A (zh) 一种soimos管剂量率辐射spice宏模型建模法
Qiang et al. A new extraction method of trap states in amorphous InGaZnO thin-film transistors
Daliento et al. Closed-form analytical expression for the conductive and dissipative parameters of the MOS-C equivalent circuit
Guo et al. A three-terminal band-trap-band tunneling model for drain engineering and substrate bias effect on GIDL in MOSFET
Peng et al. A new method for extracting the radiation induced trapped charge density along the STI sidewall in the PDSOI NMOSFETs
Ravariu et al. Modeling and simulation of special shaped SOI materials for the nanodevices implementation
He et al. Total ionizing dose radiation effects on NMOS parasitic transistors in advanced bulk CMOS technology devices
CN114814507A (zh) 一种寄生双极晶体管放大系数的测量方法及装置
Soma A dual gate junctionless FinFET for biosensing applications
Chan et al. SOI flash memory scaling limit and design consideration based on 2-D analytical modeling
Mercha et al. Evidence for a linearkink effect in ultrathin gate oxide SOI MOSFETs
Niranjan et al. An Analytical model of the Bulk-DTMOS transistor
Fu et al. Effect of charge trapping on electrical characteristics of silicon junctionless nanowire transistor
Bronuzzi et al. Principle and modelling of Transient Current Technique for interface traps characterization in monolithic pixel detectors obtained by CMOS-compatible wafer bonding
Xie et al. A comprehensive evaluation of radiation hardening by applying negative body bias and back-gate bias in 130 nm PDSOI technology
Huang et al. TCAD simulation of total ionizing dose response on DSOI nMOSFET
Wu et al. Compact modeling of junction current in dynamically depleted SOI MOSFETs
Sinha et al. Simulation, fabrication and characterization of Dual-Gate MOSFET test structures
Deivakani et al. Enhancement of Breakdown Voltage in SOI MOSFET Using Buried p-Type Silicon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 511300 No.78, west of Zhucun Avenue, Zhucun street, Zengcheng District, Guangzhou City, Guangdong Province

Applicant after: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING Research Institute

Address before: 510610 No. 110 Zhuang Road, Tianhe District, Guangdong, Guangzhou, Dongguan

Applicant before: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING Research Institute

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20180601

RJ01 Rejection of invention patent application after publication